CN105679682B - 具有矩形空腔阵列的聚合物框架的制造方法 - Google Patents

具有矩形空腔阵列的聚合物框架的制造方法 Download PDF

Info

Publication number
CN105679682B
CN105679682B CN201510885569.5A CN201510885569A CN105679682B CN 105679682 B CN105679682 B CN 105679682B CN 201510885569 A CN201510885569 A CN 201510885569A CN 105679682 B CN105679682 B CN 105679682B
Authority
CN
China
Prior art keywords
frame
copper
chip
microns
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510885569.5A
Other languages
English (en)
Other versions
CN105679682A (zh
Inventor
卓尔·赫尔维茨
黄士辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co Ltd
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of CN105679682A publication Critical patent/CN105679682A/zh
Application granted granted Critical
Publication of CN105679682B publication Critical patent/CN105679682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种由有机基质框架包围穿过该有机基质框架的插座限定的芯片插座阵列及其制造方法，所述芯片插座的特征是形状为矩形，具有光滑侧壁，拐角的曲率半径小于100微米，由此有利于每个插座与预定的芯片尺寸紧密匹配，能够实现紧凑芯片封装和微型化。

Description

具有矩形空腔阵列的聚合物框架的制造方法
技术领域
本发明涉及用于芯片封装特别是嵌入式芯片的聚合物框架。
背景技术
在对于越来越复杂的电子器件的小型化需求越来越大的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经导致要求支撑结构如IC基板和IC插件具有通过介电材料彼此电绝缘且高密度的多个导电层和通孔。
这种支撑结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平坦度、散热性好和有竞争力的单价。
在实现这些要求的各种途径中，一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔方法有时也被称为“钻填”，由此产生的通孔可称为“钻填通孔”。
钻填通孔方法存在多个缺点。因为每个通孔需要单独钻孔，所以生产率受限并且制造复杂的多通孔IC基板和插件的成本变得高昂。在大型阵列中，通过钻填方法难以生产出高密度和高品质的彼此紧密相邻且具有不同的尺寸和形状的通孔。此外，激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥度减小了通孔的有效直径。特别是在超小通孔直径的情况下，也可能对于在先的导电金属层的电接触产生不利影响，由此导致可靠性问题。此外，在被钻的电介质是包括聚合物基质中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙可能会产生附加的杂散电感。
钻出的通孔的填充过程通常是通过铜电镀来完成的。电镀沉积技术会导致凹痕，其中在通孔顶部出现小坑。或者，当通孔通道被填充超过其容纳量的铜时，可能造成溢出，从而产生突出超过周围材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件时所需的后续上下堆叠通孔时造成困难。此外，应该认识到，大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的小通孔附近时。
可接受的尺寸和可靠性的范围正在随着时间的推移而改善，但是上文所述的缺点是钻填技术的内在缺陷，并且预计会限制可能的通孔尺寸范围。还应该注意的是，激光钻孔是制造圆形通孔通道的最好方法。虽然理论上可以通过激光铣削制造狭缝形状的通孔通道，但是实际上可制造的几何形状范围比较有限，并且在给定支撑结构中的通孔通常是圆柱形的并且是基本相同的。
通过钻填工艺制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。
在复合介电材料中激光钻出的孔实际上被限制在60×10-6m直径，并且由于所涉及的烧蚀过程以及所钻的复合材料的性质，甚至因此而遭受到显著的锥度形状以及粗糙侧壁的不利影响。
除了上文所述的激光钻孔的其它限制外，钻填技术的另一限制在于难以在同一层中产生不同直径的通孔，这是因为当钻出不同尺寸的通孔通道并随后用金属填充以制造不同尺寸通孔时，通孔通道的填充速率不同所致。因此，作为钻填技术的特征性的凹痕或溢出的典型问题被恶化，因为不可能对不同尺寸通孔同时优化沉积技术。
克服钻填方法的多个缺点的可选解决方案是利用又称为“图案镀覆”的技术，通过将铜或其它金属沉积到在光刻胶中形成的图案内来制造。
在图案镀覆中，首先沉积种子层。然后在其上沉积光刻胶层，随后曝光形成图案，并且选择性地移除以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周边层压通常为聚合物浸渍玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺来平坦化所述介电材料，移除其一部分以暴露出通孔柱的顶部，从而允许由此导电接地，用于在其上形成下一金属层。可在其上通过重复该过程来沉积后续的金属导体层和通孔柱，以形成所需的多层结构。
在一个替代但紧密关联的技术即下文所称的“面板镀覆”中，将连续的金属或合金层沉积到基板上。在基板的顶部沉积光刻胶层，并在其中显影出图案。剥除被显影的光刻胶的图案，选择性地暴露出其下的金属，该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。
在剥除未显影的光刻胶后，可以在直立的铜特征结构和/或通孔柱上或周边层压介电材料，如聚合物浸渍玻璃纤维毡。在平坦化后，可通过重复该过程在其上沉积后续的金属导体层和通孔柱，以形成所需的多层结构。
通过上述图案镀覆或面板镀覆方法创建的通孔层通常被称为“通孔柱”和铜制特征层。
将会认识到，微电子演化的一般推动力涉及制造更小、更薄、更轻和更大功率的具有高可靠性产品。使用厚且有芯的互连不能得到超轻薄的产品。为了在互连IC基板或“插件”中形成更高密度的结构，需要具有甚至更小连接的更多层。事实上，有时希望彼此交叠地堆叠器件。
如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着至牺牲基板上的侧面上沉积其它层，由此能够形成双面积层，从而最大限度地减少翘曲并有助于实现平坦化。
一种制造高密度互连的灵活技术是构建包括在电介质基质中的金属通孔或特征结构在内的图案或面板镀覆的多层结构。金属可以是铜，电介质可以是纤维增强聚合物，通常是具有高玻璃化转变温度(Tg)的聚合物，如聚酰亚胺。这些互连可以是有芯的或无芯的，并可包括用于堆叠器件的空腔。它们可具有奇数或偶数层。实现的技术描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的现有专利中。
例如，赫尔维茨(Hurwitz)等人的题为“高级多层无芯支撑结构及其制造方法(Advanced multilayer coreless support structures and method for theirfabrication)”的美国专利US 7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体，该方法包括以下步骤：在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后终止通孔来形成。该公报通过引用全面并入本文。
赫尔维茨(Hurwitz)等人的题为“用于芯片封装的无芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美国专利US 7,669,320描述了一种制造IC支撑体的方法，所述IC支撑体用于支撑与第二IC芯片串联的第一IC芯片；所述IC支撑体包括在绝缘周围材料中的铜特征结构和通孔的交替层的堆叠，所述第一IC芯片可粘合至所述IC支撑体，所述第二IC芯片可粘合在所述IC支撑体内部的空腔中，其中所述空腔是通过蚀刻掉铜插座和选择性蚀刻掉累积的铜而形成的。该公报通过引用全部并入本文。
赫尔维茨(Hurwitz)等人的题为“集成电路支撑结构及其制造方法(integratedcircuit support structures and their fabrication)”的美国专利US7,635,641描述了一种制造电子基板的方法，包括以下步骤：(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)形成交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层涂覆到所述第一半堆叠体上；(E)将光刻胶保护涂层涂覆到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)形成交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层涂覆到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其涂覆终止物来终止基板。该公报通过引用全部并入本文。
在US 7,682,972、US 7,669,320和US 7,635,641中描述的通孔柱技术使其自身得以大规模制造，可以同时电镀非常大量的通孔。如前所述，目前的钻填通孔的有效最小直径为约60微米。与之相对地，利用光刻胶和电镀的通孔柱技术能够获得更高的通孔密度。通孔直径可以小至30微米，并且可以在同一层中共同制造各种几何尺寸和形状的通孔。
随着时间的变迁，可以预期钻填技术和通孔柱沉积技术都将能够制造出具有更加微型化和更高的通孔和特征结构密度的基板。然而，显然的是通孔柱技术的发展很可能将保持竞争优势。
基板能够实现芯片与其它器件通过接口连接。芯片必须通过组装过程接合至基板，该组装过程提供可靠的电连接以实现芯片与基板之间的电通信。
嵌入在插件内连接外界的芯片能够缩小芯片封装，缩短与外界的连接，通过简化制造工艺即取消了芯片接合基板的组装过程而提供成本节约，以及潜在地提高可靠性。
实质上，嵌入式有源器件例如模拟、数字和MEMS芯片的概念涉及构建在芯片周围具有通孔的芯片支撑结构或基板。
一种实现嵌入式芯片的方法是在晶片上的芯片阵列上制造芯片支撑结构，其中支撑结构的电路大于芯片单元尺寸。此种方法已知为扇出晶片层封装(FOWLP)。尽管硅晶圆的尺寸不断增大，但是昂贵的材料模组和制程仍然将晶圆尺寸限制在12英寸，由此限制了在晶圆上可以放置的FOWLP单元数量。尽管事实上正在考虑18英寸的晶圆，但是所需的投资、材料模组和设备仍属未知。一次可处理的芯片支撑结构的数量受到限制导致FOWLP单位成本上升，因而对于需要高度竞争的市场，例如无线通信、家用电器和汽车市场而言，成本过高。
FOWLP还存在性能限制，这是因为设置在硅晶圆上作为扇出或扇入电路的金属特征结构的厚度被限制在几个微米。这导致电阻问题。
一种替代的制造方法涉及切割晶片以分离芯片并将芯片嵌入到由介电层和铜互连构成的面板内。这种替代方法的一个优点在于面板可以做得非常大，从而在一次制程中嵌入多得多的芯片。例如，12英寸晶片能够实现一次处理2500个尺寸为5mm×5mm的FOWLP芯片，而申请人即珠海越亚目前使用的面板是25英寸×21英寸，能够实现一次处理10000个芯片。因为处理该面板的价格显著低于处理晶圆的价格，而且每个面板的产量是晶圆产量的4倍，所以单位价格能够显著降低，由此打开新的市场。
在这两种技术中，业内采用的线距和导线宽度随时间而缩小，对于面板而言，标准从15微米减小到10微米，对于晶圆而言，则从5微米减小到2微米。
嵌入方式具有许多优点。第一级组装例如引线接合、倒装芯片或SMD(表面贴装器件)焊接的成本得到缩减。由于芯片和基板在单个产品中无缝连接，所以电性能得到改善。封装芯片变得更薄，得到更佳的形状因子，并且嵌入芯片封装的上表面被空出来用于其他用途，包括进一步空间节省构型，例如使用堆叠芯片和PoP(封装上封装)技术的用途。
在FOWLP和基于面板的嵌入芯片技术这二者中，芯片被封装成阵列(在基片或面板上)，并且在制造完成后，通过切割分离。
本发明的实施方案实现了嵌入式芯片封装的制造。
本发明的实施方案实现了具有用于芯片、用于封装芯片的插座的聚合物框架。
发明内容
本发明第一方面涉及一种在介电材料板中形成空腔阵列的方法，包括在加热和加压下将介电材料片挤压在牺牲金属桩阵列上，然后蚀刻掉所述金属桩。
通常，介电材料包括聚合物基质。
任选地，介电材料还包括玻璃纤维。
任选地，介电材料包括聚合物基质浸渍的织造玻璃纤维束预浸料。
任选地，所述金属桩包括铜。
在一个变化的方法中，所述金属桩通过以下步骤制造：
(i)获取在覆盖有阻挡金属的基板上的连续铜层；
(ii)施加光刻胶层；
(iii)图案化所述光刻胶层；和
(iv)利用图案化的光刻胶层作为模板蚀刻掉铜。
在另一个变化的方法中，所述金属桩通过以下步骤制造：
(a)在阻挡金属基板上施加光刻胶层；
(b)图案化所述光刻胶层；
(c)在图案化的光刻胶中电镀铜；
(d)移除所述光刻胶。
通常，所述空腔的特征在于具有基本平行的边缘，在拐角处具有利用图案化光刻胶层作为模板蚀刻掉铜形成的曲率半径。
通常，所述空腔的拐角的曲率半径小于100微米。
任选地，所述空腔的拐角的曲率半径小于50微米。
任选地，所述空腔的尺寸的制造公差是+-25微米。
任选地，铜通孔与铜桩共同制造并嵌入在所述板中。
通常，所述阵列时矩形阵列，包括以行列排列的空腔。
任选地，所述阵列包括至少1个空腔。
任选地，伸长的牺牲铜分区元件与通孔和桩共同制造并且嵌入在聚合物基质中，使得对所述铜分区元件的蚀刻有助于框架的单个化。
任选地，所述伸长的牺牲铜分区元件彼此交叉形成框架。
第二实施方案涉及提供一种限定矩形空腔阵列的框架，每个所述空腔用于容纳矩形芯片，所述框架包括具有聚合物基质的介电材料。
通常，所述阵列是包括行和列的矩形阵列。
通常，所述空腔是基本矩形的并且制造公差为+-25微米。
通常，所述矩形空腔的拐角的曲率半径小于100微米。
任选地，所述矩形空腔的拐角的曲率半径小于50微米。
通常，所述聚合物基质包括聚酰亚胺、环氧树脂和BT(双马来酰亚胺/三嗪)或它们的共混物。
任选地，所述介电材料还包括陶瓷填料。
通常，所述空腔的尺寸可以是约0.9mm x 0.9mm至最大约31mm x 31mm的范围。
通常，所述框架的深度为50微米～100微米。
任选地，所述介电材料还包括玻璃纤维。
任选地，所述介电材料还包括在聚合物基质中的铜通孔柱。
任选地，所述介电材料还包括在聚合物基质中伸长的牺牲铜分区元件，该元件可被蚀刻以有助于框架的单个化。
任选地，所述伸长的牺牲铜分区元件彼此交叉形成框架。
第三方面涉及一种嵌入在电介质框架中的芯片，所述电介质框架包括聚合物树脂和增强纤维，其中所述电介质框架的特征在于没有纤维突出的相邻光滑壁，其中顶点处的曲率半径小于100微米，芯片和周围框架之间的空间填充有填料。
通常，填料作为模塑料、膜或预浸料来施加。
附图说明
为了更好地理解本发明并示出本发明的实施方式，纯粹以举例的方式参照附图。
现在具体参照附图，必须强调的是，具体图示仅为示例且出于示意性讨论本发明优选实施方案的目的，提供图示的原因是确信附图是最有用且易于理解本发明的原理和概念的说明。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必需的详细程度来图示；参照附图的说明使本领域技术人员能够知晓本发明的几种实施方式可如何实施。在附图中：
图1是其中具有芯片插座的聚合物或复合材料栅格的一部分的示意图，并且所述栅格还具有任选但优选的特征，即围绕插座的通孔；
图2是具有作为包围空腔或插座的框架可用于制造芯片的区域或方框的面板。任选地，一个或多个这样的原因在于框架具有围绕插座的通孔。该图示出面板的一部分例如一个方框可以如何具有易于不同类型芯片的插座；
图3是图1的聚合物或复合材料框架的一部分的示意图，在每个插座中具有芯片，利用聚合物或复合材料例如模塑料将芯片保持在适当位置。应该注意的是，插座的特征在于光滑的壁，拐角具有小的曲率半径，通常小于100微米。
图4是框架一部分的截面示意图，示出在每个插座中通过聚合物材料保持的嵌入芯片，还示出在面板两面上的通孔和焊盘；
图5是包含嵌入芯片的芯片的截面示意图；
图6是包含在相邻插座中的一对不相似芯片的封装的截面示意图；
图7如图5所示的封装的示意性底视图；
图8是示出制造包括通孔阵列的聚合物或复合材料面板的制造方法的流程图；
图8(a)～8(n)是在流程图8的每一步骤之后得到的中间子结构的示意图；
图9是面板的截面图，示出铜桩、通孔和伸长的分区元件。
具体实施方式
在下文的描述中涉及支撑结构，所述支撑结构包括在介电基质中的金属通孔，特别是在聚合物基质中的铜通孔柱，聚合物基质例如是玻璃纤维增强的聚酰亚胺、环氧树脂或BT树脂(双马来酰亚胺/三嗪)或其共混物。
可以制造包括具有非常多通孔柱的极大基板阵列的大面板是珠海越亚的光刻胶以及图案或面板镀覆及层压技术的特征，如在赫尔维茨(Hurwitz)等人的US 7,682,972、US7,669,320和US 7,635,641中所描述的，通过引用并入本文。这样的面板是基本平面和基本光滑的。
利用光刻胶电镀制造的通孔可以比通过钻填技术形成的通孔更窄是珠海越亚技术的另一特征。目前，最窄的钻填通孔是约60微米。利用光刻胶进行电镀，可以实现50微米以下的解析度，甚至小到25微米。将IC连接到这样的基板是一种挑战。一种用于倒装芯片的方法是提供与电介质表面齐平的铜焊盘。这种方法描述在本发明人的US 13/912,652中。
将芯片附着至插件的所有方法都是高成本的。引线接合和倒装芯片技术是昂贵的并且连接断开会导致失效。
需要的是芯片尺寸可靠的封装。还需要取消引线接合。
一种实现方式是制造具有矩形空腔(插座)阵列的聚合物框架，在空腔内可安装芯片。可以通过在芯片上或周围施加聚合物从而将芯片嵌入到空腔中，可以在嵌入芯片的一面上和周围框架上施加扇出端子，或者如果框架包括嵌入通孔，则可以在框架两面上施加端子。然后，可以将阵列切割成单独的芯片封装。
参照图1，示出由包括聚合物基质14的介电框架16限定的芯片插座12的阵列10的一部分，使得每个芯片插座12被框架18包围。任选地，如图所示，框架包括穿过聚合物基质框架16的一个或多个金属通孔14。
阵列10可以是包括芯片插座12阵列的部分面板，每个芯片插座被聚合物基质框架18所包围和限定。在一些实施方案中，提供从具有聚合物基质的介电框架18穿过的铜通孔14栅格。
因此，每个芯片插座12被聚合物基质框架18所包围并且可以具有多个穿过框架18围绕插座12’排列的铜通孔。
框架18可以是作为聚合物片施加的聚合物或者是浸渍有聚合物并用作预浸料的的玻璃纤维束织物。聚合物基质也可以包括用作填料的陶瓷颗粒。更多细节可见下文参照图8对制造方法的讨论。
参照图2，申请人珠海越亚公司制造的面板20通常分成方块21、22、23、24的2x 2阵列，这些方块彼此之间通过由水平条25、垂直条26和外框27构成的主框架分隔开。方块可以包括图1的芯片插座12阵列，其可以包括也可以不包括从包围芯片插座的框架穿过的通孔。假定5mm x 5mm芯片插座和珠海越亚的21”x 25”面板，该制造方法能够实现在每个面板上封装10000个芯片。与之相比，在本行业目前使用的最大的12”晶圆上制造芯片封装仅能实现一次处理2500个芯片，因此在大面板上的规模经济性将是令人惊叹的。
然而，适用于该技术的面板在尺寸上可以进行一些变化。通常，面板是在约12”x12”和24”x 30”之间。目前使用的一些标准尺寸是20”x 16”、20.3"x 16.5"和24.7"x20.5"。
不是面板20的所有方块都需要具有尺寸相同的芯片插座12，也可以同时制造不同尺寸的插座。例如，在图2的示意图中，右上方块22的芯片插座28大于其它方块21、23、24的芯片插座29。此外，不仅一个或多个方块22可用于容纳不同尺寸芯片的不同尺寸插座，而且可以使用任何尺寸的任何子阵列来制造任何特定的芯片封装，所以尽管生产量大，但是可以制造小批量的少量芯片封装，实现为不同特定客户同时加工处理不同的芯片封装，或为不同的客户制造不同的封装。因此，面板20可以包括具有用于容纳第一类型芯片的第一组尺寸插座28的至少一个区域22和具有用于容纳第二类型芯片的第二组尺寸插座29的第二区域21。
如上文参照图1所述，每个芯片插座12(28、29，图2)被聚合物包括18包围并且处于每个方块(21、22、23、24-图2)中，插座28(29)的阵列被定位。
参照图3，芯片35可以被定位在每个插座12中，芯片35周围的空间可以填充有聚合物36，该聚合物可以是或可以不是与用于制造框架16的聚合物相同的聚合物。例如，可以是模塑料。在一些实施方案中，填料聚合物36的基质和框架16的基质可以使用类似的聚合物，但具有不同的增强纤维。例如，框架可以包括增强纤维，而用作插座填料的聚合物36可以不含纤维。
典型的芯片尺寸可为约0.9mm x 0.9mm，至多为约31mm x 31mm，插座尺寸稍大以容纳预定的芯片并具有间隙。插件框架的厚度至少必须等于芯片的深度，优选10微米至100微米。通常，框架的深度是芯片厚度+20微米。由于珠海越亚的构建插座的构建方法是在后续溶解掉的牺牲铜桩上层压，因此插座壁远比通过机械加工或激光钻孔得到的内壁更为光滑，机械加工或激光钻孔得到的是粗糙壁，并且当框架材料是纤维增强材料时，可能会导致纤维突出伸入插座内。此外，通过蚀刻掉铜桩形成的空腔或插座12的拐角的曲率半径可以远比通过机械加工或激光钻孔得到的更紧凑。这样的一个结果是空腔12更紧凑地匹配芯片35。芯片35越小则包封的芯片封装也可以越小。这能够实现最终产品更进一步的微型化。
由于在插座12中嵌入芯片35，所以每个单独的芯片均被框架38包围，框架38可具有穿过其中并且围绕每个芯片边缘排列的通孔14。
利用珠海越亚的通孔柱技术，无论是图案镀覆或面板镀覆然后选择性蚀刻，芯片插座12可以通过形成牺牲铜桩随后可用聚合物或包括增强纤维材料的聚合物基质层压来制造。在层压之后，铜桩被溶解掉，留下插座12。这种制造技术的特征在于提供光滑壁，其中相邻壁之间的拐角更紧凑，曲率半径小于约100微米。
利用机械或激光切割技术冲压或机加工得到空腔导致拐角具有大得多的曲率半径并且可能导致玻璃纤维从空腔或插座边缘伸出进入空腔中。这种效应导致需要空腔远大于插入其中的芯片。使用牺牲铜桩能够实现芯片和插座之间更紧凑的匹配以及能够实现芯片封装总体尺寸的减少，
除了牺牲桩之外，通孔14可以制成通孔柱并随后层压介电材料，例如使用聚合物膜，或者为了增加稳定性，使用由聚合物基质中的织造玻璃纤维束构成的预浸料将通孔柱嵌入框架中。在一个实施方案中，介电材料是Hitachi705G。在另一个实施方案中，使用Sumitomo LAZ-7751系列膜。Ajomoto膜例如T31是另一候选。替代材料包括例如Taiyo HBI，也称为Zaristo-125。
作为可选择的方案，通孔可以使用通常称为钻填技术的方法来制造。首先，制造聚合物或纤维增强的聚合物基质，然后在固化后对其钻孔，通过机械钻孔或通过激光钻孔。然后，可将钻孔通过电镀来填充铜。
利用通孔柱技术而不是钻填技术制造通孔具有许多优点。在通孔柱技术中，因为所有的通孔可以同时制造，而钻孔是单独进行的，所以通孔柱技术更快。此外，钻出的通孔是圆柱形的，而通孔柱可以具有任何形状。在实践中，所有钻填通孔具有相同的直径(公差范围内)，而通孔柱可具有不同的形状和大小。而且，为了增强刚度，优选聚合物基质是纤维增强的，通常用玻璃纤维编织束增强。当聚合物预浸料中的纤维施加在直立通孔柱上并被固化时，通孔柱的特性在于具有光滑且垂直的侧面。然而，钻填通孔在钻取复合材料时通常具有一些锥度，通孔通常具有粗糙的表面，从而导致造成噪声的杂散电感。
通常，通孔14的宽度是在40微米至500微米的范围内。如果是圆柱形，例如钻填技术所要求的以及如在通孔柱技术中所常见的，每个通孔可具有25微米至500微米的直径。
进一步参照图3，在利用面板镀覆或图案镀覆制造具有围绕牺牲铜块的嵌入通孔的聚合物基质框架16后，选择性地屏蔽铜通孔柱14，例如使用光刻胶，然后可以蚀刻掉该牺牲铜块以形成插座12。
应该注意与通过激光研磨制造插座或空腔不同的是，镀覆铜桩、层压铜桩周围的框架以及随后蚀刻掉铜桩能够制造具有光滑侧壁且玻璃纤维不伸出的插座或空腔。在通过制造矩形铜桩、层压然后溶解铜所形成的空腔或插座的拐角处得到的曲率半径非常好，可得到+-25微米的曲率半径。这远比机械或激光研磨可得到的曲率半径更好并且能够使所用的插座与芯片更紧密地匹配，从而实现如业内所期望的高度微型化。
具有围绕每个插座12的框架38的插座阵列38的聚合物框架可用于制造单个或多个芯片封装，包括多芯片封装和层积多层芯片封装，例如封装上封装“PoP”阵列。任选但不必须地，一个或多个此类芯片封装具有在包围每个插座12的框架38内的导电通孔14。应该注意的是，插座38的人特征在于具有光滑侧壁，即使在周围框架用玻璃纤维增强的情况下也是如此。这些侧壁彼此垂直并且相邻侧壁之间的拐角非常紧凑，曲率半径小于100微米，可得到25微米的曲率半径。
芯片可通过机器人拾取并定位在插座中。一旦裁片35被定位在插座12中，则可利用聚合物36例如模塑料、膜或预浸料将其固定在适当位置。
参照图4，可以在嵌入有芯片35的框架40的一面或两面上制造铜布线层42、43。通常，芯片35是倒装芯片并被连接到扇出超过芯片35边缘的焊盘43上。当框架包括通孔14时，由于这些通孔14，使得在上表面上的焊盘42被允许连接用于PoP封装的另一芯片层等。本质上，应该理解的是，上下焊盘42、43使得能够层积另外的通孔柱和布线层，以创建更复杂的结构。
示出切割工具45。应当理解，面板40上的封装芯片35阵列容易被切割成单个芯片48，如图5所示。
参照图6，在一些实施方案中，相邻的芯片插座可具有不同的尺寸形状，包括不同尺寸和/或不同的形状。例如，处理器芯片35可以被定位在一个插座中并连接到定位在相邻插座中的存储器芯片55。因此，一个封装可包括多于一个的芯片，并且可以包括不同的芯片。
焊盘42、43可通过球栅阵列BGA或接点栅格阵列LGA连接到芯片。在本领域的当前状态中，通孔柱的长度可以是约130微米。当芯片35、55的厚度大于约130微米时，可能有必要在一个通孔顶端堆叠另一个通孔。用于堆叠通孔的技术是已知的，特别是在赫尔维茨等人的共同未决申请US13/482099和US 13/483185中进行了讨论。
参照图7，从下方示出包括在聚合物框架16中的芯片55的芯片封装48，使得芯片55被框架16包围，并且提供从围绕在芯片55周边的框架16穿过的通孔14。芯片定位在插座中并通过第二聚合物36保持在适当位置。框架16通常由纤维增强预浸料制成以保证稳定性。第二聚合物36也可以是预浸料，但也可以是聚合物膜或模塑料。通常，如图所示，通孔14是简单的圆柱形孔，但它们可具有不同的形状和大小。芯片55上焊球57的球栅阵列的一部分通过扇出构型的焊盘43连接到通孔14。如图所示，可以具有直接连接到芯片下方基板的附加焊球。在一些实施方案中，为了通信和数据处理，至少一个通孔是同轴通孔。在其他实施方案中，至少一个通孔是传输线。例如，在共同未决申请US 13/483185中给出了用于制造同轴通孔的技术。例如，在US 13/483234中提供了用于制造传输线的技术。
由于插座是通过在牺牲铜桩上层压并随后蚀刻掉牺牲铜桩来制造的，所以插座边缘是光滑的，即使框架包含增强玻璃纤维也是如此。拐角具有紧凑的曲率半径，通常小于100微米，可以是约25微米。这能够实现在芯片和框架之间最小的间隙，并且由于存在有机纤维增强体，所以包围每个芯片的框架可以相对窄。
除了提供用于芯片堆叠的触点以外，可以利用围绕芯片的通孔14将芯片与其周围环境隔离开，从而提供法拉第屏蔽。这样的屏蔽通孔可以连接到焊盘，使得芯片上的屏蔽通孔互连并为芯片提供屏蔽。
围绕芯片可以有多于一排的通孔，并且内排可用于发送信号，外排用于屏蔽。外排可以连接到制造在芯片上的固体铜块，由此可用作热沉以耗散芯片产生的热。可采取这种方式封装不同的芯片。
利用本文所述的具有通孔的框架的嵌入式芯片技术特别适合于模拟处理，因为触点很短并且每个芯片的触点数量相对少。
应当理解的是，本文描述的技术不限于封装IC芯片。在一些实施方案中，芯片包括选自保险丝、电容器、电感器和滤波器的器件。在赫尔维茨等人的共同未决申请US 13/962316中描述了制造电感器和滤波器的技术。
参照图8和图8(a)至8(l)，一种制造由有机基质框架包围的芯片插座阵列的方法包括以下步骤：获得牺牲载体80-8(a)。
任选地，在铜载体上施加铜种子层82-8(b)。在载体上施加抗蚀层84-8(c)，抗蚀层通常由镍构成并且通常通过物理气相法如溅射法进行沉积。作为替代方案，例如也可以通过电镀或化学镀来沉积。其他的候选材料包括钽、钨、钛、钛-钨合金、锡、铅、锡-铅合金，所有这些材料都可以溅射，并且锡和铅也可以电镀或化学镀，阻挡金属层的厚度通常为0.1～10微米。(每个候选阻挡层材料后续利用适当的溶剂或等离子体蚀刻条件进行移除)。在施加阻挡层之后，施加另一铜种子层86-8(d)。铜种子层的厚度通常为约0.2微米～5微米。
优选步骤8(b)至8(d)以确保阻挡层与基板粘附良好，通孔的良好粘附和生长，并且使得能够通过蚀刻后续移除基板而不损伤通孔。虽然最好的结果包括这些步骤，但是这些步骤是任选的，一个或多个步骤可以不被使用。
然后施加光刻胶层88-步骤8(e)，图8(e)，将其图案化为具有铜通孔图案-8(f)。然后，在图案中镀入铜90-8(g)，接着剥除光刻胶层88-8(h)。用聚合物电介质92层压直立的铜桩(任选也可以是通孔90)-8(i)，该电介质可以是纤维增强聚合物基质预浸料。将层压的通孔阵列进行减薄和平坦化以暴露出铜桩(和通孔，如果有的话)的端部-8(j)。然后移除该载体。
如果平坦化的聚合物电介质包括铜通孔，则铜通孔的暴露端部通过施加抗蚀材料94来保护-8(k)，抗蚀材料例如是光刻胶或电介质膜，然后移除铜载体80-8(l)。通常，载体是铜载体80，通过溶解铜而移除。可以使用氢氧化铵或氯化铜来溶解铜。
然后，可以蚀刻掉阻挡层-8(m)，接着可以移除蚀刻保护层94-步骤8(n)。
尽管在本文中没有描述，但应该理解的是，直立铜桩(和通孔，如果有的话)可以通过面板镀覆和选择性蚀刻多余的铜以保留通孔来制造。事实上，插座也可以备选地通过在屏蔽通孔的同时选择性蚀刻掉铜面板的一部分来制造。
如前文所述，利用通孔柱技术，牺牲桩和电镀通孔(如果有的话)可具有任意的形状和尺寸。牺牲桩和所得到的插座通常是矩形的。在框架内的通孔可以是简单正方形和圆形通孔或者可以是伸长的以提供可以用作电感器、信号载体或法拉第屏蔽的通孔。此外，框架可以包括焊盘隔开的两个以上的通孔层。
应该注意的是，制造在面板或晶圆上的阵列中的元件能够实现同时共同制造大量的器件。电沉积和层压是提供规模经济性的方法。如本文所述，使用框架是特别有利的，因为可以一次处理大量的器件并随后单片化。然而，单片化过程阶段是费时且昂贵的。玻璃纤维增强聚合物框架和金属框架都可以通过机械工具进行单片化成为单个框架。然而，使用锯片是昂贵的。其它的可能方式是激光或水力切割。这些技术在时间、精确度和操作成本方面的优点和缺点是众所周知的。可以不仅制造可被溶解以形成空腔的牺牲铜桩，也可以制造铜通孔，铜通孔嵌入在框架中并有利于将嵌入芯片与外部世界连接，可以制造在框架的两面上。参照图9，示出面板910的分区，具有包围牺牲铜桩912的聚合物框架916。在框架中，可具有嵌入的铜通孔914。此外，为了尽量缩减工具加工成本，还可以在聚合物框架916中提供铜分区元件917。这些铜分区元件917可以是如图所示的条，也可以是连续的栅格。铜分区元件917和通孔914可以在铜桩912暴露于蚀刻剂中并溶解形成空腔的同时被屏蔽，并且在后续步骤中，通孔914可以被屏蔽并且铜分区元件917可以暴露于蚀刻剂中。这样，具有空腔的聚合物框架916可以提供为用于容纳待进一步加工和端子化的芯片，并随后通过蚀刻掉其中的铜分区元件917来单片化。应该理解的是，如果铜框架可以是不连续的以提供与聚合物框架更大的集成度，则在溶解框架的铜部分时，可能需要一些附加的机械、激光或水力切割以完全单片化。如果是连续的，则其它进一步的加工来使单片化形成单个的封装元件920，封装元件920包括芯片922或其它有源或无源器件，它们通过聚合物924固定在包括铜通孔914的纤维增强封装920内的空腔912中。
本领域技术人员将会认识到，本发明不限于上文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。

Claims (31)

1.一种在介电材料板中制造空腔阵列的方法，包括在加热和加压下在牺牲金属桩的阵列上挤压介电材料板，以及随后蚀刻掉所述牺牲金属桩。
2.如权利要求1所述的方法，其中所述介电材料板包括聚合物基质。
3.如权利要求1所述的方法，其中所述介电材料板还包括玻璃纤维。
4.如权利要求1所述的方法，其中所述介电材料板包括聚合物基质浸渍织造玻璃纤维束的预浸料。
5.如权利要求1所述的方法，其中所述牺牲金属桩包括铜。
6.如权利要求1所述的方法，其中所述牺牲金属桩通过以下步骤制造：
(i)获取在覆盖有阻挡金属的基板上的连续铜层；
(ii)施加光刻胶层；
(iii)图案化所述光刻胶层；和
(iv)利用图案化的光刻胶层作为模板蚀刻掉铜。
7.如权利要求1所述的方法，其中所述牺牲金属桩通过以下步骤制造：
(a)在阻挡金属基板上施加光刻胶层；
(b)图案化所述光刻胶层；
(c)在图案化的光刻胶中电镀铜；
(d)移除所述光刻胶。
8.如权利要求1所述的方法，其中所述空腔的特征在于具有基本平行的光滑边缘，在拐角处具有利用图案化光刻胶层作为模板蚀刻掉铜形成的曲率半径。
9.如权利要求1所述的方法，其中所述空腔的拐角的曲率半径小于100微米。
10.如权利要求1所述的方法，其中所述空腔的拐角的曲率半径小于50微米。
11.如权利要求1所述的方法，其中所述空腔的尺寸的制造公差为+-25微米。
12.如权利要求1所述的方法，其中铜通孔与所述牺牲金属桩共同沉积并嵌入在所述介电材料板的侧壁中，所述铜通孔在蚀刻所述牺牲金属桩时被掩蔽。
13.如权利要求12所述的方法，其中伸长的铜分区元件与所述牺牲金属桩和所述铜通孔共同沉积并嵌入在所述介电材料板的侧壁中。
14.如权利要求13所述的方法，其中在蚀刻掉所述铜分区元件的同时，屏蔽所述铜通孔，由此辅助所述介电材料板的单片化。
15.一种由空腔阵列限定的框架，其中所述空腔阵列通过如权利要求1所述的方法形成，每个所述空腔用于容纳矩形芯片，所述框架包括具有聚合物基质的介电材料。
16.如权利要求15所述的框架，其中所述空腔是基本矩形的并且制造公差在+-25微米以内。
17.如权利要求15所述的框架，其中所述空腔的侧壁基本垂直于所述框架。
18.如权利要求16所述的框架，其中所述矩形空腔的拐角的曲率半径小于100微米。
19.如权利要求16所述的框架，其中所述矩形空腔的拐角的曲率半径小于50微米。
20.如权利要求15所述的框架，其中所述聚合物基质是聚酰亚胺、环氧树脂或双马来酰亚胺-三嗪树脂或它们的共混物。
21.如权利要求15所述的框架，其中所述介电材料还包括陶瓷填料、玻璃纤维以及嵌入在所述聚合物基质中的通孔柱中的至少其一。
22.如权利要求15所述的框架，还包括伸长的牺牲铜分区元件，其是可蚀刻的以辅助所述框架的单片化。
23.如权利要求22所述的框架，其中所述伸长的牺牲铜分区元件彼此交叉形成框架。
24.如权利要求15所述的框架，其中所述空腔的尺寸范围为0.9mmx0.9mm至最大31mmx31mm。
25.如权利要求15所述的框架，其中所述框架的深度为50微米～300微米。
26.如权利要求15所述的框架，其中每个所述空腔的深度为比置于其中的芯片高度多至少10微米。
27.如权利要求15所述的框架，其中每个所述空腔的深度为比置于其中的芯片高度多20～50微米。
28.如权利要求15所述的框架，其中所述框架能够通过选自机械工具加工、激光工具加工和水力工具加工的技术进行切割。
29.一种嵌入在如权利要求15所述的框架中的芯片，所述框架包括聚合物树脂和增强纤维，其中所述框架的特征在于具有相邻的光滑侧壁并且没有突出的纤维，在侧壁相交顶点处的曲率半径小于100微米，所述芯片与周围框架之间的空间中填充有填料。
30.如权利要求29所述的芯片，其中所述填料作为模塑料、干膜或预浸料施加。
31.如权利要求29所述的芯片，其中所述框架还包括铜通孔。
CN201510885569.5A 2014-12-05 2015-12-03 具有矩形空腔阵列的聚合物框架的制造方法 Active CN105679682B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/561,719 2014-12-05
US14/561,719 US9554469B2 (en) 2014-12-05 2014-12-05 Method of fabricating a polymer frame with a rectangular array of cavities

Publications (2)

Publication Number Publication Date
CN105679682A CN105679682A (zh) 2016-06-15
CN105679682B true CN105679682B (zh) 2019-02-12

Family

ID=56095635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510885569.5A Active CN105679682B (zh) 2014-12-05 2015-12-03 具有矩形空腔阵列的聚合物框架的制造方法

Country Status (5)

Country Link
US (1) US9554469B2 (zh)
JP (1) JP2016111313A (zh)
KR (1) KR20160068619A (zh)
CN (1) CN105679682B (zh)
TW (1) TWI658542B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816569A (zh) * 2020-07-28 2020-10-23 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
WO2018125097A1 (en) * 2016-12-28 2018-07-05 Xu Yi Elyn Embedded component and methods of making the same
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート
US10814589B1 (en) * 2018-06-11 2020-10-27 Apple Inc. Items having leatherboard layers with modified portions
JP6550516B1 (ja) * 2018-09-18 2019-07-24 レノボ・シンガポール・プライベート・リミテッド パネル、ｐｃｂおよびｐｃｂの製造方法
CN111326424A (zh) * 2018-12-14 2020-06-23 无锡华润矽科微电子有限公司 Qfn框架的布置及封装生产方法
WO2020129808A1 (ja) * 2018-12-21 2020-06-25 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
CN109686697A (zh) * 2018-12-24 2019-04-26 中国电子科技集团公司第五十八研究所 一种多芯片扇出型结构的封装方法及其结构
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
WO2020170214A1 (en) * 2019-02-21 2020-08-27 Vuereal Inc. Optoelectronic solid state array
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
JP2021108317A (ja) * 2019-12-27 2021-07-29 イビデン株式会社 プリント配線板およびその製造方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
CN111554639A (zh) 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
CN111785645B (zh) * 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构
CN112420524B (zh) * 2020-10-27 2022-03-15 珠海越亚半导体股份有限公司 一种支撑框架及其制造方法
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
CN112672536A (zh) * 2020-12-29 2021-04-16 江苏恒宝智能系统技术有限公司 一种指纹识别卡及其制备方法
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN113613383A (zh) * 2021-07-28 2021-11-05 深圳市景旺电子股份有限公司 一种屏蔽基板、电路板及屏蔽基板和电路板的制作方法
CN113677108B (zh) * 2021-08-16 2024-07-19 上海美维电子有限公司 嵌入铜块的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404445A (zh) * 2000-02-22 2003-03-19 东丽工程株式会社 非接触式识别信息卡类及其制造方法
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362547A (ja) * 1989-02-03 1991-03-18 General Electric Co <Ge> 集積回路試験構造物及び試験方法
JP4341217B2 (ja) * 2002-08-30 2009-10-07 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2005217069A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2010205877A (ja) * 2009-03-03 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び電子装置
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5499960B2 (ja) * 2010-07-06 2014-05-21 旭硝子株式会社 素子用基板、発光装置
JP5667023B2 (ja) * 2010-09-30 2015-02-12 京セラサーキットソリューションズ株式会社 集合配線基板および電子装置の実装方法
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
JP5897956B2 (ja) * 2012-03-29 2016-04-06 京セラ株式会社 部品内蔵基板および実装構造体
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
JP6003369B2 (ja) * 2012-08-06 2016-10-05 富士通株式会社 半導体装置の製造方法
JP6318690B2 (ja) * 2013-02-21 2018-05-09 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404445A (zh) * 2000-02-22 2003-03-19 东丽工程株式会社 非接触式识别信息卡类及其制造方法
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816569A (zh) * 2020-07-28 2020-10-23 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板

Also Published As

Publication number Publication date
JP2016111313A (ja) 2016-06-20
CN105679682A (zh) 2016-06-15
US9554469B2 (en) 2017-01-24
TWI658542B (zh) 2019-05-01
TW201639087A (zh) 2016-11-01
US20160165731A1 (en) 2016-06-09
KR20160068619A (ko) 2016-06-15

Similar Documents

Publication Publication Date Title
CN105679682B (zh) 具有矩形空腔阵列的聚合物框架的制造方法
CN104332414B (zh) 嵌入式芯片的制造方法
KR101680593B1 (ko) 내장형 칩 패키지 구조물
CN103943600B (zh) 在芯片和基板之间的新型端接和连接
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
US20130322029A1 (en) Multilayer electronic structure with integral faraday shielding
US8987602B2 (en) Multilayer electronic support structure with cofabricated metal core
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
CN111554639A (zh) 嵌入式芯片封装及其制造方法
CN105655316A (zh) 具有与电容器串联的至少一个通孔的芯片用聚合物框架
JP6459107B2 (ja) 多層電子支持構造体の製作方法
CN102573338A (zh) 多层布线基板的制造方法
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 519175 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: 519173 Second Floor, South First Floor, FPC Plant, Founder PCB Industrial Park, Hushan Village Kou, Fushan Industrial Zone, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.

CP03 Change of name, title or address