KR101680593B1 - 내장형 칩 패키지 구조물 - Google Patents

내장형 칩 패키지 구조물 Download PDF

Info

Publication number
KR101680593B1
KR101680593B1 KR1020140129887A KR20140129887A KR101680593B1 KR 101680593 B1 KR101680593 B1 KR 101680593B1 KR 1020140129887 A KR1020140129887 A KR 1020140129887A KR 20140129887 A KR20140129887 A KR 20140129887A KR 101680593 B1 KR101680593 B1 KR 101680593B1
Authority
KR
South Korea
Prior art keywords
die
package structure
chip package
embedded chip
feature layer
Prior art date
Application number
KR1020140129887A
Other languages
English (en)
Other versions
KR20150114370A (ko
Inventor
디러 허위츠
후앙 알렉스
Original Assignee
주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 filed Critical 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드
Publication of KR20150114370A publication Critical patent/KR20150114370A/ko
Application granted granted Critical
Publication of KR101680593B1 publication Critical patent/KR101680593B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

폴리머 매트릭스에 내장되고 상기 매트릭스에 의해 둘러싸인 적어도 하나의 다이를 포함하고, 상기 다이의 주변부 주위에서 상기 폴리머 매트릭스를 통과하는 적어도 하나의 관통 비아를 더 포함하는 구조물로서, 여기서 일반적으로, 상기 적어도 하나의 비아는 양 끝단이 노출되고, 상기 다이는 제1 폴리머 매트릭스의 프레임에 의해 둘러싸이고 상기 적어도 하나의 관통 비아는 상기 프레임을 통과하여 지나고; 상기 다이는 상기 칩의 하부 표면이 상기 프레임의 하부 표면과 동일 평면 상에 있도록 상기 하부 표면 상에 단자를 가지고 배치되고, 상기 프레임은 상기 칩보다 더 두껍고, 상기 다이는 모두 위에서 그러나 더 낮은 표면 상에서 제2 폴리머 매트릭스를 가진 패키징 재료를 가지고 둘러싸인다.

Description

내장형 칩 패키지 구조물{EMBEDDED CHIPS PACKAGE STRUCTURE}
본 발명은 칩 패키징에 관한 것으로서, 구체적으로는 내장형 칩에 관한 것이다.
점점 더 복잡해지는 전자 부품의 소형화에 대한 점점 더 커지는 수요에 힘 입어, 컴퓨팅 및 통신 기기와 같은 가전 제품이 점점 더 집적되고있다. 이는 전기적으로 유전체 재료에 의해 서로 절연되는 고 밀도의 다수의 도전층 및 비아를 가지는 IC 기판과 IC 인터포저와 같은 지지 구조물에 대한 필요성을 만들어왔다.
이러한 지지 구조물에 대한 일반적인 요구 사항은 신뢰성과 적절한 전기적 성능, 얇은 두께, 강도, 평탄도, 양질의 방열 및 경쟁력있는 단가이다.
이러한 요구 사항을 달성하기위한 다양한 접근 방식 중, 층 사이에 상호연결하는 비아를 생성하는 하나의 광범위하게 구현되는 제조 기술은, 도금 기술에 의해 내부에 증착되는 금속, 일반적으로 구리를 가지고 후속하는 충전을 하기 위해 최종 금속층에 이르기까지 연속적으로 쌓인 유전체 기판을 통과하여 구멍을 천공하도록 레이저를 이용한다. 비아를 생성하는 이 기술을 '천공 및 충전(fill)"이라고 하고, 그에 의해 생성된 비아를 '천공 및 충전된 비아'라고 할 수 있다.
천공 및 충전된 비아의 접근 방식에는 다수의 단점이 있다. 각 비아가 개별적으로 천공될 필요가 있기 때문에, 처리 속도가 제한되어 복잡한 다중 비아 IC 기판 및 인터포저의 제조 비용이 매우 높아진다. 대형 어레이에서, 천공 및 충전 방법에 의해 서로 근접한 상이한 크기 및 형상을 가진 고 밀도의 고 품질 비아를 산출하는 것은 어렵다. 추가로, 레이저 천공 비아는 거친 측벽을 가지고 유전체 재료의 두께를 통과하여 내부로 테이퍼링된다. 이 테이퍼링은 비아의 유효 직경을 감소시킨다. 또한 특히 초소형 비아 직경에서, 이는 선행하는 도전성 금속층에 대한 전기 접촉에 악영향을 주어, 신뢰성 문제를 야기할 수 있다. 추가로, 측벽은 특히 거칠고, 여기서 천공된 유전체는 폴리머 매트릭스 내에 유리 또는 세라믹 섬유를 포함하는 복합 재료이며, 이러한 거칠기는 부유 인덕턴스(stray inductance)를 가져올 수 있다.
천공된 비아 구멍의 충전 공정은 일반적으로 구리 전기도금에 의해 달성된다. 천공 구멍에 전기 도금하는 것은 딤플링을 가져오고, 여기서 작은 크레이터가 비아의 끝단에서 나타날 수 있다. 대안으로, 비아 채널이 유지할 수 있는 것 보다 더 많은 구리로 비아 채널이 충전되고, 주변 재료 위로 돌출한 돔형 상부 표면이 생성되는 과충전이 발생할 수 있다. 딤플링과 과충전 모두는, 고 밀도 기판 및 인터포저를 제조할때 요구되는 바와 같이, 비아를 다른 비아의 끝단 위에 연속하여 적층할 때 어려움을 발생시키는 경향이 있다. 추가로, 대용량 비아 채널은 특히 비아들이 인터포저 또는 IC 기판 설계의 동일한 상호연결 층 내에 있는 더 작은 비아에 근접할 때 균일하게 충전하는 것이 어렵다는 것이 이해될 것이다.
허용 가능한 크기 및 신뢰도의 범위는 시간이 따라 개선된다. 그럼에도 불구하고, 상술한 단점은 천공 및 충전 기술에 고유한 것이며, 가능한 비아 크기의 범위를 한정할 것으로 예측된다. 레이저 천공이 둥근 비아 채널들을 생성하는 데에 최적임이 더 이해될 것이다. 슬롯 형상 비아 채널들이 이론적으로 레이저 밀링에 의해 제조될 수 있지만, 실제로는, 제조될 수 있는 지오메트리의 범위는 다소 제한되며 주어진 지지 구조물에서의 비아들은 전형적으로 원통형이고 실질적으로 동일하다.
천공 및 충전에 의한 비아의 제조는 고가이며, 그에 의해 생성된 비아를 상대적으로 비용효과적인 전기도금 공정을 이용하여 구리를 가지고 균일하고 일관성있게 충전하는 것은 어렵다.
복합 유전체 재료에서의 레이저 천공된 비아는 실제에 있어서는 60xl0-6m의 최소 직경에 한정되고, 연관된 삭마 공정의 결과로, 천공된 복합 재료의 속성에 기인하여 거친 측벽뿐만 아니라 현저한 테이퍼링 형상조차도 경험한다.
상술한 레이저 천공의 다른 제한 사항에 추가하여, 동일한 층에서 상이한 직경의 비아를 생성하는 것이 어렵다는 점에서 천공 및 충전 기술의 추가적인 제한이 있는데, 천공시 상이한 크기의 비아 채널들이 천공되어 상이한 크기의 비아를 제조하도록 금속으로 충전되기 때문에, 비아 채널들은 상이한 속도로 충전된다. 결과적으로, 상이한 크기의 비아들에 대해 동시에 증착 기술을 최적화시키는 것은 불가능하기 때문에 천공 및 충전 기술을 특징짓는 딤플링 또는 과충전의 일반적인 문제점들이 악화된다.
천공 및 충전 접근방식의 단점들 중 다수를 극복하는 대안의 해결안은 '패턴 도금'으로 알려진 기술을 이용하여, 포토레지스트에 생성된 패턴으로 구리 또는 기타 금속을 증착함으로써 비아를 제조하는 것이다.
패턴 도금시, 시드 층이 먼저 증착된다. 그런다음 포토레지스트 층이 그 위에 증착되고 후속하여 패턴을 생성하기 위해 노출되고, 시드 층을 노출시키는 트렌치를 만들기 위해 선택적으로 제거된다. 비아 포스트는 구리를 포토레지스트 트렌치로 증착함으로써 생성된다. 잔여 포토레지스트가 그런다음 제거되고, 시드 층이 에칭되어 제거되고, 일반적으로 폴리머에 함침된 유리 섬유 매트인 유전체 재료가 비아 포스트를 둘러싸기 위해 그 위와 그 주위로 적층된다. 다양한 기술 및 공정들이 그러다음 유전체 재료들을 평탄화시키도록 이용되어, 접지로의 도전체의 연결을 허용하기 위해 비아 포스트의 일부를 제거하여 비아 포스트의 끝단을 노출시켜, 후속하는 금속층을 그 위에 구축하도록 한다. 금속 도전체 및 비아 포스트의 후속 층들은 원하는 다층 구조를 구축하기 위한 공정을 반복함으로써 거기에 증착될 수 있다.
'패널 도금'으로서 이하 공지된, 대안의 그러나 밀접하게 연결된 기술에서, 금속 또는 합금의 연속 층이 기판 상에 증착된다. 포토레지스트의 층은 상기 기판의 끝단 위에 증착되고, 그 내부에 패턴이 현상된다(developed). 현상된 포토레지스트의 패턴은 벗겨져, 선택적으로 그 아래의 금속을 노출시키고, 이는 그런다음 에칭될 수 있다. 미현상(undeveloped) 포토레지스트는 아래에 놓인 금속이 에칭되는 것을 보호하고, 직립(upstanding) 피처 및 비아의 패턴을 남긴다.
미현상 포토레지스트를 벗겨낸 후에, 폴리머에 함침된 유리 섬유 매트와 같은 유전체 재료가 직립 구리 피처 및/또는 비아 포스트를 둘러싸고 그 위에 적층될 수 있다. 평탄화 후에, 금속 도전체 및 비아 포스트의 후속 층들은 원하는 다층 구조를 구축하기 위한 공정을 반복함으로써 그 위로 증착될 수 있다.
상술한 패턴 도금 또는 패널 도금 방법에 의해 생성된 비아 층들은 전형적으로 구리로 된 '비아 포스트' 및 피처 층으로서 공지되어 있다.
마이크로 전자 공학 발전의 일반적인 추세는 보다 작고, 더 얇고, 보다 경량이고, 높은 신뢰성을 갖는 보다 파워풀한 제품의 제조 방향으로 지향된다. 두꺼운 코어식 상호연결부의 사용은 초박형 제품이 달성되는 것을 방해한다. 상호연결 IC 기판 또는 '인터포저'에서 보다 고밀도의 구조를 생성하기 위해, 보다 많은 층의 작은 연결부들이 요구된다.
도금되는 경우, 적층된 구조물이 구리 또는 기타 적절한 희생 기판 상에 증착되고, 상기 기판은 독립식(free standing) 코어리스 적층형(laminar) 구조물을 남기고 에칭될 수 있다. 또한, 희생 기판에 미리 부착된 측면 상에 추가 층들이 층착될 수 있어, 휘어짐을 최소화하고 평탄화의 달성에 조력하는 2측면 빌드업을 가능하게 한다.
고밀도 상호연결부를 제조하기 위한 하나의 플렉서블한 기술은 유전체 매트릭스에서 다양한 기하학적 형상 및 형태를 가진 금속 비아 또는 비아 포스트 피처로 구성된 패턴 도금 또는 패널 도금 다층 구조물을 구축하는 것이다. 금속은 구리일 수 있고, 유전체는 필름 폴리머 또는 섬유 강화 폴리머일 수 있다. 일반적으로 예를 들어 폴리이미드 또는 에폭시와 같은 높은 유리 전이 온도(Tg)를 가진 폴리머가 사용된다. 이러한 상호연결부는 코어식 또는 코어리스식일 수 있고, 컴포넌트들을 적층하기 위한 캐비티를 포함할 수 있다. 컴포넌트들은 홀수 또는 짝수의 층을 가질 수 있고, 비아들은 원형이 아닌 형상을 가질 수 있다. Amitec-Advanced Multilayer Interconnect Technologies Ltd.에 허여된 이전 특허에는 허용 가능한 기술이 기재되어 있다.
예를 들면, Hurwitz 등에 허여된, "개선된 다층 코어리스식 지지 구조물 및 그 제조 방법"이라는 제하의 미국특허 제7,682,972호는 우수한 전자 지지 구조물의 구축시 전구체로서 사용하기 위한 유전체 내에 비아 어레이를 구비하는 독립식 멤브레인의 제조 방법을 기술한다. 이러한 방법은 희생 캐리어 상에 둘러싸여진 유전체에 도전성 비아의 멤브레인을 제조하는 단계, 및 독립식 적층 어레이를 형성하도록 멤브레인을 희생 기판으로부터 분리시키는 단계를 포함한다. 이러한 독립식 멤브레인에 기초한 전자 기판은 적층된 어레이를 박층화 및 평탄화시킴으로써 형성될 수 있고, 비아를 종단시키는 것이 후속된다. 본 공개 특허는 그 전체가 참조에 의해 본 명세서에 통합된다.
Hurwitz 등에 허여된, "칩 패키징용 코어리스식 캐비티 기판 및 그 제조 방법"이라는 제하의, 미국특허 제7,669,320호는 제2 IC 다이에 직렬로 접속된 제1 IC 다이를 지지하기 위한 IC 지지물 제조 방법을 기술하고; 상기 IC 지지물은 주위와 절연된 상태의 구리 피처 및 비아의 교차층의 적층체를 포함하고, 제1 IC 다이는 IC 지지물에 본딩가능하고, 제2 IC 다이는 IC 지지물 내측의 캐비티 내에 본딩가능하고, 상기 캐비티는 구리 베이스를 에칭하고 구축된 구리를 선택적으로 에칭함으로써 형성된다. 본 공개 특허는 그 전체 내용이 참조에 의해 본 명세서에 통합된다.
Hurwitz 등에 허여된, "집적 회로 지지 구조물 및 그 제조 방법"이라는 제하의, 미국 특허 제7,635,641호는, (A) 제1 베이스층을 선택하는 단계; (B) 상기 제1 베이스층 상에 제1 내 부식액(etchant resistant) 베리어 층을 증착하는 단계; (C) 도전층 및 절연층을 교차시키는 제1 반 스택(half stack)을 구축하는 단계로서, 상기 도전층은 상기 절연층을 통과하여 비아에 의해 상호연결되는 상기 제1 반 스택을 구축하는 단계; (D) 상기 제1 반 스택 상에 제2 베이스층을 도포하는 단계; (E) 상기 제2 베이스층에 포토레지스트의 보호 코팅을 도포하는 단계; (F) 상기 제1 베이스층을 에칭하는 단계; (G) 상기 포토레지스트의 보호 코팅을 제거하는 단계; (H) 상기 제1 내 부식액 베리어층을 제거하는 단계; (I) 도전층 및 절연층을 교차시키는 제2 반 스택을 구축하는 단계로서, 상기 도전층은 절연층을 통과하여 비아에 의해 상호연결되고, 상기 제2 반 스택은 상기 제1 반 스택까지 실질적으로 대칭인 배치를 가지는 상기 제2 반 스택을 구축하는 단계; (J) 도전층 및 절연층을 교차시키는 상기 제2 반 스택 상으로 절연층을 도포시키는 단계; (K) 상기 제2 베이스층을 제거하는 단계; 및 (L) 상기 스택의 외부 표면 상의 비아의 끝단들을 노출시키고 그 위로 종결부를 적용시킴으로써 상기 기판을 종단시키는 단계;를 포함하는 전자 기판 제조 방법을 기술한다. 본 공개 특허는 그 전체가 참조에 의해 본 명세서에 통합된다.
미국특허 제7,682,972, 7,669,320 및 7,635,641에 기술된 비아 포스트 기술은 매우 다수의 비아들이 동시에 전기도금되는 대량 생산에 적합한 것이다. 상술한 바와 같이, 현재 천공 및 충전 비아들은 약 60미크론의 유효 최소 직경을 갖는다. 대조적으로, 포토레지스트 및 전기 도금을 이용하는 비아 포스트 기술은 더 높은 밀도의 비아가 획득될 수 있도록 한다. 30 미크론의 만큼의 작은 직경의 비아 직경이 가능하고, 다양한 비아의 지오메트리 및 형상이 동일한 층 내에서 공동제조(cofabricated)될 수 있다.
시간 경과에 따라, 천공 및 충전 기술과 비아 포스트 증착 모두가 더 소형화하고 더 고밀도의 비아 및 피처를 가진 기판의 제조를 가능하게 할 것이라고 예측된다. 그럼에도 불구하고, 비아 포스트 기술에서의 발달은 경쟁 우위를 유지할 가능성이 높아 보인다.
기판은 칩들이 다른 컴포넌트들과 인터페이싱 할 수 있도록 한다. 칩은 칩과 기판 사이의 전자 통신을 가능하게하는 신뢰성있는 전자적 연결을 제공하는 조립 공정을 통해 기판에 본딩될 수 있다.
외부의 세계에 대한 인터포저 내에 칩을 내장시키는 것은 칩 패키지를 감소시키고, 외부 세계에 대한 연결을 단축시킬 수 있어서, 기판 조립 공정에 대한 다이를 제거하고 잠재적으로 신뢰성을 증가시키는 보다 단순한 제조에 의해 비용 절감을 제공한다.
본질적으로, 아날로그, 디지털 및 MEMS 칩과 같은 능동 소자를 내장시키는 개념은 칩 주위에 비아를 갖는 칩 지지 구조물 또는 기판의 구성을 포함한다.
내장형 칩을 달성하는 하나의 방법은 지지 구조물의 회로가 다이 단위 크기보다 큰 웨이퍼상의 칩 어레이 상으로 칩 지지 구조물을 제조하는 것이다. 이는 팬 아웃 웨이퍼 레이어 패키징(FOWLP: Fan Out Wafer Layer Packaging)으로 알려져있다. 실리콘 웨이퍼의 크기가 증가하고 있으나, 고가의 재료 세트 및 제조 공정은 여전히 직경 크기를 12"로 한정시켜, 웨이퍼 상에 배치할 수 있는 FOWLP의 유닛의 수를 한정시킨다. 18" 웨이퍼가 연구중에 있다는 사실에도 불구하고, 요구되는 투자, 재료 세트, 및 장비는 여전히 공지되어있지 않다. 한번에 처리될 수 있는 제한된 수의 칩 지지 구조물은 FOWLP의 단가를 증가시키고, 이는 무선 통신, 가전 제품 및 자동차 시장과 같은 높은 가격 경쟁력을 요구하는 시장에 대해 너무 비싸다.
FOWLP는 또한 팬아웃 또는 팬인 회로로서 실리콘 웨이퍼 상에 배치된 금속 피처가 수 미크론으로 두께가 제한되기 때문에 성능 제한을 나타낸다. 이는 전기 저항 문제를 발생시킨다.
대안의 제조 루트는 칩들을 분리시키기 위해 웨이퍼를 분할하고(sectioning) 구리 상호연결부를 가진 유전체 층으로 구성된 패널 내에 칩을 내장시키는 것을 포함한다. 이러한 대안적인 루트의 한 가지 이점은 단일 공정에서 매우 더 많은 칩이 내장되도록 하면서 패널이 매우 더 커질 수 있다는 것이다. 예를 들면, 12" 웨이퍼는 5mm × 5 ㎜의 크기를 가진 2,500개의 FOWLP 칩이 한번에 처리될 수 있도록 하는 반면, 출원인, Zhuhai Access에 의해 사용된 현재 패널은 25" x 21"이고, 10,000개의 칩이 한 번에 처리될 수 있도록 한다. 이러한 패널 처리 가격은 온 웨이퍼 처리 보다 현저하게 더 저렴하고, 패널 당 처리량(throughput)이 온 웨이퍼 처리량 보다 4배 더 높기 때문에, 단가는 현저하게 감소되어 새로운 시장을 열 수 있다.
양 기술에 있어서, 산업에서 사용되는 라인 간격 및 트랙의 폭은 시간이 지나면서 감소되어, 15 미크론에서 10 미크론으로 감소한 것이 패널에 대한 기준이 되고, 웨이퍼에 대해서는 5 미크론에서 2 미크론으로 감소되고 있다.
내장의 이점은 많다. 와이어 본딩, 플립 칩 또는 SMD(표면 실장 장치) 납땜과 같은 제1 레벨 조립 비용이 제거된다. 다이와 기판이 무결절성으로(seamlessly) 단일한 제품 내에서 연결되어 있기 때문에 전기 성능이 개선된다. 패키징된 다이는 더 얇게 되고, 개선된 폼 팩터를 제공하면, 적층된 다이 및 PoP(Package on Package) 기술을 포함하는 내장형 다이 패키지의 상부 표면은 기타 용도에 대해 자유롭게 된다(freed up).
FOWLP 및 패널 기반의 내장형 다이 기술 모두에서, 칩은 어레이(온 웨이퍼 또는 패널)로서 패키징되고, 제조되면, 다이싱(dicing)에 의해 분리된다.
본 발명의 실시예는 내장형 칩 패키지에 관한 것이다.
본 발명의 제1 양태는 폴리머 매트릭스에 내장되고 상기 매트릭스에 의해 둘러싸인 적어도 하나의 다이를 포함하고, 상기 다이의 주변부 주위에서 상기 폴리머 매트릭스를 통과하는 적어도 하나의 관통 비아를 더 포함하는 구조물을 지향한다.
일반적으로, 상기 적어도 하나의 비아는 양 끝단이 노출된다.
일부 실시예에서, 상기 다이는 제1 폴리머 매트릭스를 구비하는 프레임에 의해 둘러싸이고, 상기 적어도 하나의 관통 비아는 상기 프레임을 통과하여 지나고; 상기 다이는 상기 칩의 하부 표면이 상기 프레임의 하부 표면과 동일 평면 상에 있도록 상기 하부 표면 상에 단자를 가지고 배치되고, 여기서 상기 프레임은 상기 칩보다 더 두껍고, 상기 다이는 모두 그러나 더 하부의 표면 상에 제2 폴리머 매트릭스를 가진 패키징 재료를 가지고 둘러싸인다.
일반적으로, 상기 제1 폴리머 매트릭스는 섬유 강화재를 포함한다.
선택적으로, 상기 제2 폴리머 매트릭스는 상기 제1 폴리머 매트릭스와 상이한 폴리머를 포함한다.
대안으로, 상기 제2 폴리머 매트릭스는 상기 제1 폴리머와 동일한 폴리머를 포함한다.
일부 실시예에서, 상기 패키징 재료는 충전물을 더 포함한다.
일부 실시예에서, 상기 패키징 재료는 성형 컴파운드를 더 포함한다.
일부 실시예에서, 상기 충전물은 재단된(chopped) 섬유를 포함한다.
일부 실시예에서, 상기 충전물은 세라믹 입자를 포함한다.
일부 실시예에서, 상기 다이는 집적 회로를 포함한다. 선택적으로, 상기 다이는 아날로그 집적 회로를 포함한다.
대안으로, 상기 다이는 디지털 집적 회로를 포함한다.
일부 실시예에서, 상기 다이는, IPD(Integrated Passive Device)로 알려진 것에서, 레지스터, 커패시터, 인덕터로 구성된 그룹으로부터 선택된 컴포넌트를 포함한다,
선택적으로, 상기 구조물은 적어도 하나의 도전체가 적어도 하나의 관통 비아와 상기 칩의 단자를 결합시키도록 도전체의 피처층을 더 포함한다.
선택적으로, 상기 구조물은 상기 제1 피처층 아래에 적어도 하나의 추가적인 피처층을 더 포함하고, 상기 적어도 하나의 추가적인 피처층은 비아층에 의해 상기 제1 피처층으로 결합되고, 상기 비아 및 상기 적어도 하나의 추가적인 피처층은 폴리머 유전체 내에 캡슐화된다.
선택적으로, 상기 구조물은 상기 도전체의 피처층 내의 도전체가 상기 칩을 둘러싸는 프레임 내의 관통 비아에 결합되도록 종결부를 가진 측면에 대향하는 상기 칩의 측면 상으로 뻗어있는 도전체의 피처층을 더 포함한다.
선택적으로, 상기 구조물은 종결부를 가진 측면에 대향하는 상기 칩의 측면 상으로 뻗어있는 도전체 위에 적어도 하나의 추가적인 피처층을 더 포함하고, 상기 적어도 하나의 추가적인 피처층은 비아의 층에 의해 상기 제1 피처층으로 결합되고, 여기서 상기 비아 및 상기 적어도 하나의 추가적인 피처층은 폴리머 유전체 내에 캡슐화된다.
일부 실시예에서, 적어도 하나의 비아는 원형이 아니다.
일부 실시예에서, 상기 적어도 하나의 비아는 동축 비아 쌍이다.
일부 실시예에서, 상기 구조물은 적어도 2개의 인접한 다이를 포함한다.
일부 실시예에서, 상기 구조물은 상기 프레임의 바에 의해 분리되는 적어도 2개의 인접한 다이를 포함한다.
일부 실시예에서, 상기 구조물은 적어도 하나의 도전체에 의해 적어도 하나의 관통 비아의 적어도 하나의 끝단에 연결된 적어도 하나의 단자를 구비한 추가적인 다이를 포함한다.
일부 실시예에서, 상기 구조물은 상기 적어도 하나의 관통 비아의 적어도 하나의 끝단에 본딩된 플립칩이거나 또는 상기 적어도 하나의 끝단에 본딩된 와이어이다.
일부 실시예에서, 상기 구조물은 상기 적어도 하나의 관통 비아의 적어도 하나의 끝단에 연결된 적어도 하나의 단자를 가진 추가적인 IC 기판 패키지를 포함한다.
일부 실시예에서, 상기 구조물은 하부 외부 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 다이를 포함한다.
일부 실시예에서, 상기 구조물은 상부 외부 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 다이를 포함한다.
일부 실시예에서, 상기 구조물은 상기 하부 외부 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 IC 기판 패키지를 포함한다.
일부 실시예에서, 상기 구조물은 상기 상부 외부 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 IC 기판 패키지를 포함한다.
본 발명을 보다 잘 이해하기 위해 그리고 어떻게 효과적으로 수행될 수 있는지를 도시하기 위해, 순수하게 예시를 목적으로 첨부도면을 참조한다.
이제, 상세하게 도면을 참고하면, 도시된 특정한 부분은 예시이고, 본 발명의 바람직한 실시예의 예시적 설명을 목적으로 하며, 본 발명의 원리 및 개념적 양태의 설명을 가장 유용하고 용이하게 이해될 수 있다고 간주되는 것을 제시하기 위해 강조된다. 이와 관련하여, 본 발명의 기본적 이해를 위해 필요한 것 이상으로 보다 상세하게 본 발명의 구조적 상세를 도시하려는 시도는 이루어지지 않았으며; 도면과 함께 취해진 설명은 본 발명의 다수 형태가 실제로 어떻게 구현될 수 있는지를 당해 기술 분야의 당업자에 명료하게 한다.
도 1은 칩에 대해 내부에 소켓을 가지고 또한 상기 소켓 주위로 관통 비아를 가진 폴리머 또는 복합 그리드의 일부의 개략도이다.
도 2는 하나의 판 유리(pane)와 같은 패널의 부분이 상이한 유형의 칩에 대한 소켓들을 어떻게 가질 수 있는지를 도시하는, 관통 비아를 둘러싸면서 내장형 칩을 제조하는 데에 사용되는 패널의 개략도이다.
도 3은 성형 컴파운드 형태의 예시와 같은, 폴리머 또는 복합 재료에 의해 적절한 위치에 유지되는, 각각의 소켓내에 칩들을 가진 도 1의 폴리머 또는 복합 프레임워크의 부분의 개략도이다.
도 4는 폴리머 재료에 의해 각각의 소켓 내에 유지되는 내장형 칩을 도시하고 또한 패널의 양측 상에 관통 비아 및 패드를 나타내는 프레임워크의 부분을 통과하는 단면의 개략도이다.
도 5는 내장형 칩을 포함하는 다이를 통과하는 단면의 개략도이다.
도 6은 인접한 소켓들에 한 쌍의 상이한 다이를 포함하는 패키지를 통과하는 단면의 개략도이다.
도 7은 도 5에 도시된 것과 같은 패키지의 개략적인 바닥도이다.
도 8은 외부 세계에 결합되고 그런다음 내장형 칩을 가진 개별 패키지로 분할되는, 도 8의 공정에 의해 산출되는 패널에서 소켓들이 어떻게 제조되고, 칩들이 상기 소켓에 어떻게 삽입되는 지를 도시하는 플로우차트이다.
도 8a 내지 8v는 도 8의 공정에 의해 획득된 중간 구조물을 개략적으로 도시한다.
도 9는 내장형 다이의 어레이의 부분의 개략적인 단면이다.
하기의 설명에서, 유전체 매트릭스 형태의 금속 비아, 특히 폴리이미드, 에폭시 또는 BT(비스말레이미드/트리아진) 또는 이들의 혼합물과 같은, 유리 섬유로 강화된 폴리머 매트릭스 형태의 구리 비아 포스트로 구성된 지지 구조물이 고려된다.
Hurwitz 등에 허여된 미국특허 제7,682,972호, 미국특허 제7,669,320호 및 미국특허 제7,635,641호에 기술된 바와 같이, 매우 다수의 비아 포스트를 가진 기판의 대량 어레이를 구비한 대형 패널이 제조될 수 있다는 것이 본 명세서에 참조에 의해 통합된 액세스(Access') 포토레지스트 및 패턴 또는 패널 도금과 적층 기술의 특징이다. 이러한 패널은 실질적으로 평평하며 실질적으로 평탄하다.
천공 및 충전에 의해 생성된 비아 보다 포토레지스트를 이용하여 전기도금에 의해 제조된 비아가 더 협소하다는 것이 액세스 기술의 추가적인 특징이다. 현재, 가장 협소한 천공 및 충전 비아는 약 60 미크론이다. 포토레지스트를 이용하여 전기도금함으로써, 50미크론 이하의 해상도, 또는 30 미크론 만큼의 해상도가 달성될 수 있다. ICs를 이 기판에 결합시키는 것이 문제가 된다. 플립칩 결합을 위한 한 가지 접근 방식은 유전체 표면과 동일 평면(flush)인 구리 패드를 제공하는 것이다. 이러한 접근 방식은 본 발명자의 미국등록특허 제9,049,791호에 기술되어있다.
칩을 인터포저에 부착하는 모든 방법들은 비용이 든다. 와이어 본딩 및 플립 칩 기술은 비용이 들고 연결부가 부러지면 고장을 가져온다.
도 1을 참조하면, 폴리머 매트릭스와 폴리머 매트릭스 프레임 워크(16)를 통과하는 금속 비아(14)의 어레이를 구비하는 프레임워크(16)에 의해 정의되는 칩 소켓(12)의 어레이(10) 부분이 도시된다.
어레이(10)는 각각 폴리머 매트릭스 프레임워크를 통과하는 구리 비아의 그리드를 구비하는 폴리머 매트릭스 프레임워크에 의해 둘러싸이고 정의되는, 칩 소켓 어레이를 포함하는 패널의 일부가 될 수 있다.
각 칩 소켓(12)은 따라서 소켓(12') 주변에 배열된, 프레임(18)을 통과하는 다수의 구리 관통 비아를 가진 폴리머 프레임(18)에 의해 둘러싸인다.
프레임(18)은 폴리머 시트로서 도포된 폴리머로 구성되거나, 또는 프리프레그로서 도포된 유리 섬유 강화 폴리머가 될 수 있다. 이는 하나 이상의 층을 구비할 수 있다.
도 2를 참조하면, 출원인, Zhuhai의 액세스 패널(20)은 일반적으로 서로로부터 수평 바(25)와 수직 바(26)로 구성되는 메인 프레임과 외부 프레임(27)에 의해 분리되는 블록(21, 22, 23, 24)의 2x2 어레이로 분할된다. 블록은 도 1의 칩 소켓(12)의 어레이를 포함한다. 5mm x 5mm 칩 크기 및 액세스' 21" x 25" 패널을 가정하면, 이 제조 기술은 10,000 개의 칩들이 각 패널 상에 패키징될 수 있도록 한다. 대조적으로, 산업 분야에서 사용되는 현재 가장 큰 웨이퍼인, 12" 웨이퍼 상에 칩 패키지를 제조하는 것은 한 번에 2,500 개의 칩만이 처리될 수 있도록 하여, 대형 패널 제조시 규모의 경제가 고려될 것이다.
이 기술에 적절한 패널은 그러나 크기면에서 다수 변동될 수 있다. 일반적으로, 패널은 약 12" x 12"와 약 24" x 30" 사이에서 크기가 변동한다. 현재 사용하는 일부 표준 크기는 20"x 16" 및 25" x 21"이다.
패널(20)의 모든 블록이 동일한 크기의 칩 소켓(12)을 가질 필요는 없다. 예를 들면, 도 2의 개략적인 예시에서, 최상부 우측 블록(22)의 칩 소켓(28)은 다른 블록(21, 23, 24)의 칩 소켓(29) 보다 더 크다. 추가로, 상이한 크기의 칩을 수용하기 위해 상이한 크기의 소켓에 대해 하나 이상의 블록(22)이 사용될 뿐만 아니라, 임의의 크기의 임의의 서브 어레이가 특정한 다이 패키지를 제조하기 위해 사용될 수 있고, 대규모 처리량(throughput)에도 불구하고, 적은 생산량(run)의 소수의 다이 패키지가 제조될 수 있어서, 상이한 다이 패키지가 특정한 고객에 대해 동시에 처리될 수 있거나, 또는 상이한 패키지가 상이한 고객에 대해 제조될 수 있다. 따라서, 패널(20)은 하나의 유형의 칩을 수용하기 위한 제1 세트의 디멘션을 가진 소켓(28)을 구비한 제1 영역 및 제2 유형의 칩을 수용하기 위한 제2 세트의 디멘션을 가진 소켓(29)을 구비한 제2 영역(21)을 적어도 포함할 수 있다.
도 1을 참조하여 상술한 바와 같이, 각각의 칩 소켓(12)(도 2에서의 28, 29)은 폴리머 프레임(18)에 의해 둘러싸이고, 각각의 블록(도 2의 21, 22, 23, 24)에, 소켓(28, 29)의 어레이가 배치된다.
도 3을 참조하면, 칩(35)은 각각의 소켓(12)에 배치될 수 있고, 칩(35) 주위의 공간은 프레임(16)을 제조하는 데에 사용되는 것과 동일한 폴리머이거나 또는 동일한 폴리머가 아닐 수 있는 패키지 재료(36)로 충전될 수 있다. 예를 들면 패키지 재료는 성형 컴파운드가 될 수 있다. 일부 실시예에서, 패키지 재료(36)의 매트릭스와 프레임(16)의 매트릭스는 유사한 폴리머를 이용할 수 있다. 프레임의 폴리머 매트릭스는 연속한 강화 섬유를 포함할 수 있는 반면, 소켓을 충전하는 데에 이용되는 패키지 재료(36)의 폴리머는 연속한 섬유를 포함할 수 없다. 그러나, 패키지 재료(36)는 예를 들면 재단된 섬유 또는 세라믹 입자를 구비할 수 있는 충전물을 포함할 수 있다.
일반적인 다이 크기는 약 1mm x 1mm로부터 약 60mm x 60mm 까지의 것이 될 수 있고, 소켓은 의도한 다이를 여유있게 수용할 수 있도록 다이의 각각의 측면으로부터 0.1mm에서 2.0mm까지 조금 더 클 수 있다. 인터포저 프레임의 두께는 적어도 다이의 깊이가 되어야하고, 바람직하게는 10 미크론 내지 100 미크론 더 두꺼워야 한다. 일반적으로, 프레임의 깊이는 다이의 두께 + 추가적인 20 미크론이다. 다이 두께 자체는 일반적인 약 100 미크론의 값을 가지고 25 미크론으로부터 400 미크론의 범위가 될 수 있다.
칩(35)을 소켓(12)으로 내장시킨 결과로서, 각각의 개별 칩은, 각 다이의 에지 주위에 배열되고 그것을 통과하는 비아(14)를 가진 프레임(38)에 의해 둘러싸인다.
액세스 비아 포스트 기술을 이용하여, 선택적인 에칭이 후속되는 패턴 도금 또는 패널 도금 중 어느 하나에 의해, 비아(14)가 비아 포스트로서 제조되어, 후속하여 폴리머 필름, 또는 추가적인 안정성을 위해 폴리머 매트릭스 형태의 직조된 유리 섬유 다발로 구성된 프리프레그를 이용하여 유전체 재료로 적층된다. 하나의 실시예에서, 유전체 재료는 Hitachi 705G이다. 다른 실시예에서, MGC 832 NXA NSFLCA가 사용된다. 제3 실시예에서, Sumitomo GT-K가 사용될 수 있다. 또다른 실시예에서, Sumimoto LAZ-4785 시리즈 필름이 사용된다. 또다른 실시예에서, Sumimoto LAZ-6785 시리즈가 사용된다. 대안의 재료는 Taiyo의 HBI 및 Zaristo-125 또는 Ajinomoto의 ABF GX 재료 시리즈를 포함한다.
대안으로, 비아는 일반적으로 천공-충전 기술로 알려진 것을 이용하여 제조될 수 있다. 먼저, 기판이 제조되고, 그런다음 경화후, 기판이 기계적 또는 레이저 천공에 의해 구멍을 가지도록 천공된다. 천공된 구멍은 그런다음 전기도금에 의해 구리로 충전될 수 있다. 이 경우, 기판은 적층체가 될 수 있다. 일반적으로 적층체는 폴리머 또는 섬유 강화 폴리머 매트릭스를 포함할 것이다.
천공 및 충전 기술이 아닌 비아 포스트를 이용하여 비아를 제조하는 데에는 다수의 이점이 있다. 비아 포스트 기술에서, 모든 비아가 동시에 제조될 수 있는 반면, 구멍은 개별적으로 천공되기 때문에, 비아 포스트 기술은 보다 고속이다. 추가로, 천공된 비아는 원통인 반면, 비아 포스트는 임의의 형상을 가질 수 있기 때문에, 실제에 있어서는, 모든 천공-충전 비아는 동일한 직경(허용오차 내에서)을 가지는 반면, 비아 포스트는 상이한 형상과 크기를 가질 수 있다. 또한, 강도(stiffness) 개선을 위해, 바람직하게는 폴리머 매트릭스는 일반적으로 직조된 유리 섬유 다발을 가진 강화 섬유이다. 여기서, 폴리머 프리프레그의 섬유가 직립 비아 포스트 위에 놓여 경화되고, 포스트는 평탄한 수직 측면에 의해 특정지어진다. 그러나, 천공-충전 비아는 일반적으로 다소 테이퍼링되고, 여기서 복합 재료가 천공되고, 일반적으로 노이즈를 일으키는 부유 인덕턴스(stray inductance)를 가져오는 거친 표면을 가진다.
일반적으로, 비아(14)는 25 미크론 내지 500 미크론의 범위의 폭이 된다. 천공-충전에 대해 요구되는 경우와 같이 그리고 대개 비아 포스트에 대한 경우와 같이, 원통형인 경우, 각각의 비아는 25 미크론 내지 500 미크론의 범위의 직경을 가질 수 있다.
도 3을 더 참조하면, 내장형 비아를 가진 폴리머 매트릭스 프레임워크(16)를 제조한 후에, 소켓(12)이 CNC 또는 펀칭에 의해 제조될 수 있다. 대안으로, 패널 도금 또는 패턴 도금 중 어느 하나를 이용하여, 희생 구리 블록이 증착될 수 있다. 포토레지스트를 이용하여, 구리 비아 포스트(14)가 선택적으로 차폐되면, 예를 들면, 이 구리 블록이 에칭되어 소켓(12)을 생성할 수 있다.
각 소켓(12) 주위에서 프레임(38) 내에 비아(14)를 가진 소켓 어레이(38)의 폴리머 프레임워크가, 개별 칩 패키지 및, 다중 칩 패키지와 구축된 다층 칩 패키지를 포함하는 다중 칩 패키지를 생성하도록 이용될 수 있다.
칩(35)이 소켓(12)에 배치되면, 칩들은 일반적으로 성형 컴파운드, 드라이 필름 B-스테이지 폴리머 또는 프리프레그와 같은 폴리머인 패키지 재료(36)를 이용하여 적절한 위치에 고정될 수 있다.
도 4를 참조하면, 구리 라우팅 층(42, 43)은 칩(35)이 내장된 프레임워크(40)의 하나의 측면 또는 양 측면 상에 제조될 수 있다. 일반적으로, 칩(35)은 하방의 종단면을 가지고 놓이고 칩(35)의 에지를 벗어나서 팬아웃하는 패드(43)에 결합된다. 관통 비아(14)에 의해, 상부 표면 상의 패드(42)와 하부 표면 상의 패드(43)는 플립 칩, 와이어 본딩 조립 공정 또는 PoP(Package on Package)로서 공지된 IC 기판 패키지의 BGA(Ball Grid Array) 납땜 공정 등에 의한 추가적인 칩 결합을 허용한다. 또한 일부 경우에 비아(14)의 외부 끝단으로 칩 또는 IC 기판 패키지를 직접 결합하는 것이 가능하다는 것에 유의해야 한다. 필수적으로, 상부 및 하부 패드(42, 43)는 추가적인 비아 포스트 구축 및 피처 층을 라우팅하여 보다 복잡한 구조물을 생성할 수 있도록 하고, 이 복잡한 구조물이 자신의 최외측의 피처 층 또는 자신의 표면 상에서 노출된 비아 층 상에 IC 기판 패키지 또는 그의 칩을 수용할 수 있다는 것이 이해될 것이다.
다이싱 툴(45)이 도시된다. 패널(40)내의 패키징된 칩(35)의 어레이는 도 5에 도시된 바와 같이 예를 들면 회전식 톱 또는 레이저를 이용하여 개별 칩(48)으로 용이하게 다이싱될 수 있다는 것이 이해될 것이다.
도 6을 참조하면, 일부 실시예에서, 인접 칩 소켓들은 상이한 크기 및/또는 상이한 형상을 포함하는 상이한 디멘션을 가질 수 있다. 추가로, 패키지는 하나 이상의 칩을 포함할 수 있고, 상이한 칩들을 포함할 수 있다. 예를 들면, 프로세서 칩(35)은 하나의 소켓에 위치될 수 있고, 인접한 소켓에 배치된 메모리 칩(55)에 결합될 수 있으며, 2개의 칩이 프레임 재료로 구성된 바에 의해 분할될 수 있다.
라우팅 층(42, 43)의 도전체는 비아를 칩의 종결부로 결합시킬 수 있다. 현재 기술에서, 비아 포스트는 약 130 미크론의 길이가 될 수 있다. 칩(35, 55)이 약 130 미크론보다 더 두꺼우면, 또 다른 비아의 최상부 상에 하나의 비아를 적층하는 것이 필요할 수 있다. 비아를 적층하는 기술은 공지되어있고, 그중에서도 Hurwitz 등의 공동 계류중인 출원 USSN 13/482,099 및 USSN 13/483,185에서 논의된다.
도 7을 참조하면, 다이(55)가 프레임(16)에 의해 둘러싸여 있고 관통 비아(14)가 다이(55)의 주변부 주위에서 프레임(16)을 통과하여 제공되도록 폴리머 프레임(16) 내에 다이(55)를 포함하는 다이 패키지(48)가 밑으로부터 도시된다. 다이는 소켓에 배치되고 일반적으로 제2 폴리머인 패키징 재료(36)에 의해 적절한 위치에 유지된다. 프레임(16)은 일반적으로 안정성을 위해 섬유 강화 프리프레그로 제조된다. 패키지 재료(36)의 제2 폴리머는 폴리머 필름이거나 성형 컴파운드가 될 수 있다. 이는 충전물을 포함하고 또한 재단된 섬유를 포함할 수 있다. 일반적으로, 도시된 바와 같이, 관통 비아(14)는 단순한 원통형 비아이지만, 이는 상이한 형상과 크기를 가질 수 있다. 칩(55) 상의 땜납 볼(57)의 볼 그리드 어레이 중 일부는 팬아웃 구성에서 패드(43)에 의해 관통 비아(14)에 연결된다. 도시된 바와 같이, 칩 아래의 기판에 직접 결합되는 추가적인 땜납 볼이 있을 수 있다. 일부 실시예에서, 통신 및 데이터 처리를 위해, 관통 비아 중 적어도 하나는 동축 비아(coaxial via)이다. 동축 비아를 제조하는 기술은 예를 들면 공동 계류중 출원인 USSN 13/483,185에서 주어진다.
칩 적층을 위해 접점을 제공하는 것에 추가하여, 칩을 둘러싸는 관통 비아(14)는 칩을 자신의 주변으로부터 절연시키고 패러데이 차폐(Faraday shielding)를 제공하기 위해 사용될 수 있다. 이 차폐 비아는 칩 위의 차폐 비아와 상호연결되고 그에 차폐를 제공하는 패드에 결합될 수 있다.
칩을 둘러싸는 하나 이상의 열의 관통 비아가 있을 수 있고, 내부 열은 신호처리하는 데에 이용되고 외부 열은 차폐에 이용될 수 있다. 외부 열은 칩에 의해 생성된 열을 소산시키기 위한 열 싱크로서 기능할 수 있는 칩 상에 제조된 고체 구리 블록에 결합될 수 있다. 상이한 다이가 이러한 방식으로 패키징될 수 있다.
접점이 짧고, 칩 당 상대적으로 적은 수의 접점이 있기 때문에, 본 명세서에 기술된 관통 비아를 가진 프레임을 구비한 내장형 칩 기술은 특히 아날로그 처리에 적합하다.
기술이 IC 칩 패키징에 한정되지 않는다는 것이 이해될 것이다. 일부 실시예에서, 다이는 퓨즈, 커패시터, 인덕터 및 필터로 구성된 그룹으로부터 선택된 컴포넌트를 포함한다. 인덕터 및 필터 제조를 위한 기술은 Hurwitz 등의 공동계류중인 출원번호 USSN 13/962,316에서 기술된다.
도 8 및 도 8a-8v를 참조하면, 유기 절연체에 칩을 내장시키는 방법은: 유기 매트릭스 프레임(122)을 통과하는 적어도 하나의 비아(124)를 더 구비하는 유기 매트릭스 프레임(122)에 의해 각각 정의되는 칩 소켓(126)의 그리드(120)를 제조하는 단계를 포함한다(8(a)). 도시된 바와 같이, 유기 매트릭스 프레임은 예를 들면 펀칭되거나 CNC를 이용하여 기계가공된 소켓을 가진, 내장된 비아 포스트를 가진 유리 강화 유전체이다. 대안으로, 소켓은 비아 포스트를 보호하는 반면 구리를 전기도금하거나 용해함으로써 제조될 수 있다. 대안으로, 소켓은 도금된 관통 구멍을 가진 적층체로부터 펀칭될 수 있다.
칩 소켓(120)의 그리드는 테이프(130) 상에 위치된다(8(b)). 테이프(130)는 일반적으로 가열시키거나 또는 자외선에 노출시킴으로써 분해될 수 있는 상용 투명 필름이다.
다이(132)는 그리드(120)의 소켓(126)에서 페이스 다운식(face down)으로 위치되고(8(c)), 테이프를 통해 이미징함으로써 정렬될 수 있다. 소켓(126)에 다이(132)를 위치지정하는 것은 일반적으로 완전히 자동화된다. 패키징 재료(134)는 다이(132) 및 그리드(120) 위에 배치된다(8(d)). 하나의 실시예에서, 패키지 재료(134)는 180 미크론 두께인 유전체 필름이고 다이(132)는 100 미크론 두께이다. 그러나, 디멘션은 다소 변동될 수 있다. 패키징 재료(134)는 일반적으로 약 150 미크론 내지 수백 미크론의 두께를 가진다. 패키징 재료(134)는 성형 컴파운드가 될 수 있다. 다이(132)는 일반적으로 25 미크론 내지 수백 미크론의 두께를 가진다. 패키징 재료(134)의 두께는 수십 미크론까지 다이(132)의 두께를 초과한다는 것이 중요하다.
프레임(120)의 유전체 재료(122) 및 칩(132) 상에 도포된 패키징 재료(134)는 유사한 매트릭스를 가지거나, 또는 폴리머 매트릭스가 매우 상이할 수 있다. 프레임은 일반적으로 프리프레그로서 제공될 수 있는 연속한 강화 섬유를 포함한다. 패키징 재료(134)는 연속한 섬유를 포함하지 않지만, 재단된 섬유 및/또는 입자 충전제를 포함할 수 있다.
캐리어(136)가 유전체(134) 상에 도포된다(8(e)). 테이프(130)가 제거되어(8(f)), 칩(132)의 이면을 노출시킨다. 사용된 특정 테이프에 따라, 테이프(130)는 자외광에 노출되어 타버리거나(burn away) 또는 제거될 수 있다. 시드층(138)(일반적으로 티타늄 그리고 그 다음 구리)은 유전체 상에 스퍼터링된다(8(g)). 폴리머에 대한 전기도금된 구리의 접착을 개선하기 위한 대안의 시드층은 크롬 및 니켈 크롬 합금을 포함한다. 포토레지스트(140)의 층이 도포되고 패터닝된다(8(h)). 구리(142)가 패턴으로 전기도금된다(8(i)). 유전체 필름 또는 포토레지스트(140)가 벗겨지고(8(j)), 스퍼터링 층(들)(138)은 에칭된다(8(k)). 그런다음 에칭 베리어(144)가 구리와 칩의 이면 상에 도포된다(8(l)). 에칭 베리어(144)는 드라이 필름 또는 포토레지스트가 될 수 있다. 구리 캐리어(136)는 예를 들면 염화구리 또는 수산화암모늄을 이용하여 에칭된다(단계 8(m)). 선택적으로 예를 들면 1:1 내지 3:1의 범위의 비율로 CF4 및 O2와 같은 플라즈마 에칭을 이용하여 프레임과 비아의 끝단을 노출시키기 위해 구조물이 박층화된다(단계 8(n)). 플라즈마 에칭은 화학적 기계적 연마(CMP)에 의해 후속될 수 있다. 티타늄(또는 크롬 또는 니켈 크롬 합금)과 같은 접착 금속 시드층(146)이 박층화된 폴리머(134) 상에서 스퍼터링되고(8(o)), 구리 시드층(148)이 후속된다(8(p)). 포토레지스트(150) 층이 그런다음 도포되고(8(q)), 패터닝된다(152)(8(r)). 구리(154)가 그런다음 구리 비아(124)에 접촉하는 도체 피처의 패턴을 형성하도록 패턴으로 전기도금되고(단계 8(s)), 포토레지스트가 양 측면으로부터 벗겨진다(단계 8(t)). 시드 층(146, 148)이 제거되고(8(u)), 어레이가 분할된다(segmented)(8(v)). 분할 및 다이싱은 예를 들면 회전 톱 블레이드 또는 레이저와 같은 기타 다이싱 기술을 이용하여 달성될 수 있다.
기판의 하나의 측면 상에 구리 도전체 피처(142, 146)의 라우팅 층이 있다면, BGA(Ball Grid Array) 또는 LGA(Land Grid Array) 기술을 가지고 도전체 피처에 칩을 부착시킬 수 있다는 것이 이해될 것이다. 추가로, 추가적인 라우팅 층을 구축하는 것이 가능하다. 기술된 구성에서, 양 측면 상에 도전체 피처(142, 146)의 라우팅 층이 있다. 따라서 추가적인 층이 어느 하나의 측면 또는 양 측면 상에 구축되어, 패키지 온 패키지 "PoP" 및 유사한 구성을 가능하게 할 수 있다.
도 9를 참조하면, 본 발명의 핵심은, 일반적으로 섬유 강화 폴리머인 유전체 재료로 제조된 프레임(206)의 소켓 내에서, 각각 하방을 향해 접점(204)을 가진 측면을 가지고 배치되는 내장된 다이(202)의 어레이로 구성되는 구조물(200)이고, 여기서 다이(202)는 일반적으로 폴리머이고, 다이(202)를 프레임(206)에 본딩하고, 접점(204)을 가지고 표면에 대해 다이(202)의 대향하는 표면을 커버하는 패키징 재료(208)로 캡슐화된다. 관통 비아(210)의 끝단이 구조물의 양 측면 상에서 노출되어 추가적인 구축이 가능하도록, 적어도 하나의 관통 비아(210), 일반적으로 각각의 다이(202)를 둘러싸는 프레임(208)에 내장된 복수의 관통 비아(210)가 있다. 비아(210)는 패턴 전기도금 또는 패널 전기도금 및 일반적으로 구리인 과도한 금속을 제거하도록 선택적으로 에칭함으로써 제조되는 비아 포스트가 될 수 있다. 프레임의 깊이가 하나의 도금 프로시저에서 제조되기에는 너무 많은 것과 같이, 필요한 경우, 비아(210)는 더 짧은 비아 포스트의 스택이 될 수 있고, 선택적으로 그 사이에 패드를 가진다. 비아는 대안으로 천공 및 충전 기술에 의해 제조된 도금된 관통 구멍(Pth)이 될 수 있다.
일반적으로, 구조물(200)은 비아 포스트 상에 폴리머 유전체를 적층하거나 또는 일반적으로 적층체인 구리 피복 유전체 패널 내에서 관통 구멍을 천공 및 구리 도금함으로써 먼저 프레임(206)을 제조하고, 그런다음 피복을 제거함으로써 제조된다. 소켓은 그런다음 선택적으로 구리 비아 포스트 블록을 에칭하거나 또는 CNC에 의해, 또는 단순히 펀칭에 의해 내장형 관통 비아를 가지고 기판 내에 제조된다. 다이(202)는 하방으로 프레임의 접점(204) 아래에서의 멤브레인으로서 제거가능한 테이프를 이용하여 각각의 소켓 내에 배치되고, 다이는 일반적으로 폴리머이고, 성형 컴파운드 또는 폴리머 필름 또는 프리프레그가 될 수 있는 패키징 재료(208)로 캡슐화된다. 패키징 재료는 재단된 섬유 또는 세라믹 입자와 같은 무기 충전물을 포함할 수 있다. 테이프는 제거되고 최상부 유전체 폴리머가 에칭되어 비아 끝단과 다이 패드를 노출시킨다.
당해 기술 분야의 당업자는 상기 특정하여 도시하고 설명한 것에 본 발명이 한정되는 것은 아니라는 것을 이해할 것이다. 본 발명의 범위는 첨부된 청구범위에 의해 한정되며, 상술한 다양한 특징의 조합 및 서브 조합과 수정 및 변경예를 포함할 수 있다는 점은 당해 기술 분야의 당업자가 상기 설명 판독시 알 수 있다.
청구범위에서, 단어 "comprise"와, "comprises", "comprising" 등과 같은 변형 예는 나열된 구성요소가 포함되지만 일반적으로 다른 구성요소를 배제하는 것은 아니라는 점을 나타낸다.

Claims (28)

  1. 제1 폴리머 매트릭스를 구비하는 프레임 내의 적어도 하나의 칩 소켓에 페이스 다운식으로 위치하고 테이프를 통해 이미징함으로써 정렬되고, 제2 폴리머 매트릭스를 가진 패키징 재료에 의하여 둘러싸인 적어도 하나의 다이를 포함하고, 상기 다이의 주변부에서 상기 프레임을 통과하는 적어도 하나의 관통 비아를 더 포함하고,
    상기 다이는, 상기 다이의 하부 표면이 상기 프레임의 하부 표면과 동일 평면 상에 있도록 상기 하부 표면 상에 단자를 가지고 배치되고,
    상기 제1폴리머 매트릭스 및 제2폴리머 매트릭스는 상기 다이보다 더 두껍게 형성되고,
    상기 칩 소켓내의 상기 다이 주위의 공간은, 하부 표면을 제외한 모든 면에서 상기 제2 폴리머 매트릭스를 가진 패키징 재료를 가지고 둘러싸이고,
    적어도 하나의 평판형 도전체 패드는, 내측이 상기 다이의 하부표면과 상기 프레임의 하부 표면에 접하면서 동일 평면 상에 있도록 형성되며, 상기 다이의 하부표면상의 단자와 상기 적어도 하나의 관통 비아를 연결하면서 상기 다이로부터 상기 패키징 재료 및 상기 프레임의 하부표면을 가로지르는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  2. 제1 항에 있어서, 상기 적어도 하나의 비아는 양 끝단이 노출되는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  3. 삭제
  4. 제1 항에 있어서, 상기 제1 폴리머 매트릭스는 섬유 강화재를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  5. 제1 항에 있어서, 상기 제2 폴리머 매트릭스는 상기 제1 폴리머 매트릭스와 상이한 폴리머를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  6. 제1 항에 있어서, 상기 제2 폴리머 매트릭스는 상기 제1 폴리머와 동일한 폴리머를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  7. 제4 항에 있어서, 상기 패키징 재료는 충전물을 더 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  8. 제7 항에 있어서, 상기 충전물은 재단된(chopped) 섬유를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  9. 제7 항에 있어서, 상기 충전물은 세라믹 입자를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  10. 제1 항에 있어서, 상기 다이는 집적 회로를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  11. 제10 항에 있어서, 상기 다이는 아날로그 집적 회로를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  12. 제10 항에 있어서, 상기 다이는 디지털 집적 회로를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  13. 제2 항에 있어서, 상기 다이는 IPD(Integrated Passive Device)로 구성된 그룹으로부터 선택된 컴포넌트를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  14. 제13 항에 있어서, 상기 IPD는 레지스터, 커패시터, 인덕터 중 적어도 하나를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  15. 제2 항에 있어서, 적어도 하나의 도전체가 적어도 하나의 관통 비아와 상기 비아의 단자를 결합시키도록 도전체의 피처층을 더 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  16. 제15 항에 있어서, 상기 도전체의 피처층으로부터 상기 다이를 사이에 두고 맞은편에 적어도 하나의 추가적인 피처층을 더 포함하고, 상기 적어도 하나의 추가적인 피처층은 비아층에 의해 상기 도전체의 피처층으로 결합되고, 상기 비아 및 상기 적어도 하나의 추가적인 피처층은 폴리머 유전체 내에 캡슐화되는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  17. 제15 항에 있어서, 상기 도전체의 피처층 내의 도전체가 상기 비아를 둘러싸는 프레임내의 관통 비아에 결합되도록 종결부를 가진 측면에 대향하는 상기 비아의 측면 위로 뻗어있는 도전체의 피처층을 더 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  18. 제15 항에 있어서, 종결부를 가진 측면에 대향하는 상기 다이의 측면 위로 뻗어있는 도전체 위에 적어도 하나의 추가적인 피처층을 더 포함하고, 상기 적어도 하나의 추가적인 피처층은 비아층에 의해 상기 도전체의 피처층으로 결합되고, 상기 비아 및 상기 적어도 하나의 추가적인 피처층은 폴리머 유전체 내에 캡슐화되는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  19. 제1 항에 있어서, 적어도 하나의 비아는 사각형인 것을 특징으로 하는 내장형 칩 패키지 구조물.
  20. 제1 항에 있어서, 상기 적어도 하나의 비아는 동축 비아 쌍인 것을 특징으로 하는 내장형 칩 패키지 구조물.
  21. 제2 항에 있어서, 적어도 2개의 인접한 다이를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  22. 제21 항에 있어서, 상기 적어도 2개의 인접한 다이는 상기 프레임의 바에 의해 분리되는 것을 특징으로 하는 내장형 칩 패키지 구조물,
  23. 제2 항에 있어서, 상기 적어도 하나의 관통 비아의 적어도 하나의 끝단에 연결된 적어도 하나의 단자를 가진 추가적인 다이를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  24. 제23 항에 있어서, 상기 추가적인 다이는 상기 적어도 하나의 관통 비아의 적어도 하나의 끝단에 본딩된 플립칩이거나 또는 상기 적어도 하나의 끝단에 본딩된 와이어인 것을 특징으로 하는 내장형 칩 패키지 구조물.
  25. 제16 항에 있어서, 상기 적어도 하나의 추가적인 피처층 중에서 가장 외부의 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 다이를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  26. 제18 항에 있어서, 상기 적어도 하나의 추가적인 피처층 중에서 가장 외부의 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 다이를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  27. 제16 항에 있어서, 상기 적어도 하나의 추가적인 피처층 중에서 가장 외부의 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 IC 기판 패키지를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
  28. 제18 항에 있어서, 상기 적어도 하나의 추가적인 피처층 중에서 가장 외부의 피처층에 연결된 적어도 하나의 단자를 가지는 추가적인 IC 기판 패키지를 포함하는 것을 특징으로 하는 내장형 칩 패키지 구조물.
KR1020140129887A 2014-04-01 2014-09-29 내장형 칩 패키지 구조물 KR101680593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/242,696 US20150279814A1 (en) 2014-04-01 2014-04-01 Embedded chips
US14/242,696 2014-04-01

Publications (2)

Publication Number Publication Date
KR20150114370A KR20150114370A (ko) 2015-10-12
KR101680593B1 true KR101680593B1 (ko) 2016-11-29

Family

ID=52160894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140129887A KR101680593B1 (ko) 2014-04-01 2014-09-29 내장형 칩 패키지 구조물

Country Status (5)

Country Link
US (1) US20150279814A1 (ko)
JP (1) JP2015198246A (ko)
KR (1) KR101680593B1 (ko)
CN (1) CN104269384A (ko)
TW (1) TW201539700A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947609B2 (en) 2012-03-09 2018-04-17 Honeywell International Inc. Integrated circuit stack
US9548277B2 (en) * 2015-04-21 2017-01-17 Honeywell International Inc. Integrated circuit stack including a patterned array of electrically conductive pillars
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
US20170283247A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Semiconductor device including a mems die
WO2018013086A1 (en) * 2016-07-12 2018-01-18 Hewlett-Packard Development Company, L.P. Composite wafers
WO2020103147A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
US11322428B2 (en) * 2019-12-02 2022-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN111863775B (zh) * 2020-06-16 2022-07-26 珠海越亚半导体股份有限公司 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
US20220310529A1 (en) * 2020-06-16 2022-09-29 Zhuhai Access Semiconductor Co., Ltd Heat dissipation-electromagnetic shielding embedded packaging structure, manufacturing method thereof, and substrate
CN111884613B (zh) * 2020-06-19 2021-03-23 珠海越亚半导体股份有限公司 一种具有空气谐振腔的嵌埋封装结构的制造方法
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
US11791577B2 (en) * 2020-10-02 2023-10-17 Cellink Corporation Forming connections to flexible interconnect circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157336A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616650A (en) * 1993-11-05 1997-04-01 Lanxide Technology Company, Lp Metal-nitrogen polymer compositions comprising organic electrophiles
US5541567A (en) * 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
JP2001291799A (ja) * 2000-04-11 2001-10-19 Ngk Spark Plug Co Ltd 配線基板
US6653572B2 (en) * 2001-02-07 2003-11-25 The Furukawa Electric Co., Ltd. Multilayer circuit board
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
DE102005002814B3 (de) * 2005-01-20 2006-10-12 Siemens Ag Halbleitersensorbauteil mit geschützten Zuleitungen und Verfahren zur Herstellung desselben
KR100704936B1 (ko) * 2005-06-22 2007-04-09 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제작방법
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
SG177945A1 (en) * 2008-07-18 2012-02-28 United Test & Assembly Ct Lt Packaging structural member
US8937381B1 (en) * 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8421212B2 (en) * 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
US8247269B1 (en) * 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US8617935B2 (en) * 2011-08-30 2013-12-31 Freescale Semiconductor, Inc. Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages
KR101356143B1 (ko) * 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
US9991190B2 (en) * 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8853058B2 (en) * 2012-06-22 2014-10-07 Freescale Semiconductor, Inc. Method of making surface mount stacked semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157336A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same

Also Published As

Publication number Publication date
US20150279814A1 (en) 2015-10-01
JP2015198246A (ja) 2015-11-09
KR20150114370A (ko) 2015-10-12
CN104269384A (zh) 2015-01-07
TW201539700A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
KR101648365B1 (ko) 내장형 칩 제조 방법
KR101680593B1 (ko) 내장형 칩 패키지 구조물
US9554469B2 (en) Method of fabricating a polymer frame with a rectangular array of cavities
KR101925372B1 (ko) 신규의 내장형 패키지
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
KR101713643B1 (ko) 칩 패키지
KR20140134243A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
JP6459107B2 (ja) 多層電子支持構造体の製作方法
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
KR20150126767A (ko) 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 4