TWI658542B - 具有矩形空腔陣列的聚合物框架的製造方法 - Google Patents

具有矩形空腔陣列的聚合物框架的製造方法 Download PDF

Info

Publication number
TWI658542B
TWI658542B TW104140400A TW104140400A TWI658542B TW I658542 B TWI658542 B TW I658542B TW 104140400 A TW104140400 A TW 104140400A TW 104140400 A TW104140400 A TW 104140400A TW I658542 B TWI658542 B TW I658542B
Authority
TW
Taiwan
Prior art keywords
frame
chip
copper
microns
cavity
Prior art date
Application number
TW104140400A
Other languages
English (en)
Other versions
TW201639087A (zh
Inventor
赫爾維茨 卓爾
黃士輔
Original Assignee
大陸商珠海越亞封裝基板技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞封裝基板技術股份有限公司 filed Critical 大陸商珠海越亞封裝基板技術股份有限公司
Publication of TW201639087A publication Critical patent/TW201639087A/zh
Application granted granted Critical
Publication of TWI658542B publication Critical patent/TWI658542B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Abstract

一種由有機基質框架包圍穿過該有機基質框架的插座限定的芯片插座陣列及其製造方法，所述芯片插座的特徵是形狀為矩形，具有光滑側壁，拐角的曲率半徑小於100微米，由此有利於每個插座與預定的芯片尺寸緊密匹配，能夠實現緊湊芯片封裝和微型化。

Description

具有矩形空腔陣列的聚合物框架的製造方法
本發明涉及用於芯片封裝特別是嵌入式芯片的聚合物框架。
在對於越來越複雜的電子器件的小型化需求越來越大的帶動下，諸如電腦和電信設備等消費電子產品的集成度越來越高。這已經導致要求支撐結構如IC基板和IC外掛程式具有通過介電材料彼此電絕緣且高密度的多個導電層和通孔。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中，一種廣泛實施的創建層間互連通孔的製造技術是採用鐳射鑽孔，所鑽出的孔穿透後續佈置的介電基板直到最後的金屬層，後續填充金屬，通常是銅，該金屬通過鍍覆技術沉積在其中。這種成孔方法有時也被稱為“鑽填”，由此產生的通孔可稱為“鑽填通孔”。
鑽填通孔方法存在多個缺點。因為每個通孔需要單獨鑽孔，所以生產率受限並且製造複雜的多通孔IC基板和外掛程式的成本變得高昂。在大型陣列中，通過鑽填方法難以生產出高密度和高品質的彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，鐳射鑽出的通孔具有穿過介電材料厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。特別 是在超小通孔直徑的情況下，也可能對於在先的導電金屬層的電接觸產生不利影響，由此導致可靠性問題。此外，在被鑽的電介質是包括聚合物基質中的玻璃或陶瓷纖維的複合材料時，側壁特別粗糙，並且這種粗糙可能會產生附加的雜散電感。
鑽出的通孔的填充過程通常是通過銅電鍍來完成的。電鍍沉積技術會導致凹痕，其中在通孔頂部出現小坑。或者，當通孔通道被填充超過其容納量的銅時，可能造成溢出，從而產生突出超過周圍材料的半球形上表面。凹痕和溢出往往在如製造高密度基板和外掛程式時所需的後續上下堆疊通孔時造成困難。此外，應該認識到，大的通孔通道難以均勻填充，特別是在其位於外掛程式或IC基板設計的同一互連層內的小通孔附近時。
可接受的尺寸和可靠性的範圍正在隨著時間的推移而改善，但是上文所述的缺點是鑽填技術的內在缺陷，並且預計會限制可能的通孔尺寸範圍。還應該注意的是，鐳射鑽孔是製造圓形通孔通道的最好方法。雖然理論上可以通過鐳射銑削製造狹縫形狀的通孔通道，但是實際上可製造的幾何形狀範圍比較有限，並且在給定支撐結構中的通孔通常是圓柱形的並且是基本相同的。
通過鑽填工藝製造通孔是昂貴的，並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
在複合介電材料中鐳射鑽出的孔實際上被限制在60×10-6m直徑，並且由於所涉及的燒蝕過程以及所鑽的複合材料的性質，甚至因此而遭受到顯著的錐度形狀以及粗糙側壁的不利影響。
除了上文所述的鐳射鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔，這是因為當鑽出不同尺寸的通孔通道並隨後用金屬填充以製造不同尺寸通孔時，通孔通道的填充速率不同所致。因此，作為鑽填技術的特徵性的凹痕或溢出的典型問題被惡化，因為不可能對不同尺寸通孔同時優化沉積技術。
克服鑽填方法的多個缺點的可選解決方案是利用又稱為“圖案鍍覆”的技術，通過將銅或其它金屬沉積到在光刻膠中形成的圖案內來製造。
在圖案鍍覆中，首先沉積種子層。然後在其上沉積光刻膠層，隨後曝光形成圖案，並且選擇性地移除以製成暴露出種子層的溝槽。通過將銅沉積到光刻膠溝槽中來形成通孔柱。然後移除剩餘的光刻膠，蝕刻掉種子層，並在其上及其周邊層壓通常為聚合物浸漬玻璃纖維氈的介電材料，以包圍所述通孔柱。然後，可以使用各種技術和工藝來平坦化所述介電材料，移除其一部分以暴露出通孔柱的頂部，從而允許由此導電接地，用於在其上形成下一金屬層。可在其上通過重複該過程來沉積後續的金屬導體層和通孔柱，以形成所需的多層結構。
在一個替代但緊密關聯的技術即下文所稱的“面板鍍覆”中，將連續的金屬或合金層沉積到基板上。在基板的頂部沉積光刻膠層，並在其中顯影出圖案。剝除被顯影的光刻膠的圖案，選擇性地暴露出其下的金屬，該金屬可隨後被蝕刻掉。未顯影的光刻膠保護其下方的金屬不被蝕刻掉，並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後，可以在直立的銅特徵結構和/或 通孔柱上或周邊層壓介電材料，如聚合物浸漬玻璃纖維氈。在平坦化後，可通過重複該過程在其上沉積後續的金屬導體層和通孔柱，以形成所需的多層結構。
通過上述圖案鍍覆或面板鍍覆方法創建的通孔層通常被稱為“通孔柱”和銅制特徵層。
將會認識到，微電子演化的一般推動力涉及製造更小、更薄、更輕和更大功率的具有高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“外掛程式”中形成更高密度的結構，需要具有甚至更小連接的更多層。事實上，有時希望彼此交疊地堆疊器件。
如果在銅或其它合適的犧牲基板上沉積鍍覆層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著至犧牲基板上的側面上沉積其它層，由此能夠形成雙面積層，從而最大限度地減少翹曲並有助於實現平坦化。
一種製造高密度互連的靈活技術是構建包括在電介質基質中的金屬通孔或特徵結構在內的圖案或面板鍍覆的多層結構。金屬可以是銅，電介質可以是纖維增強聚合物，通常是具有高玻璃化轉變溫度(Tg)的聚合物，如聚醯亞胺。這些互連可以是有芯的或無芯的，並可包括用於堆疊器件的空腔。它們可具有奇數或偶數層。實現的技術描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如，赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其製造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種製造包括在電介質中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體，該方法包括以下步驟：在包圍犧牲載體的電介質中製造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後終止通孔來形成。該公報通過引用全部併入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其製造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種製造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊，所述第一IC芯片可粘合至所述IC支撐體，所述第二IC芯片可粘合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅插座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全部併入本文。
赫爾維茨(Hurwitz)等人的題為“積體電路支撐結構及其製造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種製造電子基板的方法，包括以下步驟：(A)選擇第一基礎層；(B)將蝕刻阻擋層沉積到所述第一基礎層上；(C)形成交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層塗覆到所述第一半堆疊體上；(E)將光刻膠保護塗層塗覆到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)形成交替的導電層和絕緣層的第二半 堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層塗覆到交替的導電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎層，以及，(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其塗覆終止物來終止基板。該公報通過引用全部併入本文。
在US 7,682,972、US 7,669,320和US 7,635,641中描述的通孔柱技術使其自身得以大規模製造，可以同時電鍍非常大量的通孔。如前所述，目前的鑽填通孔的有效最小直徑為約60微米。與之相對地，利用光刻膠和電鍍的通孔柱技術能夠獲得更高的通孔密度。通孔直徑可以小至30微米，並且可以在同一層中共同製造各種幾何尺寸和形狀的通孔。
隨著時間的變遷，可以預期鑽填技術和通孔柱沉積技術都將能夠製造出具有更加微型化和更高的通孔和特徵結構密度的基板。然而，顯然的是通孔柱技術的發展很可能將保持競爭優勢。
基板能夠實現芯片與其它器件通過介面連接。芯片必須通過組裝過程接合至基板，該組裝過程提供可靠的電連接以實現芯片與基板之間的電通信。
嵌入在外掛程式內連接外界的芯片能夠縮小芯片封裝，縮短與外界的連接，通過簡化製造工藝即取消了芯片接合基板的組裝過程而提供成本節約，以及潛在地提高可靠性。
實質上，嵌入式有源器件例如類比、數位元和MEMS芯片的概念涉及構建在芯片周圍具有通孔的芯片支撐結構或基板。
一種實現嵌入式芯片的方法是在芯片上的芯片陣列上製造 芯片支撐結構，其中支撐結構的電路大於芯片單元尺寸。此種方法已知為扇出芯片層封裝(FOWLP)。儘管矽芯圓的尺寸不斷增大，但是昂貴的材料模組和制程仍然將芯圓尺寸限制在12英寸，由此限制了在芯圓上可以放置的FOWLP單元數量。儘管事實上正在考慮18英寸的芯圓，但是所需的投資、材料模組和設備仍屬未知。一次可處理的芯片支撐結構的數量受到限制導致FOWLP單位成本上升，因而對於需要高度競爭的市場，例如無線通訊、家用電器和汽車市場而言，成本過高。
FOWLP還存在性能限制，這是因為設置在矽芯圓上作為扇出或扇入電路的金屬特徵結構的厚度被限制在幾個微米。這導致電阻問題。
一種替代的製造方法涉及切割芯片以分離芯片並將芯片嵌入到由介電層和銅互連構成的面板內。這種替代方法的一個優點在於面板可以做得非常大，從而在一次制程中嵌入多得多的芯片。例如，12英寸芯片能夠實現一次處理2500個尺寸為5mm×5mm的FOWLP芯片，而申請人即珠海越亞目前使用的面板是25英寸×21英寸，能夠實現一次處理10000個芯片。因為處理該面板的價格顯著低於處理芯圓的價格，而且每個面板的產量是芯圓產量的4倍，所以單位價格能夠顯著降低，由此打開新的市場。
在這兩種技術中，業內採用的線距和導線寬度隨時間而縮小，對於面板而言，標準從15微米減小到10微米，對於芯圓而言，則從5微米減小到2微米。
嵌入方式具有許多優點。第一級組裝例如引線接合、倒裝芯片或SMD(表面貼裝器件)焊接的成本得到縮減。由於芯片和基板在單個產品中無縫連接，所以電性能得到改善。封裝芯片變得更薄，得到更佳的 形狀因數，並且嵌入芯片封裝的上表面被空出來由於其他用途，包括進一步空間節省構型，例如使用堆疊芯片和PoP(封裝上封裝)技術的用途。
在FOWLP和基於面板的嵌入芯片技術這二者中，芯片被封裝成陣列(在基片或面板上)，並且在製造完成後，通過切割分離。
本發明的實施方案實現了嵌入式芯片封裝的製造。
本發明的實施方案實現了具有用於芯片、用於封裝芯片的插座的聚合物框架。
本發明第一方面涉及一種在介電材料板中形成空腔陣列的方法，包括在加熱和加壓下將介電材料片擠壓在犧牲金屬樁陣列上，然後蝕刻掉所述金屬樁。
通常，介電材料包括聚合物基質。
任選地，介電材料還包括玻璃纖維。
任選地，介電材料包括聚合物基質浸漬的織造玻璃纖維束預浸料。
任選地，所述金屬樁包括銅。
在一個變化的方法中，所述金屬樁通過以下步驟製造：(i)獲取在覆蓋有阻擋金屬的基板上的連續銅層；(ii)施加光刻膠層；(iii)圖案化所述光刻膠層；和(iv)利用圖案化的光刻膠層作為範本蝕刻掉銅。
在另一個變化的方法中，所述金屬樁通過以下步驟製造： (a)在阻擋金屬基板上施加光刻膠層；(b)圖案化所述光刻膠層；(c)在圖案化的光刻膠中電鍍銅；(d)移除所述光刻膠。
通常，所述空腔的特徵在於具有基本平行的邊緣，在拐角處具有利用圖案化光刻膠層作為範本蝕刻掉銅形成的曲率半徑。
通常，所述空腔的拐角的曲率半徑小於100微米。
任選地，所述空腔的拐角的曲率半徑小於50微米。
任選地，所述空腔的尺寸的製造公差是+-25微米。
任選地，銅通孔與銅樁共同製造並嵌入在所述板中。
通常，所述陣列時矩形陣列，包括以行列排列的空腔。
任選地，所述陣列包括至少1個空腔。
任選地，伸長的犧牲銅分區元件與通孔和樁共同製造並且嵌入在聚合物基質中，使得對所述銅分區元件的蝕刻有助於框架的單個化。
任選地，所述伸長的犧牲銅分區元件彼此交叉形成框架。
第二實施方案涉及提供一種限定矩形空腔陣列的框架，每個所述空腔用於容納矩形芯片，所述框架包括具有聚合物基質的介電材料。
通常，所述陣列是包括行和列的矩形陣列。
通常，所述空腔是基本矩形的並且製造公差為+-25微米。
通常，所述矩形空腔的拐角的曲率半徑小於100微米。
任選地，所述矩形空腔的拐角的曲率半徑小於50微米。
通常，所述聚合物基質包括聚醯亞胺、環氧樹脂和BT(雙 馬來醯亞胺/三嗪)或它們的共混物。
任選地，所述介電材料還包括陶瓷填料。
通常，所述空腔的尺寸可以是約0.9mm x 0.9mm至最大約31mm x 31mm的範圍。
通常，所述框架的深度為50微米~100微米。
任選地，所述介電材料還包括玻璃纖維。
任選地，所述介電材料還包括在聚合物基質中的銅通孔柱。
任選地，所述介電材料還包括在聚合物基質中伸長的犧牲銅分區元件，該元件可被蝕刻以有助於框架的單個化。
任選地，所述伸長的犧牲銅分區元件彼此交叉形成框架。
協力廠商面涉及一種嵌入在電介質框架中的芯片，所述電介質框架包括聚合物樹脂和增強纖維，其中所述電介質框架的特徵在於沒有纖維突出的相鄰光滑壁，其中頂點處的曲率半徑小於100微米，芯片和周圍框架之間的空間填充有填料。
通常，填料作為模塑膠、膜或預浸料來施加。
10‧‧‧陣列
12‧‧‧插座
12’‧‧‧插座
14‧‧‧通孔
16‧‧‧邊框
18‧‧‧框架
20‧‧‧陣列
21、22、23、24‧‧‧方塊
25‧‧‧水準杆
26‧‧‧垂直杆
27‧‧‧外框
28‧‧‧插座
29‧‧‧插座
30‧‧‧陣列
35‧‧‧芯片
36‧‧‧聚合物
38‧‧‧框架
40‧‧‧面板
42‧‧‧上焊盤
43‧‧‧下焊盤
45‧‧‧切割工具
48‧‧‧芯片
55‧‧‧芯片
57‧‧‧焊球
58‧‧‧插座
80‧‧‧犧性載體
82‧‧‧銅種子層
84‧‧‧抗蝕層
86‧‧‧銅種子層
88‧‧‧光刻膠層
90‧‧‧銅
92‧‧‧聚合物電介質
94‧‧‧抗蝕材料
910‧‧‧面板
912‧‧‧犧牲銅樁
914‧‧‧通孔
916‧‧‧聚合物框架
917‧‧‧銅分區元件
920‧‧‧封裝元件
922‧‧‧芯片
924‧‧‧聚合物
圖1是其中具有芯片插座的聚合物或複合材料柵格的一部分的示意圖，並且所述柵格還具有任選但優選的特徵，即圍繞插座的通孔；圖2是具有作為包圍空腔或插座的框架可用於製造芯片的區域或方框的面板。任選地，一個或多個這樣的原因在於框架具有圍繞插座的通孔。該圖示出面板的一部分例如一個方框可以如何具有易於不同類型芯片的插座； 圖3是圖1的聚合物或複合材料框架的一部分的示意圖，在每個插座中具有芯片，利用聚合物或複合材料例如模塑膠將芯片保持在適當位置。應該注意的是，插座的特徵在於光滑的壁，拐角具有小的曲率半徑，通常小於100微米。
圖4是框架一部分的截面示意圖，示出在每個插座中通過聚合物材料保持的嵌入芯片，還示出在面板兩面上的通孔和焊盤；圖5是包含嵌入芯片的芯片的截面示意圖；圖6是包含在相鄰插座中的一對不相似芯片的封裝的截面示意圖；圖7如圖5所示的封裝的示意性底視圖；圖8是示出製造包括通孔陣列的聚合物或複合材料面板的製造方法的流程圖；圖8(a)~8(n)是在流程圖8的每一步驟之後得到的中間子結構的示意圖；圖9是面板的截面圖，示出銅樁、通孔和伸長的分區元件。
在下文的描述中涉及支撐結構，所述支撐結構包括在介電基質中的金屬通孔，特別是在聚合物基質中的銅通孔柱，聚合物基質例如是玻璃纖維增強的聚醯亞胺、環氧樹脂或BT樹脂(雙馬來醯亞胺/三嗪)或其共混物。
可以製造包括具有非常多通孔柱的極大基板陣列的大面板是珠海越亞的光刻膠以及圖案或面板鍍覆及層壓技術的特徵，如在赫爾維 茨(Hurwitz)等人的US 7,682,972、US 7,669,320和US 7,635,641中所描述的，通過引用併入本文。這樣的面板是基本平面和基本光滑的。
利用光刻膠電鍍製造的通孔可以比通過鑽填技術形成的通孔更窄是珠海越亞技術的另一特徵。目前，最窄的鑽填通孔是約60微米。利用光刻膠進行電鍍，可以實現50微米以下的解析度，甚至小到25微米。將IC連接到這樣的基板是一種挑戰。一種用於倒裝芯片的方法是提供與電介質表面齊平的銅焊盤。這種方法描述在本發明人的US 13/912,652中。
將芯片附著至外掛程式的所有方法都是高成本的。引線接合和倒裝芯片技術是昂貴的並且連接斷開會導致失效。
需要的是芯片尺寸可靠的封裝。還需要取消引線接合。
一種實現方式是製造具有矩形空腔(插座)陣列的聚合物框架，在空腔內可安裝芯片。可以通過在芯片上或周圍施加聚合物從而將芯片嵌入到空腔中，可以在嵌入芯片的一面上和周圍框架上施加扇出端子，或者如果框架包括嵌入通孔，則可以在框架兩面上施加端子。然後，可以將陣列切割成單獨的芯片封裝。
參照圖1，示出由包括聚合物基質的介電框架16限定的芯片插座12的陣列10的一部分，使得每個芯片插座12被邊框18包圍。任選地，如圖所示，框架包括穿過聚合物基質框架16的一個或多個金屬通孔14。
陣列10可以是包括芯片插座12陣列的部分面板，每個芯片插座被聚合物基質框架18所包圍和限定。在一些實施方案中，提供從具有聚合物基質的介電框架18穿過的銅通孔14柵格。
因此，每個芯片插座12被聚合物基質框架18所包圍並且可以 具有多個穿過框架18圍繞插座12’排列的銅通孔。
框架18可以是作為聚合物片施加的聚合物或者是浸漬有聚合物並用作預浸料的的玻璃纖維束織物。聚合物基質也可以包括用作填料的陶瓷顆粒。更多細節可見下文參照圖8對製造方法的討論。
參照圖2，申請人珠海越亞公司製造的面板20通常分成方塊21、22、23、24的2 x 2陣列，這些方塊彼此之間通過由水準杆25、垂直杆26和外框27構成的主框架分隔開。方塊可以包括圖1的芯片插座12陣列，其可以包括也可以不包括從包圍芯片插座的框架穿過的通孔。假定5mm x 5mm芯片插座和珠海越亞的21” x 25”面板，該製造方法能夠實現在每個面板上封裝10000個芯片。與之相比，在本行業目前使用的最大的12”芯圓上製造芯片封裝僅能實現一次處理2500個芯片，因此在大面板上的規模經濟性將是令人驚歎的。
然而，適用於該技術的面板在尺寸上可以進行一些變化。通常，面板是在約12” x 12”和24” x 30”之間。目前使用的一些標準尺寸是20” x 16”、20.3" x 16.5"和24.7" x 20.5"。
不是面板20的所有方塊都需要具有尺寸相同的芯片插座12，也可以同時製造不同尺寸的插座。例如，在圖2的示意圖中，右上方塊22的芯片插座28大於其它方塊21、23、24的芯片插座29。此外，不僅一個或多個方塊22可用於容納不同尺寸芯片的不同尺寸插座，而且可以使用任何尺寸的任何子陣列來製造任何特定的芯片封裝，所以儘管生產量大，但是可以製造小批量的少量芯片封裝，實現為不同特定客戶同時加工處理不同的芯片封裝，或為不同的客戶製造不同的封裝。因此，面板20可以包括 具有用於容納第一類型芯片的第一組尺寸插座28的至少一個區域22和具有用於容納第二類型芯片的第二組尺寸插座29的第二區域21。
如上文參照圖1所述，每個芯片插座12(28、29，圖2)被聚合物包括18包圍並且處於每個方塊(21、22、23、24-圖2)中，插座28(29)的陣列被定位。
參照圖3，芯片35可以被定位在每個插座12中，芯片35周圍的空間可以填充有聚合物36，該聚合物可以是或可以不是與用於製造框架16的聚合物相同的聚合物。例如，可以是模塑膠。在一些實施方案中，填料聚合物36的基質和框架16的基質可以使用類似的聚合物，但具有不同的增強纖維。例如，框架可以包括增強纖維，而用作插座填料的聚合物36可以不含纖維。
典型的芯片尺寸可為約0.9mm x 0.9mm，至多為約31mm x 31mm，插座尺寸稍大以容納預定的芯片並具有間隙。外掛程式框架的厚度至少必須等於芯片的深度，優選10微米至100微米。通常，框架的深度是芯片厚度+20微米。由於珠海越亞的構建插座的構建方法是在後續溶解掉的犧牲銅樁上層壓，因此插座壁遠比通過機械加工或鐳射鑽孔得到的內壁更為光滑，機械加工或鐳射鑽孔得到的是粗糙壁，並且當框架材料是纖維增強材料時，可能會導致纖維突出伸入插座內。此外，通過蝕刻掉銅樁形成的空腔或插座12的拐角的曲率半徑可以遠比通過機械加工或鐳射鑽孔得到的更緊湊。這樣的一個結果是空腔12更緊湊地匹配芯片35。芯片35越小則包封的芯片封裝也可以越小。這能夠實現最終產品更進一步的微型化。
由於在插座12中嵌入芯片35，所以每個單獨的芯片均被框架 38包圍，框架38可具有穿過其中並且圍繞每個芯片邊緣排列的通孔14。
利用珠海越亞的通孔柱技術，無論是圖案鍍覆或面板鍍覆然後選擇性蝕刻，芯片插座12可以通過形成犧牲銅樁隨後可用聚合物或包括增強纖維材料的聚合物基質層壓來製造。在層壓之後，銅樁被溶解掉，留下插座12。這種製造技術的特徵在於提供光滑壁，其中相鄰壁之間的拐角更緊湊，曲率半徑小於約100微米。
利用機械或鐳射切割技術衝壓或機加工得到空腔導致拐角具有大得多的曲率半徑並且可能導致玻璃纖維從空腔或插座邊緣伸出進入空腔中。這種效應導致需要空腔遠大於插入其中的芯片。使用犧牲銅樁能夠實現芯片和插座之間更緊湊的匹配以及能夠實現芯片封裝總體尺寸的減少，除了犧牲樁之外，通孔14可以製成通孔柱並隨後層壓介電材料，例如使用聚合物膜，或者為了增加穩定性，使用由聚合物基質中的織造玻璃纖維束構成的預浸料將通孔柱嵌入框架中。在一個實施方案中，介電材料是Hitachi 705G。在另一個實施方案中，使用Sumitomo LAZ-7751系列膜。Ajomoto膜例如T31是另一候選。替代材料包括例如Taiyo HBI，也稱為Zaristo-125。
作為可選擇的方案，通孔可以使用通常稱為鑽填技術的方法來製造。首先，製造聚合物或纖維增強的聚合物基質，然後在固化後對其鑽孔，通過機械鑽孔或通過鐳射鑽孔。然後，可將鑽孔通過電鍍來填充銅。
利用通孔柱技術而不是鑽填技術製造通孔具有許多優點。在通孔柱技術中，因為所有的通孔可以同時製造，而鑽孔是單獨進行的，所以通孔柱技術更快。此外，鑽出的通孔是圓柱形的，而通孔柱可以具有任 何形狀。在實踐中，所有鑽填通孔具有相同的直徑(公差範圍內)，而通孔柱可具有不同的形狀和大小。而且，為了增強剛度，優選聚合物基質是纖維增強的，通常用玻璃纖維編織束增強。當聚合物預浸料中的纖維施加在直立通孔柱上並被固化時，通孔柱的特性在於具有光滑且垂直的側面。然而，鑽填通孔在鑽取複合材料時通常具有一些錐度，通孔通常具有粗糙的表面，從而導致造成雜訊的雜散電感。
通常，通孔14的寬度是在40微米至500微米的範圍內。如果是圓柱形，例如鑽填技術所要求的以及如在通孔柱技術中所常見的，每個通孔可具有25微米至500微米的直徑。
進一步參照圖3，在利用面板鍍覆或圖案鍍覆製造具有圍繞犧牲銅塊的嵌入通孔的聚合物基質框架16後，選擇性地遮罩銅通孔柱14，例如使用光刻膠，然後可以蝕刻掉該犧牲銅塊以形成插座12。
應該注意與通過鐳射研磨製造插座或空腔不同的是，鍍覆銅樁、層壓銅樁周圍的框架以及隨後蝕刻掉銅樁能夠製造具有光滑側壁且玻璃纖維不伸出的插座或空腔。在通過製造矩形銅樁、層壓然後溶解銅所形成的空腔或插座的拐角處得到的曲率半徑非常好，可得到+-25微米的曲率半徑。這遠比機械或鐳射研磨可得到的曲率半徑更好並且能夠使所用的插座與芯片更緊密地匹配，從而實現如業內所期望的高度微型化。
具有圍繞每個插座12的框架38的插座陣列38的聚合物框架可用於製造單個或多個芯片封裝，包括多芯片封裝和層積多層芯片封裝，例如封裝上封裝“PoP”陣列。任選但不必須地，一個或多個此類芯片封裝具有在包圍每個插座12的框架38內的導電通孔14。應該注意的是，插座38 的人特徵在於具有光滑側壁，即使在周圍框架用玻璃纖維增強的情況下也是如此。這些側壁彼此垂直並且相鄰側壁之間的拐角非常緊湊，曲率半徑小於100微米，可得到25微米的曲率半徑。
芯片可通過機器人拾取並定位在插座中。一旦裁片35被定位在插座12中，則可利用聚合物36例如模塑膠、膜或預浸料將其固定在適當位置。
參照圖4，可以在嵌入有芯片35的框架40的一面或兩面上製造銅佈線層42、43。通常，芯片35是倒裝芯片並被連接到扇出超過芯片35邊緣的焊盤43上。當框架包括通孔14時，由於這些通孔14，使得在上表面上的焊盤42被允許連接用於PoP封裝的另一芯片層等。本質上，應該理解的是，上下焊盤42、43使得能夠層積另外的通孔柱和佈線層，以創建更複雜的結構。
示出切割工具45。應當理解，面板40上的封裝芯片35陣列容易被切割成單個芯片48，如圖5所示。
參照圖6，在一些實施方案中，相鄰的芯片插座可具有不同的尺寸形狀，包括不同尺寸和/或不同的形狀。例如，處理器芯片35可以被定位在一個插座中並連接到定位在相鄰插座中的記憶體芯片55。因此，一個封裝可包括多於一個的芯片，並且可以包括不同的芯片。
焊盤42、43可通過球柵陣列BGA或接點柵格陣列LGA連接到芯片。在本領域的當前狀態中，通孔柱的長度可以是約130微米。當芯片35、55的厚度大於約130微米時，可能有必要在一個通孔頂端堆疊另一個通孔。用於堆疊通孔的技術是已知的，特別是在赫爾維茨等人的共同未決申 請US 13/482099和US 13/483185中進行了討論。
參照圖7，從下方示出包括在聚合物框架16中的芯片55的芯片封裝48，使得芯片55被框架16包圍，並且提供從圍繞在芯片55周邊的框架16穿過的通孔14。芯片定位在插座中並通過第二聚合物36保持在適當位置。框架16通常由纖維增強預浸料製成以保證穩定性。第二聚合物36也可以是預浸料，但也可以是聚合物膜或模塑膠。通常，如圖所示，通孔14是簡單的圓柱形孔，但它們可具有不同的形狀和大小。芯片55上焊球57的球柵陣列的一部分通過扇出構型的焊盤43連接到通孔14。如圖所示，可以具有直接連接到芯片下方基板的附加焊球。在一些實施方案中，為了通信和資料處理，至少一個通孔是同軸通孔。在其他實施方案中，至少一個通孔是傳輸線。例如，在共同未決申請US 13/483185中給出了用於製造同軸通孔的技術。例如，在US 13/483234中提供了用於製造傳輸線的技術。
由於插座是通過在犧牲銅樁上層壓並隨後蝕刻掉犧牲銅樁來製造的，所以插座邊緣是光滑的，即使框架包含增強玻璃纖維也是如此。拐角具有緊湊的曲率半徑，通常小於100微米，可以是約25微米。這能夠實現在芯片和框架之間最小的間隙，並且由於存在有機纖維增強體，所以包圍每個芯片的框架可以相對窄。
除了提供用於芯片堆疊的觸點以外，可以利用圍繞芯片的通孔14將芯片與其周圍環境隔離開，從而提供法拉第遮罩。這樣的遮罩通孔可以連接到焊盤，使得芯片上的遮罩通孔互連並為芯片提供遮罩。
圍繞芯片可以有多於一排的通孔，並且內排可用於發送信號，外排用於遮罩。外排可以連接到製造在芯片上的固體銅塊，由此可用 作熱沉以耗散芯片產生的熱。可採取這種方式封裝不同的芯片。
利用本文所述的具有通孔的框架的嵌入式芯片技術特別適合於類比處理，因為觸點很短並且每個芯片的觸點數量相對少。
應當理解的是，本文描述的技術不限於封裝IC芯片。在一些實施方案中，芯片包括選自保險絲、電容器、電感器和濾波器的器件。在赫爾維茨等人的共同未決申請US 13/962316中描述了製造電感器和濾波器的技術。
參照圖8和圖8(a)至8(l)，一種製造由有機基質框架包圍的芯片插座陣列的方法包括以下步驟：獲得犧牲載體80-8(a)。
任選地，在銅載體上施加銅種子層82-8(b)。在載體上施加抗蝕層84-8(c)，抗蝕層通常由鎳構成並且通常通過物理氣相法如濺射法進行沉積。作為替代方案，例如也可以通過電鍍或化學鍍來沉積。其他的候選材料包括鉭、鎢、鈦、鈦-鎢合金、錫、鉛、錫-鉛合金，所有這些材料都可以濺射，並且錫和鉛也可以電鍍或化學鍍，阻擋金屬層的厚度通常為0.1~10微米。(每個候選阻擋層材料後續利用適當的溶劑或等離子體蝕刻條件進行移除)。在施加阻擋層之後，施加另一銅種子層86-8(d)。銅種子層的厚度通常為約0.2微米~5微米。
優選步驟8(b)至8(d)以確保阻擋層與基板粘附良好，通孔的良好粘附和生長，並且使得能夠通過蝕刻後續移除基板而不損傷通孔。雖然最好的結果包括這些步驟，但是這些步驟是任選的，一個或多個步驟可以不被使用。
然後施加光刻膠層88-步驟8(e)，圖8(e)，將其圖案化為具 有銅通孔圖案-8(f)。然後，在圖案中鍍入銅90-8(g)，接著剝除光刻膠層88-8(h)。用聚合物電介質92層壓直立的銅樁(任選也可以是通孔90)-8(i)，該電介質可以是纖維增強聚合物基質預浸料。將層壓的通孔陣列進行減薄和平坦化以暴露出銅樁(和通孔，如果有的話)的端部-8(j)。然後移除該載體。
如果平坦化的聚合物電介質包括銅通孔，則銅通孔的暴露端部通過施加抗蝕材料94來保護-8(k)，抗蝕材料例如是光刻膠或電介質膜，然後移除銅載體80-8(l)。通常，載體是銅載體80，通過溶解銅而移除。可以使用氫氧化銨或氯化銅來溶解銅。
然後，可以蝕刻掉阻擋層-8(m)，接著可以移除蝕刻保護層94-步驟8(n)。
儘管在本文中沒有描述，但應該理解的是，直立銅樁(和通孔，如果有的話)可以通過面板鍍覆和選擇性蝕刻多餘的銅以保留通孔來製造。事實上，插座也可以備選地通過在遮罩通孔的同時選擇性蝕刻掉銅面板的一部分來製造。
如前文所述，利用通孔柱技術，犧牲樁和電鍍通孔(如果有的話)可具有任意的形狀和尺寸。犧牲樁和所得到的插座通常是矩形的。在框架內的通孔可以是簡單正方形和圓形通孔或者可以是伸長的以提供可以用作電感器、信號載體或法拉第遮罩的通孔。此外，框架可以包括焊盤隔開的兩個以上的通孔層。
應該注意的是，製造在面板或芯圓上的陣列中的元件能夠實現同時共同製造大量的器件。電沉積和層壓是提供規模經濟性的方法。如 本文所述，使用框架是特別有利的，因為可以一次處理大量的器件並隨後單片化。然而，單片化過程階段是費時且昂貴的。玻璃纖維增強聚合物框架和金屬框架都可以通過機械工具進行單片化成為單個框架。然而，使用鋸片是昂貴的。其它的可能方式是鐳射或水力切割。這些技術在時間、精確度和操作成本方面的優點和缺點是眾所周知的。可以不僅製造可被溶解以形成空腔的犧牲銅樁，也可以製造銅通孔，銅通孔嵌入在框架中並有利於將嵌入芯片與外部世界連接，可以製造在框架的兩面上。參照圖9，示出面板910的分區，具有包圍犧牲銅樁912的聚合物框架916。在框架中，可具有嵌入的銅通孔914。此外，為了儘量縮減工具加工成本，還可以在聚合物框架916中提供銅分區元件917。這些銅分區元件917可以是如圖所示的條，也可以是連續的柵格。銅分區元件917和通孔914可以在銅樁912暴露於蝕刻劑中並溶解形成空腔的同時被遮罩，並且在後續步驟中，通孔914可以被遮罩並且銅分區元件917可以暴露於蝕刻劑中。這樣，具有空腔的聚合物框架916可以提供為用於容納待進一步加工和端子化的芯片，並隨後通過蝕刻掉其中的銅分區元件917來單片化。應該理解的是，如果銅框架可以是不連續的以提供與聚合物框架更大的集成度，則在溶解框架的銅部分時，可能需要一些附加的機械、鐳射或水力切割以完全單片化。如果是連續的，則其它進一步的加工來使單片化形成單個的封裝元件920，封裝元件920包括芯片922或其它有源或無源器件，它們通過聚合物924固定在包括銅通孔914的纖維增強封裝920內的空腔912中。
本領域技術人員將會認識到，本發明不限於上文中具體圖示和描述的內容。而且，本發明的範圍由所附權利要求限定，包括上文所述 的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的元件被包括在內，但一般不排除其他元件

Claims (29)

  1. 一種由矩形空腔陣列限定的框架，每個所述空腔用於容納矩形芯片，所述框架包括具有聚合物基質的介電材料，所述框架還包括伸長的犧牲銅分區元件，其是可蝕刻的以輔助所述框架的單片化，所述伸長的犧牲銅分區元件彼此交叉形成框架。
  2. 如請求項1所述的框架，其中所述空腔是基本矩形的並且製造公差在+-25微米以內。
  3. 如請求項1所述的框架，其中所述空腔的側壁基本垂直於所述框架。
  4. 如請求項1所述的框架，其中所述矩形空腔的拐角的曲率半徑小於100微米。
  5. 如請求項1所述的框架，其中所述矩形空腔的拐角的曲率半徑小於50微米。
  6. 如請求項1所述的框架，其中所述聚合物基質是聚醯亞胺、環氧樹脂或雙馬來醯亞胺/三嗪樹脂或它們的共混物。
  7. 如請求項1所述的框架，其中所述介電材料還包括陶瓷填料、玻璃纖維以及嵌入在所述聚合物基質中的通孔柱中的至少其一。
  8. 如請求項1所述的框架，其中所述空腔的尺寸範圍為約0.9mm x0.9mm至最大約31mm x 31mm。
  9. 如請求項1所述的框架，其中所述框架的深度為50微米~300微米。
  10. 如請求項1所述的框架，其中每個所述空腔的深度為比置於其中的芯片高度多至少10微米。
  11. 如請求項1所述的框架，其中每個所述空腔的深度為比置於其中的芯片高度多20~50微米。
  12. 如請求項1所述的框架，其中所述框架能夠通過選自機械工具加工、鐳射工具加工和水力工具加工的技術進行切割。
  13. 一種在介電材料板中製造如請求項1所述之框架的方法，包括在加熱和加壓下在犧牲金屬樁陣列上擠壓介電材料片，以及隨後蝕刻掉所述金屬樁。
  14. 如請求項13所述的方法，其中所述介電材料包括聚合物基質。
  15. 如請求項13所述的方法，其中所述介電材料還包括玻璃纖維。
  16. 如請求項13所述的方法，其中所述介電材料包括聚合物基質浸漬織造玻璃纖維束的預浸料。
  17. 如請求項13所述的方法，其中所述金屬樁包括銅。
  18. 如請求項13所述的方法，其中所述金屬樁通過以下步驟製造：(i)獲取在覆蓋有阻擋金屬的基板上的連續銅層；(ii)施加光刻膠層；(iii)圖案化所述光刻膠層；和(iv)利用圖案化的光刻膠層作為範本蝕刻掉銅。
  19. 如請求項13所述的方法，其中所述金屬樁通過以下步驟製造：(a)在阻擋金屬基板上施加光刻膠層；(b)圖案化所述光刻膠層；(c)在圖案化的光刻膠中電鍍銅；(d)移除所述光刻膠。
  20. 如請求項13所述的方法，其中所述空腔的特徵在於具有基本平行的光滑邊緣，在拐角處具有利用圖案化光刻膠層作為範本蝕刻掉銅形成的曲率半徑。
  21. 如請求項13所述的方法，其中所述空腔的拐角的曲率半徑小於100微米。
  22. 如請求項13所述的方法，其中所述空腔的拐角的曲率半徑小於50微米。
  23. 如請求項13所述的方法，其中所述空腔的尺寸的製造公差為+-25微米。
  24. 如請求項13所述的方法，其中銅通孔與所述金屬樁共同沉積並嵌入在所述板的側壁中，所述銅通孔在蝕刻所述金屬樁時被掩蔽。
  25. 如請求項24所述的方法，其中伸長的銅分區元件與所述金屬樁和銅通孔共同沉積並嵌入在所述板的側壁中。
  26. 如請求項25所述的方法，其中在蝕刻掉所述銅分區元件的同時，遮罩所述銅通孔，由此輔助所述框架的單片化。
  27. 一種嵌入在如請求項1所述之框架中的芯片，所述框架包括聚合物樹脂和增強纖維，其中所述框架的特徵在於具有相鄰的光滑側壁並且沒有突出的纖維，在側壁相交頂點處的曲率半徑小於100微米，所述芯片與周圍框架之間的空間中填充有填料。
  28. 如請求項27所述的芯片，其中所述填料作為模塑膠、幹膜或預浸料施加。
  29. 如請求項27所述的芯片，其中所述框架還包括銅通孔。
TW104140400A 2014-12-05 2015-12-02 具有矩形空腔陣列的聚合物框架的製造方法 TWI658542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/561,719 US9554469B2 (en) 2014-12-05 2014-12-05 Method of fabricating a polymer frame with a rectangular array of cavities
US14561719 2014-12-05

Publications (2)

Publication Number Publication Date
TW201639087A TW201639087A (zh) 2016-11-01
TWI658542B true TWI658542B (zh) 2019-05-01

Family

ID=56095635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140400A TWI658542B (zh) 2014-12-05 2015-12-02 具有矩形空腔陣列的聚合物框架的製造方法

Country Status (5)

Country Link
US (1) US9554469B2 (zh)
JP (1) JP2016111313A (zh)
KR (1) KR20160068619A (zh)
CN (1) CN105679682B (zh)
TW (1) TWI658542B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
WO2018125097A1 (en) * 2016-12-28 2018-07-05 Xu Yi Elyn Embedded component and methods of making the same
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート
US10814589B1 (en) * 2018-06-11 2020-10-27 Apple Inc. Items having leatherboard layers with modified portions
JP6550516B1 (ja) * 2018-09-18 2019-07-24 レノボ・シンガポール・プライベート・リミテッド パネル、ｐｃｂおよびｐｃｂの製造方法
CN111326424A (zh) * 2018-12-14 2020-06-23 无锡华润矽科微电子有限公司 Qfn框架的布置及封装生产方法
CN113196469B (zh) * 2018-12-21 2024-03-29 株式会社村田制作所 电子部件模块的制造方法及电子部件模块
CN109686697A (zh) * 2018-12-24 2019-04-26 中国电子科技集团公司第五十八研究所 一种多芯片扇出型结构的封装方法及其结构
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
CN111554639A (zh) 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN111511129B (zh) * 2020-04-15 2021-06-04 深圳市景旺电子股份有限公司 一种不对称板的制作方法
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
CN111785645B (zh) * 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
CN111816569B (zh) * 2020-07-28 2022-04-08 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构
CN112420524B (zh) * 2020-10-27 2022-03-15 珠海越亚半导体股份有限公司 一种支撑框架及其制造方法
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
CN112672536A (zh) * 2020-12-29 2021-04-16 江苏恒宝智能系统技术有限公司 一种指纹识别卡及其制备方法
CN113451259B (zh) 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN113613383A (zh) * 2021-07-28 2021-11-05 深圳市景旺电子股份有限公司 一种屏蔽基板、电路板及屏蔽基板和电路板的制作方法
CN113677108A (zh) * 2021-08-16 2021-11-19 上海美维电子有限公司 嵌入铜块的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404445A (zh) * 2000-02-22 2003-03-19 东丽工程株式会社 非接触式识别信息卡类及其制造方法
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package
CN102986313A (zh) * 2011-01-18 2013-03-20 日本特殊陶业株式会社 部件内置布线基板
TW201434084A (zh) * 2010-06-22 2014-09-01 應用材料股份有限公司 使用基於飛秒之雷射及電漿蝕刻的晶圓切割方法及系統

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362547A (ja) * 1989-02-03 1991-03-18 General Electric Co <Ge> 集積回路試験構造物及び試験方法
JP4341217B2 (ja) * 2002-08-30 2009-10-07 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2005217069A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2010205877A (ja) * 2009-03-03 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び電子装置
JP5499960B2 (ja) * 2010-07-06 2014-05-21 旭硝子株式会社 素子用基板、発光装置
JP5667023B2 (ja) * 2010-09-30 2015-02-12 京セラサーキットソリューションズ株式会社 集合配線基板および電子装置の実装方法
JP5897956B2 (ja) * 2012-03-29 2016-04-06 京セラ株式会社 部品内蔵基板および実装構造体
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
JP6003369B2 (ja) * 2012-08-06 2016-10-05 富士通株式会社 半導体装置の製造方法
JP6318690B2 (ja) * 2013-02-21 2018-05-09 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404445A (zh) * 2000-02-22 2003-03-19 东丽工程株式会社 非接触式识别信息卡类及其制造方法
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication
TW201434084A (zh) * 2010-06-22 2014-09-01 應用材料股份有限公司 使用基於飛秒之雷射及電漿蝕刻的晶圓切割方法及系統
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package
CN102986313A (zh) * 2011-01-18 2013-03-20 日本特殊陶业株式会社 部件内置布线基板

Also Published As

Publication number Publication date
US9554469B2 (en) 2017-01-24
CN105679682A (zh) 2016-06-15
US20160165731A1 (en) 2016-06-09
CN105679682B (zh) 2019-02-12
JP2016111313A (ja) 2016-06-20
KR20160068619A (ko) 2016-06-15
TW201639087A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
TWI658542B (zh) 具有矩形空腔陣列的聚合物框架的製造方法
JP6090295B2 (ja) 埋め込みチップを作製する方法
TWI640067B (zh) New embedded package
KR101680593B1 (ko) 내장형 칩 패키지 구조물
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
KR101730344B1 (ko) 칩 패키지
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임