CN113196469B - 电子部件模块的制造方法及电子部件模块 - Google Patents

电子部件模块的制造方法及电子部件模块 Download PDF

Info

Publication number
CN113196469B
CN113196469B CN201980082648.9A CN201980082648A CN113196469B CN 113196469 B CN113196469 B CN 113196469B CN 201980082648 A CN201980082648 A CN 201980082648A CN 113196469 B CN113196469 B CN 113196469B
Authority
CN
China
Prior art keywords
electronic component
resin
component module
conductive layer
columnar electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980082648.9A
Other languages
English (en)
Other versions
CN113196469A (zh
Inventor
岩本敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113196469A publication Critical patent/CN113196469A/zh
Application granted granted Critical
Publication of CN113196469B publication Critical patent/CN113196469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps

Abstract

在具备柱状电极、电子部件以及树脂构造体的电子部件模块中提高柱状电极的位置精度。电子部件模块的制造方法具备支承构件准备工序、电极形成工序、部件配置工序及树脂成形工序。在电极形成工序中，在支承构件(10)的导电层(13)上形成柱状电极(4)。在部件配置工序中，在支承构件(10)上直接或间接地配置电子部件(2)。在树脂成形工序中，使覆盖柱状电极(4)的外周面(43)和电子部件(2)的至少外周面(23)的一部分的树脂构造体在导电层(13)上成形。在电极形成工序中，由与导电层(13)的材料不同的材料形成柱状电极(4)。电子部件模块(1)的制造方法还具备在电极形成工序与树脂成形工序之间对导电层(13)和柱状电极(4)进行加热，使得在导电层(13)与柱状电极(4)之间引起相互扩散的热处理工序。

Description

电子部件模块的制造方法及电子部件模块
技术领域
本发明一般涉及电子部件模块的制造方法及电子部件模块，更详细而言，涉及具备电子部件、树脂构造体以及柱状电极的电子部件模块的制造方法及电子部件模块。
背景技术
以往，作为电子部件模块的制造方法的一例，已知有内置电子部件的电子部件内置基板的制造方法(例如参照专利文献1)。
电子部件内置基板是在树脂构造体的内部内置有电子部件的基板。这里，电子部件内置基板具备树脂构造体、电子部件、贯通电极(柱状电极)、以及第一布线(导体布线部)。
专利文献1所记载的电子部件内置基板的制造方法包括供电层形成工序、电极形成工序、电子部件配置工序以及密封工序。在供电层形成工序中，在基台上形成供电层(导电层)。在电极形成工序中，通过电解镀覆法在供电层上形成与供电层连接的具有规定图案的电极(柱状电极)。在电子部件配置工序中，在供电层中的形成有电极的面的上方配置电子部件。在密封工序中，在供电层之上对电子部件进行密封。这里，在密封工序中，将构成树脂构造体的树脂构造材料配置为埋入电子部件和电极，施加热而使树脂构造材料固化。由此，形成内置(密封)有电子部件和电极的树脂构造体。
在上述的电子部件内置基板的制造方法中，在密封工序之后将基台剥离。
在专利文献1中记载有如下内容：在将铜箔用作供电层的情况下，也可以使用铜并通过电解镀覆法来形成贯通电极，由此，在之后的热施加工序中，在供电层与贯通电极的界面发生再结晶。
在先技术文献
专利文献
专利文献1：国际公开第2018/116799号
发明内容
发明要解决的课题
但是，在专利文献1所记载的电子部件内置基板的制造方法中，在密封工序中，通过配置构成树脂构造体的树脂构造材料时的树脂的流动、使树脂构造材料固化时的树脂的收缩而向电极(柱状电极)及供电层(导电层)施加力，电极有可能从供电层剥离。在电极从供电层剥离的情况下，电子部件内置基板中的电极的位置精度有可能下降。
本发明的目的在于，提供一种在具备柱状电极、电子部件以及树脂构造体的电子部件模块中能够提高柱状电极的位置精度的电子部件模块的制造方法及电子部件模块。
用于解决课题的手段
本发明的一方式的电子部件模块的制造方法具备支承构件准备工序、电极形成工序、部件配置工序、以及树脂成形工序。在所述支承构件准备工序中，准备包括支承体和导电层的支承构件，该支承体具有第一主面及第二主面，该导电层直接或间接地设置在所述支承体的所述第一主面上。在所述电极形成工序中，在所述导电层上形成柱状电极。在所述部件配置工序中，在所述支承体的所述第一主面侧在所述支承构件上直接或间接地配置电子部件。在所述树脂成形工序中，使覆盖所述柱状电极的外周面和所述电子部件的外周面的至少一部分的树脂构造体在所述导电层上成形。在所述电极形成工序中，由与所述导电层的材料不同的材料形成所述柱状电极。该电子部件模块的制造方法还具备热处理工序。在所述热处理工序中，在所述电极形成工序与所述树脂成形工序之间，对所述导电层和所述柱状电极进行加热，使得在所述导电层与所述柱状电极之间引起相互扩散。
本发明的一方式的电子部件模块具备电子部件、树脂构造体、柱状电极、以及导体布线部。所述树脂构造体覆盖所述电子部件的至少外周面的一部分。所述柱状电极贯穿所述树脂构造体。所述导体布线部与所述柱状电极连接。所述柱状电极和所述导体布线部由互不相同的材料形成。在所述导体布线部与所述柱状电极之间引起相互扩散。
本发明的一方式的电子部件模块具备电子部件、树脂构造体、柱状电极、以及导体布线部。所述树脂构造体覆盖所述电子部件的至少外周面的一部分。所述柱状电极贯穿所述树脂构造体。所述导体布线部与所述柱状电极的一端连接。所述柱状电极和所述导体布线部由互不相同的材料形成。在所述柱状电极的所述一端具有由与所述柱状电极的材料不同的材料形成的扩散区域。
发明效果
在本发明的上述方式的电子部件模块的制造方法及电子部件模块中，在具备柱状电极、电子部件以及树脂构造体的电子部件模块中能够提高柱状电极的位置精度。
附图说明
图1是实施方式1的电子部件模块的剖视图。
图2的A～D是用于说明上述电子部件模块的制造方法的工序剖视图。
图3的A～B是用于说明上述电子部件模块的制造方法的工序俯视图。
图4的A～E是用于说明上述电子部件模块的制造方法的工序剖视图。
图5的A～D是用于说明上述电子部件模块的制造方法的工序剖视图。
图6的A是实施方式1的变形例1的电子部件模块的剖视图。图6的B是上述电子部件模块中的主要部分说明图。
图7是用于说明上述电子部件模块的制造方法的工序剖视图。
图8是用于说明实施方式1的变形例2的电子部件模块的制造方法的工序剖视图。
图9是实施方式2的电子部件模块的剖视图。
图10的A～D是用于说明上述电子部件模块的制造方法的工序剖视图。
图11是实施方式2的变形例1的电子部件模块的剖视图。
图12是实施方式2的变形例2的电子部件模块的剖视图。
图13是实施方式1的电子部件模块的一例的主要部分说明图。
具体实施方式
在以下的实施方式等中参照的图1、图2的A～D、图3的A～B、图4的A～E、图5的A～D、图6的A～B、图7、图8、图9、图10的A～D、图11、图12及图13均是示意图，图中的各构成要素的大小、厚度各自的比并不一定反映出实际的尺寸比。
(实施方式1)
(1)电子部件模块的整体结构
如图1所示，实施方式1的电子部件模块1具备多个柱状电极4、电子部件2、树脂构造体3、以及多个导体布线部5。电子部件2位于多个柱状电极4的侧方。树脂构造体3覆盖多个柱状电极4各自的外周面43和电子部件2的外周面23的至少一部分(这里为外周面23的全部)。在电子部件模块1中，树脂构造体3保持电子部件2及多个柱状电极4。在电子部件模块1中，树脂构造体3保护电子部件2避免受到来自外部的冲击等。多个柱状电极4沿树脂构造体3的厚度方向D1贯穿树脂构造体3。树脂构造体3具有第一主面31、第二主面32、以及外周面33。
多个导体布线部5分别与多个柱状电极4中的对应的柱状电极4连接。各导体布线部5将多个柱状电极4中的对应的柱状电极4与电子部件2电连接。
另外，电子部件模块1还具备多个第一端子电极6、第一布线构造部7、多个第二端子电极8、以及第二布线构造部9。
多个第一端子电极6分别是与多个导体布线部5中的对应的导体布线部5等电连接的端子电极。多个第一端子电极6例如分别是UBM(Under Bump Metal，凸点下金属)。第一布线构造部7具有与多个第一端子电极6对应的多个布线部70。多个第一端子电极6分别经由多个布线部70中的对应的布线部70而与多个导体布线部5中的对应的导体布线部5等电连接。多个布线部70分别将多个导体布线部5中的对应的导体布线部5与电子部件2电连接。
多个第二端子电极8分别与多个柱状电极4中的对应的柱状电极4电连接。多个第二端子电极8例如分别是UBM(Under Bump Metal，凸点下金属)。第二布线构造部9具有与多个第二端子电极8对应的多个布线部90。多个第二端子电极8分别经由多个布线部90中的对应的布线部90而与多个柱状电极4中的对应的柱状电极4电连接。
电子部件模块1例如能够用作夹设在不同于电子部件2的电子部件与电路基板之间的中介层(Interposer)。电路基板例如是印刷布线基板。
(2)电子部件模块的各构成要素
接着，参照附图对电子部件模块1的各构成要素进行说明。
(2.1)电子部件
电子部件2例如是芯片状的电子部件。电子部件2具有在其厚度方向上相互处于相反侧的第一主面21及第二主面22。第二主面22与第一主面21对置。另外，电子部件2具有外周面23。沿电子部件2的厚度方向观察电子部件2时的电子部件2的外周形状为长方形，但不限于此，例如也可以是正方形。
电子部件2例如是半导体元件(半导体芯片)。半导体元件例如是IC(IntegratedCircuit，集成电路)、MPU(Micro Processing Unit，微处理单元)、功率放大器、低噪声放大器、RF(Radio Frequency，射频)开关等。电子部件2不限于半导体元件，例如也可以是电感器、电容器、电阻等。
(2.2)树脂构造体
如图1所示，树脂构造体3是构成为保持电子部件2的树脂成形体。树脂构造体3是板状。树脂构造体3具有在其厚度方向D1上相互处于相反侧的第一主面31及第二主面32。第一主面31与第二主面32对置。另外，树脂构造体3具有外周面33。从树脂构造体3的厚度方向D1观察到的树脂构造体3的外周形状为长方形，但不限于此，例如也可以是正方形。从树脂构造体3的厚度方向D1观察时，树脂构造体3的尺寸大于电子部件2的尺寸。
树脂构造体3覆盖电子部件2的外周面23和电子部件2的第二主面22。即，电子部件2配置在树脂构造体3的内侧。树脂构造体3在使电子部件2的第一主面21露出的状态下保持电子部件2。
树脂构造体3由具有电绝缘性的树脂等形成。另外，树脂构造体3例如除了包含树脂之外，还包含混合在树脂中的填料，但填料不是必须的构成要素。树脂例如是环氧树脂。但是，树脂不限于环氧树脂，例如也可以是聚酰亚胺树脂、丙烯酸树脂、聚氨酯树脂或硅酮树脂。填料例如是二氧化硅、氧化铝等无机填料。树脂构造体3除了包含树脂及填料之外，例如也可以包含炭黑等黑色颜料。
(2.3)柱状电极
在电子部件模块1中，如图1所示，在电子部件2的侧方配置有多个柱状电极4。多个柱状电极4与电子部件2的外周面23分离。多个柱状电极4相互分离。多个柱状电极4被保持于树脂构造体3。在电子部件模块1中，柱状电极4的位置及数量没有特别限定。
多个柱状电极4例如分别为圆柱状。多个柱状电极4分别具有在与树脂构造体3的厚度方向D1平行的方向上相互处于相反侧的第一端面41及第二端面42。在多个柱状电极4各自的第一端面41重叠有多个导体布线部5中的对应的导体布线部5的一部分。在电子部件模块1中，多个柱状电极4分别与多个导体布线部5中的对应的导体布线部5电连接。
各柱状电极4的材料例如为金属。在实施方式1的电子部件模块1中，各柱状电极4的材料例如为铜。
(2.4)导体布线部
导体布线部5在树脂构造体3的第一主面31侧及电子部件2的第一面21侧将柱状电极4与电子部件2电连接。导体布线部5跨越柱状电极4的第一端面41和电子部件2的第一主面21(上的电子部件2中的端子部的表面)而配置。需要说明的是，电子部件模块1也可以在导体布线部5的一部分与树脂构造体3的第一主面31及电子部件2的第一主面21之间具备用于提高与导体布线部5的紧贴性的绝缘层。
导体布线部5的材料例如为合金或金属。在实施方式1的电子部件模块1中，导体布线部5和柱状电极4由互不相同的材料形成。这里，“互不相同的材料”包括具有不同的构成元素的情况、添加物的有无不同的情况、多个构成元素全部相同且组成不同的情况、组成相同且添加物不同的情况等。导体布线部5的材料例如是向铜添加了从由铬、镍、铁、钴及锌构成的组中选择的至少一种而得到的材料或者铜合金。这里，铜合金是包含铜和从由铬、镍、铁、钴及锌构成的组中选择的至少一种的合金。铜合金例如是铜-铬合金、铜-镍合金、铜-铁合金、铜-钴合金、铜-锌合金。在实施方式1的电子部件模块1中，如图13所示，在柱状电极4中的导体布线部5侧的一端410具有由与柱状电极4的材料不同的材料形成的扩散区域45。关于扩散区域45，在后述的电子部件模块1的制造方法中进行说明。
(2.5)第一端子电极
多个第一端子电极6在树脂构造体3的第一主面31侧与第一主面31分离地设置。
各第一端子电极6例如具有第一布线构造部7上的镍层与该镍层上的金层的层叠构造。各第一端子电极6不限于具有层叠构造的情况，也可以为单层构造。
(2.6)第一布线构造部
第一布线构造部7夹设在多个第一端子电极6与树脂构造体3、多个导体布线部5及电子部件2之间。第一布线构造部7在从树脂构造体3的厚度方向D1的俯视下，与树脂构造体3的第一主面31、电子部件2的第一主面21以及导体布线部5重叠。
第一布线构造部7具有与多个第一端子电极6对应的多个布线部70、以及将多个布线部70相互电绝缘的绝缘部71。多个第一端子电极6分别形成在多个布线部70中的对应的布线部70上，经由该布线部70而与多个导体布线部5中的对应的导体布线部5等电连接。
第一布线构造部7是多层布线构造，包括多个布线层、多个层间绝缘膜、以及表面绝缘层。多个布线层分别被图案化为规定图案。第一布线构造部7的多个布线部70分别包括多个布线层各自的一部分。第一布线构造部7的绝缘部71包括多个层间绝缘膜和表面绝缘层。各布线层的材料例如是铜，但不限于此。各层间绝缘膜的材料例如是聚酰亚胺等有机材料，但不限于此。这里，各层间绝缘膜的材料不限于聚酰亚胺等有机材料，也可以是无机材料。表面绝缘层的材料是焊料润湿性比第一端子电极6低的材料。表面绝缘层的材料例如是聚酰亚胺等有机材料，但不限于此。表面绝缘层的材料不限于聚酰亚胺等有机材料，也可以是无机材料。
(2.7)第二端子电极
多个第二端子电极8在树脂构造体3的第二主面32侧与第二主面32分离地设置。多个第二端子电极8分别经由第二布线构造部9而与多个柱状电极4中的对应的柱状电极4电连接。
各第二端子电极8例如具有第二布线构造部9上的镍层与该镍层上的金层的层叠构造。各第二端子电极8不限于具有层叠构造的情况，也可以是单层构造。
(2.8)第二布线构造部
第二布线构造部9夹设在多个第二端子电极8与树脂构造体3及多个柱状电极4之间。第二布线构造部9在从树脂构造体3的厚度方向D1的俯视下，与树脂构造体3的第二主面32及多个柱状电极4的第二端面42重叠。
第二布线构造部9具有与多个第二端子电极8对应的多个布线部90、以及将多个布线部90相互电绝缘的绝缘部91。多个第二端子电极8分别形成在多个布线部90中的对应的布线部90上，经由该布线部90而与多个柱状电极4中的对应的柱状电极4电连接。
第二布线构造部9例如包括多个布线层和多个绝缘膜。多个布线层分别被图案化为规定图案，包括多个导电部。第二布线构造部9的多个布线部90分别包括多个布线层各自的一部分(多个导电部中的一个导电部)，但不限于此。第二布线构造部9的绝缘部91由多个绝缘膜形成。各绝缘膜的材料例如是聚酰亚胺等有机材料，但不限于此。这里，各绝缘膜的材料不限于聚酰亚胺等有机材料，也可以是无机材料。第二布线构造部9也可以是多层布线构造。
(3)电子部件模块的制造方法
接着，参照图2的A～D、图3的A～B、图4的A～E及图5的A～D来说明实施方式1的电子部件模块1的制造方法。
在电子部件模块1的制造方法中，在准备了电子部件2之后，依次进行第一工序～第十三工序。
在第一工序中，如图2的A所示，准备支承构件10。在第一工序中，在具有第一主面111及第二主面112的支承体11的第一主面111上经由粘接层12而设置导电层13。即，在第一工序中，在支承体11的第一主面111上间接地设置导电层13。支承构件10包括支承体11、粘接层12、以及导电层13。支承体11例如由玻璃环氧材料构成。粘接层12例如由丙烯酸系粘合材料构成。粘接层12直接地设置在支承体11的第一主面111上。导电层13具有支承体11侧的第一主面131和与第一主面131相反的一侧的第二主面132。导电层13的第一主面131及第二主面132相互对置。在实施方式1的电子部件模块1的制造方法中，导电层13的材料与导体布线部5的材料相同。导电层13的材料例如是向铜添加了从由铬、镍、铁、钴及锌构成的组中选择的至少一种而得到的材料或者铜合金。这里，铜合金是包含铜和从由铬、镍、铁、钴及锌构成的组中选择的至少一种的合金。铜合金例如是铜-铬合金、铜-镍合金、铜-铁合金、铜-钴合金、铜-锌合金等。导电层13例如由向铜添加了从由铬、镍、铁、钴及锌构成的组中选择的至少一种而得到的铜箔或者铜合金箔形成。作为一例，导电层13的材料是以1重量％的比例向铜添加了镍而得到的材料。导电层13的厚度例如是20μm。需要说明的是，支承体11不限于玻璃环氧材料，例如也可以由不锈钢、PET薄膜、PEN薄膜、聚酰亚胺薄膜构成。在实施方式1的电子部件模块1的制造方法中，第一工序构成准备支承构件10的支承构件准备工序，该支承构件10包括具有第一主面111及第二主面112的支承体11、以及直接或间接地设置在支承体11的第一主面111上的导电层13。
在第二工序中，如图2的B及图3的A所示，在导电层13上形成柱状电极4。柱状电极4例如是圆柱状。另外，在第二工序中，如图2的B及图3的A所示，在导电层13上形成导体框14。导体框14具有规定导电层13上的树脂构造体3的成形预定区域的开口部141。开口部141的开口形状是与树脂构造体3的外周形状对应的长方形。在实施方式1的电子部件模块1的制造方法中，第二工序构成在导电层13上形成柱状电极4的电极形成工序、以及在导电层13上形成导体框14的导体框形成工序，该导体框14具有规定树脂构造体3的成形预定区域的开口部141。因此，在实施方式1的电子部件模块1的制造方法中，电极形成工序和导体框形成工序是同一工序。
有时，在导体框形成工序中，作为导体框14，如图3的A所示，在导电层13上形成具有多个(图示例中为九个)开口部141的格子框140。图2的B是与图3的A的X-X线剖面相当的剖视图。另外，在电极形成工序中，在格子框140的多个开口部141各自的内侧，在导电层13上形成至少一个(图3的A的例子中为18个)柱状电极4。
在上述的第二工序中，首先形成覆盖导电层13的第二主面132的正型的光刻胶层。之后，在光刻胶层中，利用光刻技术去除处于多个柱状电极4及导体框14(格子框140)各自的形成预定区域的部分，由此，使导电层13的第二主面132中的成为多个柱状电极4及导体框14各自的基底的部位露出。之后，通过等离子体处理进行导电层13的第二主面132的净化处理。在净化处理中，通过等离子体处理，去除第二主面132的有机物及氧化物。在净化处理之后，通过电解镀覆而形成多个柱状电极4及导体框14(格子框140)。在形成多个柱状电极4及导体框14时，对隔着包含硫酸铜的镀敷液而与光刻胶层的表面对置配置的阳极和由导电层13构成的阴极之间进行通电，使多个柱状电极4及导体框14从导电层13的第二主面132的露出部位沿着光刻胶层的厚度方向析出。镀敷液除了包含硫酸铜之外，例如还包含表面活性剂、流平剂、镀敷光泽剂及消泡剂等。在电解镀覆之后，去除光刻胶层。
在第三工序中，如图2的C及图3的B所示，在导电层13上临时固定多个电子部件2。更详细而言，在第三工序中，在导电层13的第二主面132上形成用于临时固定多个电子部件2的多个树脂粘合层19，之后，将多个电子部件2配置在多个树脂粘合层19中的对应的树脂粘合层19上。这里，在第三工序中，使多个电子部件2的第一主面21与多个树脂粘合层19中的一一对应的树脂粘合层19对置而配置在树脂粘合层19上，由此，在导电层13上临时固定多个电子部件2。图2的C是与图3的B的X-X线剖面相当的剖视图。树脂粘合层19例如由具有感光性的正型的抗蚀剂形成。在实施方式1的电子部件模块1的制造方法中，第三工序构成在支承体11的第一主面111侧在支承构件10上直接或间接地配置电子部件2的部件配置工序。在部件配置工序中，在与位于导体框14的开口部141的内侧的各柱状电极4的外周面23分离的位置，在导电层13的第二主面132上间接地配置电子部件2。
在第四工序中，如图2的D所示，对导电层13和各柱状电极4进行加热，使得在导电层13与各柱状电极4之间引起相互扩散。在实施方式1的电子部件模块1的制造方法中，第四工序构成热处理工序，在该热处理工序中，对导电层13和各柱状电极4进行加热，使得导电层13和各柱状电极4在导电层13与各柱状电极4之间引起相互扩散。在热处理工序中，以在导电层13与各柱状电极4之间引起相互扩散的热处理温度对导电层13和各柱状电极4进行加热。考虑各柱状电极4的材料、导电层13的材料、支承体11的耐热温度、粘接层12的耐热温度及电子部件2的耐热温度等而适当决定热处理温度即可。热处理温度例如是100℃以上且200℃以下。另外，在第四工序中，在对导电层13和各柱状电极4进行加热时，导体框14也被加热。因此，在实施方式1的电子部件模块1的制造方法中，在热处理工序中，对导电层13和导体框14进行加热，使得在导电层13与导体框14之间引起相互扩散。例如，在各柱状电极4的材料为铜且导电层13的材料为铜-镍合金的情况下，通过进行第四工序，导电层13的镍向各柱状电极4的一端410扩散而形成扩散区域45(参照图13)。在图2的D的局部放大部分，当着眼于导电层13和柱状电极4时，灰色圆圈表示从导电层13扩散到柱状电极4的镍，白圆圈表示从柱状电极4扩散到导电层13的铜。在图2的D的局部放大部分，当着眼于导电层13和导体框14时，灰色圆圈表示从导电层13扩散到导体框14的镍，白圆圈表示从导体框14扩散到导电层13的铜。
在第五工序中，如图4的A所示，使成为多个树脂构造体3(参照图1及图4的B)的基础的树脂成形体30在导电层13上成形。这里，在第五工序中，使覆盖导电层13上的各柱状电极4的外周面43及第二端面42、格子框140的各开口部141及格子框140中的与导电层13侧相反的一侧的端面、以及电子部件2的外周面23及第二主面22的树脂成形体30成形。在第五工序中，在使树脂成形体30成形时，为了抑制在格子框140的各开口部141内产生气泡，在真空气氛下或者减压气氛下，将成为树脂成形体30的基础的未固化的树脂层配置于树脂成形体30的形成预定区域。树脂层的材料例如是含有无机填料的环氧系树脂。在第五工序中，在配置了树脂层之后，通过使树脂层固化而得到树脂成形体30。树脂成形体30具有在其厚度方向上相互处于相反侧的第一面301及第二面302。树脂成形体30的第一面301是与导电层13的第二主面132相接的面。树脂成形体30的第二面302是与第一面301对置的面。树脂成形体30比树脂构造体3厚。在树脂成形体30的厚度方向上，在树脂成形体30的第二面302与各柱状电极4之间夹设有树脂成形体30的一部分。
在第六工序中，如图4的B所示，通过从树脂成形体30的第二面302侧对树脂成形体30(参照图4的A)进行研磨直至其成为各树脂构造体3的厚度而形成多个树脂构造体3。这里，在第六工序中，将树脂成形体30研磨为，使各柱状电极4的第二端面42露出，并且，使树脂成形体30的第二面302与各柱状电极4的第二端面42大致共面。在第六工序中，使各柱状电极4的第二端面42露出是必须的，使各柱状电极4的第二端面42与树脂成形体30的第二面302共面不是必须的。通过进行第六工序，形成包括多个树脂构造体3、多个柱状电极4以及导体框14(格子框140)的构造体。在实施方式1的电子部件模块1的制造方法中，由第五工序和第六工序构成使覆盖柱状电极4的外周面43和电子部件2的外周面23的至少一部分的树脂构造体3在导电层13上成形的树脂成形工序。在实施方式1的电子部件模块1的制造方法中的树脂成形工序中，使树脂构造体3成形为，不仅覆盖电子部件2的外周面23，也覆盖电子部件2的第二主面22。
在第七工序中，从包括多个电子部件2、多个树脂构造体3、多个柱状电极4、导体框14、支承体11、粘接层12、导电层13及多个树脂粘合层19的构造体(参照图4的B)中去除支承体11及粘接层12，由此，得到图4的C所示的构造体。由此，在第七工序中，使导电层13的第一主面131露出。在第七工序中，例如，使粘接层12的粘合力下降，将支承体11去除(剥离)。粘接层12例如由能够通过紫外线而使粘合力下降的粘接剂形成。
在第八工序中，从包括多个电子部件2、多个树脂构造体3、多个柱状电极4、导体框14、导电层13及多个树脂粘合层19的构造体(参照图4的C)中去除导电层13，进而去除树脂粘合层19，由此，得到图4的D所示的构造体。在第八工序中，例如，通过对导电层13进行蚀刻而将其去除。另外，在第八工序中，例如，通过将树脂粘合层19曝光之后进行显影而去除树脂粘合层19。
在第九工序中，针对图4的D所示的构造体，如图4的E所示那样形成导体布线部5。这里，在第九工序中，例如利用溅射、光刻技术、蚀刻技术及镀敷技术而形成导体布线部5。
在第十工序中，如图5的A所示，形成第一布线构造部7。在第十工序中，例如利用溅射、光刻技术、蚀刻技术及镀敷技术而形成第一布线构造部7的各布线层。另外，在第十工序中，例如利用旋涂等涂布技术和光刻技术而形成第一布线构造部7的各层间绝缘膜及表面绝缘层。需要说明的是，在形成各层间绝缘膜时，使所涂布的未固化的树脂固化时的固化温度例如为180℃以上。从使线膨胀率与导体框14相同的观点出发，在第十工序中形成的各布线层的材料优选为与导体框14相同的材料。
在第十一工序中，如图5的B所示，形成多个第一端子电极6。这里，在第十一工序中，例如利用溅射、光刻技术、蚀刻技术及镀敷技术而形成多个第一端子电极6。
在第十二工序中，如图5的C所示，形成第二布线构造部9，之后，形成多个第二端子电极8。这里，在第十二工序中，例如，利用旋涂等涂布技术和光刻技术而形成第二布线构造部9的各绝缘膜。在形成各绝缘膜时，使所涂布的未固化的树脂固化时的固化温度例如为180℃以上。另外，在第十二工序中，例如利用溅射、光刻技术及镀敷技术而形成第二布线构造部9的各布线层。另外，在第十二工序中，例如利用溅射或镀敷、光刻技术及蚀刻技术而形成多个第二端子电极8。从使线膨胀率与导体框14相同的观点出发，在第十二工序中形成的各布线层的材料优选为与导体框14相同的材料。
在实施方式1的电子部件模块1的制造方法中，在第一工序中，使用能够形成多个电子部件模块1的集合体这一大小的支承体11作为支承体11，通过进行第一工序至第十二工序，能够形成成为多个电子部件模块1的基础的构造体。
在第十三工序中，如图5的D所示，通过去除导体框14(格子框140)而将成为多个电子部件模块1的基础的构造体(参照图5的C)分离成各个电子部件模块1。由此，在第十三工序中，得到多个电子部件模块1。这里，在第十三工序中，通过对导体框14进行蚀刻而去除导体框14。在第十三工序中，通过湿式蚀刻将导体框14去除。作为用于对导体框14进行湿式蚀刻的蚀刻剂，例如能够使用硝酸系溶液、氯化铁系溶液、硫酸系溶液等。关于在第十三工序中为了去除导体框14而使用的蚀刻剂，从针对树脂构造体3选择性地蚀刻导体框14的观点出发，优选蚀刻选择比(导体框14的蚀刻速度/树脂构造体3的蚀刻速度)较大的蚀刻剂，更优选不对树脂构造体3进行蚀刻的蚀刻剂。在实施方式1的电子部件模块1的制造方法中，第十二工序构成通过在树脂成形工序之后对导体框14进行蚀刻而去除导体框14的导体框去除工序。
(效果)
实施方式1的电子部件模块1的制造方法具备支承构件准备工序、电极形成工序、部件配置工序、以及树脂成形工序。在支承构件准备工序中，准备包括支承体11和导电层13的支承构件10。支承体11具有第一主面111及第二主面112。导电层13经由粘接层12间接地设置在支承体11的第一主面111上。在电极形成工序中，在导电层13上形成柱状电极4。在部件配置工序中，在支承体11的第一主面111侧在支承构件10上间接地配置电子部件2(这里，经由树脂粘合层19将电子部件2配置在支承构件10上)。在树脂成形工序中，使覆盖柱状电极4的外周面43和电子部件2的外周面23的至少一部分(这里为外周面23的全部)的树脂构造体3在导电层13上成形。在电极形成工序中，由与导电层13的材料不同的材料形成柱状电极4。该电子部件模块1的制造方法还具备热处理工序。在热处理工序中，在电极形成工序与树脂成形工序之间对导电层13和柱状电极4进行加热，使得在导电层13与柱状电极4之间引起相互扩散。需要说明的是，在实施方式1的电子部件模块1的制造方法中，在树脂成形工序中，使树脂构造体3成形为，除了覆盖柱状电极4的外周面43和电子部件2的外周面23的全部之外，还覆盖电子部件2的第二主面22。
在实施方式1的电子部件模块1的制造方法中，在具备柱状电极4、电子部件2以及树脂构造体3的电子部件模块1中能够提高柱状电极4的位置精度。对这一点进一步进行说明。在实施方式1的电子部件模块的制造方法中，在树脂成形工序之前，在热处理工序中，对导电层13和柱状电极4进行加热，使得在导电层13与柱状电极4之间引起相互扩散，由此，能够提高导电层13与柱状电极4的接合强度。由此，在实施方式1的电子部件模块1的制造方法中，在树脂成形工序中形成树脂构造体3时，在由于树脂的流动、使树脂固化时的树脂的收缩而向导电层13及柱状电极4施加了力的情况下，柱状电极4难以从导电层13剥离。因此，在具备柱状电极4、电子部件2以及树脂构造体3的电子部件模块1中能够提高柱状电极4的位置精度。
另外，在实施方式1的电子部件模块1的制造方法的电极形成工序中，通过电解镀覆而形成柱状电极4。由此，在实施方式1的电子部件模块1的制造方法中，能够容易地形成柱状电极4。
另外，实施方式1的电子部件模块1的制造方法在树脂成形工序之前，具备在导电层13上形成导体框14的导体框形成工序，该导体框14具有规定树脂构造体3的成形预定区域的开口部141。这里，在实施方式1的电子部件模块1的制造方法中，在热处理工序中，对导电层13和导体框14进行加热。因此，在热处理工序中，通过对导电层13和导体框14进行加热使得在导电层13与导体框14之间引起相互扩散，从而能够提高导电层13与导体框14的接合强度。由此，在实施方式1的电子部件模块1的制造方法中，在树脂成形工序中形成树脂构造体3时，在由于树脂的流动、使树脂固化时的树脂的收缩而向柱状电极4及导电层13施加了力的情况下，柱状电极4难以从导电层13剥离。因此，在具备柱状电极4、电子部件2以及树脂构造体3的电子部件模块1中，能够提高电子部件2与柱状电极4的相对的位置精度。
另外，在实施方式1的电子部件模块1的制造方法中，电极形成工序和导体框形成工序是同一工序。由此，在实施方式1的电子部件模块1的制造方法中，能够通过同一工序形成柱状电极4和导体框14，能够提高柱状电极4与导体框14的相对的位置精度。
另外，在实施方式1的电子部件模块1的制造方法中，在导体框形成工序中，将具有多个开口部141的格子框140作为导体框14形成在导电层13上。在电极形成工序中，针对导电层13形成多个柱状电极4。在电极形成工序中，在形成多个柱状电极4时，在格子框140的多个开口部141各自的内侧，在导电层13上形成至少一个(图3的A的例子中为18个)柱状电极4。在部件配置工序中，针对支承构件10配置多个电子部件2。在部件配置工序中，在配置多个电子部件2时，在格子框140的多个开口部141各自的内侧，在支承构件10上间接地配置至少一个电子部件2。在树脂成形工序中，利用格子框140使多个树脂构造体3成形。在树脂成形工序中，在使多个树脂构造体3成形时，分别使树脂构造体3成形到格子框140的多个开口部141。在实施方式1的电子部件模块1的制造方法中，在使多个树脂构造体3成形时，能够提高在多个树脂构造体3中分别保持的电子部件2与柱状电极4的相对的位置精度。
另外，实施方式1的电子部件模块1的制造方法还具备导电层去除工序和导体布线部形成工序。在导电层去除工序中，在树脂成形工序之后对导电层13进行蚀刻，由此将导电层13去除。在导体布线部形成工序中，在导电层去除工序之后，形成至少将电子部件2与柱状电极4连接的导体布线部5。由此，在实施方式1的电子部件模块1的制造方法中，能够仅通过导体布线部5将电子部件2与柱状电极4连接。
另外，实施方式1的电子部件模块1的制造方法还具备导体框去除工序。在导体框去除工序中，在树脂成形工序及导体布线部形成工序之后对导体框14进行蚀刻，由此将导体框14去除。由此，在实施方式1的电子部件模块1的制造方法中，通过对导体框14进行蚀刻，能够将在树脂成形工序中形成的多个树脂构造体3分离成各个树脂构造体3。因此，与使用刀片或激光进行切割的情况相比，能够提高树脂构造体3的外周面33分别与柱状电极4、电子部件2及导体布线部5的相对的位置精度。由此，在电子部件模块1的制造方法中，能够实现树脂构造体3的小型化，实现电子部件模块1的小型化。另外，在实施方式1的电子部件模块1的制造方法中，能够提高导体布线部形成工序中的光刻时的对准精度，能够提高导体布线部5相对于电子部件2和柱状电极4的相对的位置精度。
(实施方式1的变形例1)
以下，基于图6的A及B对实施方式1的变形例1的电子部件模块1a进行说明。
在实施方式1的变形例1的电子部件模块1a中，与实施方式1的电子部件模块1的不同之处在于，代替在实施方式1的电子部件模块1中与柱状电极4及电子部件2双方直接连接的导体布线部5而具备与柱状电极4直接连接的导体布线部5a。关于实施方式1的变形例1的电子部件模块1a，针对与实施方式1的电子部件模块1同样的构成要素标注相同的标记并省略说明。
实施方式1的变形例1的电子部件模块1a还具备将导体布线部5a与电子部件2电连接的布线部53。布线部53与导体布线部5a及电子部件2双方直接连接。第一端子电极6经由布线部70和布线部53而与导体布线部5a电连接。布线部53的材料例如是金属或合金。作为一例，布线部53的材料是铜。
实施方式1的变形例1的电子部件模块1a的制造方法与实施方式1的电子部件模块1的制造方法的不同之处在于，代替实施方式1的电子部件模块1的制造方法的第八工序及第九工序而具备新的第八工序及新的第九工序。
在实施方式1的变形例1的电子部件模块1a的制造方法的第八工序中，通过将包括多个电子部件2、多个树脂构造体3、多个柱状电极4、导体框14、导电层13以及多个树脂粘合层19的构造体(参照图4的C)中的导电层13图案化而形成导体布线部5a(参照图7)。这里，在新的第八工序中，例如利用光刻技术及蚀刻技术而形成导体布线部5a。在变形例1的电子部件模块1a的制造方法中，新的第八工序构成导体布线部形成工序。另外，在新的第九工序中，从包括多个电子部件2、多个树脂构造体3、多个柱状电极4、导体框14、多个导体布线部5a以及多个树脂粘合层19的构造体(参照图7)中去除多个树脂粘合层19。在新的第八工序中，也可以从导电层13形成导体布线部5a以外的构成要素，例如也可以从导电层13形成导体布线部5a和接地电极。
在实施方式1的变形例1的电子部件模块1a的制造方法中，与实施方式1的电子部件模块1的制造方法同样地，在树脂成形工序之前，在热处理工序中，对导电层13和柱状电极4进行加热，使得在导电层13与柱状电极4之间引起相互扩散。由此，在实施方式1的变形例1的电子部件模块1a的制造方法中，在具备柱状电极4、电子部件2以及树脂构造体3的电子部件模块1a中能够提高柱状电极4的位置精度。
另外，在实施方式1的变形例1的电子部件模块1a的制造方法中，也在导体布线部形成工序之后进行导体框去除工序，因此，能够提高导体布线部形成工序中的光刻时的对准精度。由此，在实施方式1的变形例1的电子部件模块1a的制造方法中，能够提高导体布线部5a相对于电子部件2和柱状电极4的相对的位置精度。
实施方式1的变形例1的电子部件模块1a具备电子部件2、树脂构造体3、柱状电极4、以及导体布线部5a。树脂构造体3覆盖电子部件2的外周面23的至少一部分(这里为外周面23的全部)。柱状电极4贯穿树脂构造体3。导体布线部5a与柱状电极4连接。柱状电极4和导体布线部5a由互不相同的材料形成。在实施方式1的变形例1的电子部件模块1a中，在导体布线部5a与柱状电极4之间引起相互扩散。这里，作为柱状电极4和导体布线部5a中的一方的第一导体部，在与柱状电极4和导体布线部5a中的不同于第一导体部的第二导体部接触的一端，具有含有第二导体部的材料的构成元素的扩散区域45(参照图6的B)。
在实施方式1的变形例1的电子部件模块1a中，在具备柱状电极4、电子部件2及树脂构造体3的电子部件模块1中能够提高柱状电极4的位置精度。在实施方式1的变形例1的电子部件模块1a中，例如，在柱状电极4的材料是铜且导体布线部5a的材料是向铜添加了镍而得到的材料的情况下，第一导体部是柱状电极4，第二导体部是导体布线部5a，柱状电极4(第一导体部)中的扩散区域45含有作为导体布线部5a(第二导体部)的材料的构成元素的镍。因此，在实施方式1的变形例1的电子部件模块1a中，与不具有扩散区域45的情况相比，能够提高柱状电极4与导体布线部5a的接合强度。
(实施方式1的变形例2)
在实施方式1的变形例2的电子部件模块的制造方法中，在实施方式1的电子部件模块1的制造方法中的热处理工序之前，如图8所示，也可以预先将导电层13图案化。在将导电层13图案化的情况下，在上述的热处理工序之前，在从支承体11的厚度方向的俯视下，导电层13被图案化为与各柱状电极4及导体框14重叠，并且与各柱状电极4的周边及导体框14的周边重叠。总之，被图案化的导电层13在从支承体11的厚度方向的俯视下与各柱状电极4及导体框14各自的全部重叠，并且，比各柱状电极4及导体框14大。在将导电层13图案化的工序中，例如利用光刻技术及蚀刻技术将导电层13图案化。
在实施方式1的变形例2的电子部件模块的制造方法中，在将电子部件2配置到支承构件10上时，不形成树脂粘合层19(参照图2的C)，使电子部件2与粘接层12对置，将电子部件2配置到粘接层12上。即，在实施方式1的变形例2的电子部件模块的制造方法中，在部件配置工序中，将电子部件2直接配置到支承构件10上。由此，能够省略形成树脂粘合层19的工艺。
实施方式1的变形例2的电子部件模块的制造方法具备与实施方式1的电子部件模块1的制造方法同样的热处理工序。由此，在实施方式1的变形例2的电子部件模块的制造方法中，在具备柱状电极4、电子部件2以及树脂构造体3的电子部件模块中，能够提高柱状电极4的位置精度。
在实施方式1的电子部件模块1中，树脂构造体3的第二主面32为平面状，从树脂构造体3的第二主面32到电子部件2的第一主面21的距离比从树脂构造体3的第二主面32到树脂构造体3的第一主面31的距离短。由此，树脂构造体3覆盖电子部件2的外周面23的全部及电子部件2的第二主面22的全部。
与此相对，在通过实施方式1的变形例2的电子部件模块的制造方法而制造的电子部件模块中，从树脂构造体3的第二主面32到电子部件2的第一主面21的最短距离与从树脂构造体3的第二主面32到第一主面31的最短距离相同。
在实施方式1的变形例2的电子部件模块的制造方法中，与实施方式1的电子部件模块1的制造方法同样地，在树脂成形工序之前，在热处理工序中，对导电层13和柱状电极4进行加热，使得在导电层13与柱状电极4之间引起相互扩散。由此，在实施方式1的变形例2的电子部件模块的制造方法中，在具备柱状电极4、电子部件2以及树脂构造体3的电子部件模块中能够提高柱状电极4的位置精度。
(实施方式2)
以下，基于图9对实施方式2的电子部件模块1b进行说明。
实施方式2的电子部件模块1b与实施方式1的电子部件模块1的不同之处在于，还具备与电子部件2(以下也称为第一电子部件2)不同的第二电子部件15。关于实施方式2的电子部件模块1b，针对与实施方式1的电子部件模块1同样的构成要素标注相同的标记并省略说明。
第二电子部件15配置为在从树脂构造体3的厚度方向D1的俯视下一部分与树脂构造体3重叠。这里，第二电子部件15在从树脂构造体3的厚度方向D1的俯视下也与第一电子部件2重叠。
第二电子部件15是芯片状的电子部件。第二电子部件15具有在其厚度方向上相互处于相反侧的第一主面151及第二主面152。第二主面152与第一主面151对置。另外，第二电子部件15具有外周面153。从第二电子部件15的厚度方向观察第二电子部件15时的第二电子部件15的外周形状为长方形，但不限于此，例如也可以是正方形。
第二电子部件15例如是IC(Integrated Circuit，集成电路)。第二电子部件15不限于IC，例如也可以是电感器、电容器、开关、功率放大器、低噪声放大器。第二电子部件15在第一主面151和第二主面152中的第一主面151侧具备多个端子电极156。电子部件模块1b还具备将多个第一端子电极6与第二电子部件15的多个端子电极156电连接且机械连接的多个凸点16。各凸点16例如是焊料凸点。各凸点16不限于焊料凸点，例如也可以是金凸点。
另外，实施方式2的电子部件模块1b还具备将第二电子部件15密封的密封层17。密封层17至少覆盖第二电子部件15的第二主面152和外周面153。这里，密封层17还覆盖第二电子部件15的第一主面151上的端子电极156以外的部位。密封层17的材料例如能够采用聚酰亚胺树脂、苯并环丁烯、聚苯并恶唑、酚醛树脂或者硅酮树脂。密封层17的材料可以是与树脂构造体3相同的材料，也可以是与树脂构造体3不同的材料。另外，密封层17至少包含树脂即可，例如，除了树脂之外也可以包含填料，也可以不包含填料。
树脂构造体3的外周面33整体的算术平均粗糙度Ra比密封层17的外周面173整体的算术平均粗糙度Ra小。例如以JIS B 0601-2001(ISO4287-1997)规定算术平均粗糙度Ra。算术平均粗糙度Ra的测定例如能够通过AFM(Atomic Force Microscope，原子力显微镜)等三维形状测定装置来进行。
以下，基于图10的A～D对实施方式2的电子部件模块1b的制造方法的一例进行说明。需要说明的是，针对与实施方式1的电子部件模块1的制造方法同样的工序，适当省略图示及说明。
在电子部件模块1b的制造方法中，在实施方式1中说明的第十二工序之后，通过进行以下的第十三工序～第十六工序而得到多个电子部件模块1b。
在第十三工序中，如图10的A所示，经由凸点16将第二电子部件15的多个端子电极156与第一布线构造部7上的多个第一端子电极6电连接且机械连接。在实施方式2的电子部件模块1b的制造方法中，第十三工序构成将与多个第一电子部件2不同的多个第二电子部件15配置为在多个树脂构造体3中的对应的树脂构造体3的厚度方向D1上一部分与树脂构造体3重叠。
在第十四工序中，如图10的B所示，形成成为多个密封层17的基础的密封树脂层170。密封树脂层170是在从树脂构造体3的厚度方向D1的俯视下与多个树脂构造体3及作为格子框的导体框14重叠的树脂层，且覆盖多个第二电子部件15。作为密封树脂层170的材料，例如能够采用聚酰亚胺树脂、苯并环丁烯、聚苯并恶唑、酚醛树脂或者硅酮树脂。在实施方式2的电子部件模块1b的制造方法中，第十四工序构成密封工序，在该密封工序中，形成成为多个密封层17的基础的密封树脂层170。
在第十五工序中，如图10的C所示，去除导体框14(格子框140)。这里，在第十五工序中，通过对导体框14进行蚀刻而将其去除。在第十五工序中，通过湿式蚀刻而去除导体框14。作为用于对导体框14进行湿式蚀刻的蚀刻剂，例如能够使用硝酸系溶液、氯化铁系溶液、硫酸系溶液。关于在第十五工序中使用的蚀刻剂，从针对树脂构造体3选择性地蚀刻导体框14的观点出发，优选为蚀刻选择比(导体框14的蚀刻速度/树脂构造体3的蚀刻速度)较大的蚀刻剂，更优选为不对树脂构造体3进行蚀刻的蚀刻剂。在实施方式2的电子部件模块1b的制造方法中，第十五工序构成在树脂成形工序之后通过对导体框14进行蚀刻来去除导体框14的导体框去除工序。
在第十六工序中，如图10的D所示，在与通过格子框140的去除而形成的格子状的槽重叠的位置(即，与格子框140对应的位置)对密封树脂层170进行切割，由此，将密封树脂层170分割成各个密封层17。在第十六工序中，使用切割刀片进行切割，但不限于此，例如也可以使用激光进行切割。在实施方式2的电子部件模块1b的制造方法中，第十六工序构成在与格子框140重叠的位置对密封树脂层170进行切割的切割工序。在实施方式2的电子部件模块1b的制造方法中，通过针对包括多个树脂构造体3、多个第一电子部件2、多个第二电子部件15及密封树脂层170的集合体进行包括第十五工序和第十六工序的分离工序，得到多个电子部件模块1b。
实施方式2的电子部件模块1b的制造方法具备与实施方式1的电子部件模块1的制造方法同样的热处理工序。由此，在实施方式2的电子部件模块1b的制造方法中，在具备柱状电极4、电子部件2及树脂构造体3的电子部件模块1b中能够提高柱状电极4的位置精度。
另外，实施方式2的电子部件模块1b的制造方法除了具备实施方式1的电子部件模块1的制造方法中的各工序(第一工序～第十二工序)之外，还具备第二电子部件配置工序、密封工序以及切割工序。在第二电子部件配置工序中，在导体布线部形成工序之后，将与多个第一电子部件2不同的多个第二电子部件15配置为在多个树脂构造体3中的对应的树脂构造体3的厚度方向D1上一部分与树脂构造体3重叠。在密封工序中，形成覆盖多个第二电子部件15的密封树脂层170，该密封树脂层170是在从树脂构造体3的厚度方向D1的俯视下与多个树脂构造体3及作为格子框的导体框14重叠的树脂层。在切割工序中，在与作为格子框的导体框14(通过导体框14的去除而形成的格子状的槽)重叠的位置对密封树脂层170进行切割。
在实施方式2的电子部件模块1b的制造方法中，由通过进行导体框去除工序而露出的外周面33的表面粗糙度大致决定电子部件模块1b中的树脂构造体3的外周面33整体的表面粗糙度，由通过进行切割工序而形成的密封层17的外周面173的表面粗糙度大致决定密封层17的外周面173整体的表面粗糙度。由此，在实施方式2的电子部件模块1b的制造方法中，电子部件模块1b中的树脂构造体3的外周面33整体的算术平均粗糙度Ra比电子部件模块1b中的密封层17的外周面173整体的算术平均粗糙度Ra小。
(实施方式2的变形例1)
以下，基于图11对实施方式2的变形例1的电子部件模块1c进行说明。
实施方式2的变形例1的电子部件模块1c与实施方式2的电子部件模块1b的不同之处在于，具备弹性波元件作为第二电子部件15。关于实施方式2的变形例1的电子部件模块1c，针对与实施方式2的电子部件模块1b同样的构成要素标注相同的标记并省略说明。
作为第二电子部件15的弹性波元件例如是SAW(Surface Acoustic Wave，声表面波)滤波器等高频器件。构成弹性波元件的高频器件不限于SAW滤波器，例如也可以是BAW(Bulk Acoustic Wave，体声波)滤波器。另外，高频器件也可以是使用了SAW滤波器的双工器。作为第一电子部件2的半导体芯片例如是将通过了作为第二电子部件15的SAW滤波器的信号放大的功率放大器。
第二电子部件15在为SAW滤波器的情况下，例如包括具有在厚度方向上相互处于相反侧的第一主面及第二主面的压电基板、以及形成在压电基板的第一主面上的多个IDT(Interdigital Transducer，叉指换能器)电极。压电基板的第一主面及第二主面相互对置。压电基板例如是铌酸锂(LiNbO3)基板，但不限于此，例如也可以是钽酸锂(LiTaO3)基板、水晶基板。在SAW滤波器中，将分别包括多个IDT电极的多个声表面波谐振器电连接而构成滤波器。
在实施方式2的变形例1的电子部件模块1c中，第二电子部件15的第二主面152及外周面153经由屏蔽层18而被密封层17覆盖。需要说明的是，屏蔽层18不是必须的构成要素。另外，实施方式2的变形例1的电子部件模块1c代替实施方式2的电子部件模块1b中的导体布线部5而具备与实施方式1的变形例1的电子部件模块1a同样的导体布线部5a。
在实施方式2的变形例1的电子部件模块1c中，形成有由第二电子部件15、屏蔽层18以及第一布线构造部7包围的空间S1。第二电子部件15中的压电基板的第一主面和第二主面中的第一主面位于空间S1侧。需要说明的是，实施方式2的变形例1的电子部件模块1c在不具备屏蔽层18的情况下，形成有由第二电子部件15、密封层17及第一布线构造部7包围的空间S1。
实施方式2的变形例1的电子部件模块1c的制造方法与实施方式2的电子部件模块1b的制造方法大致相同，不同之处在于，具备形成屏蔽层18的屏蔽层形成工序、以及在密封工序中形成密封树脂层170时形成空间S1。
实施方式2的变形例1的电子部件模块1c的制造方法具备与实施方式1的电子部件模块1的制造方法同样的热处理工序。由此，在实施方式2的变形例1的电子部件模块1c的制造方法中，在具备柱状电极4、电子部件2及树脂构造体3的电子部件模块1c中能够提高柱状电极4的位置精度。
(实施方式2的变形例2)
以下，基于图12对实施方式2的变形例2的电子部件模块1d进行说明。
实施方式2的变形例2的电子部件模块1d与实施方式2的电子部件模块1b的不同之处在于，具备弹性波元件作为第一电子部件2。关于实施方式2的变形例2的电子部件模块1d，针对与实施方式2的电子部件模块1b同样的构成要素标注相同的标记并省略说明。
作为第一电子部件2的弹性波元件例如是SAW滤波器等高频器件。构成弹性波元件的高频器件不限于SAW滤波器，例如也可以是BAW滤波器。另外，高频器件也可以是使用了SAW滤波器的双工器。作为第二电子部件15的半导体芯片例如是将通过了作为第一电子部件2的SAW滤波器的信号放大的功率放大器。作为第二电子部件15的半导体芯片不限于功率放大器，例如也可以是将来自天线的高频信号放大并向作为第一电子部件2的SAW滤波器输出的低噪声放大器。
第一电子部件2在为SAW滤波器的情况下，例如包括具有在厚度方向上相互处于相反侧的第一主面及第二主面的压电基板、以及形成在压电基板的第一主面上的多个IDT电极。压电基板例如是铌酸锂基板，但不限于此，例如也可以是钽酸锂基板、水晶基板。在SAW滤波器中，将分别包括多个IDT电极的多个声表面波谐振器电连接而构成滤波器。
在实施方式2的变形例2的电子部件模块1d中，第一电子部件2形成有使多个IDT电极露出的空间S2。另外，实施方式2的变形例2的电子部件模块1d代替实施方式2的电子部件模块1b中的导体布线部5而具备与实施方式1的变形例1的电子部件模块1a同样的导体布线部5a。
实施方式2的变形例2的电子部件模块1d的制造方法与实施方式2的电子部件模块1b的制造方法大致相同。
实施方式2的变形例2的电子部件模块1d的制造方法具备与实施方式1的电子部件模块1的制造方法同样的热处理工序。由此，在实施方式2的变形例1的电子部件模块1d的制造方法中，在具备柱状电极4、电子部件2及树脂构造体3的电子部件模块1d中能够提高柱状电极4的位置精度。
以上说明的实施方式1～2等只不过是本发明的各种实施方式中的一个。实施方式1～2等只要能够实现本发明的目的即可，也能够根据设计等进行各种变更。
例如，在支承构件准备工序中，将导电层13间接地设置在支承体11的第一主面111上，但不限于此，也可以将导电层13直接地设置在支承体11的第一主面111上。
另外，在树脂成形工序中，使覆盖柱状电极4的外周面43和电子部件2的外周面23的全部的树脂构造体3在导电层13上成形，但不限于此，也可以使树脂构造体3在导电层13上成形为覆盖柱状电极4的外周面43和电子部件2的外周面23的至少一部分。另外，在树脂成形工序中，使树脂构造体3成形为也覆盖电子部件2的第二主面22，但也覆盖电子部件2的第二主面22并不是必须的。
(总结)
根据以上说明的实施方式等公开了以下的方式。
第一方式的电子部件模块(1；1a；1b；1c；1d)的制造方法具备支承构件准备工序、电极形成工序、部件配置工序、以及树脂成形工序。在支承构件准备工序中，准备包括支承体(11)和导电层(13)的支承构件(10)。支承体(11)具有第一主面(111)及第二主面(112)。导电层(13)直接或间接地设置在支承体(11)的第一主面(111)上。在电极形成工序中，在导电层(13)上形成柱状电极(4)。在部件配置工序中，在支承体(11)的第一主面(111)侧在支承构件(10)上直接或间接地配置电子部件(2)。在树脂成形工序中，使覆盖柱状电极(4)的外周面(43)和电子部件(2)的外周面(23)的至少一部分的树脂构造体(3)在导电层(13)上成形。在电极形成工序中，由与导电层(13)的材料不同的材料形成柱状电极(4)。该电子部件模块的制造方法(1；1a；1b；1c；1d)还具备热处理工序。在热处理工序中，在电极形成工序与树脂成形工序之间对导电层(13)和柱状电极(4)进行加热，使得在导电层(13)与柱状电极(4)之间引起相互扩散。
在第一方式的电子部件模块(1；1a；1b；1c；1d)的制造方法中，在具备柱状电极(4)、电子部件(2)及树脂构造体(3)的电子部件模块(1；1a；1b；1c；1d)中能够提高柱状电极(4)的位置精度。
第二方式的电子部件模块(1；1a；1b；1c；1d)的制造方法在第一方式的基础上，在电极形成工序中，通过电解镀覆而形成柱状电极(4)。
在第二方式的电子部件模块(1；1a；1b；1c；1d)的制造方法中，能够容易地形成柱状电极(4)。
第三方式的电子部件模块(1；1a；1b；1c；1d)的制造方法在第一方式或第二方式的基础上，具备导体框形成工序。在导体框形成工序中，在树脂成形工序之前，在导电层(13)上形成导体框(14)，该导体框(14)具有规定树脂构造体(3)的成形预定区域的开口部(141)。在热处理工序中，对导电层(13)和导体框(14)进行加热，使得在导电层(13)与导体框(14)之间引起相互扩散。
在第三方式的电子部件模块(1；1a；1b；1c；1d)的制造方法中，通过对导电层(13)和导体框(14)进行加热使得在导电层(13)与导体框(14)之间引起相互扩散，能够提高导电层(13)与导体框(14)的接合强度。由此，在第三方式的电子部件模块(1；1a；1b；1c；1d)中，在树脂成形工序中形成树脂构造体(3)时，在由于树脂的流动、使树脂固化时的树脂的收缩而向柱状电极(4)及导电层(13)施加了力的情况下，柱状电极(4)难以从导电层(13)剥离。因此，在具备柱状电极(4)、电子部件(2)及树脂构造体(3)的电子部件模块(1；1a；1b；1c；1d)中能够提高电子部件(2)与柱状电极(4)的相对的位置精度。
第四方式的电子部件模块(1；1a；1b；1c；1d)的制造方法在第三方式的基础上，电极形成工序与导体框形成工序为同一工序。
在第四方式的电子部件模块(1；1a；1b；1c；1d)的制造方法中，能够通过同一工序而形成柱状电极(4)和导体框(14)，能够提高柱状电极(4)与导体框(14)的相对的位置精度。
第五方式的电子部件模块(1；1a；1b；1c；1d)的制造方法在第三方式或第四方式的基础上，在导体框形成工序中，将具有多个开口部(141)的格子框(140)作为导体框(14)形成在导电层(13)上。在电极形成工序中，针对导电层(13)形成多个柱状电极(4)。在电极形成工序中，在形成多个柱状电极(4)时，在格子框(140)的多个开口部(141)各自的内侧在导电层(13)上形成至少一个柱状电极(4)。在部件配置工序中，针对导电层(13)配置多个电子部件(2)。在部件配置工序中，在配置多个电子部件(2)时，在格子框(140)的多个开口部(141)各自的内侧在导电层(13)上配置至少一个电子部件(2)。在树脂成形工序中，利用格子框(140)使多个树脂构造体(3)成形。在树脂成形工序中，在使多个树脂构造体(3)成形时，使树脂构造体(3)分别在格子框(140)的多个开口部(141)成形。
在第五方式的电子部件模块(1；1a；1b；1c；1d)的制造方法中，在使多个树脂构造体(3)成形时，能够提高在多个树脂构造体(3)中分别保持的电子部件(2)与柱状电极(4)的相对的位置精度。
第六方式的电子部件模块(1；1b；1c；1d)的制造方法在第五方式的基础上，还具备导电层去除工序和导体布线部形成工序。在导电层去除工序中，在树脂成形工序之后，通过对导电层(13)进行蚀刻而将导电层(13)去除。在导体布线部形成工序中，在导电层去除工序之后形成将电子部件(2)与柱状电极(4)连接的导体布线部(5)。
第六方式的电子部件模块(1；1b；1c；1d)的制造方法能够仅通过导体布线部(5)将电子部件(2)与柱状电极(4)连接。
第七方式的电子部件模块(1a)的制造方法在第五方式的基础上还具备导体布线部形成工序。在导体布线部形成工序中，在树脂成形工序之后将导电层(13)图案化，由此从导电层(13)形成与柱状电极(4)连接的导体布线部(5a)。
在第七方式的电子部件模块(1a)的制造方法中，能够提高导体布线部(5a)相对于电子部件(2)和柱状电极(4)的相对的位置精度。
第八方式的电子部件模块(1；1a；1b；1c；1d)的制造方法在第六方式或第七方式的基础上，还具备导体框去除工序。在导体框去除工序中，在导体布线部形成工序之后通过对导体框(14)进行蚀刻而将导体框(14)去除。
在第八方式的电子部件模块(1；1a；1b；1c；1d)的制造方法中，能够提高在导体布线部形成工序中形成的导体布线部(5；5a)的相对于电子部件(2)及柱状电极(4)的相对的位置精度。
第九方式的电子部件模块(1；1a；1b；1c；1d)的制造方法在第八方式的基础上，还具备第二电子部件配置工序、密封工序、以及切割工序。在第二电子部件配置工序中，在导体布线部形成工序与导体框去除工序之间，将与作为多个电子部件(2)的多个第一电子部件不同的多个第二电子部件(15)配置为，在多个树脂构造体(3)中的对应的树脂构造体(3)的厚度方向(D1)上至少一部分与该对应的树脂构造体(3)重叠。在密封工序中，在第二电子部件配置工序之后，将成为多个密封层(17)的基础的密封树脂层(170)形成为在从厚度方向(D1)的俯视下与多个树脂构造体(3)及格子框(140)重叠，该密封树脂层(170)是覆盖多个第二电子部件(15)的树脂层。在切割工序中，通过在与格子框(140)重叠的位置对密封树脂层(170)进行切割而形成多个密封层(17)。
第十方式的电子部件模块(1a)具备电子部件(2)、树脂构造体(3)、柱状电极(4)、以及导体布线部(5a)。树脂构造体(3)覆盖电子部件(2)的至少外周面(23)的一部分。柱状电极(4)贯穿树脂构造体(3)。导体布线部(5a)与柱状电极(4)连接。柱状电极(4)和导体布线部(5a)由互不相同的材料形成。在电子部件模块(1a)中，在导体布线部(5a)与柱状电极(4)之间引起相互扩散。
在第十方式的电子部件模块(1a)中，在具备柱状电极(4)、电子部件(2)及树脂构造体(3)的电子部件模块(1a)中能够提高柱状电极(4)的位置精度。
第十一方式的电子部件模块(1)具备电子部件(2)、树脂构造体(3)、柱状电极(4)、以及导体布线部(5)。树脂构造体(3)覆盖电子部件(2)的至少外周面(23)的一部分。柱状电极(4)贯穿树脂构造体(3)。导体布线部(5)与柱状电极(4)的一端(410)连接。柱状电极(4)和导体布线部(5)由互不相同的材料形成。在电子部件模块(1)中，在柱状电极(4)的一端(410)具有由与柱状电极(4)的材料不同的材料形成的扩散区域(45)。
在第十一方式的电子部件模块(1)中，在具备柱状电极(4)、电子部件(2)及树脂构造体(3)的电子部件模块(1)中能够提高柱状电极(4)的位置精度。
第十二方式的电子部件模块(1；1a)在第十方式或第十一方式的基础上，还具备：第二电子部件(15)，其与作为电子部件(2)的第一电子部件不同，配置为在树脂构造体(3)的厚度方向(D1)上一部分与树脂构造体(3)重叠；以及密封层(17)，其将第二电子部件(15)密封。树脂构造体(3)的外周面(33)整体的算术平均粗糙度Ra比密封层(17)的外周面(173)整体的算术平均粗糙度Ra小。
附图标记说明
1、1a、1b、1c、1d 电子部件模块；
2 电子部件(第一电子部件)；
21 第一主面；
22 第二主面；
23 外周面；
3 树脂构造体；
31 第一主面；
32 第二主面；
4 柱状电极；
41 第一端面；
42 第二端面；
43 外周面；
45 扩散区域；
410 一端；
5 导体布线部；
5a 导体布线部；
53 布线部；
6 第一端子电极；
7 第一布线构造部；
70 布线部；
71 绝缘部；
8 第二端子电极；
9 第二布线构造部；
90 布线部；
91 绝缘部；
10 支承构件；
11 支承体；
12 粘接层；
13 导电层；
131 第一主面；
132 第二主面；
14 导体框；
140 格子框；
141 开口部；
15 第二电子部件；
151 第一主面；
152 第二主面；
156 端子电极；
16 凸点；
17 密封层；
170 密封树脂层；
173 外周面；
18 屏蔽层；
19 树脂粘合层；
30 树脂成形体；
301 第一面；
302 第二面；
D1 厚度方向；
S1 空间；
S2 空间。

Claims (12)

1.一种电子部件模块的制造方法，具备：
支承构件准备工序，在该支承构件准备工序中，准备包括支承体和导电层的支承构件，该支承体具有第一主面及第二主面，该导电层直接或间接地设置在所述支承体的所述第一主面上；
电极形成工序，在该电极形成工序中，在所述导电层上形成柱状电极；
部件配置工序，在该部件配置工序中，在所述支承体的所述第一主面侧在所述支承构件上直接或间接地配置电子部件；以及
树脂成形工序，在该树脂成形工序中，使覆盖所述柱状电极的外周面和所述电子部件的外周面的至少一部分的树脂构造体在所述导电层上成形，
在所述电极形成工序中，由与所述导电层的材料不同的材料形成所述柱状电极，
所述电子部件模块的制造方法还具备热处理工序，在该热处理工序中，在所述电极形成工序与所述树脂成形工序之间对所述导电层和所述柱状电极进行加热，使得在所述导电层与所述柱状电极之间引起相互扩散。
2.根据权利要求1所述的电子部件模块的制造方法，其中，
在所述电极形成工序中，通过电解镀覆而形成所述柱状电极。
3.根据权利要求1或2所述的电子部件模块的制造方法，其中，
所述电子部件模块的制造方法具备导体框形成工序，在该导体框形成工序中，在所述树脂成形工序之前，在所述导电层上形成导体框，该导体框具有规定所述树脂构造体的成形预定区域的开口部，
在所述热处理工序中，对所述导电层和所述导体框进行加热，使得在所述导电层与所述导体框之间引起相互扩散。
4.根据权利要求3所述的电子部件模块的制造方法，其中，
所述电极形成工序与所述导体框形成工序为同一工序。
5.根据权利要求3所述的电子部件模块的制造方法，其中，
在所述导体框形成工序中，将具有多个所述开口部的格子框作为所述导体框形成在所述导电层上，
在所述电极形成工序中，针对所述导电层形成多个所述柱状电极，
在形成所述多个柱状电极时，在所述格子框的所述多个开口部各自的内侧在所述导电层上形成至少一个柱状电极，
在所述部件配置工序中，针对所述支承构件配置多个所述电子部件，
在配置所述多个电子部件时，在所述格子框的所述多个开口部各自的内侧在所述支承构件上直接或间接地配置至少一个电子部件，
在所述树脂成形工序中，利用所述格子框使多个所述树脂构造体成形，
在使所述多个树脂构造体成形时，使树脂构造体分别在所述格子框的所述多个开口部成形。
6.根据权利要求5所述的电子部件模块的制造方法，其中，
所述电子部件模块的制造方法还具备：
导电层去除工序，在该导电层去除工序中，在所述树脂成形工序之后，通过对所述导电层进行蚀刻而将所述导电层去除；以及
导体布线部形成工序，在该导体布线部形成工序中，在所述导电层去除工序之后形成将所述电子部件与所述柱状电极连接的导体布线部。
7.根据权利要求5所述的电子部件模块的制造方法，其中，
所述电子部件模块的制造方法还具备导体布线部形成工序，在该导体布线部形成工序中，在所述树脂成形工序之后将所述导电层图案化，由此，从所述导电层形成与所述柱状电极连接的导体布线部。
8.根据权利要求6或7所述的电子部件模块的制造方法，其中，
所述电子部件模块的制造方法还具备导体框去除工序，在该导体框去除工序中，在所述导体布线部形成工序之后，通过对所述导体框进行蚀刻而将所述导体框去除。
9.根据权利要求8所述的电子部件模块的制造方法，其中，
所述电子部件模块的制造方法还具备：
第二电子部件配置工序，在该第二电子部件配置工序中，在所述导体布线部形成工序与所述导体框去除工序之间，将与作为所述多个电子部件的多个第一电子部件不同的多个第二电子部件配置为，与所述多个树脂构造体中的对应的树脂构造体在所述树脂构造体的厚度方向上至少一部分重叠；
密封工序，在该密封工序中，在所述第二电子部件配置工序之后，将成为多个密封层的基础的密封树脂层形成为在从所述厚度方向的俯视下与所述多个树脂构造体及所述格子框重叠，该密封树脂层是覆盖所述多个第二电子部件的树脂层；以及
切割工序，在该切割工序中，通过在与所述格子框重叠的位置对所述密封树脂层进行切割而形成所述多个密封层。
10.一种电子部件模块，具备：
电子部件；
树脂构造体，其覆盖所述电子部件的至少外周面的一部分；
柱状电极，其贯穿所述树脂构造体；以及
导体布线部，其与所述柱状电极连接，
所述柱状电极和所述导体布线部由互不相同的材料形成，
在所述导体布线部与所述柱状电极之间发生了由加热引起的相互扩散。
11.一种电子部件模块，具备：
电子部件；
树脂构造体，其覆盖所述电子部件的至少外周面的一部分；
柱状电极，其贯穿所述树脂构造体；以及
导体布线部，其与所述柱状电极的一端连接，
所述柱状电极和所述导体布线部由互不相同的材料形成，
在所述柱状电极的所述一端具有由与所述柱状电极的材料不同的材料形成的由加热引起的扩散区域。
12.根据权利要求10或11所述的电子部件模块，其中，
所述电子部件模块还具备：
第二电子部件，其与作为所述电子部件的第一电子部件不同，配置为在所述树脂构造体的厚度方向上至少一部分与所述树脂构造体重叠；以及
密封层，其将所述第二电子部件密封，
所述树脂构造体的外周面整体的算术平均粗糙度Ra比所述密封层的外周面整体的算术平均粗糙度Ra小。
CN201980082648.9A 2018-12-21 2019-12-12 电子部件模块的制造方法及电子部件模块 Active CN113196469B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-239971 2018-12-21
JP2018239971 2018-12-21
PCT/JP2019/048711 WO2020129808A1 (ja) 2018-12-21 2019-12-12 電子部品モジュールの製造方法及び電子部品モジュール

Publications (2)

Publication Number Publication Date
CN113196469A CN113196469A (zh) 2021-07-30
CN113196469B true CN113196469B (zh) 2024-03-29

Family

ID=71101236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980082648.9A Active CN113196469B (zh) 2018-12-21 2019-12-12 电子部件模块的制造方法及电子部件模块

Country Status (3)

Country Link
US (1) US20210297057A1 (zh)
CN (1) CN113196469B (zh)
WO (1) WO2020129808A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038760A (zh) * 2021-09-17 2022-02-11 珠海越亚半导体股份有限公司 一种基于模制成型制程的封装基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921302A (zh) * 2005-08-24 2007-02-28 京瓷株式会社 表面声波装置及其制造方法
CN102867847A (zh) * 2011-07-05 2013-01-09 索尼公司 半导体器件、半导体器件制造方法及电子装置
CN108364924A (zh) * 2017-01-16 2018-08-03 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
CN102100131A (zh) * 2008-07-17 2011-06-15 株式会社村田制作所 元器件内置模块及其制造方法
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
JP5949193B2 (ja) * 2012-06-12 2016-07-06 富士通株式会社 電子装置の製造方法
JP5942823B2 (ja) * 2012-12-03 2016-06-29 富士通株式会社 電子部品装置の製造方法、電子部品装置及び電子装置
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US9508664B1 (en) * 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
US11569176B2 (en) * 2017-03-21 2023-01-31 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing thereof
WO2020010136A1 (en) * 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
KR102534734B1 (ko) * 2018-09-03 2023-05-19 삼성전자 주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921302A (zh) * 2005-08-24 2007-02-28 京瓷株式会社 表面声波装置及其制造方法
CN102867847A (zh) * 2011-07-05 2013-01-09 索尼公司 半导体器件、半导体器件制造方法及电子装置
CN108364924A (zh) * 2017-01-16 2018-08-03 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
US20210297057A1 (en) 2021-09-23
WO2020129808A1 (ja) 2020-06-25
CN113196469A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
JP5117083B2 (ja) 弾性波デバイスおよびその製造方法
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
US7586240B2 (en) Acoustic wave device
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
US9711708B2 (en) Electronic component having a reinforced hollowed structure
JP2005294547A (ja) 半導体装置およびその製造方法
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
US8692440B2 (en) Piezoelectric device and manufacturing method therefor
JPWO2015098793A1 (ja) 電子部品モジュール
JP2007318058A (ja) 電子部品及びその製造方法
CN110800102B (zh) 电子部件模块及其制造方法
JP4906557B2 (ja) 弾性表面波装置の製造方法
CN113196469B (zh) 电子部件模块的制造方法及电子部件模块
CN111034376B (zh) 电子部件的制造方法以及电子部件
JP5873311B2 (ja) 弾性波デバイス及び多層基板
US11069645B2 (en) Electronic component module
CN110800101B (zh) 电子部件模块
WO2020166567A1 (ja) 電子モジュール及び電子モジュールの製造方法
JP5338575B2 (ja) 弾性波素子とこれを用いた電子機器
JP2015012428A (ja) 弾性波装置、電子部品モジュールおよび移動体端末
JP2006142447A (ja) 機能素子体及びその製造方法
JP5521016B2 (ja) 弾性波デバイス
JP5340983B2 (ja) 電子部品およびその製造方法
JP2014146891A (ja) 圧電デバイスおよびその製造方法
JP2004228367A (ja) 半導体装置、その実装構造及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant