CN110800101B - 电子部件模块 - Google Patents

电子部件模块 Download PDF

Info

Publication number
CN110800101B
CN110800101B CN201880042086.0A CN201880042086A CN110800101B CN 110800101 B CN110800101 B CN 110800101B CN 201880042086 A CN201880042086 A CN 201880042086A CN 110800101 B CN110800101 B CN 110800101B
Authority
CN
China
Prior art keywords
electronic component
wiring
component module
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880042086.0A
Other languages
English (en)
Other versions
CN110800101A (zh
Inventor
杣田博史
岩本敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110800101A publication Critical patent/CN110800101A/zh
Application granted granted Critical
Publication of CN110800101B publication Critical patent/CN110800101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Acoustics & Sound (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供一种电子部件模块，在保持贯通布线或布线层与构造体之间的电绝缘性的同时，更加有效地对在电子部件产生的热进行散热。电子部件模块(1)具备电子部件(2)、构造体(3)、贯通布线(4)以及绝缘体(6)。构造体(3)覆盖电子部件(2)的至少一部分，且具有导电性。贯通布线(4)贯穿构造体(3)。绝缘体(6)至少设置在贯通布线(4)与构造体(3)之间。

Description

电子部件模块
技术领域
本发明一般涉及电子部件模块，更详细而言，涉及具备电子部件和构造体的电子部件模块。
背景技术
以往，作为电子部件模块，已知有包括半导体芯片(电子部件)、绝缘树脂层(树脂构造体)、导电柱(贯通布线)、连接端子、布线层及表面层的半导体封装(例如参照专利文献1)。
在专利文献1所记载的半导体封装中，在半导体芯片的上表面设置有连接端子，半导体芯片的除了底面部的整体、半导体芯片上的连接端子、导电柱及布线层被绝缘树脂层覆盖。
在先技术文献
专利文献
专利文献1：日本特开2005-310954号公报
发明内容
发明要解决的课题
在专利文献1所记载的电子部件模块中，如上所述，电子部件被绝缘树脂层覆盖。因此，在电子部件产生的热难以释放，散热性不充分，因此，存在导致电子部件模块的特性劣化的情况。
本发明是鉴于上述情况而完成的发明，本发明的目的在于，提供一种能够在保持贯通布线或布线层与构造体之间的电绝缘性的同时、更加有效地对在电子部件产生的热进行散热的电子部件模块。
用于解决课题的手段
本发明的一方案的电子部件模块具备电子部件、构造体、贯通布线以及绝缘体。所述构造体覆盖所述电子部件的至少一部分，且具有导电性。
所述贯通布线贯穿所述构造体。所述绝缘体至少设置在所述贯通布线与所述构造体之间。
本发明的一方案的电子部件模块具备电子部件、构造体、贯通布线、布线层以及绝缘体。所述构造体覆盖所述电子部件的至少一部分，且具有导电性。所述贯通布线贯穿所述构造体。所述布线层将所述电子部件与所述贯通布线电连接。所述绝缘体至少设置在所述布线层与所述构造体之间。
发明效果
根据本发明的上述方案的电子部件模块，能够在保持贯通布线或布线层与构造体之间的电绝缘性的同时，更有效地对在电子部件产生的热进行散热。
附图说明
图1是本发明的实施方式1的电子部件模块的剖视图。
图2是具备上述电子模块的通信模块的剖视图。
图3A～图3F是用于说明上述电子部件模块的制造方法的剖视图。
图4A～图4E是用于说明上述电子部件模块的制造方法的剖视图。
图5是本发明的实施方式2的电子部件模块的剖视图。
图6A～图6F是用于说明上述电子部件模块的制造方法的剖视图。
图7A～图7E是用于说明上述电子部件模块的制造方法的剖视图。
具体实施方式
以下，参照附图对实施方式1、2的电子部件模块进行说明。
在以下的实施方式1、2的电子部件模块中，具有导电性的构造体对电子部件进行保持，使得覆盖电子部件的侧面的至少一部分。
在以下的实施方式等中参照的图1、图2、图3A～图3F、图4A～图4E、图5、图6A～图6F及图7A～图7E均是示意图，图中的各构成要素的大小、厚度各自的比并不一定反映出实际的尺寸比。
(实施方式1)
(1)电子部件模块的整体结构
以下，参照附图对实施方式1的电子部件模块1进行说明。
如图1所示，实施方式1的电子部件模块1具备电子部件2、构造体3、多个(图示例中为两个)贯通布线4、多个(图示例中为两个)布线层5、以及绝缘体6。在电子部件模块1中，构造体3对电子部件2及贯通布线4进行保持。在电子部件模块1中，构造体3保护电子部件2不受到来自外部的冲击及水分等的破坏。贯通布线4位于电子部件2的侧方，在构造体3的厚度方向(规定方向)上贯穿构造体3。布线层5将电子部件2与贯通布线4电连接。
另外，电子部件模块1还具备多个(图示例中为两个)电极7、外部连接用布线层8、以及多个抗蚀剂层9、90。在电子部件模块1中，作为外部连接用的电极而设置有多个电极7。外部连接用布线层8是为了使贯通布线4与电路基板10(参照图2)电连接而设置的。抗蚀剂层9形成在布线层5上。抗蚀剂层90形成在外部连接用布线层8上。
电子部件模块1例如能够用于夹设在和电子部件2不同的电子部件20(参照图2)与电路基板10(参照图2)之间的中介层(Interposer)。电路基板10例如是印刷布线板。
(2)电子部件模块的各构成要素
接着，参照附图对电子部件模块1的各构成要素进行说明。
(2.1)电子部件
如图1所示，电子部件2具有在电子部件模块1的第一方向D1上相互处于相反侧的表面21及背面22。更详细而言，电子部件2形成为板状，具有在其厚度方向上相互处于相反侧的表面21及背面22。另外，电子部件2具有侧面23。电子部件2的俯视形状(从电子部件2的厚度方向观察电子部件2时的外周形状)为长方形，但不限于长方形，例如也可以为正方形。
电子部件2例如是SAW(Surface Acoustic Wave，声表面波)滤波器。但是，电子部件2不限于SAW滤波器，例如也可以是BAW(Bulk Acoustic Wave，体声波)滤波器、RF(RadioFrequency，无线电频率)开关、半导体元件这样的有源元件、或层叠陶瓷电容器、薄膜电容器这样的无源元件。上述不同的电子部件20例如是IC(Integrated Circuit，集成电路)、电感器、SAW滤波器。在具备电子部件模块1的通信模块200(参照图2)中，在作为SAW滤波器的电子部件2的表面21与上述不同的电子部件20之间，形成有间隙202(参照图2)。另外，电子部件模块1通过多个导电性凸起43而与电子部件20电连接，通过多个导电性凸起44而与电路基板10电连接。
电子部件2在为SAW滤波器的情况下，例如包括压电基板和形成在压电基板的表面上的功能部，该压电基板具有在厚度方向上相互处于相反侧的表面及背面。压电基板例如是LiTaO3基板或LiNbO3基板。压电基板的厚度例如为200μm左右。功能部例如包括一个或多个IDT(Interdigital Transducer，叉指换能器)电极。功能部也可以包括外部连接用的端子电极。端子电极的数量也可以为一个，还可以为多个。在电子部件2为SAW滤波器的情况下，电子部件2的表面21例如包括压电基板的表面中的露出的部位、以及在功能部中露出的面。在电子部件2为SAW滤波器的情况下，不限于具备整体(Bulk)的压电基板的结构，例如也可以采用如下结构：具有将硅基板、硅氧化膜以及压电薄膜依次层叠而成的层叠构造，在压电薄膜上形成有功能部(IDT电极、端子电极等)。压电薄膜例如是LiTaO3薄膜或LiNbO3薄膜。在将由IDT电极的电极指周期决定的弹性波的波长设为λ时，压电薄膜的厚度优选为3.5λ以下。压电薄膜的厚度例如为0.5μm左右。硅氧化膜的厚度优选为2.0λ以下。硅氧化膜的厚度例如为0.5μm左右。层叠构造的厚度例如为200μm左右。
(2.2)构造体
如图1所示，构造体3构成为对电子部件2进行保持。构造体3具有在电子部件模块1的第一方向D1上相互处于相反侧的第一面31及第二面32。更详细而言，构造体3形成为板状，具有在其厚度方向上相互处于相反侧的第一面31及第二面32。构造体3的俯视形状(从构造体3的厚度方向(第一方向D1)观察构造体3时的外周形状)为长方形。但是，构造体3的俯视形状不限于长方形，例如也可以为正方形。构造体3的平面尺寸大于电子部件2的平面尺寸。
构造体3覆盖电子部件2的侧面23的一部分及背面22。即，电子部件2配置在构造体3的内侧。构造体3在使电子部件2的表面21露出的状态下对电子部件2进行保持。
构造体3例如是由具有导电性的金属或合金、或者包含它们(金属或合金)的导电性树脂形成的导电性构造体。更详细而言，构造体3例如由包含Cu的导电材料形成。另外，构造体3由多孔金属形成。更详细而言，构造体3不由整体的Cu形成，而由具有多孔的Cu构造体形成。构造体3的热传导率大于树脂的构造体的热传导率。此外，由于构造体3由Cu形成，因此，构造体3由具有低磁导率的导体形成。需要说明的是，构成构造体3的金属不限于Cu，例如，只要是相对磁导率为1前后或1以下的物质即可。作为这样的物质，例如举出Al等。
另外，构造体3与电子部件2接触。即，在构造体3与电子部件2之间不夹设其他的构件，构造体3在与电子部件2接触的状态下对电子部件2进行保持。
(2.3)贯通布线
如图1所示，在电子部件模块1中，在构造体3中的电子部件2的侧方配置有多个(图示例中为两个)贯通布线4。在与第一方向D1正交的第二方向D2上，多个贯通布线4与电子部件2分开设置。多个贯通布线4保持于构造体3。
贯通布线4是柱状(这里为圆柱状)的形状，具有在与构造体3的厚度方向平行的方向上相互处于相反侧的第一端面41及第二端面42。总之，贯通布线4具有在第一方向D1上相互处于相反侧的第一端面41及第二端面42。在贯通布线4的第一端面41层叠有布线层5的第二端52。由此，在电子部件模块1中，贯通布线4与布线层5电连接。
在电子部件模块1中，贯通布线4经由布线层5而与电子部件2电连接。在电子部件模块1中，贯通布线4的位置及数量没有特别限定。
贯通布线4的材料例如是金属或合金。在实施方式1的电子部件模块1中，贯通布线4的材料例如是Cu。贯通布线4的材料不限于Cu，例如也可以是Ni。贯通布线4例如通过电解镀覆而形成。
(2.4)布线层
布线层5在构造体3的第一面31侧及电子部件2的表面21侧，将电子部件2与贯通布线4电连接。布线层5具有与电子部件2的表面21(其中的端子部的表面)连接的第一端51、以及与贯通布线4连接的第二端52。布线层5跨越电子部件2的表面21、贯通布线4的第一端面41以及后述的绝缘体6的绝缘部63而配置。布线层5的厚度例如为5μm以上且10μm以下。
布线层5的材料例如是金属或合金。在实施方式1的电子部件模块1中，作为一例，布线层5的材料是Cu。总之，布线层5是Cu层。布线层5不限于单层构造，也可以采用将多个层层叠而成的层叠构造。布线层5例如通过溅射或镀覆而形成。布线层5的形成方法不限于溅射或镀覆，也可以采用其他的形成方法。
电子部件模块1除了布线层5之外，还具备用于使贯通布线4与电路基板10(参照图2)电连接的外部连接用布线层8。外部连接用布线层8在构造体3的第二面32侧，跨越贯通布线4的第二端面42和后述的绝缘体6的绝缘部64而形成。外部连接用布线层8的厚度例如为5μm以上且10μm以下。
外部连接用布线层8的材料例如是金属或合金。在实施方式1的电子部件模块1中，外部连接用布线层8的材料与布线层5同样地是Cu。与布线层5同样，外部连接用布线层8不限于单层构造，也可以采用将多个层层叠而成的层叠构造。外部连接用布线层8例如通过溅射或镀覆而形成。需要说明的是，外部连接用布线层8的形成方法不限于溅射或镀覆，也可以采用其他的形成方法。
另外，电子部件模块1还具备形成在外部连接用布线层8上的抗蚀剂层90。抗蚀剂层90由焊料润湿性比外部连接用布线层8低的材料形成。抗蚀剂层90例如是聚酰亚胺层。由此，在电子部件模块1中，在利用焊料将外部连接用布线层8与电路基板10等接合时，能够抑制焊料在外部连接用布线层8上扩展润湿。
(2.5)绝缘体
绝缘体6具备多个绝缘部61、绝缘部63以及绝缘部64。各绝缘部61设置为在构造体3与贯通布线4之间包围贯通布线4，将构造体3与贯通布线4之间电绝缘。各绝缘部61设置为覆盖圆柱状的贯通布线4的除了第一端面41及第二端面42之外的周面整体。绝缘部63在构造体3与布线层5之间沿着构造体3的第一面31而设置，将构造体3与布线层5之间电绝缘。绝缘部64在构造体3与外部连接用布线层8之间沿着构造体3的第二面32而设置，将构造体3与外部连接用布线层8之间电绝缘。多个绝缘部61、绝缘部63以及绝缘部64一体地形成。
绝缘体6由无机绝缘材料形成。绝缘体6所使用的无机绝缘材料例如是氧化硅或氮化硅。绝缘体6例如是在第一方向D1上比贯通布线4的宽度薄的薄膜绝缘层。薄膜绝缘层的膜厚例如为0.1μm以上且30μm以下。
上述那样的绝缘体6设置于构造体3，但构造体3的第二面32中的从第一方向D1俯视观察时与背面22重叠的部分的一部分未被绝缘体6覆盖而露出。
(2.6)电极
电子部件模块1还具备形成在布线层5的第二端52上的外部连接用的多个(图示例中为两个)电极7。另外，电子部件模块1还具备形成在布线层5上的抗蚀剂层9。抗蚀剂层9由焊料润湿性比电极7及布线层5低的材料形成。抗蚀剂层9例如是聚酰亚胺层。由此，在电子部件模块1中，在利用焊料将电极7与其他的电子部件20等接合时，能够抑制焊料在布线层5上扩展润湿。
电极7例如是布线层5的第二端52上的Ti膜与该Ti膜上的Au膜的层叠膜。电极7的层叠构造只不过是一例，不限于该一例。
(3)电子部件模块的制造方法
接着，参照图3A～图3F及图4A～图4E对实施方式1的电子部件模块1的制造方法进行说明。
在电子部件模块1的制造方法中，在准备电子部件2之后，依次进行第一工序～第十工序。
在第一工序中，如图3A所示，准备层叠体112。层叠体112包括平板状的支承体110、以及通过粘接层113而与支承体110的厚度方向的一个面粘合的导电层111。
在第二工序中，如图3B所示，在层叠体112的导电层111上，形成成为贯通布线4的基础的多个导体柱400。在该工序中，首先，形成覆盖导电层111的正型的光致抗蚀剂层。之后，利用光刻技术，去除光致抗蚀剂层中处于贯通布线4的形成预定位置的部分(在贯通布线4的形成预定位置形成开孔部)，由此，使导电层111中的成为贯通布线4的基底的部位露出。之后，通过电解镀覆而形成导体柱400。在导体柱400的形成时，在隔着包含硫酸铜的镀覆液而与光致抗蚀剂层的表面对置配置的阳极与由导电层111构成的阴极之间通电，使导体柱400从导电层111的露出表面沿着光致抗蚀剂层的厚度方向析出。之后，去除光致抗蚀剂层。
在第三工序中，如图3C所示，在形成有导体柱400的层叠体112的导电层111上临时固定电子部件2。更详细而言，首先，在导电层111上形成液状(糊状)的树脂粘合层(未图示)。接下来，使电子部件2的表面21与树脂粘合层对置，将电子部件2按压于树脂粘合层。由此，在第三工序中，将电子部件2临时固定于树脂粘合层。树脂粘合层优选由具有感光性的正型的抗蚀剂形成。
在第四工序中，如图4D所示，形成成为绝缘体6的基础的绝缘层600。即，在导电层111及导体柱400的露出面上形成绝缘层600。绝缘层600使用无机绝缘材料。作为绝缘层600所使用的无机绝缘膜，例如具有氧化硅或氮化硅。绝缘层600例如通过CVD(Chemical VaporDeposition，化学气相沉积)及平版印刷技术而形成在导电层111及导体柱400上。
在第五工序中，如图4E所示，在层叠体112上形成成为构造体3的基础的金属构造层30，使得覆盖电子部件2和绝缘层600，该绝缘层600覆盖导体柱400及导电层111。总之，在第五工序中，在层叠体112的导电层111上隔着绝缘层600而形成金属构造层30。这里，金属构造层30具有在其厚度方向上相互处于相反侧的第一面301及第二面302。金属构造层30的第一面301是与绝缘层600相接的面。金属构造层30覆盖电子部件2的背面22及侧面23。此外，金属构造层30隔着绝缘层600而覆盖导体柱400的侧面及前端面。因此，金属构造层30比构造体3厚，在金属构造层30的第二面302与导体柱400的前端面之间夹设有金属构造层30的一部分。
在第五工序中，通过热喷涂法而形成以金属为主成分的金属构造层30。在利用热喷涂法时，作为金属构造层30，能够形成具有多孔的Cu构造体。需要说明的是，金属构造层30的形成法不限于热喷涂法。
需要说明的是，在构造体3为由包含金属或合金的导电性树脂形成的导电性构造体的情况下，在第五工序中，形成上述导电性树脂。
在第六工序中，如图3F所示，从与第一面301相反的第二面302侧进行研磨，直至金属构造层30成为构造体3的厚度，由此形成构造体3。总之，在第六工序中，对金属构造层30进行研磨，使得导体柱400的前端面露出，且金属构造层30的第二面302与导体柱400的前端面大致共面。在第六工序中，需要使导体柱400的前端面露出，无需使导体柱400的前端面与金属构造层30的第二面302共面。通过进行第六工序，形成构造体3、贯通布线4以及绝缘体6的一部分。
进而，在第六工序中，形成作为绝缘体6的一部分的绝缘部64。更详细而言，将成为绝缘部64的基础的绝缘膜形成在贯通布线4的前端面、构造体3以及绝缘体6的绝缘部61的露出面上，之后，利用蚀刻技术，去除上述绝缘膜中的不需要的部分。由此，形成绝缘体6的绝缘部64。
在第七工序中，如图4A所示，从包括电子部件2、构造体3、贯通布线4、绝缘体6、层叠体112以及树脂粘合层(未图示)的构造体去除层叠体112及树脂粘合层。由此，在第七工序中，能够使电子部件2的表面21、贯通布线4的两端面(第一端面41及第二端面42)及绝缘体6的一部分露出。在第七工序中，例如，使粘合导电层111与支承体110的粘接层113的粘合力下降，将层叠体112中的支承体110去除(剥离)。粘接层113优选由能够在紫外线、红外线、热中的任一种的作用下使粘合力下降的粘接剂形成。层叠体112中的导电层111例如能够通过湿蚀刻来去除。另外，在第七工序中，能够通过将树脂粘合层曝光之后进行显影来去除树脂粘合层。
在第八工序中，如图4B所示，形成将电子部件2与贯通布线4电连接的多个布线层5。在第八工序中，例如利用溅射或镀覆、光刻技术及蚀刻技术来形成各布线层5。
在第九工序中，如图4C所示，形成多个外部连接用布线层8，之后，形成抗蚀剂层90。在第九工序中，例如利用溅射或镀覆、光刻技术及蚀刻技术来形成各外部连接用布线层8。另外，在第九工序中，例如利用旋涂等涂覆技术和光刻技术来形成抗蚀剂层90。
在第十工序中，如图4D所示，形成多个电极7，之后，形成抗蚀剂层9。更详细而言，在第十工序中，例如利用溅射等薄膜形成技术和光刻技术及蚀刻技术来形成电极7。之后，在第十工序中，例如利用旋涂等涂覆技术和光刻技术来形成抗蚀剂层9。之后，在第十工序中，形成导电性凸起43、44。导电性凸起43、44是焊料凸起，但不限于焊料凸起，例如也可以为金凸起。
若在第一工序中作为层叠体112而使用能够形成多个电子部件模块1的集合体这一大小的层叠体112，则通过进行第一工序至第十工序，能够形成多个电子部件模块1的集合体。在该情况下，例如，通过进行将多个电子部件模块1的集合体分离为独立的电子部件模块1的切割，能够得到多个电子部件模块1。
在制造包括电子部件模块1的通信模块200时，也可以在第十工序之后进行以下的第十一工序，然后分离为独立的通信模块200，由此得到多个通信模块200。
在第十一工序中，如图4E所示，例如，也可以将与电子部件模块1的电子部件2不同的电子部件20安装于电子部件模块1。更详细而言，在第十一工序中，将电子部件20的端子电极与电子部件模块1的电极7经由导电性凸起43而电连接且机械连接。之后，形成覆盖电子部件20的盖层201。作为盖层201的材料，例如能够采用聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚醛树脂或硅酮树脂。盖层201具有将电子部件模块1上的电子部件20密封的作为密封层的功能。
(4)效果
如以上说明的那样，在实施方式1的电子部件模块1中，在贯通布线4贯穿将电子部件2的至少一部分覆盖的构造体3的模块构造中，构造体3具有导电性。在这样的电子部件模块1中，具有导电性的构造体3的热传导率比具有电绝缘性的构造体的热传导率高。因此，能够更加有效地对在电子部件2产生的热进行散热。另外，由于绝缘体6设置在贯通布线4与构造体3之间，因此，能够提高具有导电性的构造体3与贯通布线4之间的电绝缘性。此外，由于绝缘体6设置在布线层5与构造体3之间，因此，能够提高具有导电性的构造体3与布线层5之间的电绝缘性。
尤其是在电子部件2为高发热的IC、弹性波滤波器或功率放大器这样的发热大的器件的情况下，效果大。例如在电子部件2为高发热的IC的情况下，通过提高电子部件模块1的散热性，能够抑制因发热引起的误动作、特性下降等。另外，在电子部件2为弹性波滤波器的情况下，通过提高电子部件模块1的散热性，能够减小弹性波滤波器的动作时的频率偏移量。
此外，在实施方式1的电子部件模块1中，无需另外设置散热用的构造，因此，能够实现尺寸降低及成本降低。
另外，在实施方式1的电子部件模块1中，具有导电性的构造体3在与电子部件2接触的状态下对电子部件2进行保持。由此，从电子部件2辐射的热容易传递到构造体3，因此，能够更加有效地对在电子部件2产生的热进行散热。
在实施方式1的电子部件模块1中，构造体3由包含Cu的导电材料形成。通过将热传导率高的Cu用于构造体3，能够更加有效地对在电子部件2产生的热进行散热。
在实施方式1的电子部件模块1中，通过包含多孔金属的导体而形成构造体3。由此，在构造体3形成多孔，因此，在构造体3中，与构造体为树脂的情况相比，能够提高散热性，并且与构造体为整体金属的情况相比，能够提高弹性。其结果是，能够降低向电子部件2施加的热应力。尤其是在电子部件2为弹性波器件的情况下，在弹性波器件中，压电基板的线膨胀率的面内各向异性大，因此，通过降低向电子部件2施加的热应力，能够保持电子部件2的高可靠性。
在实施方式1的电子部件模块1中，通过具有低磁导率的导体而形成构造体3。由此，能够抑制电子部件2中的磁特性的劣化。尤其是在电子部件2为高频器件的情况下，磁特性的劣化的抑制效果大。
(5)变形例
作为实施方式1的变形例，构造体3也可以由包括多孔金属和低弹性材料的导体形成。更详细而言，构造体3由在具有多孔的Cu构造体含浸有低弹性材料的导体形成。通过在具有多孔的Cu构造体含浸低弹性材料，从而形成在Cu粒子缩颈体的间隙填充有低弹性材料的构造体。
在本变形例的电子部件模块1中，通过包括多孔金属和低弹性材料的导体而形成构造体3。由此，能够利用弹性模量低的低弹性材料来填埋金属间的间隙，因此，与构造体是具有多孔的金属的情况相比，能够更加有效地对在电子部件2产生的热进行散热。
在实施方式1的电子部件模块1中，构造体3的第二面32为平面状，从构造体3的第二面32到电子部件2的表面21的最短距离比从第二面32到第一面31的最短距离长。由此，在实施方式1的电子部件模块1中，能够实现低背化。
与此相对，作为实施方式1的变形例，也可以是，构造体3的第二面32为平面状，从构造体3的第二面32到电子部件2的表面21的距离比从构造体3的第二面32到构造体3的第一面31的距离短。由此，在本变形例的电子部件模块1中，在电子部件2的表面21难以产生伤痕。
另外，作为实施方式1的其他变形例，也可以是，构造体3的第二面32为平面状，从构造体3的第二面32到电子部件2的表面21的距离与从构造体3的第二面32到构造体3的第一面31的距离相同。
总之，构造体3覆盖电子部件2的侧面23的至少一部分即可。“覆盖电子部件2的侧面23的至少一部分及背面22”是指，关于电子部件2的侧面23，至少从电子部件2的侧面23中的比表面21侧的第一端向背面22侧的第二端侧偏移的位置到侧面23与背面22的边界为止，在整周范围内覆盖侧面23，也包括覆盖电子部件2的侧面23的全部的情况。
在图1的例子中，相对于一个电子部件2，电子部件模块1具备与电子部件2直接连接的两个布线层5，但布线层5的数量不限于两个。布线层5的数量也可以是一个，还可以是三个以上。
另外，在图1的例子中，电子部件模块1具备一个电子部件2，但电子部件2的数量不限于一个，也可以是多个。此时，多个电子部件2也可以为相同种类的电子部件，也可以为互不相同的电子部件，还可以为仅多个电子部件2中的一部分电子部件2相同的电子部件。另外，在电子部件模块1具备多个电子部件2的情况下，贯通布线4及布线层5的布局也可以按照各电子部件2而不同。
在上述各变形例的电子部件模块1中，也起到与实施方式1的电子部件模块1同样的效果。
(实施方式2)
如图5所示，实施方式2的电子部件模块1a与实施方式1的电子部件模块1(参照图1)的不同之处在于，不仅在构造体3与贯通布线4之间，在构造体3与电子部件2之间也设置有绝缘体6a。需要说明的是，针对与实施方式1的电子部件模块1相同的构成要素，标注相同的标记并省略说明。
实施方式2的电子部件模块1a代替实施方式1的绝缘体6(参照图1)而具备图5所示的绝缘体6a。
绝缘体6a具备多个第一绝缘部61a、第二绝缘部62a、第三绝缘部63a以及第四绝缘部64a。各第一绝缘部61a与实施方式1的绝缘部61(参照图1)同样地设置在构造体3与贯通布线4之间，将构造体3与贯通布线4之间电绝缘。第二绝缘部62a设置在构造体3与电子部件2之间，将构造体3与电子部件2之间电绝缘。更详细而言，第二绝缘部62a形成为覆盖电子部件2的背面22及侧面23，将构造体3与电子部件2中的和布线层5电连接的端子以外的部分之间电绝缘。第三绝缘部63a与实施方式1的绝缘部63(参照图1)同样地沿着构造体3与布线层5之间而设置，将构造体3与布线层5之间电绝缘。第四绝缘部64a与实施方式1的绝缘部64(参照图1)同样地设置在构造体3与外部连接用布线层8之间，将构造体3与外部连接用布线层8之间电绝缘。需要说明的是，针对与实施方式1的绝缘体6(参照图1)相同的功能，省略说明。
绝缘体6a由无机绝缘材料形成。绝缘体6a所使用的无机绝缘材料例如是氧化硅或氮化硅。绝缘体6a例如是在第一方向D1上相比贯通布线4的宽度而非常薄的薄膜绝缘层。
接着，参照图6A～图6F及图7A～图7E，对实施方式2的电子部件模块1a的制造方法进行说明。
在电子部件模块1a的制造方法中，在准备电子部件2之后，依次进行第一工序～第十工序。
实施方式2的第一工序～第三工序与实施方式1的第一工序～第三工序相同。在第一工序中，如图6A所示，准备层叠体112。在第二工序中，如图6B所示，在层叠体112的导电层111上形成成为贯通布线4的基础的多个导体柱400。在第三工序中，如图6C所示，在形成有导体柱400的层叠体112的导电层111上临时固定电子部件2。
在第四工序中，如图6D所示，形成成为绝缘体6a的基础的绝缘层600a。在实施方式2的第四工序中，不仅在导电层111及导体柱400的露出面上，在电子部件2的背面22及侧面23上也形成绝缘层600a。
在第五工序中，如图6E所示，在层叠体112上形成成为构造体3的基础的金属构造层30，使得覆盖绝缘层600a，该绝缘层600a覆盖电子部件2、导体柱400以及导电层111。总之，在第五工序中，在层叠体112的导电层111上隔着绝缘层600a而形成金属构造层30。
在第五工序中，与实施方式1的第五工序同样，通过热喷涂法而形成金属构造层30。当利用热喷涂法时，作为金属构造层30，能够制作具有多孔的Cu构造体。需要说明的是，在实施方式2中，金属构造层30的形成法也不限于热喷涂法。
在第六工序中，与实施方式1的第六工序同样，如图6F所示，从第二面302侧对金属构造层30进行研磨，直至成为构造体3的厚度，由此形成构造体3。进而，在第六工序中，形成作为绝缘体6a的一部分的第四绝缘部64a。
实施方式2的第七工序～第十工序与实施方式1的第七工序～第十工序相同。在第七工序中，如图7A所示，从包括电子部件2、构造体3、贯通布线4、绝缘体6a、层叠体112以及树脂粘合层(未图示)的构造体去除层叠体112及树脂粘合层。在第八工序中，如图7B所示，形成将电子部件2与贯通布线4电连接的多个布线层5。在第九工序中，如图7C所示，形成多个外部连接用布线层8及抗蚀剂层90。在第十工序中，如图7D所示，形成多个电极7及多个导电性凸起43、44及抗蚀剂层9。
在第十一工序中，与实施方式1的第十一工序同样，如图7E所示，将电子部件20安装于电子部件模块1a，之后，形成覆盖电子部件20的盖层201。
如以上说明的那样，在实施方式2的电子部件模块1a中，不仅在构造体3与贯通布线4之间，在构造体3与电子部件2之间也设置有绝缘体6a。能够提高具有导电性的构造体3与电子部件2的导电部分之间的电绝缘性。
需要说明的是，实施方式2的绝缘体6a不仅能够应用于实施方式1的电子部件模块1，也能够应用于实施方式1的各变形例的电子部件模块1。
以上说明的实施方式1、2只不过是本发明的各种实施方式中的一个。实施方式1、2只要能够实现本发明的目的，则能够根据设计等进行各种变更。
(总结)
根据以上说明的实施方式等，清楚地公开了以下的方案。
第一方案的电子部件模块(1；1a)具备电子部件(2)、构造体(3)、贯通布线(4)以及绝缘体(6；6a)。构造体(3)覆盖电子部件(2)的至少一部分，且具有导电性。贯通布线(4)贯穿构造体(3)。绝缘体(6；6a)至少设置在贯通布线(4)与构造体(3)之间。
在第一方案的电子部件模块(1；1a)中，在贯通布线(4)贯穿将电子部件(2)的至少一部分覆盖的构造体(3)的模块构造中，构造体(3)具有导电性。在这样的电子部件模块(1；1a)中，具有导电性的构造体(3)的热传导率比具有电绝缘性的构造体的热传导率高。因此，能够更加有效地对在电子部件(2)产生的热进行散热。另外，由于绝缘体(6；6a)设置在贯通布线(4)与构造体(3)之间，因此，能够提高具有导电性的构造体(3)与贯通布线(4)之间的电绝缘性。
第二方案的电子部件模块(1；1a)，根据第一方案，还具备布线层(5)。布线层(5)将电子部件(2)与贯通布线(4)电连接。
第三方案的电子部件模块(1；1a)具备电子部件(2)、构造体(3)、贯通布线(4)、布线层(5)以及绝缘体(6；6a)。构造体(3)覆盖电子部件(2)的至少一部分，且具有导电性。贯通布线(4)贯穿构造体(3)。布线层(5)将电子部件(2)与贯通布线(4)电连接。绝缘体(6；6a)至少设置在布线层(5)与构造体(3)之间。
在第三方案的电子部件模块(1；1a)中，在贯通布线(4)贯穿将电子部件(2)的至少一部分覆盖的构造体(3)的模块构造中，构造体(3)具有导电性。在这样的电子部件模块(1；1a)中，具有导电性的构造体(3)的热传导率比具有电绝缘性的构造体的热传导率高。因此，能够更加有效地对在电子部件(2)产生的热进行散热。另外，由于绝缘体(6；6a)设置在布线层(5)与构造体(3)之间，因此，能够提高具有导电性的构造体(3)与布线层(5)之间的电绝缘性。
在第一方案～第三方案中，尤其是在电子部件(2)为高发热的IC、弹性波滤波器或功率放大器这样的发热大的器件的情况下，效果大。例如在电子部件(2)为高发热的IC的情况下，通过提高电子部件模块(1；1a)的散热性，能够降低因发热引起的误动作。另外，在电子部件(2)为弹性波滤波器的情况下，通过提高电子部件模块(1；1a)的散热性，能够减小弹性波滤波器的动作时的频率偏移量。
此外，在第一方案～第三方案的电子部件模块(1；1a)中，不需要散热用的新的构造，因此，能够实现尺寸降低及成本降低。
在第四方案的电子部件模块(1)中，根据第一方案～第三方案中的任一方案，构造体(3)与电子部件(2)接触。
在第四方案的电子部件模块(1)中，在具有导电性的构造体(3)与电子部件(2)接触的状态下对电子部件(2)进行保持。由此，从电子部件(2)辐射的热容易传递到构造体(3)，因此，能够更加有效地对在电子部件(2)产生的热进行散热。
在第五方案的电子部件模块(1a)中，根据第一方案或第二方案，绝缘体(6a)包括第一绝缘部(61a)和第二绝缘部(62a)。第一绝缘部(61a)设置在构造体(3)与贯通布线(4)之间。第二绝缘部(62a)设置在构造体(3)与电子部件(2)之间。
在第五方案的电子部件模块(1a)中，不仅在构造体(3)与贯通布线(4)之间，在构造体(3)与电子部件(2)之间也设置有绝缘体(6a)。能够提高具有导电性的构造体(3)与电子部件(2)的导电部分之间的电绝缘性。
在第六方案的电子部件模块(1a)中，根据第三方案，绝缘体(6a)包括第三绝缘部(63a)和第二绝缘部(62a)。第三绝缘部(63a)设置在构造体(3)与布线层(5)之间。第二绝缘部(62a)设置在构造体(3)与电子部件(2)之间。
在第六方案的电子部件模块(1a)中，不仅在构造体(3)与布线层(5)之间，在构造体(3)与电子部件(2)之间也设置有绝缘体(6a)。能够提高具有导电性的构造体(3)与电子部件(2)的导电部分之间的电绝缘性。
在第七方案的电子部件模块(1；1a)中，根据第一方案～第六方案中的任一方案，构造体(3)由包含Cu的导电材料形成。
在第七方案的电子部件模块(1；1a)中，构造体(3)由包含Cu的导电材料形成。通过将热传导率高的Cu用于构造体(3)，能够更加有效地对在电子部件(2)产生的热进行散热。
在第八方案的电子部件模块(1；1a)中，根据第一方案～第七方案中的任一方案，构造体(3)由包含多孔金属的导体形成。
在第八方案的电子部件模块(1；1a)中，通过包含多孔金属的导体而形成构造体(3)。由此，在构造体(3)形成多孔，因此，在构造体(3)中，与构造体为树脂的情况相比，能够提高散热性，并且与构造体为整体金属的情况相比，能够提高弹性。其结果是，能够降低向电子部件(2)施加的热应力。尤其是在电子部件(2)为弹性波器件的情况下，在弹性波器件中，压电基板的线膨胀率的面内各向异性大，因此，通过降低向电子部件(2)施加的热应力，能够保持电子部件(2)的高可靠性。
在第九方案的电子部件模块(1；1a)中，根据第八方案，构造体(3)由包含多孔金属和低弹性材料的导体形成。
在第九方案的电子部件模块(1；1a)中，通过包含多孔金属和低弹性材料的导体而形成构造体(3)。由此，能够利用弹性模量低的低弹性材料来填埋金属间的间隙，因此，与构造体是具有多孔的金属的情况相比，能够更加有效地对在电子部件(2)产生的热进行散热。
在第十方案的电子部件模块(1；1a)中，根据第一方案～第九方案中的任一方案，构造体(3)由具有低磁导率的导体形成。
在第十方案的电子部件模块(1；1a)中，通过具有低磁导率的导体来形成构造体(3)。由此，能够抑制电子部件(2)中的磁特性的劣化。尤其是在电子部件(2)为高频器件的情况下，磁特性的劣化的抑制效果大。
在第十一方案的电子部件模块(1；1a)中，根据第一方案～第十方案中的任一方案，绝缘体(6；6a)由无机绝缘材料形成。
第十二方案的电子部件模块(1；1a)，根据第二方案或第三方案，还具备电极(7)和抗蚀剂层(9)。电极(7)形成在布线层(5)上。抗蚀剂层(9)形成在布线层(5)上。抗蚀剂层(9)由焊料润湿性比电极(7)及布线层(5)低的材料形成。
在第十二方案的电子部件模块(1；1a)中，在通过焊料将电极(7)与其他的电子部件(20)等接合时，能够抑制焊料在布线层(5)上扩展润湿。
第十三方案的电子部件模块(1；1a)，根据第一方案、第二方案或第五方案，还具备外部连接用布线层(8)和抗蚀剂层(90)。外部连接用布线层(8)与贯通布线(4)电连接。抗蚀剂层(90)形成在外部连接用布线层(8)上。抗蚀剂层(90)由焊料润湿性比外部连接用布线层(8)低的材料形成。
在第十三方案的电子部件模块(1；1a)中，在通过焊料将外部连接用布线层(8)与电路基板(10)等接合时，能够抑制焊料在外部连接用布线层(8)上扩展润湿。
附图标记说明：
1、1a 电子部件模块；
110 支承体；
111 导电层；
112 层叠体；
113 粘接层；
2 电子部件；
21 表面；
22 背面；
23 侧面；
3 构造体；
30 金属构造层；
301 第一面；
302 第二面；
31 第一面；
32 第二面；
4 贯通布线；
400 导体柱；
41 第一端面；
42 第二端面；
43、44 导电性凸起；
5 布线层；
51 第一端；
52 第二端；
6、6a 绝缘体；
600、600a 绝缘层；
61 绝缘部；
63 绝缘部；
64 绝缘部；
61a 第一绝缘部；
62a 第二绝缘部；
63a 第三绝缘部；
64a 第四绝缘部；
7 电极；
8 外部连接用布线层；
9、90 抗蚀剂层；
200 通信模块；
201 盖层；
202 间隙；
10 电路基板；
20 电子部件；
D1 第一方向；
D2 第二方向。

Claims (13)

1.一种电子部件模块，其特征在于，
该电子部件模块具备：
电子部件；
构造体，其对所述电子部件进行保持，使得覆盖所述电子部件的侧面的至少一部分，且具有导电性；
贯通布线，其贯穿所述构造体；以及
绝缘体，其至少设置在所述贯通布线与所述构造体之间。
2.根据权利要求1所述的电子部件模块，其特征在于，
该电子部件模块还具备将所述电子部件与所述贯通布线电连接的布线层。
3.根据权利要求1或2所述的电子部件模块，其特征在于，
所述绝缘体包括：
第一绝缘部，其设置在所述构造体与所述贯通布线之间；以及
第二绝缘部，其设置在所述构造体与所述电子部件之间。
4.根据权利要求1或2所述的电子部件模块，其特征在于，
该电子部件模块还具备：
外部连接用布线层，其与所述贯通布线电连接；以及
抗蚀剂层，其形成在所述外部连接用布线层上，
所述抗蚀剂层由焊料润湿性比所述外部连接用布线层低的材料形成。
5.一种电子部件模块，其特征在于，
该电子部件模块具备：
电子部件；
构造体，其对所述电子部件进行保持，使得覆盖所述电子部件的侧面的至少一部分，且具有导电性；
贯通布线，其贯穿所述构造体；
布线层，其将所述电子部件与所述贯通布线电连接；以及
绝缘体，其至少设置在所述布线层与所述构造体之间。
6.根据权利要求1、2或5所述的电子部件模块，其特征在于，所述构造体与所述电子部件接触。
7.根据权利要求5所述的电子部件模块，其特征在于，
所述绝缘体包括：
第三绝缘部，其设置在所述构造体与所述布线层之间；以及
第二绝缘部，其设置在所述构造体与所述电子部件之间。
8.根据权利要求1、2或5所述的电子部件模块，其特征在于，
所述构造体由包含Cu的导电材料形成。
9.根据权利要求1、2或5所述的电子部件模块，其特征在于，
所述构造体由包含多孔金属的导体形成。
10.根据权利要求9所述的电子部件模块，其特征在于，
所述构造体由包含所述多孔金属和低弹性材料的导体形成。
11.根据权利要求1、2或5所述的电子部件模块，其特征在于，所述构造体由具有低磁导率的导体形成。
12.根据权利要求1、2或5所述的电子部件模块，其特征在于，所述绝缘体由无机绝缘材料形成。
13.根据权利要求2或5所述的电子部件模块，其特征在于，
该电子部件模块还具备：
电极，其形成在所述布线层上；以及
抗蚀剂层，其在所述布线层上形成在与所述电极不同的位置，
所述抗蚀剂层由焊料润湿性比所述电极及所述布线层低的材料形成。
CN201880042086.0A 2017-06-30 2018-06-27 电子部件模块 Active CN110800101B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-129932 2017-06-30
JP2017129932 2017-06-30
PCT/JP2018/024315 WO2019004266A1 (ja) 2017-06-30 2018-06-27 電子部品モジュール

Publications (2)

Publication Number Publication Date
CN110800101A CN110800101A (zh) 2020-02-14
CN110800101B true CN110800101B (zh) 2023-09-15

Family

ID=64742102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042086.0A Active CN110800101B (zh) 2017-06-30 2018-06-27 电子部件模块

Country Status (3)

Country Link
US (1) US11367677B2 (zh)
CN (1) CN110800101B (zh)
WO (1) WO2019004266A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116799A1 (ja) * 2016-12-21 2018-06-28 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691871A (zh) * 2004-04-26 2005-11-02 太阳诱电株式会社 元件内置型多层基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2005310954A (ja) 2004-04-20 2005-11-04 Nec Corp 半導体パッケージとその製造方法
JP2011211099A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5942823B2 (ja) * 2012-12-03 2016-06-29 富士通株式会社 電子部品装置の製造方法、電子部品装置及び電子装置
US9780079B2 (en) * 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
JP6572673B2 (ja) * 2015-08-13 2019-09-11 富士通株式会社 電子装置及び電子装置の製造方法
JP6281000B2 (ja) * 2016-02-22 2018-02-14 太陽誘電株式会社 回路基板及びその製造方法
US10050014B2 (en) * 2016-02-22 2018-08-14 Taiyo Yuden Co., Ltd. Circuit substrate and method of manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691871A (zh) * 2004-04-26 2005-11-02 太阳诱电株式会社 元件内置型多层基板

Also Published As

Publication number Publication date
US20200126898A1 (en) 2020-04-23
US11367677B2 (en) 2022-06-21
WO2019004266A1 (ja) 2019-01-03
CN110800101A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US10917069B2 (en) Electronic component
CN110800102B (zh) 电子部件模块及其制造方法
JP6311724B2 (ja) 電子部品モジュール
JP5861771B2 (ja) 弾性波装置及びその製造方法
JP6288111B2 (ja) 弾性波フィルタデバイス
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2016123020A (ja) 弾性波素子および通信装置
CN112992504A (zh) 电子部件
CN110635774A (zh) 表面弹性波元件封装及其制造方法
CN110800101B (zh) 电子部件模块
CN111034376B (zh) 电子部件的制造方法以及电子部件
US20210297057A1 (en) Method for manufacturing electronic component module and electronic component module
CN110709986B (zh) 电子部件模块
JP4158008B2 (ja) 半導体チップの製造方法
US11289825B2 (en) Radio frequency module and method of manufacturing radio frequency module
US6734042B2 (en) Semiconductor device and method for fabricating the same
CN110998830B (zh) 电子部件模块以及电子部件模块的制造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
KR20190126923A (ko) 전자 부품 및 그것을 구비하는 모듈
JP2004288815A (ja) 半導体装置及びその製造方法
WO2020166550A1 (ja) 電子部品モジュールの製造方法、及び電子部品モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant