CN1691871A - 元件内置型多层基板 - Google Patents

元件内置型多层基板 Download PDF

Info

Publication number
CN1691871A
CN1691871A CNA2005100662826A CN200510066282A CN1691871A CN 1691871 A CN1691871 A CN 1691871A CN A2005100662826 A CNA2005100662826 A CN A2005100662826A CN 200510066282 A CN200510066282 A CN 200510066282A CN 1691871 A CN1691871 A CN 1691871A
Authority
CN
China
Prior art keywords
mentioned
metallic plate
resettlement section
metal
cored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100662826A
Other languages
English (en)
Other versions
CN100345466C (zh
Inventor
猿渡达郎
宫崎政志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN1691871A publication Critical patent/CN1691871A/zh
Application granted granted Critical
Publication of CN100345466C publication Critical patent/CN100345466C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种适合于内置高度不同的元件的元件内置型多层基板。使用粘合金属层(30－1、30－2)而形成的金属芯层来内置高度不同的元件。在金属芯层上形成通孔(40－2、40－3)和沉孔(42)，在各自的内部配置无源元件(20－1、20－2)和有源元件(22)。这些元件通过连接通路(52)连接在形成于布线层(34－1、34－2)上的布线图形(50)上。各元件对连接通路的接触面，借助于2层金属层设定在同一高度上。

Description

元件内置型多层基板
技术领域
本发明涉及一种元件内置型多层基板，特别是涉及对尺寸不同的元件的基板内置化有效的元件内置型多层基板。
背景技术
为了实现电子元件安装的高密度化，人们研究出了在布线基板内部埋入了元件的元件内置型的多层基板，作为这种元件内置型多层基板，已知例如在下述文献中所公开的构造。
[专利文献1]国际公开WO 03/103355号
在该专利文献1中，如该文献的图5所记载的那样，公开了在金属制的芯构件上所形成的通孔内内置了元件的构造，可以提供元件的保护和散热性优良的多层基板。
此外，在该专利文献1中，还公开了为了调节元件的内置高度而使用了图3所记载的高度尺寸调整构件30的构造。这样，通过调整元件的内置高度，即便是在内置尺寸不同的元件的情况下，也可以调整这些元件的接触位置，故在使用激光形成面朝上连接用的接触孔时优选使用。
但是，对于使用这样的高度调整构件的方法，由于不仅需要装入本来要内置的元件的工序，还需要装入该高度调整构件的工序，故人们一直希望进行改善。
发明内容
因此，本发明提供对尺寸不同的元件的基板内置化有效的方法。
为了达到上述目的，本发明的第1方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来；上述金属芯包括多个金属板。
在此，收容部，还包括贯穿金属芯的正反面的通孔和在金属芯的正反面中的任何一方上形成了开口的沉孔中的任意一个，以与作为内置对象的元件的尺寸对应的形状形成。收容部的形成，可以通过对金属芯进行刻蚀来进行。
作为配置在收容部内的元件，可选择晶体管和集成电路等有源元件以及电容器、电感器、滤波器等无源元件。这些内置元件，配置于在金属芯上形成的收容部内，从金属芯的正反两面用绝缘层进行密封。
金属芯，在绝缘层密封时保护所内置的元件，而且，还起到发热元件的散热或有源元件的屏蔽的良好作用，此外，也可以把该金属芯用做布线图形、电源线、接地线。作为金属芯的材料，如果考虑刻蚀的加工性、机械刚性、散热性、传导性等，则最好使用铜。
在本发明中，由于使用多个金属板构成该金属芯，因此提供了可进行分段的刻蚀，并可形成与元件的高度对应的收容部的构造。该构造，与上述的专利文献1的那种设置高度尺寸调整构件的构造不同，可用金属板的刻蚀来进行收容部的高度调整，故可以简化制造工序。此外，即便是在刻蚀的纵横比严格的情况下，由于可进行分段的刻蚀，故与用1层的金属板构成相比，可以进行高纵横比的加工。
构成金属芯的多个金属板，理想的是中间隔着树脂层进行粘合，通过这样构成，该树脂层起到刻蚀金属板时的保护层的作用，故可以在粘合了多个金属板的状态下进行分段的刻蚀。因此，作为树脂层的材料，理想的是选择对金属板的刻蚀剂具有耐刻蚀性的材料，更为理想的是选择对金属板具有高的粘接性的材料。
此外，构成金属芯的多个金属板，理想的是各金属板的厚度是相同的，通过这样构成，能减少金属芯的挠曲，另外，在把3块金属板粘合起来的情况下，也可以使中心的金属板形成得比其它2块厚，使另外两块金属板的厚度相同。
本发明的第2方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层中形成的连接通路连接在形成于该绝缘层上的布线图形上；上述金属芯具有第1金属板和第2金属板，上述收容部具有除去上述第1金属板而形成的第1收容部，以及除去上述第1金属板和第2金属板而形成的第2收容部，上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件。
在此，在绝缘层上形成的布线图形，既可以设置在金属芯的正反两面上，也可以设置在正反面中的任何一方上，理想的构造是内置元件相对于该布线图形进行面朝上连接。关于该面朝上连接构造，在上述的专利文献1中也有记载，在该文献中所记载的内容，作为本发明的参考放到本说明书中。
第1收容部具有适于收容高度低的元件的构造，可以收容相当于一块金属板的高度的元件。另外，在采用了中间隔着树脂层地粘合了多个金属板的构造的情况下，也可以是除去该树脂层而形成第1收容部。
第2收容部具有适于高度高的元件的构造，可以收容相当于多块金属板的高度的元件。另外，在用大于或等于3块的金属板构成金属芯的情况下，也可以采用除去2块金属板来形成第1收容部，除去3块金属板来形成第2收容部等，使第2收容部的除去块数多于第1收容部的结构，在本发明中也包括这样的实施方式。
上述第1元件和第2元件与上述连接通路的接触面，理想的是配置在同一高度，通过这样构成，能使连接通路的长度恒定。其结果是在绝缘层上形成连接通路用的触点(contact)时，能在把激光的输出设定为恒定的状态下进行加工。
本发明的第3方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层中形成的连接通路连接在形成于该绝缘层上的布线图形上；上述金属芯具有第1金属板和第2金属板，上述收容部具有除去上述第1金属板而形成的第1收容部，以及除去上述第1金属板和第2金属板而形成的第2收容部，上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件，上述连接通路具有连接在上述第2金属板上的散热用的通路。
这样，通过把第2金属板用做基底，可以把第2金属板用做散热导体，故只要把发热性高的元件配置在第1收容部中，就可以很好地解决发热的问题。因此，上述第1元件理想的是有源元件，上述第2元件理想的是无源元件。另外，在第2金属板上固定第1元件时，理想的是使用热传导性高的粘接构件，或者中间隔着薄的粘接层进行固定。
本发明的第4方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层中形成的连接通路连接在形成于该绝缘层上的布线图形上，上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，上述收容部具有除去上述第1金属板和上述树脂层而形成的第1收容部，以及除去上述第1金属板及第2金属板和上述树脂层而形成的第2收容部，上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件。
这样，通过除去粘合用的树脂层地形成收容部，能使配置在第1收容部中的元件接近第2金属板，故可以提高元件的安装稳定性和散热性。
本发明的第5方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层中形成的连接通路连接在形成于该绝缘层上的布线图形上；上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，上述收容部具有除去上述第1金属板而形成的第1收容部，以及除去上述第1金属板及第2金属板和上述树脂层而形成的第2收容部，上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件。
这样，通过充分利用粘合用的树脂层地形成收容部，能进行利用了该树脂层的元件的固定，故可以提高元件配置精度、简化元件配置工序。
本发明的第6的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面和收容部密封起来；上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，在除去上述树脂层和上述第1金属板及第2金属板而形成的区域上，设置贯穿上述金属芯的正反面的通孔导体。
这样，通过设置贯穿金属芯的通孔导体，可以使设置在金属芯的正反两侧的布线图形进行电连接，从而提高布线的自由度。此外，也可以利用该通孔导体把第1金属板和第2金属板彼此连接起来，并设置用这些金属板构成的GND层。
该通孔导体也可以中间隔着密封用的绝缘层设置，在该情况下，该通孔导体可以通过用绝缘层把在金属芯上形成的通孔密封起来，并在对该绝缘层施行激光或钻孔加工形成了开口的通孔的侧壁设置导体层来形成。此外，该通孔导体也可以通过在借助于刻蚀而露出来的金属芯层的侧壁设置导体层来形成。
本发明的第7方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与收容部密封起来；上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，在除去上述树脂层和上述第1金属板及第2金属板而形成的一个区域上，中间隔着绝缘层地设置了多个贯穿上述金属芯的正反面的通孔导体。
这样，通过在设置于金属芯内的一个区域上设置多个通孔导体，与在每一个通孔导体上都设置专用的区域的情况比较，可以高密度配置通孔导体。在此，配置在一个区域内的多个通孔导体，理想的是相邻的通孔导体间的中心距离小于1块上述金属板的厚度的3倍。这样，在以窄节距配置通孔导体的情况下，由于与金属板的刻蚀纵横比之间的关系，理想的是在一个区域内配置多个。通过粘合多个金属板，可缓和刻蚀纵横比的限制，在要进一步进行高密度化的情况下，本方法是有效的。
本发明的第8方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与收容部密封起来；上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，上述收容部是除去上述树脂层和上述第1金属板及第2金属板而形成的，在配置了上述元件的收容部内，中间隔着绝缘层地设置了贯穿上述金属芯的正反面的通孔导体。
这样，由于在收容了元件的区域内存在通孔导体，故可进行更高密度的安装。另外，与元件一起收容的通孔导体，也可以是多个。
本发明的第9方案的元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面和收容部密封起来，上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，把该各金属板的至少一部分公用为GND层。
这样，通过把因粘合构造而分离开来的第1金属板和第2金属板这双方公用为GND层，可以提供稳定性更高的GND构造。作为公用该GND层的构造，理想的是通过贯穿金属芯的正反面的通孔导体进行第1金属板和第2金属板的连接的方法。
作为该通孔导体，也可以采用在形成于金属芯上的通孔内中间隔着绝缘层地形成的构造，以及对形成于金属芯上的通孔的壁面实施电镀等导电处理而形成的构造中的任意一种。此外，通过使粘合金属板的树脂层具有导电性而不是使用这样的通孔导体，把金属板彼此相互连接起来也可以。
如上所述，根据本发明，即便是在内置高度不同的元件的情况下，也可以简便地进行元件收容部的高度调整，故可以提供适合于多种元件的内置的多层基板。
附图说明
图1的剖面图示出了本发明的实施方式1的多层基板的构造。
图2的剖面图示出了本发明的实施方式2的多层基板的构造。
图3的剖面图示出了本发明的实施方式3的多层基板的构造。
图4的剖面图示出了本发明的实施方式4的多层基板的构造。
图5的平面图示出了图4所示的通孔导体54-1、54-2的配置构造。
图6的平面图示出了图4所示的通孔导体54-5、54-6的配置构造。
图7的平面图示出了图6所示的通孔导体54-5、54-6的配置构造。
图8的剖面图示出了本发明的多层基板的第1制造工序。
图9的剖面图示出了本发明的多层基板的第2制造工序。
图10的剖面图示出了本发明的多层基板的第3制造工序。
图11的剖面图示出了本发明的多层基板的第4制造工序。
图12的剖面图示出了把金属芯用做GND的情况下的例子。
具体实施方式
以下，参看附图详细地对本发明的多层基板进行说明。另外，本发明并不限于以下要说明的实施方式，也可以进行适当的变更。
图1的剖面图示出了本发明的实施方式1的多层基板的构造。如图1所示，本实施方式的多层基板10，具有中间隔着粘合树脂层32地把用铜板形成的金属层30-1、30-2粘合起来的金属芯层，在该金属芯层的正反面上分别形成在绝缘构件36上具有布线图形50的布线层34-1、34-2。
在金属芯层上，设置通孔40-1、40-2、40-3、40-4和沉孔42，通孔40-1的内部用绝缘构件36填充起来，在通孔40-2、40-3的内部配置无源元件20-1、20-2，在通孔40-4的内部，形成贯穿金属芯的正反面、并使布线层34-1和34-2导通的通孔导体54。在沉孔42的内部配置有源元件22。另外，通孔导体54的内部也可以填充未图示的绝缘构件。
另外，通孔40-1，被设置为用切割机切割形成的切断区域，在从制作成为包括多个电路模块的集合基板的布线基板上，分割出一个一个的电路模块时使用。另外，在未图示的通孔40-4的右侧也设置同样的切割机切割用的通孔。
以上述那样的构造被内置于金属芯内的无源元件20-1、20-2，中间隔着绝缘性粘接剂24地固定在构成布线层34-2的绝缘构件36上，有源元件22，通过Ag浆等具有散热性和导电性的粘接剂24被固定在金属层30-2上。在这些内置元件与金属芯之间，填充绝缘构件36。此外，在上述有源元件的背面上设置有接地电极的情况下，可以通过上述粘接剂把该有源元件连接在起接地层作用的金属芯上。
内置于金属芯的内部的无源元件20-1、20-2和有源元件22与布线图形50之间的连接，借助于设置在绝缘构件36的内部的连接通路52进行。如图1所示，各内置元件，被配置在与连接通路52之间的接触面成为同一高度的位置上，该配置可借助于如下的构造得到。
即，高度高的无源元件20-1、20-2配置在除去了金属层30-1、30-2和粘合树脂层32而形成的通孔40-2、40-3内，高度低的有源元件22配置在除去了金属层30-1和粘合树脂层32而形成的沉孔42内。由此，无源元件与有源元件之间的高度差利用金属层30-2的有无来吸收，结果是各内置元件对连接通路52的接触面变成为同一高度。
金属层30-2，通过连接通路52连接在设置于布线层34-2上的布线图形50上，该金属层30-2起GND层和散热层的作用。
这样，通过层叠多个金属层30-1、30-2来构成金属芯层，即便是高度不同的元件也可以把对连接通路的接触面设定在同一高度，并且由于高度低的一侧的元件可以把金属层30-2用做散热导体，故本构造在使用高度比无源元件低的有源元件的情况下特别有效。
图2的剖面图示出了本发明的实施方式2的多层基板的构造。图2所述的实施方式，是用3层金属层构成金属芯层的例子。除此之外的结构与上述的实施方式1是同样的。因此，在以下的说明中，重点对本实施方式所特有的部分进行说明，省略与实施方式1相同的部分的说明和图中的符号。
在该实施方式2中，通过中间隔着粘合树脂层32-1、32-2把3层金属层30-1、30-2、30-3粘合起来构成金属芯层。该金属芯层具有：除去了金属层30-1、30-2和粘合树脂层32-1、32-2后形成的沉孔42-1，除去了金属层30-1、30-2和粘合树脂层32-1后形成的沉孔42-2，以及除去了金属层30-1和粘合树脂层32-1后形成的沉孔42-3。
在这些沉孔42-1、42-2和42-3种，分别配置高度不同的3个元件20-1、20-2和22，并把各元件对连接通路的接触面设定在同一高度。
这样，通过使用3层金属层，可以增加元件高度的可变动性。当然，本实施方式也可以应用于把元件内置在除去了所有的金属层而形成的通孔内的构造。
图3的剖面图示出了本发明的实施方式3的多层基板的构造。图3所示的实施方式，是示出了把元件与通孔导体配置在同一通孔内的构造，以及重视从金属芯层向背面一侧的布线图形连接的构造的例子，除此之外的结构与上述的实施方式1是同样的。因此，在以下的说明中，重点对本实施方式所特有的部分进行说明，省略与实施方式1相同的部分的说明和图中的符号。
在该实施方式3中，在形成于金属芯层上的通孔40-2内配置通孔导体54-1和无源元件20，通过连接通路52-1把该无源元件20连接在表面一侧的布线图形上，并且通过连接通路52-2连接在背面一侧的布线图形上。
同样，金属芯层也在连接于表面一侧的布线图形上的部分上设置连接通路52-1，在连接于背面一侧的布线图形上的部分上设置连接通路52-2。除此之外，适当地设置配置在沉孔42内的有源元件22和配置在通孔40-3内的通孔导体54-2。
这样，通过在同一通孔内配置元件和通孔导体，可以进行密度更高的安装，此外，通过有效地利用背面一侧的图形，可以提高布线自由度。
图4的剖面图示出了本发明的实施方式4的多层基板的构造。图4所示的实施方式，是示出了贯穿金属芯层的通孔导体的配置的变更的例子，除此之外的结构与上述的实施方式1是同样的。因此，在以下的说明中，重点对本实施方式所特有的部分进行说明，省略与实施方式1相同的部分的说明和图中的符号。
在该实施方式4中，在通孔40-1内配置通孔导体54-1，在通孔40-2内配置通孔导体54-2，在通孔40-3内配置无源元件20和通孔导体54-3、54-4，在通孔40-4内配置通孔导体54-5、54-6。
在此，通孔导体54-1和54-2，配置在该各通孔导体的中心间距离大于或等于1层金属层的厚度t的3倍的3t的位置上。这样，在通孔导体的间隔大于或等于3t的情况下，由于可以在该各通孔导体之间留有金属芯层的状态下对金属层进行刻蚀，故可以把各通孔导体配置在不同的通孔内，从而得到对防止各信号线的干扰有效的构造。
此外，通孔导体54-3和54-4、以及54-5和54-6配置在该各通孔导体的中心间距离小于3t的位置上。这样，在通孔导体的间隔小于3t的情况下，由于在该各通孔导体之间留有金属芯层的状态下难以刻蚀金属层，故对于小于3t的间隔把多个通孔导体配置在同一通孔内，谋求安装密度的提高。这时，如图4所示，通过把通孔导体54-3、54-4与元件20配置在同一通孔40-3内，可以实现安装密度的进一步提高。
图5的平面图示出了图4所示的通孔导体54-1、54-2的配置构造。如图5所示，这些通孔导体同心圆状地配置于在金属层30上贯穿形成的通孔40-1、40-2的中心，通孔导体54-1、54-2的壁面与通孔40-1、40-2的壁面之间的距离，确保大于或等于1层金属层的厚度t，并在该部分填充绝缘构件36。同样，通孔40-1的壁面与通孔40-2的壁面之间的距离，也确保大于或等于1层金属层的厚度t。
图6的平面图示出了图4所示的通孔导体54-5、54-6的配置构造。如图6所示，这些通孔导体，以各通孔导体的中心间距离小于1层金属层的厚度t的配置，配置于在金属层30上贯穿形成的通孔40-1的内部。另外，通孔导体54-5、54-6的壁面与通孔40-4的壁面之间的距离，确保大于或等于1层金属层的厚度t，并在该部分内填充绝缘构件36。
图7的平面图示出了图6所示的通孔导体54-5、54-6的变形配置例。如图7所示，这些通孔导体，也可以配置为比图6所示的状态更为接近。在本例中，形成各通孔导体的中心与金属层30的壁面之间的距离x恒定的同轴构造，谋求在各通孔导体中流动的信号的电特性以及磁特性的稳定。
以下，用图8～图11说明本发明的多层基板的制造方法。在以下的说明中，假定上述的实施方式1的多层基板的制造，对于重复的说明和图中的符号进行适当省略。
首先，如图8的(a)所示，中间隔着粘合树脂层32对2层金属层30-1、30-2进行加压粘接，形成由2层金属层构成的金属芯层。该工序也可以用层叠加工进行。
其次，如图8的(b)所示，以粘合树脂层32为中心，从两面同时对金属层30-1和30-2进行刻蚀，除去与通孔40-1～40-5和沉孔42对应的位置的金属层。
其次，如图8的(c)所示，借助于激光加工除去粘合树脂层32中从金属层30-1和30-2露出来的部分，形成通孔40-1～40-5和沉孔42。
接着，如图9的(d)所示，在金属芯层的背面形成由绝缘构件36构成的基底层。这时，用做基底层的绝缘构件，理想的是使用流动性低的树脂。
然后，如图9的(e)所示，在通孔40-2、40-3的底面上涂敷绝缘性粘接剂24-1，并且在沉孔42的底面涂敷具有散热性和导电性的粘接剂24-2，通过这些粘接剂分别配置无源元件20-1、20-2和有源元件22。
其次，如图10的(f)所示，从金属芯的两侧挤压树脂层，用绝缘构件36把金属芯的周围和内部密封起来。这时，在形成于金属芯层上的通孔和沉孔的内部填充绝缘构件36。另外，此时进行挤压的树脂层也可以使用在表面带有铜箔的树脂层，在该情况下，就从带有铜箔的一侧挤压树脂层并用绝缘构件把金属芯层密封起来。
其次，如图10的(g)所示，借助于激光加工除去绝缘构件36，形成连接通路用接触孔53。另外，在把带铜箔的树脂层用于金属芯层的密封的情况下，在用刻蚀除去了该铜箔后再进行激光加工。这时，在已填充到通孔40-4内的绝缘层上形成开口，形成通孔导体用的通孔。
然后，如图11的(h)所示，借助于利用了铜电镀的半添加(semi-additive)法在连接通路用接触孔内形成连接通路52，并且形成正反面的布线层34-1、34-2。其结果是，变成在布线层34-1、34-2上形成的布线图形50和无源元件20-1、20-2以及有源元件22通过连接通路52连接起来的状态。同时，在通孔40-4内中间隔着绝缘层地形成通孔导体54。
最后，如图11的(i)所示，在图11的(h)中形成的布线层34-1、34-2的上，再分别形成另外的布线层34-3、34-4。然后，把无源元件20-3、20-4和有源元件22-2安装在表面一侧的布线层34-3上，并且，在背面一侧的布线层34-4上形成外部端子，在用图中的点划线表示的线处切断后，得到可安装到别的主板上的电路模块。
图12的剖面图示出了把金属芯层用做GND的情况下的例子。如图12的(a)所示，在把金属芯层用做GND的情况下，通过连接通路52、布线图形50、通孔导体54使金属层30-1和30-2彼此连接起来，把该彼此连接起来的区域用做GND层。
此外，如图12的(b)所示，也可以通过在借助于刻蚀露出来的金属芯层的侧壁上形成导体层而得到的通孔导体54，把金属层30-1与30-2彼此连接起来。此外，也可以通过使粘合树脂层32具有导电性来替代用图12的(a)、(b)所示的那样的通孔导体进行的连接，使金属层30-1和30-2彼此连接起来。
(工业可利用性)
根据本发明，由于可以简便地进行元件收容部的高度调整，故可以实现对于要求内置多种元件的高集成电路基板的应用。

Claims (18)

1.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，其特征在于：
上述金属芯包括多个金属板。
2.根据权利要求1所述的元件内置型多层基板，其特征在于：
上述多个金属板中间隔着树脂层地被粘合起来。
3.根据权利要求1所述的元件内置型多层基板，其特征在于：
上述多个金属板的厚度是相同的。
4.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层内形成的连接通路连接在形成于该绝缘层上的布线图形上，其特征在于：
上述金属芯具有第1金属板和第2金属板，
上述收容部具有除去上述第1金属板而形成的第1收容部，以及除去上述第1金属板和第2金属板而形成的第2收容部，
上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件。
5.根据权利要求4所述的元件内置型多层基板，其特征在于：
上述第1元件和第2元件的面对上述连接通路的接触面，配置成同一高度。
6.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层内形成的连接通路连接在形成于该绝缘层上的布线图形上，其特征在于：
上述金属芯具有第1金属板和第2金属板，
上述收容部具有除去上述第1金属板而形成的第1收容部，以及除去上述第1金属板和第2金属板而形成的第2收容部，
上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件，
上述连接通路具有连接在上述第2金属板上的散热用的通路。
7.根据权利要求6所述的元件内置型多层基板，其特征在于：
上述第1元件是有源元件，上述第2元件是无源元件。
8.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层内形成的连接通路连接在形成于该绝缘层上的布线图形上，其特征在于：
上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，
上述收容部具有除去上述第1金属板和上述树脂层而形成的第1收容部，以及除去上述第1金属板及第2金属板和上述树脂层而形成的第2收容部，
上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件。
9.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，上述元件通过在上述绝缘层内形成的连接通路连接在形成于该绝缘层上的布线图形上，其特征在于：
上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，
上述收容部具有除去上述第1金属板而形成的第1收容部，以及除去上述第1金属板、第2金属板和上述树脂层而形成的第2收容部，
上述元件具有配置在上述第1收容部内的第1元件，以及配置在上述第2收容部内的第2元件。
10.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，其特征在于：
上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，
在除去上述树脂层和上述第1金属板及第2金属板而形成的区域上，设置有贯穿上述金属芯的正反面的通孔导体。
11.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，其特征在于：
上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，
在除去上述树脂层和上述第1金属板及第2金属板而形成的区域上，中间隔着上述绝缘层地设置有贯穿上述金属芯的正反面的通孔导体。
12.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，其特征在于：
上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，
在除去上述树脂层和上述第1金属板及第2金属板而形成的一个区域上，中间隔着上述绝缘层地设置有多个贯穿上述金属芯的正反面的通孔导体。
13.根据权利要求9所述的元件内置型多层基板，其特征在于：
上述多个通孔导体，相邻的通孔导体间的中心距离小于1块上述金属板的厚度的3倍。
14.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，其特征在于：
上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，
上述收容部是除去上述树脂层和上述第1金属板及第2金属板而形成的，
在配置了上述元件的收容部内，中间隔着上述绝缘层地设置有贯穿上述金属芯的正反面的通孔导体。
15.一种元件内置型多层基板，在设置于金属芯上的收容部内配置元件，用绝缘层把该金属芯的正反两面与该收容部密封起来，其特征在于：
上述金属芯具有中间隔着树脂层地粘合起来的第1金属板和第2金属板，把该各金属板的至少一部分公用为GND层。
16.根据权利要求15所述的元件内置型多层基板，其特征在于：
在除去上述树脂层和上述第1金属板及第2金属板而形成的区域上，设置有贯穿上述金属芯的正反面的通孔导体，在公用为上述GND层的部分上，第1金属板和第2金属板通过上述通孔导体彼此连接起来。
17.根据权利要求15所述的元件内置型多层基板，其特征在于：
在除去上述树脂层和上述第1金属板及第2金属板而形成的区域上，中间隔着上述绝缘层地设置有贯穿上述金属芯的正反面的通孔导体，在公用为上述GND层的部分上，第1金属板和第2金属板通过上述通孔导体彼此连接起来。
18.根据权利要求15所述的元件内置型多层基板，其特征在于：
在公用为上述GND层的部分上，使粘合上述第1金属板和第2金属板的树脂层具有导电性。
CNB2005100662826A 2004-04-26 2005-04-26 元件内置型多层基板 Expired - Fee Related CN100345466C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004129834A JP4339739B2 (ja) 2004-04-26 2004-04-26 部品内蔵型多層基板
JP129834/2004 2004-04-26

Publications (2)

Publication Number Publication Date
CN1691871A true CN1691871A (zh) 2005-11-02
CN100345466C CN100345466C (zh) 2007-10-24

Family

ID=34941041

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100662826A Expired - Fee Related CN100345466C (zh) 2004-04-26 2005-04-26 元件内置型多层基板

Country Status (4)

Country Link
US (2) US7379306B2 (zh)
EP (1) EP1592061B1 (zh)
JP (1) JP4339739B2 (zh)
CN (1) CN100345466C (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102726126A (zh) * 2010-02-01 2012-10-10 古河电气工业株式会社 车载电气连接箱用金属芯基板
CN102769000A (zh) * 2011-05-05 2012-11-07 国碁电子(中山)有限公司 内埋元件封装结构及制造方法
CN102802341A (zh) * 2011-05-27 2012-11-28 太阳诱电株式会社 多层基板
CN104955260A (zh) * 2014-03-26 2015-09-30 太阳诱电株式会社 通信模块
CN105307382A (zh) * 2014-07-28 2016-02-03 三星电机株式会社 印刷电路板及其制造方法
CN106102321A (zh) * 2013-09-12 2016-11-09 太阳诱电株式会社 元件内置基板及元件内置基板用芯层基材
CN108307582A (zh) * 2017-01-11 2018-07-20 宁波舜宇光电信息有限公司 开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法
CN109390290A (zh) * 2017-08-08 2019-02-26 太阳诱电株式会社 半导体组件
CN109757024A (zh) * 2017-11-02 2019-05-14 奥特斯奥地利科技与系统技术有限公司 具有并排布置的晶体管部件的部件承载件
CN110800101A (zh) * 2017-06-30 2020-02-14 株式会社村田制作所 电子部件模块
CN111278213A (zh) * 2020-02-10 2020-06-12 文柏新 柔性印刷电路板
CN112242351A (zh) * 2019-07-16 2021-01-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
US7286366B2 (en) * 2005-03-24 2007-10-23 Motorola, Inc. Multilayer circuit board with embedded components and method of manufacture
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7338892B2 (en) * 2006-06-09 2008-03-04 Advanced Semiconductor Engineering, Inc. Circuit carrier and manufacturing process thereof
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5183045B2 (ja) * 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
WO2008056499A1 (en) 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP5326269B2 (ja) 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
WO2008075629A1 (ja) * 2006-12-18 2008-06-26 Dai Nippon Printing Co., Ltd. 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP4976840B2 (ja) * 2006-12-22 2012-07-18 株式会社東芝 プリント配線板、プリント配線板の製造方法および電子機器
TWI324901B (en) * 2007-01-08 2010-05-11 Unimicron Technology Corp Printed circuit board structure integrating electronic components
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
GB2458907A (en) * 2008-04-01 2009-10-07 Sharp Kk Device interconnects
GB2459251A (en) 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
EP2286446A1 (en) * 2008-06-02 2011-02-23 Nxp B.V. Electronic device and method of manufacturing an electronic device
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
KR101230448B1 (ko) * 2008-10-31 2013-02-06 다이요 유덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
JP5534682B2 (ja) * 2009-02-06 2014-07-02 積水化学工業株式会社 電子部品用熱硬化性接着剤及びこの接着剤を用いた電子部品内蔵基板の製造方法
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
KR101677284B1 (ko) * 2009-12-24 2016-11-18 삼성전자주식회사 내장 회로기판 및 그 제조 방법
WO2011102134A1 (ja) 2010-02-18 2011-08-25 株式会社村田製作所 部品内蔵基板
KR101117155B1 (ko) * 2010-07-01 2012-03-07 삼성전기주식회사 임베디드 기판 제조방법
KR101775150B1 (ko) * 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
KR101167453B1 (ko) * 2010-12-23 2012-07-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101422437B1 (ko) 2011-05-13 2014-07-22 이비덴 가부시키가이샤 배선판 및 그 제조 방법
KR101905879B1 (ko) * 2011-12-15 2018-11-28 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
KR102026229B1 (ko) * 2012-12-12 2019-09-27 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
SG10201400390YA (en) 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
SG10201400396WA (en) 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
JP2016029681A (ja) 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US10433424B2 (en) * 2014-10-16 2019-10-01 Cyntec Co., Ltd Electronic module and the fabrication method thereof
JP2016082074A (ja) * 2014-10-17 2016-05-16 ダイキン工業株式会社 電装装置およびその製造方法
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
SG10201604384YA (en) 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
US9887167B1 (en) * 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
JP6343058B2 (ja) * 2017-04-04 2018-06-13 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN107170731A (zh) * 2017-05-05 2017-09-15 华为技术有限公司 嵌入式基板及其制造方法
KR102026132B1 (ko) 2018-03-05 2019-09-27 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
CN113826455B (zh) * 2019-05-15 2024-05-24 阿维德热管公司 均热板热带组件和方法
JP2019208045A (ja) * 2019-07-17 2019-12-05 太陽誘電株式会社 回路基板
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
CN113545170A (zh) * 2019-10-31 2021-10-22 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
KR20220144107A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663866A (en) 1970-03-27 1972-05-16 Rogers Corp Back plane
JPS49131863U (zh) * 1973-03-10 1974-11-13
JPS5658038A (en) * 1979-10-12 1981-05-20 Hamanaka Kk Knitting method
JPS61287152A (ja) 1985-06-13 1986-12-17 Matsushita Electric Works Ltd 電子素子用チツプキヤリアの製造方法
JPS61287132A (ja) 1985-06-13 1986-12-17 Matsushita Electric Works Ltd 電子素子用チツプキヤリアの製造方法
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH06177544A (ja) 1992-12-03 1994-06-24 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JPH08148782A (ja) 1994-11-15 1996-06-07 Matsushita Electric Works Ltd 金属コア回路板
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
FR2780892B1 (fr) 1998-07-08 2001-08-17 Sod Conseils Rech Applic Utilisation d'inhibiteurs de prenyltransferases pour preparer un medicament destine a traiter les pathologies qui resultent de la fixation membranaire de la proteine g heterotrimerique
GB2340058A (en) * 1998-07-30 2000-02-16 Rover Group An apparatus for securing components upon a structural member
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
SE513352C2 (sv) 1998-10-26 2000-08-28 Ericsson Telefon Ab L M Kretskort och förfarande för framställning av kretskortet
US6711812B1 (en) 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
EP2081419B1 (en) * 1999-09-02 2013-08-07 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
JP2001284803A (ja) 2000-03-30 2001-10-12 Nec Corp 高周波用プリント配線板の実装方法、高周波用プリント配線板実装体及びその製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003243783A (ja) 2002-02-14 2003-08-29 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004128002A (ja) 2002-09-30 2004-04-22 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102726126A (zh) * 2010-02-01 2012-10-10 古河电气工业株式会社 车载电气连接箱用金属芯基板
CN102769000A (zh) * 2011-05-05 2012-11-07 国碁电子(中山)有限公司 内埋元件封装结构及制造方法
CN102802341A (zh) * 2011-05-27 2012-11-28 太阳诱电株式会社 多层基板
US9107305B2 (en) 2011-05-27 2015-08-11 Taiyo Yuden Co., Ltd. Multilayer substrate
CN102802341B (zh) * 2011-05-27 2016-04-06 太阳诱电株式会社 多层基板
CN106102321A (zh) * 2013-09-12 2016-11-09 太阳诱电株式会社 元件内置基板及元件内置基板用芯层基材
CN106102321B (zh) * 2013-09-12 2020-10-16 太阳诱电株式会社 元件内置基板及元件内置基板用芯层基材
CN104955260B (zh) * 2014-03-26 2018-02-23 太阳诱电株式会社 部件内置电路板
CN104955260A (zh) * 2014-03-26 2015-09-30 太阳诱电株式会社 通信模块
CN105307382A (zh) * 2014-07-28 2016-02-03 三星电机株式会社 印刷电路板及其制造方法
CN108307582A (zh) * 2017-01-11 2018-07-20 宁波舜宇光电信息有限公司 开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法
CN110800101A (zh) * 2017-06-30 2020-02-14 株式会社村田制作所 电子部件模块
CN110800101B (zh) * 2017-06-30 2023-09-15 株式会社村田制作所 电子部件模块
CN109390290A (zh) * 2017-08-08 2019-02-26 太阳诱电株式会社 半导体组件
CN109757024A (zh) * 2017-11-02 2019-05-14 奥特斯奥地利科技与系统技术有限公司 具有并排布置的晶体管部件的部件承载件
CN112242351A (zh) * 2019-07-16 2021-01-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112242351B (zh) * 2019-07-16 2024-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111278213A (zh) * 2020-02-10 2020-06-12 文柏新 柔性印刷电路板

Also Published As

Publication number Publication date
US20050255303A1 (en) 2005-11-17
CN100345466C (zh) 2007-10-24
US20080196932A1 (en) 2008-08-21
EP1592061A2 (en) 2005-11-02
US7738256B2 (en) 2010-06-15
EP1592061A3 (en) 2007-07-04
EP1592061B1 (en) 2018-11-14
JP4339739B2 (ja) 2009-10-07
JP2005311249A (ja) 2005-11-04
US7379306B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
CN100345466C (zh) 元件内置型多层基板
CN1284234C (zh) 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法
CN1196392C (zh) 布线基板及其制造方法
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
CN1198486C (zh) 具有用于安装电子部件的空腔的印刷线路板
CN1062377C (zh) 多层穿心式电容器阵列
CN1256006C (zh) 线路板
CN1398149A (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
CN1744313A (zh) 具有堆叠的半导体元件的半导体装置
CN1798471A (zh) 包含嵌入式电容器的印刷电路板及其制造方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
CN1832664A (zh) 具有嵌入式多层无源器件的印刷电路板的制造方法
CN1543674A (zh) 带有埋设电感器的无引线芯片承载器的制造结构和方法
CN1625926A (zh) 用于将元件置入于基座中的方法
CN1925722A (zh) 包括嵌入的陶瓷电容器的布线板结构
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1470070A (zh) 包括具有嵌入式电容器的内插器的电子装置及其制作方法
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1705105A (zh) 电路装置及其制造方法
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1463454A (zh) 低电感格栅阵列电容器
CN1444269A (zh) 多层半导体器件及其制造方法
CN1714442A (zh) 半导体器件
CN1835657A (zh) 具有盲通孔的电容器内嵌式印刷电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1077699

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1077699

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

CF01 Termination of patent right due to non-payment of annual fee