CN109390290A - 半导体组件 - Google Patents

半导体组件 Download PDF

Info

Publication number
CN109390290A
CN109390290A CN201810896894.5A CN201810896894A CN109390290A CN 109390290 A CN109390290 A CN 109390290A CN 201810896894 A CN201810896894 A CN 201810896894A CN 109390290 A CN109390290 A CN 109390290A
Authority
CN
China
Prior art keywords
metal layer
metal
layer
conductive pattern
semiconductor subassembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810896894.5A
Other languages
English (en)
Inventor
杉山裕
杉山裕一
宫崎政志
滨田芳树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN109390290A publication Critical patent/CN109390290A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体组件，其包括：具有第一金属层和第二金属层的金属芯层，第一金属层具有第一正面和与第一正面相反侧的第一背面，第二金属层具有第二正面和与第二正面相反侧的第二背面，且以第二背面侧朝向第一正面的方式层叠在第一金属层上；以底面和侧面的至少一者比第一正面光滑的方式形成的空腔，其中底面以除去第二金属层露出第一金属层的方式形成，侧面以在第二金属层与底面相连续的方式形成；通过含树脂成分的固接材料设置在空腔的底面的半导体元件；设置在覆盖第二正面和半导体元件的绝缘层的、与半导体元件电连接的第一导电图案；和设置在覆盖第一背面的绝缘层的、与半导体元件电连接的第二导电图案。

Description

半导体组件
技术领域
本发明涉及半导体组件。
背景技术
例如，已知多层结构的半导体组件(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2005－311249号公报
发明内容
发明要解决的技术问题
在专利文献1的半导体组件中，具有将第一金属板(金属片)与第二金属板粘合而构成的金属芯。在该半导体组件中，除去该金属芯的一部分而形成的收纳部的锪孔不具有平坦的面。
在该半导体组件中，在收纳部的锪孔载置电子部件，并以绝缘层将其密封。此时，由于锪孔不是平坦的面，因此在该半导体组件中，在以绝缘层密封该收纳部之后，可能会产生绝缘层的绝缘树脂由于毛细现象而上升到锪孔的周围的侧面这样的现象，即所谓的渗出现象。由此，由于发生使得电子部件发生移动的该绝缘层的流动，施加在半导体组件上的应力不均衡，因此可能降低半导体组件的质量。
解决问题的技术手段
本发明的一个方面的半导体组件，其包括：具有第一金属层和第二金属层的金属芯层，所述第一金属层具有第一正面和与所述第一正面相反侧的第一背面，所述第二金属层具有第二正面和与所述第二正面相反侧的第二背面，且以所述第一正面朝向所述第二背面一侧的方式层叠在所述第一金属层上；空腔，其形成为底面和侧面中的至少一者比所述第一正面光滑，其中，所述底面是通过除去所述第二金属层露出所述第一金属层而形成的，所述侧面是所述第二金属层与所述底面相连续地形成的；通过含有树脂成分的固接材料设置在所述空腔的底面的半导体元件；设置在覆盖所述第二正面和所述半导体元件的绝缘层的、与所述半导体元件电连接的第一导电图案；和设置在覆盖所述第一背面的绝缘层的、与所述半导体元件电连接的第二导电图案。
此外，本申请所公开的技术问题及其解决方法，能够通过用于实施发明的方式一栏的记载及附图的记载等而明确。
发明效果
根据本发明，能够防止半导体组件中的绝缘树脂的所谓的渗出(bleed-out)现象。
附图说明
图1是概要地表示第一实施方式的半导体组件的一个例子的截面图。
图2是概要地表示第一实施方式的半导体组件的岛状的导电图案的一个例子的平面图。
图3是概要地表示第一实施方式的半导体组件的另一方式的一个例子的截面图。
图4A是表示在第一实施方式的半导体组件的制造步骤中，准备第一绝缘层的步骤的截面图。
图4B是表示在第一实施方式的半导体组件的制造步骤中，在第一绝缘层的表面形成第一金属层和第二金属层的步骤的截面图。
图4C是表示在第一实施方式的半导体组件的制造步骤中，形成第三金属层的步骤的截面图。
图4D是表示在第一实施方式的半导体组件的制造步骤中，形成空腔的步骤的截面图。
图4E是表示在第一实施方式的半导体组件的制造步骤中，将空腔的底面处理为光滑的步骤的截面图。
图4F是表示在第一实施方式的半导体组件的制造步骤中，在空腔设置内部电子部件的步骤的截面图。
图4G是表示在第一实施方式的半导体组件的制造步骤中，在金属芯层形成第二绝缘层的步骤的截面图。
图4H是表示在第一实施方式的半导体组件的制造步骤中，形成金属覆盖层的步骤的截面图。
图4I是表示在第一实施方式的半导体组件的制造步骤中，形成导电图案的步骤的截面图。
图4J是表示在第一实施方式的半导体组件的制造步骤中，在导电图案的表面形成第三绝缘层的步骤的截面图。
图4K是表示在第一实施方式的半导体组件的制造步骤中，在第三绝缘层上设置导电图案和外部电子部件的步骤的截面图。
图5是概要地表示第二实施方式的半导体组件的截面图。
图6是概要地表示通常的半导体组件的一个例子的截面图。
具体实施方式
在以下说明中，对附图中共同或者类似的构成要素标注相同或者类似的附图标记。
＝＝＝第一实施方式的半导体组件100＝＝＝
参照图1、图2、图3、图4A～图4K和图6，对第一实施方式的半导体组件100进行说明。图1是概要地表示第一实施方式的半导体组件100的一个例子的截面图。图2是概要地表示第一实施方式的半导体组件100的岛状的导电图案140的一个例子的平面图。图3是概要地表示第一实施方式的半导体组件100的另一方式的一个例子的截面图。图4A～图4K是表示第一实施方式的半导体组件100的制造步骤的截面图。图6是概要地表示通常的半导体组件1000的一个例子的截面图。
在此，在图1、图2、图3和图4A～图4K中，将半导体组件100的厚度方向规定为Z方向，将在与Z轴正交的平面中从纸面的跟前向进深侧(里侧)去的方向规定为Y方向，将与Y轴和Z轴正交的方向规定为X方向。并且，对各方向的正方向标注“+”标记，对负方向标注“－”标记。
第一实施方式的半导体组件100是能够抑制绝缘树脂的渗出现象的组件。而且，在该半导体组件100中，能够高效地散出从内部电子部件120发出的热量，能够高效地收纳尺寸不同的内部电子部件120。而且，作为具有半导体组件100的电路基板(未图示)，其最下层的金属层的金属剩余率高，电路基板自身的刚性高。在此，金属剩余率是指例如各金属层的XY平面的金属部分的面积相对半导体组件100中的XY平面的面积的比例。
＜＜半导体组件100的结构＞＞
如图1所示，这样的半导体组件100至少包括金属芯层110、内部电子部件120、绝缘层130、导电图案140和阻焊层150而构成。此外，在此所称的导电图案140是指电极、与电极形成为一体的布线、与via(导孔)接触的电极、外部电极等。
金属芯层110例如呈板状或者片状，第一金属层111、第二金属层112和第三金属层113隔着后述的绝缘层130层叠。第一金属层111、第二金属层112和第三金属层113的表面被实施了表面粗糙化处理而具有凹凸。由此，能够提高它们与后述的绝缘层130的密接性。这是由于第一金属层111、第二金属层112或者第三金属层113的正面或背面通过镀Cu而形成有镀膜，该镀膜为多晶结构，因此若对镀膜进行蚀刻处理，则能够形成微小的凹凸。
金属芯层110对半导体组件100赋予刚性。另外，金属芯层110例如被接地或者作为接地电极来使用。金属芯层110的厚度例如为250μm以下，优选210μm、160μm、120μm。在金属芯层110设置有用于配置内部电子部件120的空腔114。本实施方式的空腔114如图1所示，设置在收纳有源电子部件的第三金属层113，也设置在收纳无源电子部件或者比有源电子部件(后述的第二电子部件122)的厚度厚的例如功率(power)类的有源电子部件的第二金属层112和第三金属层113。空腔114被绝缘树脂密封。
第一金属层111(下面，也称为“下层金属层111”。)与第二金属层112和第三金属层113(下面，也称为“上层金属层112”和“上层金属层113”。)相比，对半导体组件100赋予较大的刚性。通过第一金属层111的厚度比其他金属层厚，或者第一金属层111采用刚性比其他金属层的材料刚性高的材料，又或者提高其他金属层的金属的剩余率，来提高其刚性。换言之，第一金属层111由比第二金属层112和第三金属层113硬的金属材料形成。更具体而言，优选第一金属层111由合金轧铜形成，第二金属层112和第三金属层113由轧铜或者电解铜形成。
另外，通过蚀刻或者激光加工对在设置空腔114时露出的第一金属层111的第一面(在空腔114中也称为“底面”。)进行表面处理，使得其成为比第二面光滑(平滑)的面，该第二面是不同于该第一面的该第一金属层111的被实施了表面粗糙化处理的面。由此，用于涂敷在第一面的绝缘树脂或者底部填充材料(underfill，固接材料)由于毛细现象在第一面上移动，同时能够抑制其沿包围第一面的侧面传导。即，能够抑制内部电子部件120随着由于毛细现象而移动的绝缘树脂或者底部填充材料移动，因此能够防止施加在半导体组件100的应力不均匀，能够实现提高半导体组件100的品质。在此，底部填充材料(未图示)是：由于毛细现象浸透到内部电子部件120与金属层之间，通过加热而固化，从而加强内部电子部件120与金属层的结合的材料。
由于金属芯层110由多个较薄的金属层层叠而形成，因此如图2所示，能够在配置于金属芯层110的表面的第三金属层113上形成精细的导电图案141。精细的导电图案141包括第一金属部141A，和与第一金属部141A离开(隔开间隔)的第二金属部141B。第一金属部141B与例如导电图案140连接，第二金属部141A例如被接地连接。例如，在第三金属层113较厚的情况下，当使用湿蚀刻在第三金属层113形成导电图案140时，随着在厚度方向(Z方向)上的蚀刻在横向(X方向、Y方向)上蚀刻(所谓侧蚀)也扩展。与此不同，在本实施方式这样的较薄的第三金属层113上，由于能够缩小被侧蚀的范围，因此能够形成精细的导电图案141。由此，半导体组件100能够实现高性能且100引脚(Pin、管脚)以上的多引脚封装的安装。此外，由于第三金属层113的正面、背面和第二金属层112的正面被实施了表面粗糙化处理，因此精细的导电图案141不容易与绝缘层130剥离。
内部电子部件120为具有如上述那样规定的Z方向的厚度(下文中称为“厚度”。)，且收纳在由多个金属层构成的金属芯层110的内部的部件。如图1所示，内部电子部件120为例如滤波元件、电阻、线圈或者电容器等的无源元件(下文中称为“第一电子部件121”。)，或者是包括二极管或晶体管(三极管)的有源元件(下文中称为“第二电子部件122”。)。这些内部电子部件120配置在设置于金属芯层110的空腔114中，根据需要与金属芯层110电连接。而且，经由导孔142与导电图案140电连接。
另外，如图6所示，一般而言，由于金属芯层1100由一层金属层形成，因此当例如厚度较薄的内部电子部件1200配置在金属芯层1100的内部时，将金属层相应地除去。即，金属芯层1100的金属材料的体积与填埋金属芯层1100的空腔1300的绝缘体的体积相比相对地变小。由此，相比于金属材料绝缘体更容易产生由于外力而导致的变形，因此半导体组件100可能会因较小的外力而变形。
在第一实施方式的半导体组件100中，在这一点上，由于金属芯层110由多个金属层形成，因此如图1所示，第二电子部件122能够高效地被收纳在第三金属层113的厚度的范围内，第一电子部件121能够高效地被收纳在第二金属层112的厚度加上第三金属层113的厚度的厚度范围内。即，根据小型的内部电子部件120和大型的内部电子部件120各自的尺寸，能够最适当地收纳各个内部电子部件120。由此，由于能够相对地增大金属芯层110的金属材料的体积，因此相比于至此为止的构成能够更加抑制外力导致的变形。
另外，由于第一金属层111比第二、第三金属层112、113的空腔的数量或者孔(hole)(仅指盲孔或者通孔等)数量少，因此其刚性增大。在此，虽然图示了3层，但是对2层以上的多层金属层而言，通过减少对下层或者最下层的金属层进行盲孔加工，减少空腔的数量或者使空腔的数量为零，减少隙缝加工等，能够提高半导体组件用的基板整体的刚性。盲孔加工是指用于提高第一～第三金属层111～113与绝缘层的粘接性，形成圆柱形状的盲孔的加工技术。隙缝指例如使上述的盲孔在平面上细长地形成的部分，而且在形成岛状的电极时，指在该电极的周围切削为环状的部分。
进一步而言，如图6所示，当内部电子部件1200为发出较高热量的电子部件的情况下，内部电子部件1200能够散热的范围小，因此热量可能滞留在半导体组件1000中而不能散出。在第一实施方式的半导体组件100中，在这一方面，能够通过与内部电子部件120连接的第二金属层112将内部电子部件120的热量高效地散出。
另外，如图6所示，与内部电子部件1200连接的导孔(via)142需要较长地形成。在第一实施方式的半导体组件100中，在这一方面，如图1所示，即使是厚度不同的内部电子部件120，也能够将与导孔142的接触面设定为相同的高度。由此，由于能够将导孔142小型化，因此能够实现金属芯层110中的高密度布线。
返回图1，绝缘层130由例如环氧树脂、聚酰亚胺或者双马来酰亚胺三嗪(bismaleimide triazine)树脂等形成。在这些树脂中，设置有玻璃纤维。另外，也可以代替该玻璃纤维而含有氧化铝或者二氧化硅等的填料。进一步而言，也可以是玻璃纤维与填料两者混合存在。这些树脂为通常所称的热固化性合成树脂。
另外，绝缘层130包括：例如金属芯层110中的、分别设置于第一金属层111、第二金属层112和第三金属层113之间的第一绝缘层131；和用于密封金属芯层110的表面和空腔114的第二绝缘层132。在此，优选第一绝缘层131比第二绝缘层132导热性好。如上所述，这是因为要将发出较高热量的内部电子部件120的热量高效地散热。而且，优选第一绝缘层131的厚度比第二绝缘层132的厚度薄。这是因为要使金属芯层110变薄，并且提高散热效果。
导电图案140形成在第二绝缘层132，并被绝缘处理。导电图案140的材料优选为与第一～第三金属层111～113的材料相同的材料，或者与第一～第三金属层111～113的材料的机械性能相近的材料，例如铜。此外，如图1所示，表示出导电图案140由一层构成的例子，但是导电图案140包含的层数可以适当改变。
阻焊层150为保护形成于半导体组件100的电路图案的绝缘膜，形成在绝缘层130的表面上。阻焊层150由例如热固化性环氧树脂形成。
此外，在上述的半导体组件100的表面，设置有外部电子部件160。外部电子部件160为例如集成电路或者摄像元件，经由导孔142与内部电子部件120或者金属层电连接。
此外，在上述内容中，说明了半导体组件100具有包括三层金属层的金属芯层110的例子，但是不限于此。例如，也可以具有如图3所示的包括二层金属层的金属芯层110。进一步而言，也可以具有包括四层以上金属层的金属芯层110。即，可以具有包括多个金属层的金属芯层110，对载置有内部电子部件120的金属层的表面进行表面处理使其成为光滑的面。在图3中，金属层110被绘制为相同厚度，详细内容在后面说明，但如图5所示，通过使上层薄而下层厚，能够在上层的金属层110绘制精细图案。即，能够进行在图2中所说明的精细图案的加工。
＜＜半导体组件100的制作步骤＞＞
参照图4A～图4K，在下文对半导体组件100的制作步骤进行说明。此外，在以下说明中，假定为第一实施方式的半导体组件100的制作，对重复的说明和图中的附图标记进行适当省略。
首先，如图4A、图4B所示，将第一金属层111和第二金属层112隔着第一绝缘层131加压粘贴。贴合第一金属层111与第二金属层112的步骤可以为层压(laminate)加工。此外，对第一金属层111和第二金属层112的表面进行表面粗糙处理以使其具有凹凸。由此，能够提高第一绝缘层131与第一金属层111和第二金属层112的密接性。
然后，如图4C所示，隔着设置于第二金属层112的表面的第一绝缘层131，将第三金属层113加压粘贴在第二金属层112。由此，能够制作由三层金属层构成的金属芯基板。此外，对第三金属层113的表面进行与第一金属层111和第二金属层112的表面相同的表面粗糙处理。此外，可以对分别具有绝缘层130的第一～第三金属层111～113同时进行热压接。另外各第一～第三金属层111～113可以为在轧铜上形成有镀膜的金属层。由于镀膜是在Z方向上生长的细小的多晶体，因此当轻轻蚀刻时，其晶界(grain boundary)被蚀刻，粗糙化处理比较容易。
接着，如图4D所示，通过激光加工、蚀刻或者机械加工去除第一绝缘层131、第二金属层112和第三金属层113，来制作用于设置内部电子部件120的空腔114。在本制作步骤中，例如制作第一空腔114A和第二空腔114B。在此时，第一空腔114A和第二空腔114B的底面的表面如上述那样具有凹凸。这是由于，通过对第二金属层112或者第三金属层113进行蚀刻而露出绝缘层131，若利用激光除去该绝缘层131，则第一金属层111或者第二金属层112的表面就保持原样的状态显露出来。
接着，如图4E所示，对第一空腔114A和第二空腔114B的底面的表面进行蚀刻，使得第一空腔114A和第二空腔114B的底面变得光滑。假设，在底面具有凹凸的状态的情况下，在下一步骤中会产生这样的现象：涂敷于该底面的绝缘树脂或者底部填充材料由于毛细现象产生从该底面向侧面移动的现象，即所谓的渗出现象。在本步骤中，如上所述，对该底面或者其周围的侧面实施了处理以使其光滑，来抑制毛细现象。例如，在利用蚀刻形成空腔的情况下，若对若干下层的金属层进行过蚀刻(Over etching)，能够使该底面光滑。即，在该底面的部分的金属层变得比其他部分的厚度薄一些。另外，可以利用红外光、激光或者电子束等照射底面，使表面薄薄地熔化以变得光滑。
接着，如图4F所示，第一电子部件121设置在第一空腔114A，第二电子部件122设置在第二空腔114B。(虽然未图示)当采用正朝上(face-up)键合方法时，若各芯片背面为GND(接地)，则下层金属层111、112与上述GND电连接。此时，利用导电性膏等与下层金属层111电连接并且被机械固定。另一方面，当正面朝下(face-down)键合时(在图4F图示)，第一电子部件121、第二电子部件122的正面的电极与下层的金属层111电连接并且被机械固定。此时，若作为半导体元件考虑，则电极存在2个以上，就第一电子部件121而言，将第一金属层111以电分离(电气隔离)为岛状的方式进行蚀刻加工(分离开的图未图示)，使得第一金属层111的一部分形成为多个电极。并且，就第二电子部件122而言，通过对第二金属层112的一部分进行加工(与上述同样地电气隔离)来形成电极。在此，利用焊料或者导电性膏将第一金属层111和第二金属层121电连接。在2个电子部件121、122与下层的金属层111、112之间具有由底部填充材料等形成的绝缘树脂。在图4F中，第一电子部件121的各电极为第一金属层111，第二电子部件122的各电极为第二金属层112。第一电子部件121具有的多个电极彼此之间不会电短路。如上所述，以与第一电子部件121的各电极对应的方式，通过对第一金属层111进行蚀刻来加工为电极，以与第二电子部件122的各电极对应的方式，通过对第二金属层112进行蚀刻来加工为电极。
接着，如图4G所示，利用绝缘树脂对金属芯层110的周围和空腔114进行密封。之后，通过激光加工在第二绝缘层132制作用于设置布线的孔134。该孔134例如是作为导孔来使用的孔。在此，埋设在空腔114的绝缘层132和设置在金属芯层110的表面的第二绝缘层132可以是分别形成的绝缘层。另外，也可以利用相同的绝缘材料形成既埋设在空腔114也设置在金属芯层110的表面的绝缘层132。
接着，如图4H、图4I所示，使用铜镀层形成金属覆盖层170，在孔134中形成导孔142。由此，在金属芯层110的正面整面和背面整面形成镀膜，之后，进行蚀刻处理以形成导电图案140。或者，将镀覆用的抗蚀剂(未图示)形成图案，仅在需要镀覆的部分开口，若对该部分进行镀覆处理，则能够不进行蚀刻而形成图案。无论哪种方法，导电图案140与内部电子部件120都经由导孔142连接。
接着，如图4J、图4K所示，以覆盖导电图案140的方式形成阻焊层150，作电极使用的部分，通过蚀刻去除阻焊层150，露出电极。由此，一侧的面的该导电图案143能够与例如外部电子部件160电连接，在另一侧的面的该导电图案143形成焊球来作为例如外部端子。
＝＝＝第二实施方式＝＝＝
参照图5，如下所述对第二实施方式的半导体组件200进行说明。图5是概要地表示第二实施方式的半导体组件200的截面图。此外，在下文说明的内容以外，认为是与已经说明的实施方式相同的内容，省略其说明和附图标记。
金属芯层210例如呈板状，第一金属层211、第二金属层212和第三金属层213隔着绝缘层230层叠。
第一金属层211与第二金属层212和第三金属层213相比厚度形成得较厚。另外，第二金属层212与第三金属层213相比厚度形成得较厚。即，金属芯层210中包含的金属层形成为+Z方向侧的金属层比－Z方向侧的金属层薄。即，金属层随着向上层去而变薄。由此，由于在内部电子部件220变得越来越薄的情况下，能够制作与这样的薄的内部电子部件220相适应的空腔214，因此能够更薄地形成半导体组件200。而且，由于在+Z方向侧的第三金属层213形成为最薄，因此能够在第三金属层213形成比图2中的精细的导电图案141更精细的导电图案241。另外，由于可以采用第一金属层211形成为最厚的，并且不形成空腔的结构，因此能够在半导体组件200变薄的同时提高其刚性。
进一步而言，由于第一金属层211的厚度最厚，因此能够保护半导体组件200不因外力而变形。
而且，虽然详细内容在后文叙述，但是从图5看来，随着从最下层向最上层去，金属层的厚度减少。根据该结构，由于最下层211能够确保厚度且减小空腔，甚至此处没有空腔，因此能够维持其刚性。另外，最上层的金属层213形成为最薄的。因此，当通过蚀刻形成图2那样的布线141B时，由于较薄而相应地能够抑制在横向(X方向)上的扩展，因此能够形成精细图案。
换言之，在上层金属层，能够安装需要绘制精细图案、与导电图案140的连接、跨接结构(Crossover structure)等的端子数量多的IC(integrated circuit，集成电路)或者电极尺寸小的精细电极的元件，关于下层的金属层212、211，尤其是最下层的金属层211，由于其厚度较厚，因此能够形成功率元件的电极、导电图案或者重新布线(Rewiring)等。而且，由于有厚度，因此有作为散热器的作用，也能够增强散热功能。而且，将作为最下层的金属层的第一金属层形成为没有形成空腔、没有形成缝隙、或者没有盲孔、或者这些空腔、缝隙和盲孔都没有的结构。实际上，缝隙或者盲孔有时由于电极形成、密接性或者弯曲的抑制是要被形成的，因此对最下层的金属层而言，尽可能减少除去部分，当俯视看时，其金属的剩余率高于其它上层金属层的剩余率，由此能够提高其刚性。因此能够抑制基板的弯曲，能够抑制利用焊料等安装的元件的应力增加。另外当安装多个摄像元件时，其平坦度增加，光学调整变得更加简单。
总结来讲，第一，越向上层去，金属层越薄地形成，越向下层去，金属层越厚地形成。由此，上方能够与精细间距IC(Fine pitch IC)或者薄型的精细电极的芯片对应，下方为较厚的芯片，能够应对大电流，即能够应对所谓的功率。尤其是，能够将金属层作为布线或者电极加工，上方厚度较薄的部分，能够形成精细图案。另外，越向下方，金属层越趋向于较厚的部分，电极或者布线越趋向于用于大电流。
第二，对最下端的金属层或者其上的金属层而言，较厚的部分成为用于发挥刚性作用的加强部件。尤其是，减少盲孔加工、减少空腔数量或者使它们的数量全部为零，减少或者不进行缝隙加工等，由此能够提高半导体组件用的基板整体的刚性。而且，由于有厚度，因此有作为散热器的作用，能够增强散热功能。
＝＝＝总结＝＝＝
如以上所说明的那样，半导体组件100包括：具有第一金属层111和第二金属层112的金属芯层110，所述第一金属层111具有第一正面和与第一正面相反侧的第一背面，所述第二金属层112具有第二正面和与第二正面相反侧的第二背面，且以第二背面侧朝向第一正面的方式层叠在第一金属层111上；空腔114，其形成为底面和侧面的至少一者比第一正面光滑，上述底面是通过除去第二金属层112露出第一金属层111而形成的，上述侧面是第二金属层112与底面相连续地形成的；通过含有树脂成分的固接材料设置在空腔114的底面的半导体元件120；设置在覆盖第二正面和半导体元件120的绝缘层130的、与半导体元件120电连接的第一导电图案140；和设置在覆盖第一背面的绝缘层130的、与半导体元件120电连接第二导电图案140。根据上述的实施方式，能够防止半导体组件100中的绝缘树脂的所谓的渗出现象。
另外，半导体组件200的金属芯层210形成为第二金属层212比第一金属层211薄。根据上述的实施方式，在上层的金属层能够形成精细的导电图案141，并且能够高效地收纳较薄的内部电子部件120。
另外，第一金属层111、211由比第二金属层112、212硬的金属材料形成。根据上述的实施方式，使半导体组件100、200变薄，并且能够抑制外力导致的变形。
另外，第二金属层112(第三金属层113)具有与半导体元件或者第一导电图案140的至少任意一者电连接的第三导电图案140A。根据上述的实施方式，通过在第二金属层112(第三金属层113)形成精细的导电图案141，能够提供多用途的布线。
另外，第二金属层112(第三金属层113)包括第一金属部141A和与第一金属部141A分离了的第二金属部141B，第三导电图案140A为第一金属部141A和第二金属部141B的任意一者。根据上述的实施方式，由于形成岛状的布线图案等，因此能够提供多用途的布线。
另外，成为空腔114的底面的第一金属层111(第二金属层112)的第一正面(第二正面)与内部电子部件120(半导体元件)连接而能够传递内部电子部件120(半导体元件)的热量。根据上述的实施方式，能够高效地将发热的内部电子部件120的热量散热。
上面，对本发明的实施方式进行了说明，但是本发明不限于此。上述的各部件的原材料、形状和配置只不过是用于实施本发明的实施方式，只要不超出发明的主旨，就能够进行各种变更。
附图标记说明
100、200 半导体组件
110、210 金属芯层
111、211 第一金属层
112、212 第二金属层
114 空腔
120 内部电子部件
130 绝缘层
140 导电图案
141A 第三导电图案。

Claims (15)

1.一种半导体组件，其特征在于，包括：
具有第一金属层和第二金属层的金属芯层，所述第一金属层具有第一正面和与所述第一正面相反侧的第一背面，所述第二金属层具有第二正面和与所述第二正面相反侧的第二背面，且以所述第二背面一侧朝向所述第一正面的方式层叠在所述第一金属层上；
空腔，其形成为底面和侧面中的至少一者比所述第一正面光滑，其中，所述底面是通过除去所述第二金属层露出所述第一金属层而形成的，所述侧面是所述第二金属层与所述底面相连续地形成的面；
通过含有树脂成分的固接材料设置在所述空腔的底面的半导体元件；
设置在覆盖所述第二正面和所述半导体元件的绝缘层的、与所述半导体元件电连接的第一导电图案；和
设置在覆盖所述第一背面的绝缘层的、与所述半导体元件电连接的第二导电图案。
2.如权利要求1所述的半导体组件，其特征在于：
所述金属芯层形成为所述第二金属层比所述第一金属层薄。
3.如权利要求1或2所述的半导体组件，其特征在于：
所述第一金属层由比所述第二金属层的金属材料硬的金属材料形成。
4.如权利要求1至3中任一项所述的半导体组件，其特征在于：
所述第二金属层具有与所述半导体元件或者所述第一导电图案的至少任意一者电连接的第三导电图案。
5.如权利要求4所述的半导体组件，其特征在于：
所述第二金属层包括第一金属部和与所述第一金属部分离的第二金属部，
所述第三导电图案为所述第一金属部和所述第二金属部的任意一者。
6.如权利要求5所述的半导体组件，其特征在于：
成为所述空腔的底面的所述第一金属层的所述第一正面与所述半导体元件连接而能够传递所述半导体元件的热量。
7.如权利要求1所述的半导体组件，其特征在于：
所述第一金属层中的金属的剩余率比所述第二金属层中的金属的剩余率高。
8.如权利要求1所述的半导体组件，其特征在于：
成为最下层的金属层的第一金属层的第一正面和第一背面形成为平坦的面。
9.一种半导体组件，其特征在于，包括：
具有第一金属层、第二金属层和第三金属层的金属芯层，所述第一金属层具有第一正面和与所述第一正面相反侧的第一背面，所述第二金属层具有第二正面和与所述第二正面相反侧的第二背面，并且以所述第二背面侧朝向所述第一正面的方式层叠在所述第一金属层上，所述第三金属层具有第三正面和与所述第三正面相反侧的第三背面，并且以所述第三背面侧朝向所述第二正面的方式层叠在所述第二金属层上；
空腔，其形成为底面和侧面中的至少一者比所述第一正面光滑，其中，所述底面是通过除去所述第二金属层和所述第三金属层露出所述第一金属层而形成的，所述侧面是所述第二金属层以及所述第三金属层与所述底面相连续地形成的面；
通过含有树脂成分的固接材料设置在所述空腔的底面的半导体元件；
设置在覆盖所述第三正面和所述半导体元件的绝缘层的、与所述半导体元件电连接的第一导电图案；和
设置在覆盖所述第一背面的绝缘层的、与所述半导体元件电连接的第二导电图案。
10.如权利要求9所述的半导体组件，其特征在于：
所述金属芯层形成为所述第二金属层比所述第一金属层薄、且所述第三金属层比所述第二金属层薄。
11.如权利要求9或10所述的半导体组件，其特征在于：
所述第一金属层中的金属的剩余率比所述第二金属层和所述第三金属层中的金属的剩余率高。
12.一种电路基板，其特征在于，包括：
芯层，其具有设置在最下层的最厚的下层金属层和层叠地设置在最上层的最薄的上层金属层；
层叠于所述芯层的上表面和芯层的下表面的绝缘层和导电图案；
与所述芯层的上表面的导电图案电连接的由所述上层金属层形成的布线；和
通过除去所述上层金属层而形成的空腔，
所述下层金属层的金属的剩余率比上层金属层的金属的剩余率高。
13.如权利要求12所述的电路基板，其特征在于，包括：
安装在所述空腔的半导体元件，所述空腔以所述电路基板的所述下层金属层为底面；
能够与设置在所述芯层的下表面的导电图案电连接、且能够与所述半导体元件电连接的由所述下层金属层形成的电极。
14.如权利要求13所述的电路基板，其特征在于：
所述上层金属层和所述下层金属层以Cu、Al或者Fe为主材料。
15.一种电路基板，其特征在于，包括：
芯层，其包括设置于最下层的最厚的第一金属层和层叠地设置于最上层的第二厚度的第二金属层，最上层的所述第二金属层的厚度最薄，
层叠于所述芯层的上表面和芯层的下表面的绝缘层和导电图案；和
与所述芯层的上表面的导电图案电连接的由所述第二金属层形成的布线，
所述第一金属层的金属的剩余率比其他金属层的剩余率高。
CN201810896894.5A 2017-08-08 2018-08-08 半导体组件 Pending CN109390290A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-153327 2017-08-08
JP2017153327A JP6559743B2 (ja) 2017-08-08 2017-08-08 半導体モジュール

Publications (1)

Publication Number Publication Date
CN109390290A true CN109390290A (zh) 2019-02-26

Family

ID=65274205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810896894.5A Pending CN109390290A (zh) 2017-08-08 2018-08-08 半导体组件

Country Status (4)

Country Link
US (2) US10607940B2 (zh)
JP (1) JP6559743B2 (zh)
CN (1) CN109390290A (zh)
TW (1) TWI694612B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器
KR102277800B1 (ko) * 2019-12-11 2021-07-16 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법
WO2021192245A1 (ja) * 2020-03-27 2021-09-30 太陽誘電株式会社 高放熱モジュール構造
CN112349700B (zh) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 一种气密高导热lcp封装基板及多芯片系统级封装结构
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置
CN115884495A (zh) * 2021-09-29 2023-03-31 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
EP4369383A1 (en) * 2022-10-24 2024-05-15 Nxp B.V. Semiconductor device with cavity carrier and method therefor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202983A (zh) * 1995-11-28 1998-12-23 株式会社日立制作所 半导体器件及其制造方法以及装配基板
CN1458815A (zh) * 2002-05-14 2003-11-26 新光电气工业株式会社 金属芯基板及其制造工艺
US20050230835A1 (en) * 2004-04-20 2005-10-20 Shinko Electric Industries Co., Ltd. Semiconductor device
CN1691871A (zh) * 2004-04-26 2005-11-02 太阳诱电株式会社 元件内置型多层基板
CN1829416A (zh) * 2005-02-28 2006-09-06 三星电机株式会社 嵌入式芯片印刷电路板及其制造方法
CN102610583A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
CN104465555A (zh) * 2013-09-13 2015-03-25 三星电机株式会社 半导体封装及其制造方法
CN106504997A (zh) * 2015-09-07 2017-03-15 钰桥半导体股份有限公司 具电性隔离件及防潮盖的线路板制备方法及其半导体组件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5580586A (en) 1985-03-06 1986-09-24 Allsop, Inc. Bicycle chain lubricating and cleaning apparatus and method
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
TWI220782B (en) * 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
US7116557B1 (en) * 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
CN102017821A (zh) * 2008-02-04 2011-04-13 索尼化学&信息部件株式会社 抗蚀油墨及多层印刷配线板的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202983A (zh) * 1995-11-28 1998-12-23 株式会社日立制作所 半导体器件及其制造方法以及装配基板
CN1458815A (zh) * 2002-05-14 2003-11-26 新光电气工业株式会社 金属芯基板及其制造工艺
US20050230835A1 (en) * 2004-04-20 2005-10-20 Shinko Electric Industries Co., Ltd. Semiconductor device
CN1691871A (zh) * 2004-04-26 2005-11-02 太阳诱电株式会社 元件内置型多层基板
CN1829416A (zh) * 2005-02-28 2006-09-06 三星电机株式会社 嵌入式芯片印刷电路板及其制造方法
CN102610583A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
CN104465555A (zh) * 2013-09-13 2015-03-25 三星电机株式会社 半导体封装及其制造方法
CN106504997A (zh) * 2015-09-07 2017-03-15 钰桥半导体股份有限公司 具电性隔离件及防潮盖的线路板制备方法及其半导体组件

Also Published As

Publication number Publication date
JP6559743B2 (ja) 2019-08-14
US10957652B2 (en) 2021-03-23
US20200185332A1 (en) 2020-06-11
JP2019033178A (ja) 2019-02-28
TW201911569A (zh) 2019-03-16
TWI694612B (zh) 2020-05-21
US10607940B2 (en) 2020-03-31
US20190051608A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
CN109390290A (zh) 半导体组件
JP4055717B2 (ja) 半導体装置およびその製造方法
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
US20060021791A1 (en) Electronic component embedded substrate and method for manufacturing the same
US8263871B2 (en) Mount board and semiconductor module
JP2016051834A (ja) プリント配線基板およびその製造方法
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
TW200824055A (en) Carrier structure embedded with chip and method for fabricating thereof
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
KR20150022204A (ko) 인터포저 기판 및 이의 제조방법
CN101409238A (zh) 无核层封装基板的制作方法
KR20090042717A (ko) 실리콘 인터포저 및 이를 결합한 반도체 장치 패키지와 반도체 장치
US9024446B2 (en) Element mounting substrate and semiconductor module
CN103794515A (zh) 芯片封装基板和结构及其制作方法
KR101383002B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US10021791B2 (en) Multilayer wiring substrate
CN110459521A (zh) 覆晶封装基板和电子封装件
US10211119B2 (en) Electronic component built-in substrate and electronic device
EP2856501B1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
JP5660462B2 (ja) プリント配線板
CN111627869A (zh) 布线结构及其制造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
KR20140043979A (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190226