KR102277800B1 - 방열판 일체형 파워 모듈 및 이의 제조방법 - Google Patents

방열판 일체형 파워 모듈 및 이의 제조방법 Download PDF

Info

Publication number
KR102277800B1
KR102277800B1 KR1020190164610A KR20190164610A KR102277800B1 KR 102277800 B1 KR102277800 B1 KR 102277800B1 KR 1020190164610 A KR1020190164610 A KR 1020190164610A KR 20190164610 A KR20190164610 A KR 20190164610A KR 102277800 B1 KR102277800 B1 KR 102277800B1
Authority
KR
South Korea
Prior art keywords
heat sink
layer
power module
insulating substrate
integrated power
Prior art date
Application number
KR1020190164610A
Other languages
English (en)
Other versions
KR20210073868A (ko
Inventor
조한신
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020190164610A priority Critical patent/KR102277800B1/ko
Publication of KR20210073868A publication Critical patent/KR20210073868A/ko
Application granted granted Critical
Publication of KR102277800B1 publication Critical patent/KR102277800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 관점에 따르면, 방열판 일체형 파워 모듈을 제공한다. 상기 방열판 일체형 파워 모듈은 복수개의 캐비티를 구비하며, 방열판 상에 형성된 절연기판; 상기 절연기판에 구비된 상기 복수개의 캐비티 내에 각각 형성된 칩; 상기 절연기판 및 상기 칩 상에 형성된 비전도성 페이스트; 어느 일부가 패턴되어 상기 칩 및 상기 절연기판의 일부가 노출되고, 상기 비전도성 페이스트 상에 형성된 CCL(Cu Clad Laminate); 패턴된 상기 CCL 상에 형성된 금속 씨드층(metal seed layer); 어느 일부가 패턴되어 형성된 회로패턴을 구비하며, 상기 금속 씨드층 상에 형성된 상부 금속층; 및 상기 금속층의 적어도 어느 일부 상에 형성된 보호층;을 포함할 수 있다.

Description

방열판 일체형 파워 모듈 및 이의 제조방법{Intergrated heat sink power module and manufacturing method of the same}
본 발명은 파워 모듈 및 이의 제조방법에 관한 것으로서, 더 상세하게는 방열판 일체형 파워 모듈 및 이의 제조방법에 관한 것이다.
전력 반도체(power semiconductor)는 전력용 파워 스위칭 소자(power switching device)와 제어 IC로 구성되어 전자기기에 들어오는 전력을 변환, 분해 및 관리하는 역할을 하는 반도체로, 일반 반도체에 비해 고내압화, 고신뢰성 등이 요구된다. 하이브리드 자동차, 전기자동차 등의 개발로 그 수요가 증가 추세에 있다. 이러한 하이브리드 자동차 및 전기자동차에 사용되는 전력변환모듈은 DC를 AC로, 혹은 AC를 DC로 변환하는데 이용되는 전력 반도체 소자들로 구성된다. 전력 모듈은 전력 반도체 소자 및 패키징 소재의 모듈 집적화 설계 기술, 제조공정 기술, 특성 시험 및 신뢰성 평가 기술 등의 주요 기술을 통해 구현된다. 특히, 친환경 자동차인 하이브리드 자동차 및 전기자동차에 적용되는 전력 모듈은 고온 및 진동 등의 열악한 환경에서 동작하기 때문에 높은 신뢰성이 요구된다.
그러나, 종래의 파워 모듈은 전력 소자와 소자 또는 소자와 기판간의 전기적 연결방법으로 복수개의 Al 와이어를 접합하여 사용한다. 접합된 Al 와이어를 통해 전류와 열이 이동하게 된다. 이 경우, Al 와이어의 길이가 길어지고, 그 수가 많을수록 모듈이 갖게 되는 기생 인덕턴스가 증가하게 된다. 이러한 기생 인덕턴스는 반도체 오버슈트(overshot) 전압과 스위칭 손실이 발생하는 주된 원인이 된다.
한편, 소자로부터 방열판(히트싱크)까지 물리적 거리가 길고, 다층 접합재료를 사용하므로 효율적인 열 방출이 가능한 구조의 개선이 필요하다. 일반적으로, 열 저항이 낮을수록 시스템에서 운용하는 냉각부하가 낮아지기 때문에 열 저항을 낮게 제어할 수 있는 방법이 필요하다.
파워 싸이클 신뢰성 시험에서 칩의 온도가 변함에 따라 와이어의 수축 팽창이 반복하게 된다. 종래의 파워 모듈의 구조에서는 와이어를 고정해주는 구조가 없기 때문에, 와이어 본딩 접합부에 가해지는 스트레스를 줄여주기가 어려운 문제점이 있다.
또한, 종래의 파워 모듈의 구조는 칩 주변부 및 상부 공간을 실리콘 겔(gel)로 채우고, 플라스틱 덮개로 막히기 때문에, 열을 방출하는 경로가 원칙적으로 막혀 칩에 누적되는 열이 계속 증가하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 기생 인덕턴스를 감소시키며, 와이어 본딩의 접합부에 인가되는 스트레스를 해소하고, 방열성능이 개선된 방열판 일체형 파워 모듈 및 이의 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 방열판 일체형 파워 모듈을 제공한다. 상기 방열판 일체형 파워 모듈은 복수개의 캐비티를 구비하며, 방열판 상에 형성된 절연기판; 상기 절연기판에 구비된 상기 복수개의 캐비티 내에 각각 형성된 칩; 상기 절연기판 및 상기 칩 상에 형성된 비전도성 페이스트; 어느 일부가 패턴되어 상기 칩 및 상기 절연기판의 일부가 노출되고, 상기 비전도성 페이스트 상에 형성된 CCL(Cu Clad Laminate); 패턴된 상기 CCL 상에 형성된 금속 씨드층(metal seed layer); 어느 일부가 패턴되어 형성된 회로패턴을 구비하며, 상기 금속 씨드층 상에 형성된 상부 금속층; 및 상기 금속층의 적어도 어느 일부 상에 형성된 보호층;을 포함할 수 있다.
상기 방열판 일체형 파워 모듈에 있어서, 상기 방열판의 상면 중 적어도 어느 일부에 홈부가 형성되어, 상기 절연기판의 하부면이 상기 홈부에 접합될 수 있다.
상기 방열판 일체형 파워 모듈에 있어서, 상기 절연기판은 접합층, 금속 박막층, 절연층 및 하부 금속층이 순차적으로 적층된 구조를 가지며, 상기 홈부 내에 상기 접합층 및 상기 금속 박막층이 매립되어 상기 절연층 및 상기 하부 금속층이 상기 방열판 상부로 노출될 수 있다.
상기 방열판 일체형 파워 모듈에 있어서, 상기 복수개의 캐비티는 상기 하부 금속층의 상면 중 적어도 어느 일부를 패터닝하여 형성될 수 있다.
상기 방열판 일체형 파워 모듈에 있어서, 상기 칩은 상기 칩의 상면이 상기 하부 금속층의 최상면과 동일 레벨에 내장되도록 실장될 수 있다.
상기 방열판 일체형 파워 모듈에 있어서, 상기 CCL은 수지층 상에 구리(Cu) 박막층이 적층된 것일 수 있다.
상기 방열판 일체형 파워 모듈에 있어서, 상기 비전도성 페이스트는 상기 캐비티 내의 빈 공간에 충진될 수 있다.
본 발명의 다른 관점에 따르면, 방열판 일체형 파워 모듈의 제조방법을 제공한다. 상기 방열판 일체형 파워 모듈의 제조방법은 복수개의 캐비티를 구비하는 절연기판을 방열판 상에 형성하는 단계; 상기 절연기판에 구비된 상기 복수개의 캐비티 내에 칩을 각각 형성하는 단계; 상기 절연기판 및 상기 칩 상에 비전도성 페이스트를 형성하는 단계; 상기 비전도성 페이스트 상에 CCL(Cu Clad Laminate)을 형성하는 단계; 상기 CCL의 적어도 어느 일부를 패터닝하여 상기 반도체 칩, 상기 다이오드 및 상기 절연기판의 일부를 노출시키는 단계; 패턴된 상기 CCL 상에 금속 씨드층(metal seed layer)을 형성하는 단계; 상기 금속 씨드층 상에 상부 금속층을 형성하는 단계; 상기 상부 금속층의 적어도 어느 일부를 패터닝하여 접속단자를 형성하는 단계; 및 상기 상부 금속층의 적어도 어느 일부 상에 보호층을 형성하는 단계;를 포함할 수 있다.
상기 방열판 일체형 파워 모듈의 제조방법에 있어서, 상기 절연기판을 방열판 상에 형성하는 단계 이전에, 상기 방열판의 상면 중 적어도 어느 일부를 패터닝하여 홈부를 형성하는 단계를 포함할 수 있다.
상기 방열판 일체형 파워 모듈의 제조방법에 있어서, 상기 절연기판을 방열판 상에 형성하는 단계는, 상기 절연기판의 하부면이 상기 홈부에 접합되는 단계를 포함할 수 있다.
상기 방열판 일체형 파워 모듈의 제조방법에 있어서, 상기 칩을 각각 형성하는 단계는, 신터링 페이스트(sintering paste)를 스크린 프린팅하여 상기 복수개의 캐비티 내에 형성하고, 상기 칩을 상기 페이스트 상에 배치하고, 소결하여 접합하는 단계를 포함할 수 있다.
상기 방열판 일체형 파워 모듈의 제조방법에 있어서, 상기 금속 씨드층은 무전해도금을 이용하여 형성할 수 있다.
상기 방열판 일체형 파워 모듈의 제조방법에 있어서, 상기 상부 금속층은 전기도금을 이용하여 형성할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 대면적 메탈 패턴에 의해 전류가 이동하는 구조로서, 인덕턴스 값을 낮춰줄 수 있으며, 칩으로부터 방열판까지의 거리 및 접합층을 줄여주기 때문에 열저항이 감소하고, 금속 비아와 패턴들에 의해 하부 방열판과 일체형의 구조를 갖기 때문에 칩 상부 금속 접합부의 신뢰도가 향상된 방열판 일체형 파워 모듈을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 방열판 일체형 파워 모듈의 제조방법에 따른 구조를 개략적으로 도해하는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다. 동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 "바로 위에(directly on)" 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.
이하에서는 본 발명의 실시예에 따른 방열판 일체형 파워 모듈 구조 및 제조방법에 대해 도면을 참조하여 상세하게 후술한다.
도 1 내지 도 8을 참조하여, 본 발명의 일 실시예에 따른 방열판 일체형 파워 모듈의 제조방법에 따른 구조를 개략적으로 도해하는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 방열판 일체형 파워 모듈은 먼저, 복수개의 캐비티(C1)를 구비하는 절연기판(20)을 방열판(10) 상에 형성한다. 여기서, 절연기판(20)을 방열판(10) 상에 형성하기 전에, 방열판(10)의 상면 중 적어도 어느 일부를 패터닝하여 홈부(미도시)를 형성할 수 있다. 방열판(10)에 구비된 홈부는 절연기판(20)의 크기와 동일한 크기로 형성된다. 방열판(10)에 홈부를 형성하는 단계와 절연기판(20)에 복수개의 캐비티(C1)를 형성하는 단계는 각각 개별적으로 형성된다.
절연기판(20)은 접합층(22), 금속 박막층(24), 절연층(26) 및 하부 금속층(28)이 순차적으로 적층된 구조를 갖는다. 절연기판(20)은 접합층(22)에 의해 방열판(10)의 홈부에 소결 접합된다. 이 때, 방열판(10)의 홈부 내에 접합층(22) 및 금속 박막층(24)이 매립된 형태를 가지며, 금속 박막층(24) 상에 적층된 절연층(26) 및 하부 금속층(28)은 방열판(10)의 상부로 노출된다. 여기서, 방열판(10)의 홈부에 절연기판(20)을 금속접합하여 방열판(10) 위로의 돌출을 최소화하도록 설계한다.
도 2를 참조하면, 절연기판(20)에 구비된 복수개의 캐비티(C1) 내에 칩(30)을 각각 형성할 수 있다. 칩(30)은 반도체 칩 또는 다이오드를 포함할 수 있다. 하부 금속층(28)에 구비된 캐비티(C1) 내의 하면 상에 프린팅 방법을 이용하여 신터링 페이스트(32)를 도포한다. 도포된 신터링 페이스트(32) 상에 칩(30)을 배치한 후 열 및 압력을 인가하여 칩(30)을 하부 금속층(28)에 구비된 캐비티(C1) 내에 소결 접합한다. 신터링 페이스트(32)는 예를 들어, Ag 또는 Cu를 사용할 수 있다.
일 예로서, 칩(30)은 칩(30)의 상면이 하부 금속층(28)의 최상면과 동일 레벨에 내장되도록 실장된다. 혹은 그보다 더 낮은 레벨에 위치하도록 설계하여, 칩(30)의 상면이 절연기판(20) 위로 돌출되지 않도록 한다.
도 3을 참조하면, 칩(30)이 실장된 이후에, 절연기판(20), 칩(30) 상에 비전도성 페이스트(40)를 형성한다. 비전도성 페이스트(40)는 스크린 프린팅 공정을 이용하여 도포되며, 하부 금속층(28)으로 이루어진 배선패턴(미도시)과 캐비티(C1)를 충진한다.
도 4를 참조하면, 비전도성 페이스트(40) 상에 CCL(Cu Clad Laminate, 50)을 형성한다. CCL(50)은 수지층(52) 상에 구리 박막층(54)이 적층된 구조를 갖는다. 수지층(52)은 예를 들어, 프리프레그(Prepreg)를 포함할 수 있다. 상기 프리프레그는 탄소섬유나 유리섬유와 같은 섬유 강화재에 에폭시 수지와 같은 액상 합성수지를 침투시킨 복합재이다. CCL(50)을 비전도성 페이스트(40) 상에 라미네이트 후 열압착 경화하여 형성할 수 있다.
도 5를 참조하면, 칩(30) 및 절연기판(20)의 일부가 노출되도록, CCL(50)의 적어도 어느 일부를 패터닝하여 캐비티(C2)를 형성한다. 캐비티(C2)에 의해 메탈 전극 및 칩 전극이 외부로 노출된다. 여기서, 상기 패터닝은 UV 또는 레이저 드릴링(laser drilling) 공정을 이용하여 형성할 수 있다. 상기 전극 부위에 전기적 및 열적 컨택을 위해서, 레이저를 이용하여 홀을 가공하며, 이를 통해, 전류 및 열을 외부로 보내는 써멀 비아(thermal via) 및 전기적 이동경로들(게이트, 소스/드레인 전극)을 형성한다.
도 6 및 도 7을 참조하면, 패턴된 CCL(50) 상에 금속 씨드층(metal seed layer, 60)을 형성한다. 금속 씨드층(60)은 예를 들어, 무전해도금을 이용하여 형성할 수 있다. 금속 씨드층(60)은 도 5에 도시된 바와 같이, CCL(50) 상에만 형성되는 것이 아니라, 패턴에 의해 외부로 노출된 메탈 전극 및 칩 전극을 모두 충진시켜 메탈 전극과 칩 전극을 서로 연결한다. 금속 씨드층(60)은 예를 들어, Cu를 사용할 수 있다.
이후에 금속 씨드층(60) 상에 상부 금속층(70)을 형성한다. 상부 금속층(70)은 예를 들어, 전기도금을 이용하여 형성할 수 있다. 상부 금속층(70)도 금속 씨드층(60)과 동일한 재료를 사용할 수 있으며, 예를 들어, Cu 씨드층 상에 두꺼운 Cu층을 형성할 수 있다.
도 8을 참조하면, 상부 금속층(70)의 적어도 어느 일부를 제거하여 접속단자를 포함한 인쇄회로 패턴을 형성한다. 접속단자는 파워단자 및 시그널단자를 포함하며, 포토리소그라피(photolithography) 공정을 이용하여 인쇄회로 패턴을 구현할 수 있다.
이후에 외부환경으로부터 전기회로를 절연시키고 보호하기 위해서, 상부 금속층(70)의 일부 상에 보호층(80)을 형성한다. 여기서, 보호층(80)은 모듈 상부에 전극으로 쓰이는 부분을 제외하고, 나머지 부분에 솔더 마스크층을 형성하여 방열판 일체형 파워 모듈(100)을 제조한다.
상술한 바와 같이, 본 발명의 실시예에 따른 방열판 일체형 파워 모듈은 와이어 본딩 구조 없이, 써멀 비아(thermal via) 및 인쇄회로기판 기술을 응용하여 Cu 패턴 회로 방식을 적용하여 게이트 단자뿐만 아니라, 대전류가 흐르는 소스/드레인 전극 영역도 연결하여 기생 인덕턴스를 낮게 제어할 수 있다. 또, 절연기판 내에 캐비티를 형성하여 칩을 실장함으로써, 칩에서 방열판까지의 거리를 단축시켰고, 모듈 상부에서도 열 방출이 가능하도록 구성하여 방열성능을 개선하였다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 방열판
20: 절연기판
22: 접합층
24: 금속 박막층
26: 절연층
28: 하부 금속층
C1, C2: 캐비티
30: 칩
32: 신터링 페이스트
40: 비전도성 페이스트
50: CCL
52: 수지층
54: 구리 박막층
60: 금속 씨드층
70: 상부 금속층
80: 보호층
100: 방열판 일체형 파워 모듈

Claims (13)

  1. 복수개의 캐비티를 구비하며, 방열판 상에 형성된 절연기판;
    상기 절연기판에 구비된 상기 복수개의 캐비티 내에 각각 형성된 칩;
    상기 절연기판 및 상기 칩 상에 형성된 비전도성 페이스트;
    어느 일부가 패턴되어 상기 칩 및 상기 절연기판의 일부가 노출되도록 상기 비전도성 페이스트 상에 형성된 CCL(Cu Clad Laminate);
    상기 CCL에 의해 노출된 부분에서 상기 칩 및 상기 절연기판과 연결되도록 상기 CCL 상에 형성된 금속 씨드층(metal seed layer);
    어느 일부가 패턴되어 형성된 회로패턴을 구비하며, 상기 금속 씨드층의 상부면과 접하도록 상기 금속 씨드층 상에 형성된 상부 금속층; 및
    상기 상부 금속층의 적어도 어느 일부 상에 형성된 보호층;을 포함하는,
    방열판 일체형 파워 모듈.
  2. 제 1 항에 있어서,
    상기 방열판의 상면 중 적어도 어느 일부에 홈부가 형성되어, 상기 절연기판의 하부면이 상기 홈부에 접합된,
    방열판 일체형 파워 모듈.
  3. 제 2 항에 있어서,
    상기 절연기판은 접합층, 금속 박막층, 절연층 및 하부 금속층이 순차적으로 적층된 구조를 가지며, 상기 홈부 내에 상기 접합층 및 상기 금속 박막층이 매립되어 상기 절연층 및 상기 하부 금속층이 상기 방열판 상부로 노출된,
    방열판 일체형 파워 모듈.
  4. 제 3 항에 있어서,
    상기 복수개의 캐비티는 상기 하부 금속층의 상면 중 적어도 어느 일부를 패터닝하여 형성된,
    방열판 일체형 파워 모듈.
  5. 제 3 항에 있어서,
    상기 칩은 상기 칩의 상면이 상기 하부 금속층의 최상면과 동일 레벨에 내장되도록 실장된,
    방열판 일체형 파워 모듈.
  6. 제 1 항에 있어서,
    상기 CCL은 수지층 상에 구리(Cu) 박막층이 적층된,
    방열판 일체형 파워 모듈.
  7. 제 1 항에 있어서,
    상기 비전도성 페이스트는 상기 캐비티 내의 빈 공간에 충진된,
    방열판 일체형 파워 모듈.
  8. 복수개의 캐비티를 구비하는 절연기판을 방열판 상에 형성하는 단계;
    상기 절연기판에 구비된 상기 복수개의 캐비티 내에 칩을 각각 형성하는 단계;
    상기 절연기판 및 상기 칩 상에 비전도성 페이스트를 형성하는 단계;
    상기 비전도성 페이스트 상에 CCL(Cu Clad Laminate)을 형성하는 단계;
    상기 CCL의 적어도 어느 일부를 패터닝하여 상기 칩 및 상기 절연기판의 일부를 노출시키는 단계;
    패턴된 상기 CCL 상에 금속 씨드층(metal seed layer)을 형성하는 단계;
    상기 금속 씨드층 상에 상부 금속층을 형성하는 단계;
    상기 상부 금속층의 적어도 어느 일부를 패터닝하여 접속단자를 형성하는 단계; 및
    상기 상부 금속층의 적어도 어느 일부 상에 보호층을 형성하는 단계;를 포함하는,
    방열판 일체형 파워 모듈의 제조방법.
  9. 제 8 항에 있어서,
    상기 절연기판을 방열판 상에 형성하는 단계 이전에,
    상기 방열판의 상면 중 적어도 어느 일부를 패터닝하여 홈부를 형성하는 단계를 포함하는,
    방열판 일체형 파워 모듈의 제조방법.
  10. 제 9 항에 있어서,
    상기 절연기판을 방열판 상에 형성하는 단계는,
    상기 절연기판의 하부면이 상기 홈부에 접합되는 단계를 포함하는,
    방열판 일체형 파워 모듈의 제조방법.
  11. 제 8 항에 있어서,
    상기 칩을 형성하는 단계는,
    신터링 페이스트(sintering paste)를 스크린 프린팅하여 상기 복수개의 캐비티 내에 형성하고, 상기 칩을 상기 페이스트 상에 배치하고, 소결하여 접합하는 단계를 포함하는,
    방열판 일체형 파워 모듈의 제조방법.
  12. 제 8 항에 있어서,
    상기 금속 씨드층은 무전해도금을 이용하여 형성하는,
    방열판 일체형 파워 모듈의 제조방법.
  13. 제 8 항에 있어서,
    상기 상부 금속층은 전기도금을 이용하여 형성하는,
    방열판 일체형 파워 모듈의 제조방법.
KR1020190164610A 2019-12-11 2019-12-11 방열판 일체형 파워 모듈 및 이의 제조방법 KR102277800B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190164610A KR102277800B1 (ko) 2019-12-11 2019-12-11 방열판 일체형 파워 모듈 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190164610A KR102277800B1 (ko) 2019-12-11 2019-12-11 방열판 일체형 파워 모듈 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20210073868A KR20210073868A (ko) 2021-06-21
KR102277800B1 true KR102277800B1 (ko) 2021-07-16

Family

ID=76599854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190164610A KR102277800B1 (ko) 2019-12-11 2019-12-11 방열판 일체형 파워 모듈 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102277800B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203930A (ja) * 2000-10-30 2002-07-19 Kubota Corp 半導体素子用放熱性部品及び半導体装置
JP2006504138A (ja) * 2002-10-21 2006-02-02 ゼネラル・エレクトリック・カンパニイ 光電子パッケージ及びその製造方法
JP2014187125A (ja) * 2013-03-22 2014-10-02 Ibiden Co Ltd 電子部品内蔵配線板の製造方法および電子部品内蔵配線板
JP2019033178A (ja) * 2017-08-08 2019-02-28 太陽誘電株式会社 半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840761B2 (ja) * 1997-09-25 2006-11-01 株式会社日立製作所 マルチチップモジュールおよびその製造方法
KR101055558B1 (ko) * 2010-01-11 2011-08-08 삼성전기주식회사 방열기판 및 그 제조방법
US9490365B2 (en) * 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203930A (ja) * 2000-10-30 2002-07-19 Kubota Corp 半導体素子用放熱性部品及び半導体装置
JP2006504138A (ja) * 2002-10-21 2006-02-02 ゼネラル・エレクトリック・カンパニイ 光電子パッケージ及びその製造方法
JP2014187125A (ja) * 2013-03-22 2014-10-02 Ibiden Co Ltd 電子部品内蔵配線板の製造方法および電子部品内蔵配線板
JP2019033178A (ja) * 2017-08-08 2019-02-28 太陽誘電株式会社 半導体モジュール

Also Published As

Publication number Publication date
KR20210073868A (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
US9648722B2 (en) PCB embedded power module
US10332818B2 (en) Efficient heat removal from component carrier with embedded diode
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US10892231B2 (en) Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US8704101B2 (en) Package carrier and manufacturing method thereof
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
US8895871B2 (en) Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
JP7028553B2 (ja) 半導体装置及びその製造方法
JP7343477B2 (ja) 統合相互接続構造を備えた電子機器パッケージおよびその製造方法
CN105006453A (zh) 封装结构
KR20140113473A (ko) 전력 오버레이 구조 및 그 제조 방법
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
US20150145123A1 (en) Power semiconductor module and method of manufacturing the same
US20190043794A1 (en) Electronics package including integrated structure with backside functionality and method of manufacturing thereof
WO2019027695A1 (en) ELECTRONIC HOUSING WITH INTEGRATED INTERCONNECTION STRUCTURE AND METHOD FOR MANUFACTURING THE SAME
US10804183B2 (en) Method for the integration of power chips and bus-bars forming heat sinks
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN112713120A (zh) 功率电子组件及其产生方法
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR102277800B1 (ko) 방열판 일체형 파워 모듈 및 이의 제조방법
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
US20240014142A1 (en) Component Carrier With Electronic Components and Thermally Conductive Blocks on Both Sides

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right