JP3840761B2 - マルチチップモジュールおよびその製造方法 - Google Patents
マルチチップモジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP3840761B2 JP3840761B2 JP25958997A JP25958997A JP3840761B2 JP 3840761 B2 JP3840761 B2 JP 3840761B2 JP 25958997 A JP25958997 A JP 25958997A JP 25958997 A JP25958997 A JP 25958997A JP 3840761 B2 JP3840761 B2 JP 3840761B2
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- multichip module
- bare chip
- module
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子装置の小型化と高性能化の一手段として、ベアー半導体チップと受動素子を複数個相互に接続して一つのモジュールにするマルチチップモジュールに関する。
【０００２】
【従来の技術】
従来のマルチチップモジュールにおけるベアー半導体チップの実装方法の一例は、特開平3−155144 号に示すように、ベアー半導体ＩＣチップの厚さより所定分厚い絶縁フィルムにあらかじめベアー半導体ＩＣチップの外形形状より所定分大きい穴を形成し、この絶縁フィルムを支持板に接着剤を介して貼り合わせ、前記ベアー半導体ＩＣチップを接着剤を介して前記貼り合わせ絶縁フィルムの穴部に接着し、ベアー半導体ＩＣチップと絶縁フィルムの空隙およびベアー半導体 ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化し、ベアー半導体ＩＣチップ上の導体パッド部の上部の樹脂をフォトリソグラフィー法で除去した後、全面に導体膜を形成し、フォトリソグラフィー法で所定の導体配線を形成している。
【０００３】
また従来の半導体装置（特にマルチチップモジュール）とその製造方法の一例は、特開平5−47856号に示すように、パッケージに配設された少なくとも１個のステージにチップをマウントし、前記パッケージとチップに絶縁膜を塗着し、前記パッケージ上の接続パッドと前記チップ上のパッドに導通するバイアホールを前記絶縁膜に設け、前記バイアホール間を配線パターンによって接続するように構成している。
【０００４】
【発明が解決しようとする課題】
特開平3−155144 号および特開平5−47856号の実施例では、支持板或いはパッケージが絶縁基板で成っており、一般に絶縁基板の材料は導電材料および半導体材料に比べ熱伝導率が１桁以上低いため、消費電力の大きい電力増幅器等の実装には不適である。
【０００５】
さらに、特開平5−47856号の実施例では、チップ裏面のマウント用導体層（例えばＡｕ−Ｓｉ共晶または導電性接着剤）と絶縁フィルム上の導体配線との間に電気的接合が無く、高周波領域での回路動作に安定性を欠く。
【０００６】
さらに、特開平3−155144 号に示す従来のベアー半導体チップの実装方法の一例では、ベアー半導体ＩＣチップと絶縁フィルム間の空隙およびベアー半導体 ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化する工程において、熱硬化時の液状樹脂の収縮によりベアー半導体ＩＣチップと絶縁フィルム間の空隙部に窪みが生じ易い。前記空隙部に窪みが生じると、前記空隙部の導体配線にショートまたは断線等の不良を生じる。
【０００７】
さらに、特開平5−47856号に示す半導体装置とその製造方法の一例においても、液状樹脂の熱硬化工程において、熱硬化時の液状樹脂の収縮によりパッケージとチップ間の空隙部の絶縁膜に窪みが生じ易く、前記空隙部の配線パターンにショートまたは断線等の不良が生じ易い。
【０００８】
さらに、従来例では、マルチチップモジュール単位でキャップを装着することが可能な構造となっていない。このため外部からのダメージに対して機械的な保護がなされておらず破損し易い。さらに、高周波領域で動作させる様な場合、電磁シールドが弱くなり他からの妨害を受け易くなる等の課題があった。
【０００９】
【課題を解決するための手段】
本発明は、上で述べた課題を解決するため、金属や半導体から成るベース基板の片面に予めベアチップ部品を搭載するための凹凸部及びベース基板の一部がポスト状に飛び出た部分を複数個設け、その幾つかのポストの根本にポストの根本が島状に浮き出る様な溝を設け、前記チップ搭載用の凹凸部分の上に電極上に金属性のバンプを持つ半導体素子またはＩＣチップで成るベアーチップ部品を取り付け、前記ベアーチップ部品を埋め込むように樹脂状の第１絶縁膜で覆い、前記絶縁膜と前記ベアーチップ上のバンプとが所定の同じ高さに平坦化加工し、その上に金属層と絶縁膜とによって多層配線パターンを形成し、前記バンプと前記パターンの一部とを電気的に接続した後、前記ベース基板を裏面よりエッチング又は研削により薄層化することにより前記絶縁膜により隔離された島状の導体部分を形成し、もってベース基板の裏面にアース導体と電気的に隔離された電極を形成出来る。
【００１０】
また、前記ベアチップ部品を搭載した面と反対側の面の単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所に、予め深さが前記エッチング又は研磨により薄層化するときの削りしろより深くした凹み部を設けておき、前記エッチング又は研削した後、単位モジュールサイズに切り出し、モジュールの側面に出来た凹みの部分にはめ込むように逆の凹みを持った金属製のキャップを設ける。
【００１１】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。図１は本発明の実施例のマルチチップモジュールの断面図である。図１では、金属や半導体から成るベース基板１−１，１−２，１−３，１−４と、その上にチップ搭載用の凹み２を設け、電極上に金属性（例えばＡｕまたはＡｌ等）のバンプ４を持つ複数の半導体素子またはＩＣチップで成るベアーチップ部品３とを搭載し、前記ベアーチップ部品３およびベース基板のポスト部１−３を埋め込むように覆った樹脂状の第１絶縁膜５と、その上に多層配線を行うための第２の絶縁膜６及び第３の絶縁膜７と金属層にて形成した第１配線パターン８と第１配線パターン上に形成したコンデンサ９とその上に金属層にて形成した第２配線パターン１０と第２，第３の絶縁膜を貫通する導電性のスルーホール１１とさらに全体を覆う金属製のキャップ１２で構成している。このマルチチップモジュールでは、信号の入出力端子や電源供給端子となる電極はベース基板の裏面に形成され、ベース基板のポスト部１−３により金属層にて形成し配線パターン１０に接続される。
【００１２】
また、図２は本発明の実施例のマルチチップモジュールの裏面から見た図である。図２においてベース基板のアースとなる部分１−１と電極となる部分１−２とは第１の絶縁膜５により電気的に隔離されている。また、電磁シールド用として側面に導電性の壁１−４が設けられている。
【００１３】
図３から図９は本発明の実施例のマルチチップモジュールの製造工程を示す。図３はベース基板の裏面をエッチング又は研削する前の状態での断面を示す。ベース基板として平坦部，１−１，電極部，１−２，ポスト部１−３，シールド壁１−４と、その上にチップ搭載用の凹み２を一括してエッチング又は機械加工により設けた図である。
【００１４】
図４は図３で示したベース基板上に、電極上に金属性（例えばＡｕまたはＡｌ等）のバンプ４を持つ複数の半導体素子またはＩＣチップで成るベアーチップ部品３を搭載した図である。図５は図４で示したベース基板の凹凸やベアーチップ部品を絶縁性の樹脂５で埋め込んだ図である。図６は図５で示したベース基板の凹凸やベアーチップ部品を絶縁性の樹脂５で埋め込んだ後研削又は研磨により表面を平坦化した図である。図７は平坦化した上に多層配線を行うための第２の絶縁膜６及び第３の絶縁膜７と金属層にて形成した第１配線パターン８と第１配線パターン上に形成したコンデンサ９とその上に金属層にて形成した第２配線パターン１０と第２，第３の絶縁膜を貫通する導電性のスルーホール１１を形成した図である。
【００１５】
図８は図７に示したマルチチップモジュールを裏面よりエッチング又は研削によりＡ−Ａ′断面まで削った場合の裏面を示す図である。信号の入出力端及び電源供給用端子１−２が絶縁樹脂５でアース導体となるベース電極１−１と分離されている。図９は図７に示したマルチチップモジュールを裏面よりエッチング又は研削によりＡ−Ａ′断面まで削った後シールド壁１−４を形成する位置で切断し単位マルチチップモジュールとした場合を示す図である。
【００１６】
図１０は他の実施例を示す図であり、シールド壁の代わりに導電性のキャップを用いる場合の例で、ベース基板として平坦部１−１，電極部１−２，ポスト部１−３と、その上にチップ搭載用の凹み２を一括してエッチング又は機械加工により設けた図である。
【００１７】
図１１は図１０に示したマルチチップモジュールを裏面よりエッチング又は研削によりＡ−Ａ′断面まで削った場合の裏面を示す図である。信号の入出力端及び電源供給用端子１−２が絶縁樹脂５でアース導体となるベース電極１−１と分離されている。また、単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所に、予め深さが前記エッチング又は研磨により薄層化するときの削りしろより深くした凹み部１３を設けている。
【００１８】
図１２は本発明のマルチチップモジュールの他の実施例の断面であり、ベース基板１のベアチップ部品を搭載した面と反対側の面の単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所に、予め深さが前記エッチング又は研磨により薄層化するときの削りしろより深くした凹み部１３を設けておき、前記エッチング又は研削により図の点線で示した所まで薄層化し、単位モジュールサイズに切り出した後前記凹み１３の部分にはめ込むように逆の凹みを持った金属製のキャップ１２を設けた図である。図１３は図１２に示したマルチチップモジュールの裏面を示す。
【００１９】
図１４は本発明を適用したマルチチップモジュールの一例の等価回路を示す。半導体素子としてＦＥＴを用いた２段の高周波増幅器である。図１５は図１４で示した高周波増幅器のパターン図であり、信号の入出力端子Pin，Pout とゲートバイアス端子Ｖｇ，ドレインバイアス端子Ｖｄはビヤホールと導電性ポストを通り裏面の電極端子に接続されている。
【００２０】
【発明の効果】
本発明によれば、ベース基板に電極上に金属性のバンプを持つ複数のベアーチップ部品を搭載し、これらを樹脂状の第１絶縁膜で埋め込むように覆い、前記バンプと前記絶縁膜とを所定の同じ高さに平坦化加工し、その上多層配線パターンを形成するマルチチップモジュールにおいて、ベース基板の片面にベアチップ部品を搭載するための凹凸部及びベース基板の一部がポスト状に飛び出た部分を複数個設け、その幾つかのポストの根本にポストの根本が島状に浮き出る様な溝を予め一括して設けておくことによりマルチチップモジュールの製作が容易になると共に、前記ベース基板の裏側に信号の入出力端子や電源電圧を供給するための電極を設けることが可能となり、もってマルチチップモジュールをマザーボード等に組み込むときのリード線部を極力短く出来高周波領域での特性を大幅に改善出来る。
【００２１】
また、本願では、マルチチップモジュールを単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所にシールド用の壁を形成可能とし、もって外部からのダメージに対して機械的な保護がなされると共に、高周波領域で動作させる様な場合、電磁シールド効果が強くなり、他からの妨害を受け難くすることが出来る。
【図面の簡単な説明】
【図１】本発明の一実施例のマルチチップモジュールの断面図。
【図２】本発明の一実施例のマルチチップモジュールの裏面を示す平面図。
【図３】本発明のマルチチップモジュールの製造工程を示す断面図。
【図４】本発明のマルチチップモジュールの製造工程を示す断面図。
【図５】本発明のマルチチップモジュールの製造工程を示す断面図。
【図６】本発明のマルチチップモジュールの製造工程を示す断面図。
【図７】本発明のマルチチップモジュールの製造工程を示す断面図。
【図８】本発明の製造途中のマルチチップモジュールの裏面を示す平面図。
【図９】本発明のマルチチップモジュールの断面図。
【図１０】本発明の他の実施例のマルチチップモジュールの製造工程を示す断面図。
【図１１】本発明の他の実施例の製造途中のマルチチップモジュールの裏面を示す平面図。
【図１２】本発明の他の実施例のマルチチップモジュールの断面図。
【図１３】本発明の他の実施例のマルチチップモジュールの裏面を示す平面図。
【図１４】本発明のマルチチップモジュールの一例を示す等価回路図。
【図１５】本発明のマルチチップモジュールの上面パターンの一例を示す平面図。
【符号の説明】
１…ベース基板、２…チップ搭載用凹み、３…ベアーチップ、４…バンプ、５…第１の絶縁膜、６…第２の絶縁膜、７…第３の絶縁膜、８…第１配線パターン、９…コンデンサ、１０…第２配線パターン、１２…キャップ、１３…凹み部、１４…単位モジュール。
【発明の属する技術分野】
本発明は、電子装置の小型化と高性能化の一手段として、ベアー半導体チップと受動素子を複数個相互に接続して一つのモジュールにするマルチチップモジュールに関する。
【０００２】
【従来の技術】
従来のマルチチップモジュールにおけるベアー半導体チップの実装方法の一例は、特開平3−155144 号に示すように、ベアー半導体ＩＣチップの厚さより所定分厚い絶縁フィルムにあらかじめベアー半導体ＩＣチップの外形形状より所定分大きい穴を形成し、この絶縁フィルムを支持板に接着剤を介して貼り合わせ、前記ベアー半導体ＩＣチップを接着剤を介して前記貼り合わせ絶縁フィルムの穴部に接着し、ベアー半導体ＩＣチップと絶縁フィルムの空隙およびベアー半導体 ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化し、ベアー半導体ＩＣチップ上の導体パッド部の上部の樹脂をフォトリソグラフィー法で除去した後、全面に導体膜を形成し、フォトリソグラフィー法で所定の導体配線を形成している。
【０００３】
また従来の半導体装置（特にマルチチップモジュール）とその製造方法の一例は、特開平5−47856号に示すように、パッケージに配設された少なくとも１個のステージにチップをマウントし、前記パッケージとチップに絶縁膜を塗着し、前記パッケージ上の接続パッドと前記チップ上のパッドに導通するバイアホールを前記絶縁膜に設け、前記バイアホール間を配線パターンによって接続するように構成している。
【０００４】
【発明が解決しようとする課題】
特開平3−155144 号および特開平5−47856号の実施例では、支持板或いはパッケージが絶縁基板で成っており、一般に絶縁基板の材料は導電材料および半導体材料に比べ熱伝導率が１桁以上低いため、消費電力の大きい電力増幅器等の実装には不適である。
【０００５】
さらに、特開平5−47856号の実施例では、チップ裏面のマウント用導体層（例えばＡｕ−Ｓｉ共晶または導電性接着剤）と絶縁フィルム上の導体配線との間に電気的接合が無く、高周波領域での回路動作に安定性を欠く。
【０００６】
さらに、特開平3−155144 号に示す従来のベアー半導体チップの実装方法の一例では、ベアー半導体ＩＣチップと絶縁フィルム間の空隙およびベアー半導体 ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化する工程において、熱硬化時の液状樹脂の収縮によりベアー半導体ＩＣチップと絶縁フィルム間の空隙部に窪みが生じ易い。前記空隙部に窪みが生じると、前記空隙部の導体配線にショートまたは断線等の不良を生じる。
【０００７】
さらに、特開平5−47856号に示す半導体装置とその製造方法の一例においても、液状樹脂の熱硬化工程において、熱硬化時の液状樹脂の収縮によりパッケージとチップ間の空隙部の絶縁膜に窪みが生じ易く、前記空隙部の配線パターンにショートまたは断線等の不良が生じ易い。
【０００８】
さらに、従来例では、マルチチップモジュール単位でキャップを装着することが可能な構造となっていない。このため外部からのダメージに対して機械的な保護がなされておらず破損し易い。さらに、高周波領域で動作させる様な場合、電磁シールドが弱くなり他からの妨害を受け易くなる等の課題があった。
【０００９】
【課題を解決するための手段】
本発明は、上で述べた課題を解決するため、金属や半導体から成るベース基板の片面に予めベアチップ部品を搭載するための凹凸部及びベース基板の一部がポスト状に飛び出た部分を複数個設け、その幾つかのポストの根本にポストの根本が島状に浮き出る様な溝を設け、前記チップ搭載用の凹凸部分の上に電極上に金属性のバンプを持つ半導体素子またはＩＣチップで成るベアーチップ部品を取り付け、前記ベアーチップ部品を埋め込むように樹脂状の第１絶縁膜で覆い、前記絶縁膜と前記ベアーチップ上のバンプとが所定の同じ高さに平坦化加工し、その上に金属層と絶縁膜とによって多層配線パターンを形成し、前記バンプと前記パターンの一部とを電気的に接続した後、前記ベース基板を裏面よりエッチング又は研削により薄層化することにより前記絶縁膜により隔離された島状の導体部分を形成し、もってベース基板の裏面にアース導体と電気的に隔離された電極を形成出来る。
【００１０】
また、前記ベアチップ部品を搭載した面と反対側の面の単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所に、予め深さが前記エッチング又は研磨により薄層化するときの削りしろより深くした凹み部を設けておき、前記エッチング又は研削した後、単位モジュールサイズに切り出し、モジュールの側面に出来た凹みの部分にはめ込むように逆の凹みを持った金属製のキャップを設ける。
【００１１】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。図１は本発明の実施例のマルチチップモジュールの断面図である。図１では、金属や半導体から成るベース基板１−１，１−２，１−３，１−４と、その上にチップ搭載用の凹み２を設け、電極上に金属性（例えばＡｕまたはＡｌ等）のバンプ４を持つ複数の半導体素子またはＩＣチップで成るベアーチップ部品３とを搭載し、前記ベアーチップ部品３およびベース基板のポスト部１−３を埋め込むように覆った樹脂状の第１絶縁膜５と、その上に多層配線を行うための第２の絶縁膜６及び第３の絶縁膜７と金属層にて形成した第１配線パターン８と第１配線パターン上に形成したコンデンサ９とその上に金属層にて形成した第２配線パターン１０と第２，第３の絶縁膜を貫通する導電性のスルーホール１１とさらに全体を覆う金属製のキャップ１２で構成している。このマルチチップモジュールでは、信号の入出力端子や電源供給端子となる電極はベース基板の裏面に形成され、ベース基板のポスト部１−３により金属層にて形成し配線パターン１０に接続される。
【００１２】
また、図２は本発明の実施例のマルチチップモジュールの裏面から見た図である。図２においてベース基板のアースとなる部分１−１と電極となる部分１−２とは第１の絶縁膜５により電気的に隔離されている。また、電磁シールド用として側面に導電性の壁１−４が設けられている。
【００１３】
図３から図９は本発明の実施例のマルチチップモジュールの製造工程を示す。図３はベース基板の裏面をエッチング又は研削する前の状態での断面を示す。ベース基板として平坦部，１−１，電極部，１−２，ポスト部１−３，シールド壁１−４と、その上にチップ搭載用の凹み２を一括してエッチング又は機械加工により設けた図である。
【００１４】
図４は図３で示したベース基板上に、電極上に金属性（例えばＡｕまたはＡｌ等）のバンプ４を持つ複数の半導体素子またはＩＣチップで成るベアーチップ部品３を搭載した図である。図５は図４で示したベース基板の凹凸やベアーチップ部品を絶縁性の樹脂５で埋め込んだ図である。図６は図５で示したベース基板の凹凸やベアーチップ部品を絶縁性の樹脂５で埋め込んだ後研削又は研磨により表面を平坦化した図である。図７は平坦化した上に多層配線を行うための第２の絶縁膜６及び第３の絶縁膜７と金属層にて形成した第１配線パターン８と第１配線パターン上に形成したコンデンサ９とその上に金属層にて形成した第２配線パターン１０と第２，第３の絶縁膜を貫通する導電性のスルーホール１１を形成した図である。
【００１５】
図８は図７に示したマルチチップモジュールを裏面よりエッチング又は研削によりＡ−Ａ′断面まで削った場合の裏面を示す図である。信号の入出力端及び電源供給用端子１−２が絶縁樹脂５でアース導体となるベース電極１−１と分離されている。図９は図７に示したマルチチップモジュールを裏面よりエッチング又は研削によりＡ−Ａ′断面まで削った後シールド壁１−４を形成する位置で切断し単位マルチチップモジュールとした場合を示す図である。
【００１６】
図１０は他の実施例を示す図であり、シールド壁の代わりに導電性のキャップを用いる場合の例で、ベース基板として平坦部１−１，電極部１−２，ポスト部１−３と、その上にチップ搭載用の凹み２を一括してエッチング又は機械加工により設けた図である。
【００１７】
図１１は図１０に示したマルチチップモジュールを裏面よりエッチング又は研削によりＡ−Ａ′断面まで削った場合の裏面を示す図である。信号の入出力端及び電源供給用端子１−２が絶縁樹脂５でアース導体となるベース電極１−１と分離されている。また、単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所に、予め深さが前記エッチング又は研磨により薄層化するときの削りしろより深くした凹み部１３を設けている。
【００１８】
図１２は本発明のマルチチップモジュールの他の実施例の断面であり、ベース基板１のベアチップ部品を搭載した面と反対側の面の単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所に、予め深さが前記エッチング又は研磨により薄層化するときの削りしろより深くした凹み部１３を設けておき、前記エッチング又は研削により図の点線で示した所まで薄層化し、単位モジュールサイズに切り出した後前記凹み１３の部分にはめ込むように逆の凹みを持った金属製のキャップ１２を設けた図である。図１３は図１２に示したマルチチップモジュールの裏面を示す。
【００１９】
図１４は本発明を適用したマルチチップモジュールの一例の等価回路を示す。半導体素子としてＦＥＴを用いた２段の高周波増幅器である。図１５は図１４で示した高周波増幅器のパターン図であり、信号の入出力端子Pin，Pout とゲートバイアス端子Ｖｇ，ドレインバイアス端子Ｖｄはビヤホールと導電性ポストを通り裏面の電極端子に接続されている。
【００２０】
【発明の効果】
本発明によれば、ベース基板に電極上に金属性のバンプを持つ複数のベアーチップ部品を搭載し、これらを樹脂状の第１絶縁膜で埋め込むように覆い、前記バンプと前記絶縁膜とを所定の同じ高さに平坦化加工し、その上多層配線パターンを形成するマルチチップモジュールにおいて、ベース基板の片面にベアチップ部品を搭載するための凹凸部及びベース基板の一部がポスト状に飛び出た部分を複数個設け、その幾つかのポストの根本にポストの根本が島状に浮き出る様な溝を予め一括して設けておくことによりマルチチップモジュールの製作が容易になると共に、前記ベース基板の裏側に信号の入出力端子や電源電圧を供給するための電極を設けることが可能となり、もってマルチチップモジュールをマザーボード等に組み込むときのリード線部を極力短く出来高周波領域での特性を大幅に改善出来る。
【００２１】
また、本願では、マルチチップモジュールを単位モジュールサイズに切り出した時に単位モジュールの側面となる箇所にシールド用の壁を形成可能とし、もって外部からのダメージに対して機械的な保護がなされると共に、高周波領域で動作させる様な場合、電磁シールド効果が強くなり、他からの妨害を受け難くすることが出来る。
【図面の簡単な説明】
【図１】本発明の一実施例のマルチチップモジュールの断面図。
【図２】本発明の一実施例のマルチチップモジュールの裏面を示す平面図。
【図３】本発明のマルチチップモジュールの製造工程を示す断面図。
【図４】本発明のマルチチップモジュールの製造工程を示す断面図。
【図５】本発明のマルチチップモジュールの製造工程を示す断面図。
【図６】本発明のマルチチップモジュールの製造工程を示す断面図。
【図７】本発明のマルチチップモジュールの製造工程を示す断面図。
【図８】本発明の製造途中のマルチチップモジュールの裏面を示す平面図。
【図９】本発明のマルチチップモジュールの断面図。
【図１０】本発明の他の実施例のマルチチップモジュールの製造工程を示す断面図。
【図１１】本発明の他の実施例の製造途中のマルチチップモジュールの裏面を示す平面図。
【図１２】本発明の他の実施例のマルチチップモジュールの断面図。
【図１３】本発明の他の実施例のマルチチップモジュールの裏面を示す平面図。
【図１４】本発明のマルチチップモジュールの一例を示す等価回路図。
【図１５】本発明のマルチチップモジュールの上面パターンの一例を示す平面図。
【符号の説明】
１…ベース基板、２…チップ搭載用凹み、３…ベアーチップ、４…バンプ、５…第１の絶縁膜、６…第２の絶縁膜、７…第３の絶縁膜、８…第１配線パターン、９…コンデンサ、１０…第２配線パターン、１２…キャップ、１３…凹み部、１４…単位モジュール。
Claims (13)
- 第１及び第２の主面を有し、前記第１の主面上に少なくとも２つの凹部を有する導電性のベース基板と、
前記第１の主面の前記凹部上に搭載された複数の半導体素子またはＩＣチップを含んで成るベアーチップ部品と、
前記ベース基板の前記第１の主面が存在する側に導電性ポストを有し、かつ、前記ベース基板の前記第２の主面が存在する側の面上に電極を有する電極部と、
前記電極部及び該電極部が有する前記導電性ポストと前記ベース基板と前記ベアーチップ部品との間の隙間に埋め込まれ、前記電極部及び該電極部が有する前記導電性ポストを前記ベース基板および前記ベアーチップ部品から絶縁する絶縁材料と、
該絶縁材料上に設けられ、前記電極部が有する前記導電性ポストと接続される配線パターンと
を具備して成ることを特徴とするマルチチップモジュール。 - 請求項１に記載のマルチチップモジュールにおいて、
前記ベース基板、前記導電性ポストを有する前記電極部、前記絶縁材料、および前記配線パターンを覆うキャップを更に具備して成ることを特徴とするマルチチップモジュール。 - 請求項１に記載のマルチチップモジュールにおいて、
前記ベース基板、前記導電性ポストおよび前記電極部は金属または半導体材料から成ることを特徴とするマルチチップモジュール。 - 請求項１に記載のマルチチップモジュールにおいて、
前記ベース基板の一部に前記マルチチップモジュールの側面全体を囲む凸状のシールド壁が設けられ、該シールド壁上方に金属製の凹状キャップが設けられていることを特徴とするマルチチップモジュール。 - 請求項１に記載のマルチチップモジュールにおいて、
前記ベース基板の側面の一部に凹部が設けられ、該凹部がストッパーとして作用するよう前記マルチチップモジュールを覆う金属製のキャップが設けられていることを特徴とするマルチチップモジュール。 - 請求項１に記載のマルチチップモジュールにおいて、
前記ベアーチップ部品はバンプ電極を含み、前記ベアーチップ部品を覆って延在する絶縁材料を貫通する孔を通して前記バンプ電極と前記配線パターンとが電気的に接続していることを特徴とするマルチチップモジュール。 - 請求項１に記載のマルチチップモジュールにおいて、
前記ベアーチップ部品を覆って延在する絶縁材料を更に具備して成り、前記配線パターンは前記ベアーチップ部品を覆って延在する導体部分を含むことを特徴とするマルチチップモジュール。 - 請求項７に記載のマルチチップモジュールにおいて、
前記配線パターンは前記ベアーチップ部品の上方の複数の高さで延伸し、前記複数の高さは前記ベアーチップ部品を覆って延在する前記絶縁材料によって前記ベアーチップ部品より上方向に垂直に分離されていることを特徴とするマルチチップモジュール。 - 請求項７に記載のマルチチップモジュールにおいて、
前記配線パターンは、前記ベアーチップ部品を覆って延在する前記絶縁材料を貫通して延伸する貫通孔導体を通して前記ベアーチップ部品上の電極と接触する導電性部分を含むことを特徴とするマルチチップモジュール。 - 請求項６に記載のマルチチップモジュールにおいて、
前記絶縁材料と前記ベアーチップ部品上の前記バンプ電極とが所定の同じ高さに平坦化加工され、その上に金属層と絶縁膜とによって前記配線パターンが形成され、前記バンプ電極と前記配線パターンの一部とが電気的に接続され、前記絶縁膜上の前記配線パターンの一部と前記ベース基板とが導電性ポストにより接続され、前記導電性ポストと前記ベース基板との接続部分のいくつかが前記ベース基板内の他の部分と前記絶縁材料により隔離され、前記ベース基板の一部が島状の前記電極部を構成して成り、
前記ベアーチップ部品搭載用の凹凸及び前記導電性ポスト部の凹凸が前記ベース基板と一体形成されている
ことを特徴とするマルチチップモジュール。 - 金属や半導体から成るベース基板の片面にベアーチップ部品を搭載するための凹凸部及びベース基板の一部がポスト状に飛び出た部分を複数個設け、その幾つかのポストの根本にポストの根本が島状に浮き出る様な溝を設け、前記チップ搭載用の凹凸部分に半導体素子またはＩＣチップで成るベアーチップ部品を搭載し、前記ベアーチップ部品の各電極部上に少なくとも前記ベアーチップ部品の高さむら以上の高さで成る金属性のバンプを設け、前記ベアーチップ部品および前記バンプおよび前記ポストを埋め込むように樹脂状の第１絶縁膜で覆い、前記バンプおよび前記ポストおよび前記絶縁膜を所定の同じ高さに平坦化加工し、その上に金属層と絶縁膜とにて多層配線パターンを形成して、前記バンプおよび前記ポストと前記パターンの一部とを電気的に接続し、その後、前記ベース基板を裏面よりエッチング又は研磨により薄層化することにより電極部として前記絶縁膜により隔離された島状の導体部分を形成することを特徴とするマルチチップモジュールの製造方法。
- 請求項１１に記載のマルチチップモジュールの製造方法において、
予めベース基板の一部に前記マルチチップモジュールの側面全体を囲むように凸状のシールド壁を設け、その位置を切断するような大きさの単位モジュールサイズに切り出し、その上に金属性の凹状キャップを設けることを特徴とするマルチチップモジュールの製造方法。 - 請求項１１に記載のマルチチップモジュールの製造方法において、
前記ベアーチップ部品を搭載した面と反対側の面の単位モジュールサイズに切り出した場合にモジュールの側面となる位置に、予め深さが前記エッチング又は研磨により薄層化するときの削りしろより深く、かつベース基板の厚さより浅い複数の凹み部を設けておき、前記エッチング又は研削した後、単位モジュールサイズに切り出し、ベース基板の側面に出来た凹みをストッパーとして働く様に、前記マルチチップモジュール全体を覆う金属製のキャップを設けることを特徴とするマルチチップモジュールの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25958997A JP3840761B2 (ja) | 1997-09-25 | 1997-09-25 | マルチチップモジュールおよびその製造方法 |
| CNB988082535A CN1167131C (zh) | 1997-08-19 | 1998-08-19 | 基底基板及制作用来装载多个半导体裸芯片器件的构造体的方法 |
| DE69838849T DE69838849T2 (de) | 1997-08-19 | 1998-08-19 | Mehrchip-Modulstruktur und deren Herstellung |
| KR1020007001632A KR100543836B1 (ko) | 1997-08-19 | 1998-08-19 | 멀티칩 모듈 구조체 및 그 제작 방법 |
| US09/485,400 US6495914B1 (en) | 1997-08-19 | 1998-08-19 | Multi-chip module structure having conductive blocks to provide electrical connection between conductors on first and second sides of a conductive base substrate |
| PCT/JP1998/003668 WO1999009595A1 (en) | 1997-08-19 | 1998-08-19 | Multichip module structure and method for manufacturing the same |
| EP98938890A EP1030369B1 (en) | 1997-08-19 | 1998-08-19 | Multichip module structure and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25958997A JP3840761B2 (ja) | 1997-09-25 | 1997-09-25 | マルチチップモジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197616A JPH1197616A (ja) | 1999-04-09 |
| JP3840761B2 true JP3840761B2 (ja) | 2006-11-01 |
Family
ID=17336214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25958997A Expired - Fee Related JP3840761B2 (ja) | 1997-08-19 | 1997-09-25 | マルチチップモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3840761B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075814A (ko) * | 2002-03-20 | 2003-09-26 | 주식회사 씨큐브디지탈 | 반도체 멀티칩 모듈 패키지 및 그 제조 방법 |
| JP4395775B2 (ja) | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| CN104701305A (zh) * | 2013-12-06 | 2015-06-10 | 上海北京大学微电子研究院 | 一种双晶片覆晶结构 |
| WO2016117075A1 (ja) * | 2015-01-22 | 2016-07-28 | 新電元工業株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| WO2017130420A1 (ja) * | 2016-01-31 | 2017-08-03 | 新電元工業株式会社 | 半導体モジュール |
| US10461042B2 (en) | 2016-01-31 | 2019-10-29 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor module |
| KR102277800B1 (ko) * | 2019-12-11 | 2021-07-16 | 현대모비스 주식회사 | 방열판 일체형 파워 모듈 및 이의 제조방법 |
| CN113078149B (zh) * | 2021-03-12 | 2023-11-10 | 上海易卜半导体有限公司 | 半导体封装结构、方法、器件和电子产品 |
| CN113078148B (zh) * | 2021-03-12 | 2024-03-26 | 上海易卜半导体有限公司 | 半导体封装结构、方法、器件和电子产品 |
| CN113097201B (zh) * | 2021-04-01 | 2023-10-27 | 上海易卜半导体有限公司 | 半导体封装结构、方法、器件和电子产品 |
-
1997
- 1997-09-25 JP JP25958997A patent/JP3840761B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197616A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495914B1 (en) | Multi-chip module structure having conductive blocks to provide electrical connection between conductors on first and second sides of a conductive base substrate | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100522223B1 (ko) | 반도체장치및그제조방법 | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| JP3853263B2 (ja) | 半導体装置 | |
| US20080123299A1 (en) | Circuit Device and Manufacturing Method of the Same | |
| JP3840761B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| US6979591B2 (en) | Connection of integrated circuits | |
| JP2002270717A (ja) | 半導体装置 | |
| US6897088B2 (en) | Method for connecting circuit devices | |
| US20050263482A1 (en) | Method of manufacturing circuit device | |
| JP2893522B2 (ja) | Ｂｇａ半導体パッケージ及びその製造方法 | |
| JP3018789B2 (ja) | 半導体装置 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP3012753B2 (ja) | Ｔａｂパッケージとその接続方法 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JP2000252407A (ja) | マルチチップモジュール | |
| JPH1140740A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| US11296005B2 (en) | Integrated device package including thermally conductive element and method of manufacturing same | |
| US20060108681A1 (en) | Semiconductor component package | |
| JP3815033B2 (ja) | マルチチップモジュール用ベース基板の作製方法 | |
| CN220627801U (zh) | 电子器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |