WO2016117075A1 - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
WO2016117075A1
WO2016117075A1 PCT/JP2015/051655 JP2015051655W WO2016117075A1 WO 2016117075 A1 WO2016117075 A1 WO 2016117075A1 JP 2015051655 W JP2015051655 W JP 2015051655W WO 2016117075 A1 WO2016117075 A1 WO 2016117075A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor module
surrounding wall
conductor layer
insulating substrate
Prior art date
Application number
PCT/JP2015/051655
Other languages
English (en)
French (fr)
Inventor
雄司 森永
康亮 池田
理 松嵜
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to PCT/JP2015/051655 priority Critical patent/WO2016117075A1/ja
Priority to JP2016524165A priority patent/JP6093093B2/ja
Publication of WO2016117075A1 publication Critical patent/WO2016117075A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

　本発明の半導体モジュール１は、第１基板１０と、第１電極層２１が第１導電体層１２に接合された半導体素子２０と、第２導電体層３２が第２電極層２２に接合された第２基板３０とを備え、第１導電体層１２は、接合部１４と、平面的に見て接合部１４の周囲を取り囲む位置に、かつ、接合部１４と離間した状態又は連続した状態で形成され、かつ、上端面が接合面１４よりも上に突出した状態で形成された囲繞壁部１５とを有し、第１基板１０は、囲繞壁部１５を介して第２基板３０と接しており、半導体モジュール１は、囲繞壁部１５に取り囲まれ、かつ、第１絶縁性基１１板及び第２絶縁性基板３１に挟まれた空間に樹脂を充填することにより形成された樹脂部４０をさらに備える。　本発明の半導体モジュール１によれば、樹脂封止するための構造を容易に形成することができる。

Description

半導体モジュール及び半導体モジュールの製造方法
　本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
　従来、基板と半導体素子とを備える半導体モジュールが知られている（例えば、特許文献１参照。）。
　従来の半導体モジュール９は、図１２に示すように、絶縁性基板９１１、絶縁性基板９１１の一方面に設けられた導電体層９１２及び導電体層９１２とは離間した位置に設けられた他の導電体層９１３，９１４を有する基板９１０と、一方面（図１２の下側の面）に第１電極層を有し他方面（図１２の上側の面）に２つの第２電極層を有し、第１電極層が導電体層９１２に接合された半導体素子９２０と、絶縁性基板９１１の外周に沿って形成された壁部９１５と、絶縁性基板９１１と壁部９１５とで構成される升状の空間に樹脂を充填することにより形成された樹脂部９４０と、樹脂部９４０の上面に配置された樹脂性の蓋部９５０と、一方端が他の導電体層９１３（９１４）と電気的に接続され、かつ、当該一方端から樹脂部９４０及び蓋部９５０を介して外部（鉛直上方）に向かって延出された外部接続用の端子９６０（９６２）とを備える。
　半導体素子９２０の２つの第２電極層のうち、一方の第２電極層は、ワイヤー９７０及び他の導電体層９１３を介して端子９６０と電気的に接続され、他方の第２電極層は、ワイヤー９７２を介して端子９６２と電気的に接続されている。
　従来の半導体モジュール９は、基板９１０と壁部９１５とで構成される升状の空間に樹脂を充填することにより形成された樹脂部９４０を備えるため、高い耐衝撃性を有する半導体モジュールとなる。
特開２００６－１３４９９０号公報
　ところで、近年、半導体モジュールの技術の分野においては、樹脂封止するための構造を容易に形成することができる半導体モジュールが求められている。
　そこで、本発明は、上記した事情に鑑みてなされたもので、樹脂封止するための構造を容易に形成することができる半導体モジュールを提供することを目的とする。また、このような半導体モジュールを製造するための半導体モジュールの製造方法を提供することを目的とする。
［１］本発明の半導体モジュールは、第１絶縁性基板及び前記第１絶縁性基板の一方面に設けられた第１導電体層を有する第１基板と、一方面に第１電極層を有し他方面に第２電極層を有し、前記第１電極層が前記第１導電体層に接合された半導体素子と、第２絶縁性基板及び当該第２絶縁性基板の一方面に設けられた第２導電体層を有し、前記第２導電体層が前記第２電極層に接合された第２基板とを備える半導体モジュールであって、前記第１導電体層は、前記第１電極層と接合する接合面を有する接合部と、平面的に見て前記接合部の周囲を取り囲む位置に、かつ、前記接合部と離間した状態又は連続した状態で形成され、かつ、上端面が前記接合面よりも上に突出した状態で形成された囲繞壁部とを有し、前記第１基板は、前記囲繞壁部を介して前記第２基板と接しており、前記半導体モジュールは、前記囲繞壁部に取り囲まれ、かつ、前記第１絶縁性基板及び前記第２絶縁性基板に挟まれた空間に樹脂を充填することにより形成された樹脂部をさらに備えることを特徴とする。
［２］本発明の半導体モジュールにおいては、前記囲繞壁部は、平面的に見て前記接合部の周囲を全周囲にわたって取り囲む位置に、かつ、前記接合部と離間した状態で形成され、前記囲繞壁部で取り囲まれた空間のうちの一部の空間は前記第２絶縁性基板に覆われておらず、前記半導体モジュールは、一方端が前記接合部と電気的に接続され、かつ、当該一方端から、前記囲繞壁部で取り囲まれた空間のうち前記第２絶縁性基板に覆われていない空間を介して外部に向かって延出された外部接続用の第１端子と、前記第１端子とは離間した状態で、一方端が前記第２導電体層と電気的に接続され、かつ、当該一方端から、前記囲繞壁部で取り囲まれた空間のうち前記第２絶縁性基板に覆われていない空間を介して外部に向かって延出された外部接続用の第２端子とをさらに備えることが好ましい。
［３］本発明の半導体モジュールにおいては、前記囲繞壁部は、平面的に見て前記接合部の周囲を半周囲以上全周囲未満の範囲内にわたって取り囲む位置に、かつ、前記接合部と離間した状態で形成され、前記囲繞壁部で取り囲まれた空間は全て前記第２絶縁性基板に覆われており、前記半導体モジュールは、一方端が前記接合部と電気的に接続され、かつ、当該一方端から、平面的に見て前記接合部の周囲を取り囲む位置のうちの前記囲繞壁部が形成されていない位置において前記第１絶縁性基板と前記第２絶縁性基板とで挟まれた空間を介して外部に向かって延出された外部接続用の第１端子と、前記第１端子とは離間した状態で、一方端が前記第２導電体層と電気的に接続され、かつ、当該一方端から、平面的に見て前記接合部の周囲を取り囲む位置のうちの前記囲繞壁部が形成されていない位置において前記第１絶縁性基板と前記第２絶縁性基板とで挟まれた空間を介して外部に向かって延出された外部接続用の第２端子とをさらに備えることが好ましい。
［４］本発明の半導体モジュールにおいては、前記囲繞壁部は、平面的に見て前記接合部の周囲を全周囲にわたって取り囲む位置に、かつ、前記接合部と連続した状態で形成され、前記囲繞壁部で取り囲まれた空間のうちの一部の空間は前記第２絶縁性基板に覆われておらず、前記第２導電体層は、前記第２電極層と接合する第２接合面を有する第２接合部と、前記第２接合部から、前記囲繞壁部で取り囲まれた空間のうち前記第２絶縁性基板に覆われていない空間を介して外部に向かって延出された外部接続用の第１端子とを有し、前記第２基板は、前記囲繞壁部と接合する第３接合面を有する第３接合部と、前記第３接合部から外部に向かって延出された外部接続用の第２端子とを有し、前記第２絶縁性基板の一方面における前記第２導電体層と離間した位置に設けられた第３導電体層をさらに有することが好ましい。
［５］本発明の半導体モジュールにおいては、前記囲繞壁部は、平面的に見て前記接合部の周囲を半周囲以上全周囲未満の範囲内にわたって取り囲む位置に、かつ、前記接合部と連続した状態で形成され、前記囲繞壁部で取り囲まれた空間は全て前記第２絶縁性基板に覆われており、前記第２導電体層は、前記第２電極層と接合する第２接合面を有する第２接合部と、前記第２接合部から、平面的に見て前記接合部の周囲を取り囲む位置のうちの前記囲繞壁部が形成されていない位置において前記第１絶縁性基板と前記第２絶縁性基板とで挟まれた空間を介して外部に向かって延出された外部接続用の第１端子とを有し、前記第２基板は、前記囲繞壁部と接合する第３接合面を有する第３接合部と、前記第３接合部から外部に向かって延出された外部接続用の第２端子とを有し、前記第２絶縁性基板の一方面における前記第２導電体層と離間した位置に設けられた第３導電体層をさらに有することが好ましい。
［６］本発明の半導体モジュールにおいては、前記第３導電体層においては、前記第３接合部に前記囲繞壁部と係合するための溝が形成されていることが好ましい。
［７］本発明の半導体モジュールにおいては、前記第１基板の他方面及び前記第２基板の他方面のうちの少なくともいずれかには、放熱用又は電子部品搭載用の導電体層が設けられていることが好ましい。
［８］本発明の半導体モジュールにおいては、前記第１基板及び前記第２基板のうちの少なくともいずれかは、ＤＣＢ基板であることが好ましい。
［９］本発明の半導体モジュールにおいては、前記接合部及び前記囲繞壁部は、一の導電体層をエッチングすることにより形成されたものであることが好ましい。
［１０］本発明の半導体モジュールの製造方法は、［１］～［９］のいずれかに記載の半導体モジュールを製造するための半導体モジュールの製造方法であって、第１絶縁性基板及び前記第１絶縁性基板の一方面に設けられた、第１導電体層となる導電体層を有する第１基板を準備し、当該導電体層をエッチングすることにより、半導体素子の第１電極層と接合する接合面を有する接合部を形成するとともに、前記接合部の周囲を取り囲む位置に、前記接合部と離間した状態又は連続した状態となり、かつ、上端面が前記接合面よりも上に突出した状態となるように囲繞壁部を形成する第１導電体層加工工程と、前記接合部と前記第１電極層とが対向するように前記半導体素子を配置する工程、前記接合部と前記第１電極層とを接合する工程、第２基板の第２導電体層と前記半導体素子の第２電極層とが対向するように、かつ、前記第１基板とは前記囲繞壁部を介して接するように前記第２基板を配置する工程、及び、前記第２電極層と前記第２導電体層とを接合する工程を含み、前記第１基板、前記半導体素子、前記第２基板がこの順序で配置された構造体を形成する構造体形成工程と、前記囲繞壁部に取り囲まれ、かつ、前記第１絶縁性基板及び前記第２絶縁性基板に挟まれた空間に樹脂を充填することによって樹脂部を形成する樹脂部形成工程とをこの順序で含むことを特徴とする。
　本発明の半導体モジュールによれば、平面的に見て接合部の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態で形成されている囲繞壁部を有するため、樹脂封止するための構造を形成するための部材を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
　また、本発明の半導体モジュールによれば、半導体素子の第２電極層が第２導電体層に接合されているため、第２導電体層を外部接続用の端子と電気的に接続することにより、第２導電体層を介して半導体素子の第２電極層と外部接続用の端子とを電気的に接続することができる。従って、ワイヤーを介して半導体素子の第２電極層と外部接続用の端子とを電気的に接続する必要がなく、ワイヤーループのための高さ空間を確保する必要がない。その結果、本発明の半導体モジュールは、従来よりも小型化された半導体モジュールとなる。
　また、本発明の半導体モジュールによれば、半導体素子の第２電極層が第２導電体層に接合されているため、第２導電体層を外部接続用の端子と電気的に接続することにより、ワイヤーよりも断面積が大きく抵抗が低い第２導電体層を介して半導体素子の第２電極層と外部接続用の端子とを電気的に接続することができる。従って、半導体モジュールに大電流を流したときに不具合が生じ難く、本発明の半導体モジュールは、従来よりも高い信頼性を有する半導体モジュールとなる。
　また、本発明の半導体モジュールによれば、半導体素子の第２電極層が、第２絶縁性基板の一方面に設けられた第２導電体層に接合されているため、半導体素子で発生した熱を第１導電体層及び第１絶縁性基板を介して外部へ放熱するのに加えて、第２導電体層及び第２絶縁性基板を介して外部へ放熱することができる。従って、本発明の半導体モジュールは、従来よりも高い放熱性を有する半導体モジュールとなる。
　また、本発明の半導体モジュールによれば、平面的に見て接合部の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態で形成されている囲繞壁部を有するため、樹脂封止するための構造を所望の大きさで所望の位置に所望の個数形成することができる。従って、本発明の半導体モジュールは、設計自由度が従来よりも高い半導体モジュールとなる。
　本発明の半導体モジュールの製造方法によれば、第１導電体層加工工程において、接合部の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態となるように囲繞壁部を形成するため、樹脂封止するための構造を形成するための部材を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
　また、本発明の半導体モジュールの製造方法によれば、構造体形成工程において、半導体素子の第２電極層を第２導電体層に接合するため、第２導電体層を外部接続用の端子と電気的に接続することにより、第２導電体層を介して半導体素子の第２電極層と外部接続用の端子とを電気的に接続することができる。従って、ワイヤーを介して半導体素子の第２電極層と外部接続用の端子とを電気的に接続する必要がなく、ワイヤーループのための高さ空間を確保する必要がない。その結果、従来よりも小型化された半導体モジュールを製造することができる。
　また、本発明の半導体モジュールの製造方法によれば、構造体形成工程において、半導体素子の第２電極層を第２導電体層に接合するため、第２導電体層を外部接続用の端子と電気的に接続することにより、ワイヤーよりも断面積が大きく抵抗が低い第２導電体層を介して半導体素子の第２電極層と外部接続用の端子とを電気的に接続することができる。従って、製造された半導体モジュールに大電流を流したときに不具合が生じ難く、従来よりも高い信頼性を有する半導体モジュールを製造することができる。
　また、本発明の半導体モジュールの製造方法によれば、構造体形成工程において、半導体素子の第２電極層を、第２絶縁性基板の一方面に設けられた第２導電体層に接合するため、製造された半導体モジュールは、半導体素子で発生した熱を第１導電体層及び第１絶縁性基板を介して外部へ放熱するのに加えて、第２導電体層及び第２絶縁性基板を介して外部へ放熱することができる。従って、従来よりも高い放熱性を有する半導体モジュールを製造することができる。
　また、本発明の半導体モジュールの製造方法によれば、第１導電体層加工工程において、接合部の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態となるように囲繞壁部を形成するため、樹脂封止するための構造を所望の大きさで所望の位置に所望の個数形成することができる。従って、設計自由度が従来よりも高い半導体モジュールを製造することができる。
実施形態１に係る半導体モジュール１を説明するために示す図である。図１（ａ）は半導体モジュール１の平面図であり、図１（ｂ）は図１（ａ）のＡ－Ａ断面図であり、図１（ｃ）は図１（ａ）のＢ－Ｂ断面図であり、図１（ｄ）は図１（ａ）のＣ－Ｃ断面図である。 第１基板１０及び第２基板３０を説明するために示す図である。図２（ａ）は第１基板１０の平面図であり、図２（ｂ）は図２（ａ）のＤ－Ｄ断面図であり、図２（ｃ）は第２基板３０の平面図であり、図２（ｄ）は図２（ｃ）のＥ－Ｅ断面図である。 実施形態１に係る半導体モジュールの製造方法を説明するために示す図である。図３（ａ）～図３（ｅ）は各工程図である。 実施形態２に係る半導体モジュール２を説明するために示す図である。図４（ａ）は半導体モジュール２の平面図であり、図４（ｂ）は図４（ａ）のＡ－Ａ断面図であり、図４（ｃ）は図４（ａ）のＢ－Ｂ断面図であり、図４（ｄ）は図４（ａ）のＣ－Ｃ断面図である。 第１基板１０ａ及び第２基板３０ａを説明するために示す図である。図５（ａ）は第１基板１０ａの平面図であり、図５（ｂ）は図５（ａ）のＤ－Ｄ断面図であり、図５（ｃ）は第２基板３０ａの平面図であり、図５（ｄ）は図５（ｃ）のＥ－Ｅ断面図である。 実施形態３に係る半導体モジュール３を説明するために示す図である。図６（ａ）は半導体モジュール３の平面図であり、図６（ｂ）は図６（ａ）のＡ－Ａ断面図であり、図６（ｃ）は図６（ａ）のＢ－Ｂ断面図であり、図６（ｄ）は図６（ａ）のＣ－Ｃ断面図である。 第１基板１０ｂ及び第２基板３０ｂを説明するために示す図である。図７（ａ）は第１基板１０ｂの平面図であり、図７（ｂ）は図７（ａ）のＤ－Ｄ断面図であり、図７（ｃ）は第２基板３０ｂの平面図であり、図７（ｄ）は図７（ｃ）のＥ－Ｅ断面図であり、図７（ｅ）は図７（ｃ）のＦ－Ｆ断面図である。 実施形態４に係る半導体モジュール４を説明するために示す図である。図８（ａ）は半導体モジュール４の平面図であり、図８（ｂ）は図８（ａ）のＡ－Ａ断面図であり、図８（ｃ）は図８（ａ）のＢ－Ｂ断面図であり、図８（ｄ）は図８（ａ）のＣ－Ｃ断面図である。 第１基板１０ｃ及び第２基板３０ｃを説明するために示す図である。図９（ａ）は第１基板１０ｃの平面図であり、図９（ｂ）は図９（ａ）のＤ－Ｄ断面図であり、図９（ｃ）は第２基板３０ｃの平面図であり、図９（ｄ）は図９（ｃ）のＥ－Ｅ断面図であり、図９（ｅ）は図９（ｃ）のＦ－Ｆ断面図である。 変形例１に係る半導体モジュール５を説明するために示す図である。図１０中、符号１００は放熱フィンを示す。 変形例２に係る半導体モジュール６を説明するために示す図である。なお、図１１においては、第１基板１０の他方面側導電体層の図示は省略している。 従来の半導体モジュール９を説明するために示す図である。なお、符号９３５は放熱ベースを示す。
　以下、本発明の半導体モジュール及び半導体モジュールの製造方法について、図に示す実施形態に基づいて説明する。
［実施形態１］
１．実施形態１に係る半導体モジュール１の構成
　実施形態１に係る半導体モジュール１は、図１に示すように、第１基板１０と、半導体素子２０と、第２基板３０と、樹脂部４０と、第１端子６０と、第２端子６２とを備える。
　第１基板１０は、図２（ａ）及び図２（ｂ）に示すように、第１絶縁性基板１１と、第１絶縁性基板１１の一方面に設けられた第１導電体層１２と、第１絶縁性基板１１の他方面に設けられた放熱用の導電体層１３とを有する。第１基板１０は、後述する囲繞壁部１５を介して後述する第２基板３０と接している。
　第１絶縁性基板１１はセラミックス（例えば、アルミナ）からなり、第１導電体層１２及び放熱用の導電体層１３は金属（例えば銅）からなる。第１基板１０は、いわゆるＤＣＢ基板（Ｄｉｒｅｃｔ　Ｃｕｐｐｅｒ　Ｂｏｎｄｉｎｇ基板）であり、第１絶縁性基板１１と第１導電体層１２とが共晶接合によって接合され、かつ、第１絶縁性基板１１と放熱用の導電体層１３も共晶接合によって接合されている。
　第１導電体層１２は、第１電極層２１と接合する接合面を有する接合部１４と、平面的に見て接合部１４の周囲を全周囲にわたって取り囲む位置に、接合部１４と離間した状態で、かつ、上端面が接合面よりも上に突出した状態で形成された囲繞壁部１５とを有する。接合部１４及び囲繞壁部１５は、後述する図３（ａ）及び図３（ｂ）に示すように、一の導電体層をエッチングすることにより形成されたものである。
　囲繞壁部１５の高さは例えば、０．２～１．０ｍｍの範囲内にある。接合部１４の高さは、接合部１４に半導体素子２０を搭載したときに、半導体素子２０の表面の高さ位置が囲繞壁部１５の高さ位置とほぼ同じ高さ位置となるように設定されており、例えば０．１５～０．５ｍｍの範囲内にある。
　半導体素子２０は、図１（ｂ）に示すように、一方面に第１電極層２１を有し他方面に第２電極層２２を有する２端子の半導体素子（例えば、ｐｎダイオード）である。第１電極層２１は、接合材Ｓ（例えば、はんだ）を介して第１導電体層１２（接合部１４）に接合されている。
　第２基板３０は、図１、図２（ｃ）及び図２（ｄ）に示すように、第２絶縁性基板３１と、第２絶縁性基板３１の一方面に設けられた第２導電体層３２と、第２絶縁性基板３１の他方面に設けられた放熱用の導電体層３３とを有する。第２基板３０は、第１基板１０よりも幅（図１（ａ）の横方向の幅）が短く作製されており、囲繞壁部１５で取り囲まれた空間のうちの一部の空間は第２絶縁性基板３１に覆われていない（図１（ａ）参照。）。第２導電体層３２は、図１（ｂ）に示すように、第２電極層２２に接合材Ｓ（例えば、はんだ）を介して接合されている。なお、第２導電体層３２は半導体素子との接合部分及び後述する第２端子６２との接合部分に凸部が形成されている。
　第２絶縁性基板３１はセラミックス（例えばアルミナ）からなり、第２導電体層３２及び放熱用の導電体層３３はともに金属（例えば、銅）からなる。第２基板３０は、いわゆるＤＣＢ基板であり、第２絶縁性基板３１と第２導電体層３２とが共晶接合によって接合され、かつ、第２絶縁性基板３１と放熱用の導電体層３３とが共晶接合によって接合されている。第２導電体層３２の厚さは例えば、０．２～１．０ｍｍの範囲内にある。
　樹脂部４０は、図１に示すように、「囲繞壁部１５に取り囲まれ、かつ、第１絶縁性基板１１及び第２絶縁性基板３１に挟まれた空間」に樹脂を充填することにより形成されたものである。樹脂部４０を構成する樹脂は、適宜の樹脂（例えば、エポキシ樹脂）を用いることができる。
　第１端子６０は、図１（ａ）及び図１（ｃ）に示すように、一方端が接合部１４と接合材Ｓを介して電気的に接続され、かつ、当該一方端から、囲繞壁部１５で取り囲まれた空間のうち第２絶縁性基板３１に覆われていない空間を介して外部に向かって延出された金属板である。第１端子６０は、一方端から水平方向に延び、囲繞壁部１５で取り囲まれた空間のうち第２絶縁性基板３１に覆われていない空間で第２絶縁性基板３１側（鉛直方向）に折り曲げられ、第２絶縁性基板３１を超えた高さ位置で外側（水平方向）に折り曲げられている。
　第２端子６２は、図１（ａ）及び図１（ｄ）に示すように、第１端子６０とは離間した状態で、一方端が第２導電体層３２と接合材Ｓを介して電気的に接続され、かつ、当該一方端から、囲繞壁部１５で取り囲まれた空間のうち第２絶縁性基板３１に覆われていない空間を介して外部に向かって延出された金属板である。第２端子６２は、一方端から水平方向に伸び、囲繞壁部１５で取り囲まれた空間のうち第２絶縁性基板３１に覆われていない空間で第２絶縁性基板３１側（鉛直方向）に折り曲げられ、第２絶縁性基板３１を超えた高さ位置で外側（水平方向）に折り曲げられている。
２．実施形態１に係る半導体モジュールの製造方法
　実施形態１に係る半導体モジュールの製造方法は、図３に示すように、第１導電体層加工工程と、構造体形成工程と、樹脂部形成工程とをこの順序で含む。以下、実施形態１に係る半導体モジュールの製造方法を工程順に説明する。
（１）第１導電体層加工工程
　まず、第１絶縁性基板１１、第１絶縁性基板１１の一方面に設けられた「第１導電体層１２となる導電体層１２’及び第１絶縁性基板１１の他方面に設けられた放熱用の導電体層１３を有する第１基板１０を準備する（図３（ａ）参照。）。導電体層１２’の厚さは、例えば０．２ｍｍ～１ｍｍの範囲内にある。
　次に、導電体層１２’にパターンマスクを形成し、当該パターンマスクをマスクとして所定のエッチング液（例えば、塩酸）によってエッチングすることにより、半導体素子２０の第１電極層２１と接合する接合面を有する接合部１４を形成するとともに、接合部１４の周囲を取り囲む位置に、接合部１４と離間した状態、かつ、上端面が接合面よりも上に突出した状態となるように囲繞壁部１５を形成する（図３（ｂ）参照。）。
（２）構造体形成工程
　次に、接合部１４と第１電極層２１とが当該接合材Ｓを挟んで対向するように半導体素子２０を配置し、接合部１４と第１電極層２１とを接合する（図３（ｃ）参照。）。また、第１端子６０の一方端を接合部１４の一部に接合材Ｓを介して電気的に接続する（図示は省略）。
　次に、第２基板３０の第２導電体層３２と半導体素子２０の第２電極層２２とが接合材Ｓを挟んで対向し、かつ、第１基板１０とは囲繞壁部１５を介して接するように第２基板３０を接合材Ｓを介して配置する（図３（ｄ）参照。）。第２基板３０においては、第２導電体層３２の一部と第２端子６２の一方端とはあらかじめ接合材Ｓを介して電気的に接続されている。次に、第２電極層２２と第２導電体層３２とを接合材Ｓを介して接合する。
　このとき、囲繞壁部１５で取り囲まれた空間のうちの一部の空間が第２絶縁性基板３１に覆われていない状態となり、第１端子６０及び第２端子６２が当該空間を介して外部に向かって延出された状態となる（図１（ａ）参照。）。
　このようにして、第１基板１０、半導体素子２０、第２基板３０がこの順序で配置された構造体１’を形成することができる。
（３）樹脂部形成工程
　次に、囲繞壁部１５に取り囲まれ、かつ、第１絶縁性基板１１及び第２絶縁性基板３１に挟まれた空間に樹脂を充填・固化することによって樹脂部４０を形成する（図３（ｅ）参照。）。樹脂は、囲繞壁部１５で取り囲まれた空間のうち第２絶縁性基板３１に覆われていない空間（図１（ａ）参照。）から注入する。
　以上のようにして、実施形態１に係る半導体モジュール１を製造することができる。
３．実施形態１に係る半導体モジュール１及びその製造方法の効果
　実施形態１に係る半導体モジュール１によれば、平面的に見て接合部１４の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態で形成されている囲繞壁部１５を有するため、樹脂封止するための構造を形成するための部材を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
　また、実施形態１に係る半導体モジュール１によれば、半導体素子２０の第２電極層２２が第２導電体層３２に接合されているため、第２導電体層３２を外部接続用の第２端子６２と電気的に接続することにより、第２導電体層３２を介して半導体素子２０の第２電極層２２と外部接続用の第２端子６２とを電気的に接続することができる。従って、ワイヤーを介して半導体素子２０の第２電極層２２と外部接続用の第２端子６２とを電気的に接続する必要がなく、ワイヤーループのための高さ空間を確保する必要がない。その結果、実施形態１に係る半導体モジュール１は、従来よりも小型化された半導体モジュールとなる。
　また、実施形態１に係る半導体モジュール１によれば、半導体素子２０の第２電極層２２が第２導電体層３２に接合されているため、第２導電体層３２を外部接続用の第２端子６２と電気的に接続することにより、ワイヤーよりも断面積が大きく抵抗が低い第２導電体層３２を介して半導体素子２０の第２電極層２２と外部接続用の第２端子６２とを電気的に接続することができる。従って、半導体モジュールに大電流を流したときに不具合が生じ難く、実施形態１に係る半導体モジュール１は、従来よりも高い信頼性を有する半導体モジュールとなる。
　また、実施形態１に係る半導体モジュール１によれば、半導体素子２０の第２電極層２２が、第２絶縁性基板３１の一方面に設けられた第２導電体層３２に接合されているため、半導体素子２０で発生した熱を第１導電体層１２及び第１絶縁性基板１１を介して外部へ放熱するのに加えて、第２導電体層３２及び第２絶縁性基板３１を介して外部へ放熱することができる。従って、実施形態１に係る半導体モジュール１は、従来よりも高い放熱性を有する半導体モジュールとなる。
　また、実施形態１に係る半導体モジュール１によれば、平面的に見て接合部１４の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態で形成されている囲繞壁部１５を有するため、樹脂封止するための構造を所望の大きさで所望の位置に所望の個数形成することができる。従って、実施形態１に係る半導体モジュール１は、設計自由度が従来よりも高い半導体モジュールとなる。
　また、実施形態１に係る半導体モジュール１によれば、平面的に見て接合部１４の周囲を全周囲にわたって取り囲む位置に形成されている囲繞壁部１５を有し、かつ、囲繞壁部１５で取り囲まれた空間のうちの一部の空間は第２絶縁性基板３１に覆われていないため、第２絶縁性基板３１に覆われていない空間から樹脂を充填することができ、かつ、第１端子６０及び第２端子６２を当該空間から引き出すことができる。従って、上記した効果を有する半導体モジュールを実現することができる。
　また、実施形態１に係る半導体モジュール１によれば、囲繞壁部１５が接合部１４と離間した状態で形成されているため、囲繞壁部１５を介して第１導電体層１２と第２導電体層３２とが短絡することがなく、囲繞壁部１５の近くまで第１導電体層１２及び第２導電体層３２を設けることができる。その結果、第１導電体層１２及び第２導電体層３２の回路設計をする際の設計自由度が高くなる。
　また、実施形態１に係る半導体モジュール１によれば、第１基板１０の他方面及び第２基板３０の他方面にはそれぞれ、放熱用の導電体層１３，３３が設けられているため、より一層高い放熱性を有する半導体モジュールとなる。
　また、実施形態１に係る半導体モジュール１によれば、第１基板１０及び第２基板３０はいずれも、ＤＣＢ基板であるため、より一層高い放熱性を有する半導体モジュールとなる。
　また、実施形態１に係る半導体モジュール１によれば、接合部１４及び囲繞壁部１５は、一の導電体層をエッチングすることにより形成されたものであるため、高い位置精度を有する半導体モジュールとなる。
　実施形態１に係る半導体モジュールの製造方法によれば、第１導電体層加工工程において、接合部１４の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態となるように囲繞壁部１５を形成するため、樹脂封止するための構造を形成するための部材を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
　また、実施形態１に係る半導体モジュールの製造方法によれば、構造体形成工程において、半導体素子２０の第２電極層２２を第２導電体層３２に接合するため、第２導電体層３２を外部接続用の第２端子６２と電気的に接続することにより、第２導電体層３２を介して半導体素子２０の第２電極層２２と外部接続用の第２端子６２とを電気的に接続することができる。従って、ワイヤーを介して半導体素子２０の第２電極層２２と外部接続用の第２端子６２とを電気的に接続する必要がなく、ワイヤーループのための高さ空間を確保する必要がない。その結果、従来よりも小型化された半導体モジュールを製造することができる。
　また、実施形態１に係る半導体モジュールの製造方法によれば、構造体形成工程において、半導体素子２０の第２電極層２２を第２導電体層３２に接合するため、第２導電体層３２を外部接続用の第２端子６２と電気的に接続することにより、ワイヤーよりも断面積が大きく抵抗が低い第２導電体層３２を介して半導体素子２０の第２電極層２２と外部接続用の第２端子６２とを電気的に接続することができる。従って、製造された半導体モジュールに大電流を流したときに不具合が生じ難く、従来よりも高い信頼性を有する半導体モジュールを製造することができる。
　また、実施形態１に係る半導体モジュールの製造方法によれば、構造体形成工程において、半導体素子２０の第２電極層２２を、第２絶縁性基板３１の一方面に設けられた第２導電体層３２に接合するため、製造された半導体モジュールは、半導体素子２０で発生した熱を第１導電体層１２及び第１絶縁性基板１１を介して外部へ放熱するのに加えて、第２導電体層３２及び第２絶縁性基板３１を介して外部へ放熱することができる。従って、従来よりも高い放熱性を有する半導体モジュールを製造することができる。
　また、実施形態１に係る半導体モジュールの製造方法によれば、第１導電体層加工工程において、接合部１４の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態となるように囲繞壁部１５を形成するため、樹脂封止するための構造を所望の大きさで所望の位置に所望の個数形成することができる。従って、設計自由度が従来よりも高い半導体モジュールを製造することができる。
［実施形態２］
　実施形態２に係る半導体モジュール２は、基本的には実施形態１に係る半導体モジュール１と同様の構成を有するが、囲繞壁部の構成が実施形態１に係る半導体モジュール１の場合とは異なる。すなわち、実施形態２に係る半導体モジュール２において、囲繞壁部１５ａは、図４及び図５に示すように、平面的に見て接合部１４の周囲を全周囲の３／４の範囲にわたって取り囲む位置に形成されている。
　実施形態２に係る半導体モジュール２においては、囲繞壁部１５ａで取り囲まれた空間は全て第２絶縁性基板３１ａに覆われている。
　第１端子６０ａは、図４（ａ）及び図４（ｃ）に示すように、一方端が接合部１４の一部と接合材Ｓを介して電気的に接続され、かつ、当該一方端から、平面的に見て接合部１４の周囲を取り囲む位置のうちの囲繞壁部１５ａが形成されていない位置において第１絶縁性基板１１と第２絶縁性基板３１ａで挟まれた空間を介して外部に向かって延出された平板状の金属板である。
　第２端子６２ａは、図４（ａ）及び図４（ｄ）に示すように、第１端子６０ａとは離間した状態で、一方端が第２導電体層３２ａの一部と接合材を介して電気的に接続され、かつ、当該一方端から、平面的に見て接合部１４の周囲を取り囲む位置のうちの囲繞壁部１５ａが形成されていない位置において第１絶縁性基板１１と第２絶縁性基板３１とで挟まれた空間を介して外部に向かって延出された平板状の金属板である。
　このように、実施形態２に係る半導体モジュール２は、囲繞壁部の構成が実施形態１に係る半導体モジュール１の場合とは異なるが、実施形態１に係る半導体モジュール１の場合と同様に、平面的に見て接合部１４の周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態で形成されている囲繞壁部１５ａを有するため、樹脂封止するための構造を形成するための部材を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
　また、実施形態２に係る半導体モジュール２によれば、平面的に見て接合部１４の周囲を全周囲の３／４の範囲にわたって取り囲む位置に形成されている囲繞壁部１５ａを有し、かつ、囲繞壁部１５ａで取り囲まれた空間が全て第２絶縁性基板３１ａに覆われているため、第１端子及び第２端子として、平板状の第１端子６０ａ及び第２端子６２ａを用いることができる。従って、第１端子６０ａ及び第２端子６２ａをそれぞれ折り曲げる必要がなく、製造容易な半導体モジュールとなる。
　また、実施形態２に係る半導体モジュール２によれば、囲繞壁部１５ａで取り囲まれた空間は全て第２絶縁性基板３１ａに覆われているため、囲繞壁部１５ａに取り囲まれ、かつ、第１絶縁性基板１１ａ及び第２絶縁性基板３１ａに挟まれた空間に漏れなく樹脂を充填することができる。
　なお、実施形態２に係る半導体モジュール２は、囲繞壁部の構成以外の点においては実施形態１に係る半導体モジュール１と同様の構成を有するため、実施形態１に係る半導体モジュール１が有する効果のうち該当する効果を有する。
［実施形態３］
　実施形態３に係る半導体モジュール３は、基本的には実施形態１に係る半導体モジュール１と同様の構成を有するが、囲繞壁部の構成が実施形態１に係る半導体モジュール１の場合とは異なる。すなわち、実施形態３に係る半導体モジュール３においては、図６及び図７に示すように、囲繞壁部１５ｂが接合部１４ｂと連続した状態で形成されている。
　第２導電体層３２ｂは、図６（ａ）、図６（ｄ）、図７（ｃ）及び図７（ｅ）に示すように、第２電極層２２と接合する第２接合面を有する第２接合部３４と、第２接合部３４から、平面的に見て接合部の周囲を取り囲む位置のうちの囲繞壁部１５ｂが形成されていない位置において第１絶縁性基板１１と第２絶縁性基板３１とで挟まれた空間を介して外部に向かって延出された外部接続用の第１端子３５とを有する。第１端子３５は、第２接合部３４から水平方向に伸び、囲繞壁部１５ｂで取り囲まれた空間のうち第２絶縁性基板３１に覆われていない空間で第２絶縁性基板３１（鉛直方向）に折り曲げられ、第２絶縁性基板３１を超えた高さ位置で外側（水平方向）に折り曲げられている。
　第２基板３０ｂは、図６（ａ）、図６（ｃ）、図７（ｃ）及び図７（ｄ）に示すように、囲繞壁部１５ｂと接合する第３接合面を有する第３接合部３７と、第３接合部３７から外部に向かって延出された外部接続用の第２端子３８とを有し、第２絶縁性基板３１の一方面における第２導電体層３２ｂと離間した位置に設けられた第３導電体層３６をさらに有する。第３導電体層３６においては、第３接合部３７に囲繞壁部１５ｂと係合するための溝が形成されている。第２端子３８は、第３接合部３７から水平方向に伸び、囲繞壁部１５ｂで取り囲まれた空間のうち第２絶縁性基板３１に覆われていない空間で第２絶縁性基板３１（鉛直方向）に折り曲げられ、第２絶縁性基板３１を超えた高さ位置で外側（水平方向）に折り曲げられている。
　囲繞壁部１５ｂは、半導体素子２０の第２電極層２２の表面よりも上に突出した状態で形成されている。
　このように、実施形態３に係る半導体モジュール３は、囲繞壁部の構成が実施形態１に係る半導体モジュール１の場合とは異なるが、実施形態１に係る半導体モジュール１の場合と同様に、平面的に見て接合部１４ｂの周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態で形成されている囲繞壁部１５ｂを有するため、樹脂封止するための構造を形成するための部材を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
　また、実施形態３に係る半導体モジュール３によれば、半導体素子２０の第１電極層２１と接合する接合面を有する接合部１４ｂを有し、かつ、囲繞壁部１５ｂが接合部１４ｂと連続した状態で形成され、かつ、囲繞壁部１５ｂが第３導電体層３６と電気的に接続され、かつ、第３導電体層３６が外部接続用の第２端子３８を有しているため、半導体素子２０の第１電極層２１が、接合部１４ｂ、囲繞壁部１５ｂ及び第３導電体層３６（第３接合部３７及び第２端子３８）を介して外部と電気的に接続することになる。そして、接合部１４ｂ、囲繞壁部１５ｂ及び第３導電体層３６はいずれもワイヤーよりも断面積が大きく抵抗が低いため半導体モジュールに大電流を流したときに不具合が生じ難く、より一層高い信頼性を有する半導体モジュールとなる。
　また、実施形態３に係る半導体モジュール３によれば、上記した構成を有するため、半導体素子で発生した熱を接合部１４ｂ、囲繞壁部１５ｂ及び第３導電体層３６（第３接合部３７及び第２端子３８）を介して外部へ放熱することができ、より一層高い放熱性を有する半導体モジュールとなる。
　なお、実施形態３に係る半導体モジュール３は、囲繞壁部の構成以外の点においては実施形態１に係る半導体モジュール１と同様の構成を有するため、実施形態１に係る半導体モジュール１が有する効果のうち該当する効果を有する。
［実施形態４］
　実施形態４に係る半導体モジュール４は、基本的には実施形態２に係る半導体モジュール２と同様の構成を有するが、囲繞壁部の構成が実施形態２に係る半導体モジュール２の場合とは異なる。すなわち、実施形態４に係る半導体モジュール４においては、図８及び図９に示すように、囲繞壁部１５ｃが接合部１４ｃと連続した状態で形成されている。
　第２導電体層３２ｃは、図８（ａ）、図８（ｄ）、図９（ｃ）及び図９（ｅ）に示すように、第２電極層２２と接合する第２接合面を有する第２接合部３４ｃと、第２接合部３４ｃから、平面的に見て第２接合部３４ｃの周囲を取り囲む位置のうちの囲繞壁部１５ｃが形成されていない位置において第１絶縁性基板１１と第２絶縁性基板３１とで挟まれた空間を介して外部に向かって延出された外部接続用の第１端子３５ｃとを有する。
　第２基板３０ｃは、図８（ａ）、図８（ｃ）、図９（ｃ）及び図９（ｄ）に示すように、囲繞壁部１５ｃと接合する第３接合面を有する第３接合部３７ｃと、第３接合部３７ｃから外部に向かって延出された外部接続用の第２端子３８ｃとを有し、第２絶縁性基板３１の一方面における第２導電体層３２ｃと離間した位置に設けられた第３導電体層３６ｃをさらに有する。第３導電体層３６ｃにおいては、第３接合部３７ｃに囲繞壁部１５ｃと係合するための溝が形成されている。
　囲繞壁部１５ｃは、半導体素子２０の第２電極層２２の表面よりも上に突出した状態で形成されている。
　このように、実施形態４に係る半導体モジュール４は、囲繞壁部の構成が実施形態２に係る半導体モジュール２の場合とは異なるが、実施形態２に係る半導体モジュール２の場合と同様に、平面的に見て接合部１４ｃの周囲を取り囲む位置に、かつ、上端面が接合面よりも上に突出した状態で形成されている囲繞壁部１５ｃを有するため、樹脂封止するための構造を形成するための部材を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
　また、実施形態４に係る半導体モジュール４によれば、半導体素子２０の第１電極層２１と接合する接合面を有する接合部１４ｃを有し、かつ、囲繞壁部１５ｃが接合部１４ｃと連続した状態で形成され、かつ、囲繞壁部１５ｃが第３導電体層３６ｃと電気的に接続され、かつ、第３導電体層３６ｃが外部接続用の第２端子３８ｃを有しているため、半導体素子２０の第１電極層２１が、接合部１４ｃ、囲繞壁部１５ｃ及び第３導電体層３６ｃ（第３接合部３７ｃ及び第２端子３８ｃ）を介して外部と電気的に接続することになる。そして、接合部１４ｃ、囲繞壁部１５ｃ及び第３導電体層３６ｃはいずれもワイヤーよりも断面積が大きく抵抗が低いため、半導体モジュールに大電流を流したときに不具合が生じ難く、より一層高い信頼性を有する半導体モジュールとなる。
　また、実施形態４に係る半導体モジュール４によれば、上記した構成を有するため、半導体素子で発生した熱を接合部１４ｃ、囲繞壁部１５ｃ及び第３導電体層３６ｃ（第３接合部３７ｃ及び第２端子３８ｃ）を介して外部へ放熱することができ、より一層高い放熱性を有する半導体モジュールとなる。
　なお、実施形態４に係る半導体モジュール４は、囲繞壁部の構成以外の点においては実施形態２に係る半導体モジュール２と同様の構成を有するため、実施形態２に係る半導体モジュール２が有する効果のうち該当する効果を有する。
　以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態において記載した構成要素の数、材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記各実施形態においては、放熱用の導電体層１３（又は放熱用の導電体層３３）に放熱フィンを搭載してもよい（例えば、図１０に示す、変形例１に係る半導体モジュール５参照。）。
（３）上記各実施形態においては、第２絶縁性基板の他方面に放熱用の導電体層を有するが、本発明はこれに限定されるものではない。例えば、第２絶縁性基板の他方面に電子部品搭載用の導電体層３９を有していてもよい（例えば、図１１に示す、変形例２に係る半導体モジュール６参照。）。変形例２に係る半導体モジュール６においては、電子部品搭載用の導電体層３９上に半導体素子２０とは別の、他の半導体素子８０が搭載（配置）され、かつ、第１基板１０ｄは、第１基板１０ｄの一方面側に第１導電体層１２とは別の、他の導電体層１６を有し、他の半導体素子８０と他の導電体層１６とがワイヤー９０を介して電気的に接続されている。
　変形例２に係る半導体モジュール６によれば、第２基板３０ｄの他方面に電子部品搭載用の導電体層３９が設けてられているため、複数の半導体素子を鉛直方向に配置することができ、２つの半導体素子を第１絶縁性基板の一方面に並べて配置した場合よりも占有面積を狭くすることができる。
（４）上記実施形態１及び２においては、囲繞壁部が、接合部と離間した状態で形成されているが、囲繞壁部が、接合部と連続した状態で形成されていてもよい。
（５）上記各実施形態においては、半導体素子として、２端子の半導体素子を用いたが、半導体素子として、３端子以上の半導体素子を用いてもよい。
（６）上記各実施形態においては、第１基板及び第２基板はいずれもＤＣＢ基板であるが、本発明はこれに限定されるものではない。例えば、第１基板及び第２基板のうちのいずれか（いずれも）を一般的なプリント基板としてもよい。
（７）上記各実施形態においては、接合部及び囲繞壁部を、一の導電体層をエッチングすることにより形成したが、接合部及び囲繞壁部を別途形成し、それらを第１基板に接合することによって接合部及び囲繞壁部を形成してもよい。
（８）上記実施形態３及び４においては、第３導電体層においては、第３接合部に囲繞壁部と係合するための溝が形成されているが、第３導電体層に溝を形成しなくてもよい。
１，２，３，４，５，６，９…半導体モジュール、１０，１０ａ，１０ｂ，１０ｃ，１０ｄ…第１基板、１１…第１絶縁性基板、１２、１２ａ，１２ｂ，１２ｃ，１２ｄ…第１導電体層、１３，３３…（放熱用の）導電体層、１４，１４ｂ，１４ｃ…接合部、１５、１５ａ，１５ｂ，１５ｃ…囲繞壁部、１６…他の導電体層、２０…半導体素子、２１…第１電極層、２２…第２電極層、３０，３０ａ、３０ｂ、３０ｃ、３０ｄ…第２基板、３１，３１ａ，３１ｃ…第２絶縁性基板、３２，３２ａ，３２ｂ，３２ｃ…第２導電体層、３４…第２接合部、３５，３５ｃ，６２…第２端子，３８，３８ｃ，６２…第１端子、３６，３６ｃ…第３導電体層、３７，３７ｃ…第３接合部、４０…樹脂、８０…他の半導体素子、９０…ワイヤー、１００…放熱フィン

Claims (10)

  1. 　第１絶縁性基板及び前記第１絶縁性基板の一方面に設けられた第１導電体層を有する第１基板と、
    　一方面に第１電極層を有し他方面に第２電極層を有し、前記第１電極層が前記第１導電体層に接合された半導体素子と、
    　第２絶縁性基板及び当該第２絶縁性基板の一方面に設けられた第２導電体層を有し、前記第２導電体層が前記第２電極層に接合された第２基板とを備える半導体モジュールであって、
    　前記第１導電体層は、前記第１電極層と接合する接合面を有する接合部と、平面的に見て前記接合部の周囲を取り囲む位置に、かつ、前記接合部と離間した状態又は連続した状態で形成され、かつ、上端面が前記接合面よりも上に突出した状態で形成された囲繞壁部とを有し、
    　前記第１基板は、前記囲繞壁部を介して前記第２基板と接しており、
    　前記半導体モジュールは、前記囲繞壁部に取り囲まれ、かつ、前記第１絶縁性基板及び前記第２絶縁性基板に挟まれた空間に樹脂を充填することにより形成された樹脂部をさらに備えることを特徴とする半導体モジュール。
  2. 　前記囲繞壁部は、平面的に見て前記接合部の周囲を全周囲にわたって取り囲む位置に、かつ、前記接合部と離間した状態で形成され、
    　前記囲繞壁部で取り囲まれた空間のうちの一部の空間は前記第２絶縁性基板に覆われておらず、
    　前記半導体モジュールは、
    　一方端が前記接合部と電気的に接続され、かつ、当該一方端から、前記囲繞壁部で取り囲まれた空間のうち前記第２絶縁性基板に覆われていない空間を介して外部に向かって延出された外部接続用の第１端子と、
    　前記第１端子とは離間した状態で、一方端が前記第２導電体層と電気的に接続され、かつ、当該一方端から、前記囲繞壁部で取り囲まれた空間のうち前記第２絶縁性基板に覆われていない空間を介して外部に向かって延出された外部接続用の第２端子とをさらに備えることを特徴とする請求項１に記載の半導体モジュール。
  3. 　前記囲繞壁部は、平面的に見て前記接合部の周囲を半周囲以上全周囲未満の範囲内にわたって取り囲む位置に、かつ、前記接合部と離間した状態で形成され、
    　前記囲繞壁部で取り囲まれた空間は全て前記第２絶縁性基板に覆われており、
    　前記半導体モジュールは、
    　一方端が前記接合部と電気的に接続され、かつ、当該一方端から、平面的に見て前記接合部の周囲を取り囲む位置のうちの前記囲繞壁部が形成されていない位置において前記第１絶縁性基板と前記第２絶縁性基板とで挟まれた空間を介して外部に向かって延出された外部接続用の第１端子と、
    　前記第１端子とは離間した状態で、一方端が前記第２導電体層と電気的に接続され、かつ、当該一方端から、平面的に見て前記接合部の周囲を取り囲む位置のうちの前記囲繞壁部が形成されていない位置において前記第１絶縁性基板と前記第２絶縁性基板とで挟まれた空間を介して外部に向かって延出された外部接続用の第２端子とをさらに備えることを特徴とする請求項１に記載の半導体モジュール。
  4. 　前記囲繞壁部は、平面的に見て前記接合部の周囲を全周囲にわたって取り囲む位置に、かつ、前記接合部と連続した状態で形成され、
    　前記囲繞壁部で取り囲まれた空間のうちの一部の空間は前記第２絶縁性基板に覆われておらず、
    　前記第２導電体層は、前記第２電極層と接合する第２接合面を有する第２接合部と、前記第２接合部から、前記囲繞壁部で取り囲まれた空間のうち前記第２絶縁性基板に覆われていない空間を介して外部に向かって延出された外部接続用の第１端子とを有し、
    　前記第２基板は、前記囲繞壁部と接合する第３接合面を有する第３接合部と、前記第３接合部から外部に向かって延出された外部接続用の第２端子とを有し、前記第２絶縁性基板の一方面における前記第２導電体層と離間した位置に設けられた第３導電体層をさらに有することを特徴とする請求項１に記載の半導体モジュール。
  5. 　前記囲繞壁部は、平面的に見て前記接合部の周囲を半周囲以上全周囲未満の範囲内にわたって取り囲む位置に、かつ、前記接合部と連続した状態で形成され、
    　前記囲繞壁部で取り囲まれた空間は全て前記第２絶縁性基板に覆われており、
    　前記第２導電体層は、前記第２電極層と接合する第２接合面を有する第２接合部と、前記第２接合部から、平面的に見て前記接合部の周囲を取り囲む位置のうちの前記囲繞壁部が形成されていない位置において前記第１絶縁性基板と前記第２絶縁性基板とで挟まれた空間を介して外部に向かって延出された外部接続用の第１端子とを有し、
    　前記第２基板は、前記囲繞壁部と接合する第３接合面を有する第３接合部と、前記第３接合部から外部に向かって延出された外部接続用の第２端子とを有し、前記第２絶縁性基板の一方面における前記第２導電体層と離間した位置に設けられた第３導電体層をさらに有することを特徴とする請求項１に記載の半導体モジュール。
  6. 　前記第３導電体層においては、前記第３接合部に前記囲繞壁部と係合するための溝が形成されていることを特徴とする請求項４又は５に記載の半導体モジュール。
  7. 　前記第１基板の他方面及び前記第２基板の他方面のうちの少なくともいずれかには、放熱用又は電子部品搭載用の導電体層が設けられていることを特徴とする請求項１～６のいずれかに記載の半導体モジュール。
  8. 　前記第１基板及び前記第２基板のうちの少なくともいずれかは、ＤＣＢ基板であることを特徴とする請求項１～７のいずれかに記載の半導体モジュール。
  9. 　前記接合部及び前記囲繞壁部は、一の導電体層をエッチングすることにより形成されたものであることを特徴とする請求項１～８のいずれかに記載の半導体モジュール。
  10. 　請求項１～９のいずれかに記載の半導体モジュールを製造するための半導体モジュールの製造方法であって、
    　第１絶縁性基板及び前記第１絶縁性基板の一方面に設けられた、第１導電体層となる導電体層を有する第１基板を準備し、当該導電体層をエッチングすることにより、半導体素子の第１電極層と接合する接合面を有する接合部を形成するとともに、前記接合部の周囲を取り囲む位置に、前記接合部と離間した状態又は連続した状態となり、かつ、上端面が前記接合面よりも上に突出した状態となるように囲繞壁部を形成する第１導電体層加工工程と、
    　前記接合部と前記第１電極層とが対向するように前記半導体素子を配置する工程、前記接合部と前記第１電極層とを接合する工程、第２基板の第２導電体層と前記半導体素子の第２電極層とが対向するように、かつ、前記第１基板とは前記囲繞壁部を介して接するように前記第２基板を配置する工程、及び、前記第２電極層と前記第２導電体層とを接合する工程を含み、前記第１基板、前記半導体素子、前記第２基板がこの順序で配置された構造体を形成する構造体形成工程と、
    　前記囲繞壁部に取り囲まれ、かつ、前記第１絶縁性基板及び前記第２絶縁性基板に挟まれた空間に樹脂を充填することによって樹脂部を形成する樹脂部形成工程とをこの順序で含むことを特徴とする半導体モジュールの製造方法。
PCT/JP2015/051655 2015-01-22 2015-01-22 半導体モジュール及び半導体モジュールの製造方法 WO2016117075A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2015/051655 WO2016117075A1 (ja) 2015-01-22 2015-01-22 半導体モジュール及び半導体モジュールの製造方法
JP2016524165A JP6093093B2 (ja) 2015-01-22 2015-01-22 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/051655 WO2016117075A1 (ja) 2015-01-22 2015-01-22 半導体モジュール及び半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
WO2016117075A1 true WO2016117075A1 (ja) 2016-07-28

Family

ID=56416640

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/051655 WO2016117075A1 (ja) 2015-01-22 2015-01-22 半導体モジュール及び半導体モジュールの製造方法

Country Status (2)

Country Link
JP (1) JP6093093B2 (ja)
WO (1) WO2016117075A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319704B2 (en) 2016-01-31 2019-06-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
US10461042B2 (en) 2016-01-31 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
EP3944309A1 (en) * 2020-07-10 2022-01-26 STMicroelectronics S.r.l. Packaged high voltage mosfet device with a dbc interconnection substrate and manufacturing process thereof
EP4174936A1 (en) * 2021-10-29 2023-05-03 STMicroelectronics S.r.l. Semiconductor package and method of forming the package

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JPH1197616A (ja) * 1997-09-25 1999-04-09 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2008199011A (ja) * 2007-02-15 2008-08-28 Samsung Electro Mech Co Ltd パッケージ基板及びその製造方法
JP2009520366A (ja) * 2005-12-16 2009-05-21 フリースケール セミコンダクター インコーポレイテッド 積層型モールド成形パッケージ及び同パッケージの形成方法
JP2009123953A (ja) * 2007-11-15 2009-06-04 Omron Corp トランスファーモールド型パワーモジュール
JP2011151103A (ja) * 2010-01-20 2011-08-04 Fujikura Ltd 電子部品相互の接続構造及び接続方法
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JPH1197616A (ja) * 1997-09-25 1999-04-09 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2009520366A (ja) * 2005-12-16 2009-05-21 フリースケール セミコンダクター インコーポレイテッド 積層型モールド成形パッケージ及び同パッケージの形成方法
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2008199011A (ja) * 2007-02-15 2008-08-28 Samsung Electro Mech Co Ltd パッケージ基板及びその製造方法
JP2009123953A (ja) * 2007-11-15 2009-06-04 Omron Corp トランスファーモールド型パワーモジュール
JP2011151103A (ja) * 2010-01-20 2011-08-04 Fujikura Ltd 電子部品相互の接続構造及び接続方法
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319704B2 (en) 2016-01-31 2019-06-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
US10461042B2 (en) 2016-01-31 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
EP3944309A1 (en) * 2020-07-10 2022-01-26 STMicroelectronics S.r.l. Packaged high voltage mosfet device with a dbc interconnection substrate and manufacturing process thereof
US11830794B2 (en) 2020-07-10 2023-11-28 Stmicroelectronics S.R.L. Packaged high voltage MOSFET device with connection clip and manufacturing process thereof
EP4174936A1 (en) * 2021-10-29 2023-05-03 STMicroelectronics S.r.l. Semiconductor package and method of forming the package

Also Published As

Publication number Publication date
JP6093093B2 (ja) 2017-03-08
JPWO2016117075A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
JP5975180B2 (ja) 半導体モジュール
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US6972479B2 (en) Package with stacked substrates
US20140029201A1 (en) Power package module and manufacturing method thereof
JP6254300B2 (ja) 半導体モジュール
JP6254299B2 (ja) 半導体モジュール
JP2006344917A (ja) 半導体装置、積層型半導体装置、および半導体装置の製造方法
JP6093093B2 (ja) 半導体モジュール
JP4489575B2 (ja) 半導体装置及びその製造方法
JP6165025B2 (ja) 半導体モジュール
JP6891274B2 (ja) 電子機器
JP5477157B2 (ja) 半導体装置
JP2001196526A (ja) マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
JP3169578B2 (ja) 電子部品用基板
JP4942452B2 (ja) 回路装置
JP2008078164A (ja) 半導体装置とその製造方法
KR101489678B1 (ko) 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법
JP5870777B2 (ja) 半導体装置およびその製造方法
JP4810898B2 (ja) 半導体装置
JP6075470B2 (ja) 半導体装置およびその製造方法
JP4237116B2 (ja) 半導体装置およびその製造方法
WO2023089988A1 (ja) モジュール
KR101463074B1 (ko) 리드리스 패키지
JP2007234683A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016524165

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15878768

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15878768

Country of ref document: EP

Kind code of ref document: A1