JP2006504138A - 光電子パッケージ及びその製造方法 - Google Patents

光電子パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2006504138A
JP2006504138A JP2004546943A JP2004546943A JP2006504138A JP 2006504138 A JP2006504138 A JP 2006504138A JP 2004546943 A JP2004546943 A JP 2004546943A JP 2004546943 A JP2004546943 A JP 2004546943A JP 2006504138 A JP2006504138 A JP 2006504138A
Authority
JP
Japan
Prior art keywords
substrate
window
layer
package
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004546943A
Other languages
English (en)
Other versions
JP2006504138A5 (ja
Inventor
サイア，リチャード・ジョセフ
ゴルクチカ，トマス・バート
カプスタ，クリストファー・ジェームズ
ボルチ，アーネスト・ウェイン
クレイドン，グレン・スコット
ダスグプタ，サムヒタ
デルガード，エラディオ・クレメンテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2006504138A publication Critical patent/JP2006504138A/ja
Publication of JP2006504138A5 publication Critical patent/JP2006504138A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】 光電子パッケージのハイブリッド集積実装の製造方法に関するものである。
【解決手段】
光電子パッケージは、光デバイスを、基板のウィンドウの内部に、活性側を上に向けて、基板上面より下方に位置決めすることと；ウィンドウを光ポリマー材料によって充填することと；光ポリマー材料及び基板の表面を平坦化することと；光配線経路を形成し、且つ光デバイスから配線経路へ光を反射するためのミラーを形成するために、光ポリマー材料及び基板の上で、導波管材料をパターニングすることと；光デバイスのボンドパッドを露出させるために、ビアを形成することとから成る方法により製造される。

Description

光電子パッケージのハイブリッド集積実装の製造方法に関するものである。
従来の光電子モジュールは、例えば、レーザーダイオード、ファイバ、レンズ、カップラ、電子ドライバチップ及び信号増幅器などの多数の個別の素子を含む。様々な素子は、それぞれ異なる実装条件を有し、様々に異なるそれらの素子を単一のモジュールに一体に効率よく組み込むことは、困難であった。例えば、単モード導波管として実現される場合、光素子の装着には、通常、サブミクロン単位の精密な配列（約０．２５μｍ程度の精度の整合）が必要とされ、急速硬化接着剤が使用される。従来の方法は、能動部品整合を含み、その工程は、ほとんど自動化されないか、又は全く自動化されない。このため、人件費が高く、多くの場合、モジュールは、様々に異なる温度で、はんだ材料の階層によって組み立てられる。また、配線の接合を非常に狭いスペースの中で行わなければならないので、作業は、非常に困難であった。従って、当該技術分野においては、低コストで自動化されたバッチ組み立て方法が必要とされる。
従って、手動操作による素子の処理を減らし、受動的な導波管整合を可能にすると共に、モードが単モードであるか、又はマルチモードであるかに関わらず、有用であるハイブリッド集積実装方法を提供することが望ましい。更に、改善された高周波数特性を有するより小型で軽量のモジュールを製造する実装方法を提供することが望ましい。
特開平０７−００７１３４号公報
簡単に言うと、本発明の一実施形態によれば、光電子パッケージを製造する方法は、基板のウィンドウの内部に、光デバイスを、活性側を上に向けて、基板上面より下方に位置決めすることと；ウィンドウを光ポリマー材料によって充填することと；光ポリマー材料及び基板の表面を平坦化することと；光配線経路を形成し、且つ光デバイスから配線経路へ光を反射するためのミラーを形成するために、光ポリマー材料及び基板の上で、導波管材料をパターニングすることと；光デバイスのボンドパッドを露出させるために、ビアを形成することとから成る。
本発明の別の実施形態によれば、光電子パッケージは、基板と、基板のウィンドウの内部に、活性側を上に向けて、基板上面より下方に位置決めされた光デバイスと；ウィンドウの内部で、光デバイスを包囲し、基板上面に関して平坦な表面を有する光ポリマー材料と；光ポリマー材料及び基板の上でパターニングされ、光配線経路と、光デバイスから配線経路へ光を反射するように構成されたミラーとを形成し、光デバイスのボンドパッドを露出させるためのビアを有する導波管材料とを具備する。
本発明の上記の特徴、面及び利点、並びにその他の特徴、面及び利点は、添付の図面を参照して、以下の詳細な説明を読むことにより、更に良く理解されるであろう。尚、図面中、図１〜図２６を通して、同一の図中符号は、同一の部分を表す。
本発明の一実施形態によれば、光電子パッケージ１（図１０）、１０１（図１７）、２０１（図２３）、３０１（図２０）を製造する方法は、（ａ）基板１０のウィンドウ１２、１１２、２１２、３１２の内部に、光デバイス１１４、２１４、３１４、４１４、５１４（少なくとも１つの光デバイスを意味する）を、活性側１１５を上に向けて、基板上面１１より下方に位置決めすること（図１、図１２、図１８及び図２１）と；（ｂ）ウィンドウを光ポリマー材料２２、１２２、２２２、３２２によって充填すること（図２、図１２、図１８及び図２２）と；（ｃ）光ポリマー材料及び基板の表面を平坦化することと；（ｄ）（少なくとも１つの）光配線経路２７を形成し、且つ光デバイスから配線経路へ光を反射するための（少なくとも１つの）ミラー３８を形成するために、光ポリマー材料及び基板の上で、導波管材料３４、１３４、２３４、３３４をパターニングすること（図３〜図４、図１３〜図１４、図１８、図２２）と；（ｅ）光デバイスのボンドパッド１１６を露出させるために、（少なくとも１つの）ビア４４を形成すること（図７、図１５、図１８、図２２）とから成る。
ここで使用される用語「上」、「底」及びその他の向きを示す用語は、例示を目的としており、パッケージの動作環境における製造後のパッケージの特定の向きを限定すること及びパッケージの特定の向きに関連することは、意図されていない。
基板１０は、通常、熱膨張係数が低く（例えば、約３．５以下）、高周波数（例えば、約１０ＧＨｚ〜約４０ＧＨｚの範囲）においてすぐれた動作特性を示す熱伝導性材料から成る。材料の例としては、アルミナ、窒化アルミニウム、窒化ケイ素及び炭素繊維充填エポキシ樹脂などがある。更に、ほぼ平坦な基板１０（例えば、約６μｍを超えない高さの変化を有する）を使用すると好都合である。
一実施形態においては、ウィンドウ１２が形成される。ウィンドウ１２の深さは、挿入されるべき光デバイス１１４及び電子デバイス１４（適用される場合）の厚さに応じて異なる。一例では、ウィンドウ１２の深さは、通常、約２５０μｍ〜約３００μｍである。通常、基板上面１１から最大で約１００μｍ下がった位置にデバイスを配置できるように、ウィンドウの深さは選択される。個別のウィンドウが図示されているが、必要に応じて、１つのウィンドウの内部に複数のデバイスを配置することも可能である。更に、ウィンドウ１２は、基板１０を完全には貫通しないものとして図示されているが、別の実施形態においては、基板を完全に貫通する１つ以上のウィンドウが形成される（図示せず）。
通常、光デバイス１１４の位置決めは、高精度ピックアンドプレース装置（図示せず）を使用して実行される。一実施形態においては、光デバイス１１４は、接着剤２６によって基板１０に装着される。接着剤２６は、通常、熱伝導性材料であり、一実施形態においては、導電性材料を更に含む。導電性及び安定性を得るために、はんだは特に有用である。
光デバイス１１４は、通常、垂直共振型面発光レーザ（光２０を射出する）又は光検出器である。光ポリマー材料２２は、光デバイス１１４に関して適切な光学的整合を有するように選択される。すなわち、光ポリマー材料は、光デバイスの出力波長（光を射出する場合）又は検出波長（光検出器の場合）の光をほぼ吸収しない。一実施形態においては、光ポリマー材料２２及び基板１０の表面は、研磨により平坦化される。
導波管材料３４は、通常、コア材料とクラッド材料とを含む。それらの材料に関しては、以下に更に説明する。導波管材料３４は、何らかの所望の技法によりパターニングされてもよい。単モードへの適用の場合、米国特許出願第１０／０６４，５８１号に記載される技法などによる適応パターニングは、特に有用である。ミラー３８は、通常、光デバイス１１４の活性部１８の上に、導波管材料３４の所望の角度（一般に約４５°）を形成することにより形成される。ミラー３８は、従来のスタンピング技法又はエッチング技法により製造されてもよい。エッチングを使用する場合、１つの選択肢として、前述の米国特許出願第１０／０６４，５８１号に記載されるグレイスケールマスクプロセスがある。
関連する光電子パッケージ１、１０１、２０１、３０１の実施形態は、方法の実施形態に関して以上説明したように製造されればよい。これらの実施形態において、例えば、パッケージは、（ａ）基板１０と；（ｂ）ウィンドウ１２の内部に、活性側１１５を上に向けて、基板上面１１より下方に位置決めされた光デバイス１１４と；（ｃ）ウィンドウの内部で、光デバイスを包囲し、基板上面に関して平坦な表面を有する光ポリマー材料２２と；（ｄ）光ポリマー材料及び基板の上でパターニングされ、光配線経路２７と、光デバイスから光配線経路へ光を反射するように構成されたミラー３８とを形成し、光デバイスのボンドパッド１１６を露出させるためのビア４４を有する導波管材料３４とを具備する。この実施形態において、「包囲する」とは、１つ以上のビア４４の位置を除いて、光デバイス１１４の露出された面を包囲することを意味する。
通常、その後の処理工程及び周囲環境からミラー３８の表面を保護するために、ミラー３８の上で、保護メタライゼーション層４０をパターニングすることが好都合である。一実施形態においては、保護メタライゼーション層４０は、約１，０００オングストローム〜約２，０００オングストロームの範囲の厚さを有するアルミニウムから成る。
更に、通常、パターニングされた導波管材料３４の上に絶縁層４２を塗布することは、好都合である。絶縁層４２は、必ずしも必要ではないが、製造後のパッケージ１の高周波数特性を改善するための誘電体材料を供給するのに有用である。そのような実施形態においては、ビア４４は、絶縁層４２を貫通して、ボンドパッド１１６まで延出するように形成される。通常、ビア４４は、例えば、レーザードリル加工により形成される。更に、絶縁層４２に沿って、ビア４４の内部まで延出する導電性配線層４６をパターニングすることが有用である。導電性配線層４６は、例えば、チタン、銅及びチタンなどの従来の配線層から構成されればよい。
必要に応じて、配線部に更に融通性を与えるために、１つ以上の絶縁層１４２及び２４２と、１つ以上の導電性配線層１４６及び２４６を追加できる（図９）。別の実施形態においては、電子デバイス５８（図１６では、高周波数駆動電子モジュール５８として示される。このモジュールは、例えば、特開平０７−００７１３４号に記載されるようなモジュールであってもよい。）に対する配線部は、ボール６８のグリッドアレイ構造により改善される。この場合、モジュール５８の電子ダイ６０は、ヒートシンク６２と共に基板７０に配置され、モジュール５８の配線層６４により、導電性配線層３４６に結合される。この実施形態では、特表２００２−５１３５１０号に記載されるようなフローティングパッド構造６６が、熱膨張係数の不一致に起因する応力を低減するのを助ける。ボールグリッドアレイ構造の場合、モジュール５８と、実装される光デバイス１１４とを個別に試験し、その後、組み立てることにより、より高い歩留まりを得ることができる。
いくつかの実施形態においては、ミラーの損失特性を更に低くするために、空気の屈折率が低いことを利用する。図２４〜図２６に示されるように、そのような実施形態では、ミラー及び保護メタライゼーション層４０の上に延出する絶縁層４２（並びにその上方に位置する絶縁層）の少なくとも一部が、ミラー３８から除去される（開口部７６を形成するために）。また、保護メタライゼーション層４０が、ミラー３８から除去される。導波管材料３４から成るミラー３８の上に重なり合う絶縁層は、通常、例えば、レーザーアブレーションにより除去される。保護メタライゼーション層４０は、通常、例えば、標準的なウェットエッチング技法により除去される。これらの実施形態においては、保護メタライゼーション層４０は、絶縁層の除去中、ミラー３８を保護するためのストッパとして作用する。図２４〜図２６は、材料を除去する前と、除去した後の、ミラー３８及び保護メタライゼーション層４０の拡大図を示す。配線層の製造工程と比較して、これらの材料除去工程のシーケンスは重要ではないが、外側配線層（例えば、図１０の層２４６又は図２３の層５４６）をパターニングする前に、材料の除去を行うことは好都合である。
図２に示される一実施形態においては、光２０をミラー３８上に集束するために、光デバイス２１４の上に、レンズ２４が配置される。
通常、導波管材料３４は、光ポリマー材料２２及び基板１０の上のクラッド材料の第１の層２８と、クラッド材料の第１の層２８の上のコア材料の層３０と、コア材料の層３０の上のクラッド材料の第２の層３２とを含む。一実施形態においては、クラッド材料は、例えば、ベンゾシクロブテン（ＢＣＢ）から成り、コア材料は、例えば、ポリスルホンから成る。一実施形態においては、導波管材料３４の表面は、ほぼ平坦である（例えば、約６．５μｍを超える高さの変化を有しない）。
光デバイス１１４が、活性側１１５とは反対側の面上に電気接点を有するような実施形態の場合、ウィンドウの底面及び基板上面１１の上に少なくとも部分的に延出するウィンドウメタライゼーション層５６を具備する基板１１０を提供し（図１１）、且つウィンドウメタライゼーション層に少なくとも部分的に重なり合うように、光デバイスを位置決めすることが有用である。そのような実施形態では、光デバイスと基板とを付着するための接着剤１２６として、導電性材料を使用すると特に有用である。一実施形態においては、ウィンドウメタライゼーション層５６は、例えば、アルミニウムによって被覆されたチタンから成る。別の実施形態では、ウィンドウメタライゼーション層５６は、チタンを銅によって被覆し、その銅をニッケルによって被覆し、それを更に金によって被覆することにより形成される。この実施形態は、接着剤１２６として、はんだが使用される場合に、特に有用である。
そのような実施形態においては、光デバイス３１４と、基板上面１１の、ウィンドウメタライゼーション層５６の下方に位置する部分との間に延出するテーパ傾斜面７２をウィンドウ１１２に形成すると、更に有用である。この傾斜面は、ウィンドウ上にあるウィンドウメタライゼーション層の部分と、基板上面上にあるウィンドウメタライゼーション層の部分とを、互いに円滑に電気的に接続するのに有用である。
更に特定された実施例においては、基板１１０は、基板上面１１に、浅いリセス７４を含む。ウィンドウメタライゼーション層５６は、このリセス７４の中に配置される。リセスは、光ポリマー材料２２及び基板１０の表面を平坦化した後も、メタライゼーションを残留させるのに有用である。表面を平坦化する前に、ウィンドウメタライゼーション層５６をパターニングできるが、平坦化を利用して、上面から金属を除去し、リセスに金属を残すことができるため、パターニングは不要である。
ウィンドウメタライゼーション層５６に、裏面ダイコンタクトのための経路を設けるのに加えて、又はその代わりに、図１４のマイクロストリップ基準面２４０の下方に位置するメタライゼーション層５６の部分の例によってわかるように、ウィンドウメタライゼーション層５６は、マッハ‐ツェンダー導波管のための下部金属電極を提供してもよい。
更に特定された実施形態においては、導波管材料の上で、マイクロストリップ基準面２４０がパターニングされる。この実施形態は、ウィンドウメタライゼーション層の実施形態と別個であってもよいし、あるいは、ウィンドウメタライゼーション層の実施形態と組み合わされてもよい。通常、マイクロストリップ基準面２４０の蒸着及びパターニングは、ミラー１３８上への保護メタライゼーション層１４０の蒸着及びパターニングと同時に実行される。ウィンドウメタライゼーション層５６とマイクロストリップ基準面２４０との双方が形成される更に特定された実施形態においては、複数のビア４４が形成される。それらのビアのうちの少なくとも１つのビアは、マイクロストリップ基準面２４０まで延出し、少なくとも１つのビアは、基板上面１１上に位置するウィンドウメタライゼーション層５６の一部にまで延出する（図１５）。更に特定された実施形態においては、絶縁層の上に重なり合う導電性配線層３４６、４４６（図１５）により、電気的接続が行われる。Gregory Phippsの「Flip‐Chip Packaging moves into the Mainstream」（Semiconductor International、２００２年９月１日）に記載されるように、マイクロストリップ構造は、通常、誘電体材料により分離された並列基準面の上に信号導体を含む。マイクロストリップ構造は、信号インピーダンスが制御されること、信号クロストークが減少されること及び信号インダクタンスが減少されることなどの利点を提供する。
更に特定された実施形態においては、図１９〜図２０に示されるように、基板３１０は、その上でパターニングされた第１のストリップ線路基準面４１を具備し、導電性配線層６４６（及び絶縁層７４２）の少なくとも一部の上で、第２のストリップ線路基準面７４６がパターニングされる。この実施形態も、ウィンドウメタライゼーション層の実施形態と別個であってもよいし、あるいは、ウィンドウメタライゼーション層の実施形態と組み合わされてもよい。通常、第１のストリップ線路基準面４１は、基板３１０及び光ポリマー材料３２２の表面が平坦化された後に、基板３１０の上で、パターニングされる。これらの実施形態においては、第１のストリップ線路基準面４１は、平坦度仕様（一例では、６．４μｍ）を妨げないように、十分に薄く（この例では、約２μｍ〜約４μｍ）設計される。先に挙げたGregory Phippsの「Flip-Chip Packaging moves into the Mainstream」に記載されるように、ストリップ線路構造は、通常、上下の２つの基準面層の間に挟まれた信号導体層を含む。信号導体と基準面層との各々の組み合わせの間に、誘電体層が位置する。ストリップ線路構造は、信号伝送が高速であること、クロストーク及び雑音結合が減少されること、並びに信号結合が良好であることなどの利点を提供する。
これに関連するストリップ線路の実施形態においては、導波管材料の上で、第１のストリップ線路基準面４４０がパターニングされる。この実施形態は、基板上に第１のストリップ線路基準面４１を含む実施形態に加えて使用されてもよいし、あるいは、第１のストリップ線路基準面４１を含む実施形態の代わりに使用されてもよい。
更に特定された実施形態においては、複数のビア４４が形成される。それらのビアのうちの少なくとも１つのビアは、第１のストリップ線路メタライゼーション層４１まで延出し、少なくとも１つのビアは、基板上面の上に位置するウィンドウメタライゼーション層５６の一部にまで延出する。
例えば、図１〜図１０に示されるように、別の実施形態では、光電子パッケージは、電子デバイス１４（少なくとも１つ）を更に含む。電子デバイス１４は、基板１０の少なくとも１つのウィンドウ１２の内部に、活性側１５を上に向けて位置決めされる。ビア４４は、電子デバイスのボンドパッド１６を露出させる。この実施形態においては、電子デバイス及び光デバイスの露出されたボンドパッドは、互いに電気的に接続される。更に特定された実施形態においては、パターニングされた導波管材料の上に、絶縁層４２が塗布される。導電性配線層４６は、絶縁層に沿って、ビアの内部まで延出し、電気的接続を成立させる。別の、更に特定された実施形態においては、基板上面とは反対側の基板の面に、ヒートシンク５４が装着される。ヒートシンクの一例は、熱電冷却器であるが、これに限定されない。電子デバイス１４は、単一のチップ（図１）であってもよいし、マルチチップモジュール１５８（図２１）であってもよい。
別の実施形態においては、パターニングされた導波管材料を露出させるために、絶縁層の一部４８が除去され、露出されたパターニング済み導波管材料に、光コネクタ５２により、光ファイバ５０が装着される（図１０）。光ファイバの整合は、例えば、標準的な能動プロセスを使用することにより実現されるか、あるいは自己整合はんだ接続技法又はＭＥＭＳ整合技法（図示せず）などの受動プロセスを使用することにより実現が可能である。
以上の実施形態は、一般的に説明されており、多数の適切な組み合わせのうちのいずれか１つの組み合わせで、それらの実施形態を採用できる。以下に、いくつかの実施形態の組み合わせを説明するが、以下の組み合わせは、本発明を限定することを意図されていない。
図１〜図１０は、本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図である。この実施形態の光電子パッケージ１は、（ａ）複数のウィンドウ１２を有する基板１０と；（ｂ）基板の第１のウィンドウ１２の内部に、活性側１１５を上に向けて、基板上面１１より下方に位置決めされた光デバイス１１４と；（ｃ）基板の第２のウィンドウの内部に、活性側１５を上に向けて、基板上面より下方に位置決めされた電子デバイス１４と；（ｄ）第１のウィンドウの内部で、光デバイスを包囲し、基板上面に関して平坦な表面を有する光ポリマー材料２２と；（ｅ）第２のウィンドウの内部で、電子デバイスを包囲し、基板上面に関して平坦な表面を有する充填材料２３と；（ｆ）光ポリマー材料、充填材料及び基板の上でパターニングされ、光配線経路２７と、光デバイスから配線経路へ光を反射するように構成されたミラー３８とを形成する導波管材料３４と；（ｇ）パターニングされた導波管材料の上にある絶縁層４２であって、絶縁層及び導波管材料は、電子デバイス及び光デバイスのボンドパッドに向かって、絶縁層及び導波管材料を貫通する複数のビア４４を有する絶縁層と；（ｈ）絶縁層に沿って、ビアの内部まで延出する導電性配線層４６とを具備する。先に説明したように、一般に、ミラーの上に保護メタライゼーション層４０を更に含むことが好都合である。あるいは、絶縁層に、ミラーの少なくとも一部を露出させる開口部７６を含むことが好都合である。
通常、充填材料２３は、光ポリマー材料２２と同一の材料であるが、これは必ずしも必要ではない（電子デバイスの上に位置する材料の光学的特性が重要ではないため）。更に別の有用な特徴は、先に説明したように、ウィンドウメタライゼーション層５６及びマイクロストリップ基準面２４０を含む。他の有用な特徴は、基板上面とは反対側の基板の面に装着されたヒートシンク５４を含む。また、電子デバイスは、マルチチップモジュール１５８から成ることも有用な特徴である。
図１１〜図１７は、本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図である。この実施形態の光電子パッケージ１０１は、（ａ）ウィンドウ１１２を有し、ウィンドウの底面及び基板上面１１の上に少なくとも部分的に延出するウィンドウメタライゼーション層５６を具備する基板１１０と；（ｂ）ウィンドウの内部に、活性側１１５を上に向けて、基板上面より下方に、ウィンドウメタライゼーション層に少なくとも部分的に重なり合うように位置決めされた光デバイス３１４と；（ｃ）ウィンドウの内部で、光デバイスを包囲し、基板上面に関して平坦な表面を有する光ポリマー材料１２２と；（ｄ）光ポリマー材料及び基板の上でパターニングされ、光配線経路２７と、光デバイスから配線経路へ光を反射するように構成されたミラー１３８とを形成する導波管材料１３４と；（ｅ）導波管材料の上のマイクロストリップ基準面２４０と；（ｆ）導波管材料及びマイクロストリップ基準面の上にある絶縁層３４２であって、絶縁層及び導波管材料は、電子デバイス及び光デバイスのボンドパッド、ウィンドウメタライゼーション層及びマイクロストリップ基準面に向かって、絶縁層及び導波管材料を貫通する複数のビア１４４を有する絶縁層と；（ｇ）絶縁層に沿って、ビアの内部まで延出する導電性配線層３４６、４４６とを具備する。先に説明したように、一般に、ミラーの上に保護メタライゼーション層４０を更に含むことが好都合である。あるいは、絶縁層に、ミラーの少なくとも一部を露出させる開口部７６を含むことが好都合である。
別の有用な特徴は、同様に先に説明したように、光デバイスと基板とを結合するように構成されたはんだ１２６を含む。他の有用な特徴の例は、マイクロストリップ基準面と、基板のウィンドウメタライゼーション層とを結合する導電性配線層４４６、並びにヒートシンク１５４及びヒートシンク６２（図１７）を含む。
図１８〜図２０は、本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図である。この実施形態の光電子パッケージ３０１は、（ａ）ウィンドウ３１２を有し、ウィンドウの底面及び基板上面１１の上に少なくとも部分的に延出するウィンドウメタライゼーション層５６と、基板上でパターニングされた第１のストリップ線路基準面４１とを具備する基板３１０と；（ｂ）ウィンドウの内部に、活性側１１５を上に向けて、基板上面より下方に、ウィンドウメタライゼーション層に少なくとも部分的に重なり合うように位置決めされた光デバイス１１４と；（ｃ）ウィンドウの内部で、光デバイスを包囲し、基板上面に関して平坦な表面を有する光ポリマー材料３２２と；（ｄ）光ポリマー材料及び基板の上でパターニングされ、光配線経路２７と、光デバイスから配線経路へ光を反射するように構成されたミラー３３８とを形成する導波管材料３３４と；（ｅ）導波管材料の上にある絶縁層５４２であって、絶縁層及び導波管材料は、電子デバイス及び光デバイスのボンドパッド、ウィンドウメタライゼーション層及び第１のストリップ線路基準面に向かって、絶縁層及び導波管材料を貫通する複数のビア４４を有する絶縁層と；（ｆ）絶縁層に沿って、ビアの内部まで延出する導電性配線層６４６と；（ｇ）導電性配線層の上でパターニングされた第２のストリップ線路メタライゼーション層７４６とを具備する。
先に説明したように、一般に、ミラーの上に、保護メタライゼーション層３４０を更に含むことは好都合である。導波管材料の上に、第１のストリップ線路基準面４４０の一部が位置している場合、通常、保護メタライゼーション層３４０は、第１のストリップ線路基準面４４０と同一の材料である。あるいは、絶縁層に、ミラーの少なくとも一部を露出させる開口部７６を含むことが好都合である。
別の有用な特徴は、同様に先に説明したように、光デバイスと基板とを結合するように構成されたはんだ１２６を含む。他の有用な特徴の例は、基板ウィンドウメタライゼーション層、並びにヒートシンク５４（図１０）及び／又はヒートシンク６２（図２０）を含む。
図２１〜図２３は、本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図である。この実施形態の光電子パッケージ２０１は、（ａ）複数のウィンドウを有し、それらのウィンドウのうちの第１のウィンドウ２１３は、第１のウィンドウの底面及び基板上面１１の上に少なくとも部分的に延出するウィンドウメタライゼーション層５６を有する基板２１０と；（ｂ）第１のウィンドウの内部に、活性側１１５を上に向けて、基板上面より下方に、ウィンドウメタライゼーション層に少なくとも部分的に重なり合うように位置決めされた光デバイス４１４と；（ｃ）基板の第２のウィンドウ２１２の内部に、活性側を上に向けて、基板上面より下方に位置決めされたマルチチップモジュール１５８と；（ｄ）第１のウィンドウの内部で、光デバイスを包囲し、基板上面に関して平坦な表面を有する光ポリマー材料２２２と；（ｅ）第２のウィンドウの内部で、電子デバイスを包囲し、基板上面に関して平坦な表面を有する充填材料２２３と；（ｆ）光ポリマー材料、充填材料及び基板の上でパターニングされ、光配線経路２７と、光デバイスから配線経路へ光を反射するように構成されたミラー２３８とを形成する導波管材料２３４と；（ｇ）導波管材料の上のマイクロストリップ基準面２４０と；（ｈ）パターニングされた導波管材料及びマイクロストリップ基準面の上にある絶縁層２４２であって、絶縁層及び導波管材料は、マルチチップモジュール及び光デバイスのボンドパッド、ウィンドウメタライゼーション層及びマイクロストリップ基準面に向かって、絶縁層及び導波管材料を貫通する複数のビア４４を有する絶縁層と；（ｉ）絶縁層に沿って、ビアの内部まで延出する導電性配線層５４６とを具備する。先に説明したように、一般に、ミラーの上に、保護メタライゼーション層１４０を更に含むことは好都合である。あるいは、絶縁層に、ミラーの少なくとも一部を露出させる開口部７６を含むことが好都合である。
別の有用な特徴は、同様に先に説明したように、ヒートシンク５４と、光デバイスと基板とを結合するように構成されたはんだ２６とを含む。
図２１〜図２３の実施形態は、ボールグリッドアレイ装着構造を含まず、従って、より小型の集積モジュールを構成する。
本発明のいくつかの特徴のみを図示し、説明したが、当業者には、多くの変形及び変更が明らかであろう。
本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の一実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階の部分図を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階の部分図を示す側断面図。 本発明の別の実施形態に従った光電子パッケージの製造における様々な段階の部分図を示す側断面図。
符号の説明
１…光電子パッケージ、１０…基板、１１…基板上面、１２…ウィンドウ、１４…電子デバイス、２２…光ポリマー材料、２３…充填材料、２６…接着剤、２７…光配線経路、３４…導波管材料、３８…ミラー、４０…保護メタライゼーション層、４１…第１のストリップ線路基準面、４２…絶縁層、４４…ビア、４６…導電性配線層、５４…ヒートシンク、５６…ウィンドウメタライゼーション層、６２…ヒートシンク、７４…リセス、７６…開口部、１０１…光電子パッケージ、１１０…基板、１１２…ウィンドウ、１１４…光デバイス、１１６…ボンドパッド、１２２…光ポリマー材料、１２６…はんだ、１３４…導波管材料、１３８…ミラー、１４０…保護メタライゼーション層、１４４…ビア、１５４…ヒートシンク、１５８…マルチチップモジュール、２０１…光電子パッケージ、２１０…基板、２１２…第２のウィンドウ、２１３…第１のウィンドウ、２２２…光ポリマー材料、２２３…充填材料、２２６…はんだ、２３４…導波管材料、２３８…ミラー、２４０…マイクロストリップ基準面、２４２…絶縁層、３０１…光電子パッケージ、３１０…基板、３１２…ウィンドウ、３１４…光デバイス、３２２…光ポリマー材料、３３４…導波管材料、３３８…ミラー、３４２…絶縁層、３４６…導電性配線層、４１４…光デバイス、４４０…第１のストリップ線路基準面、４４６…導電性配線層、５１４…光デバイス、５４２…絶縁層、５４６…導電性配線層、６４６…導電性配線層、７４６…第２のストリップ線路メタライゼーション層

Claims (66)

  1. 光電子パッケージを製造する方法において、
    （ａ）光デバイスを、基板のウィンドウの内部に、活性側を上に向けて、基板上面より下方に位置決めすることと；
    （ｂ）前記ウィンドウを光ポリマー材料で充填することと；
    （ｃ）前記光ポリマー材料及び前記基板の表面を平坦化することと；
    （ｄ）光配線経路を形成し且つ前記光デバイスから前記配線経路へ光を反射するためのミラーを形成するために、前記光ポリマー材料及び基板の上で、導波管材料をパターニングすることと；
    （ｅ）前記光デバイスのボンドパッドを露出させるために、ビアを形成することとから成る方法。
  2. 前記ミラーの上で、保護メタライゼーション層をパターニングすることを更に含む請求項１記載の方法。
  3. （ｄ）の後、（ｅ）の前に、パターニングされた前記導波管材料の上に、絶縁層を塗布することを更に含み、
    （ｅ）は、前記絶縁層を貫通して、前記ボンドパッドまで延出する前記ビアを形成することを含み、
    （ｆ）前記絶縁層に沿って、前記ビアの内部まで延出する導電性配線層をパターニングすることを更に含む請求項２記載の方法。
  4. （ｄ）は、前記光ポリマー材料及び前記基板の上に、クラッド材料の第１の層を塗布することと、前記クラッド材料の第１の層の上に、コア材料の層を塗布することと、前記コア材料の層の上に、クラッド材料の第２の層を塗布することと、約４５°の角度を形成するために、前記クラッド層の第１の層、前記コア材料の層及び前記クラッド材料の第２の層をパターニングすることとを含む請求項３記載の方法。
  5. （ａ）の前に、前記ウィンドウの底面及び前記基板上面の上に少なくとも部分的に延出するウィンドウメタライゼーション層を具備する基板を提供することを更に含み、（ａ）は、前記ウィンドウメタライゼーション層に少なくとも部分的に重なり合うように、前記光デバイスを位置決めすることを含む請求項３記載の方法。
  6. 前記ウィンドウは、前記光デバイスと、前記基板上面の、前記ウィンドウメタライゼーション層の下方に位置する部分との間に延出するテーパ傾斜面を含む請求項５記載の方法。
  7. 前記基板は、前記基板上面に、浅いリセスを含み、前記ウィンドウメタライゼーション層は、前記リセスの中に配置される請求項６記載の方法。
  8. （ｃ）は、前記基板上面から、余分なウィンドウメタライゼーション材料を除去することを更に含む請求項７記載の方法。
  9. （ａ）は、はんだを含む材料を使用することを含む請求項５記載の方法。
  10. 前記絶縁層を塗布する前に、前記導波管材料の上で、マイクロストリップ基準面をパターニングすることを更に含む請求項５記載の方法。
  11. （ｅ）は、複数のビアを形成することを含み、前記ビアのうちの少なくとも１つのビアは、前記マイクロストリップメタライゼーション層まで延出し、少なくとも１つのビアは、前記基板上面の上に配置された前記ウィンドウメタライゼーション層の一部まで延出する請求項１０記載の方法。
  12. 前記導波管材料の上に第１のストリップ線路基準面を設けることを更に含み、前記導電性配線層の少なくとも一部の上で、第２のストリップ線路基準面をパターニングすることを更に含む請求項５記載の方法。
  13. （ａ）は、上面に第１のストリップ線路基準面がパターニングされた基板を提供することを含み、方法は、前記導電性配線層の少なくとも一部の上で、第２のストリップ線路基準面をパターニングすることを更に含む請求項５記載の方法。
  14. （ｅ）は、複数のビアを形成することを含み、前記ビアのうちの少なくとも１つのビアは、前記第１のストリップ線路基準面まで延出し、少なくとも１つのビアは、前記基板上面の上に配置された前記ウィンドウメタライゼーション層の一部まで延出する請求項１３記載の方法。
  15. 前記ミラー及び前記保護メタライゼーション層の上まで延出する前記絶縁層の少なくとも一部を除去することと、前記ミラーから前記保護メタライゼーション層を除去することとを更に含む請求項３記載の方法。
  16. （ａ）は、前記基板の少なくとも１つのウィンドウの内部に、電子デバイスを、活性側を上に向けて位置決めすることを含み、（ｅ）は、前記電子デバイスのボンドパッドを露出させるために、ビアを形成することを含み、方法は、（ｆ）前記電子デバイス及び前記光デバイスの露出されたボンドパッドを互いに電子的に接続することを更に含む請求項１記載の方法。
  17. （ｄ）の後、（ｅ）の前に、前記パターニングされた導波管材料の上に、絶縁層を塗布することを更に含み、（ｅ）は、前記絶縁層を貫通して、前記ボンドパッドまで延出するビアを形成することを含み、（ｆ）は、前記絶縁層に沿って、前記ビアの内部まで延出する導電性配線層をパターニングすることを含む請求項１６記載の方法。
  18. 前記基板上面とは反対側の基板の面にヒートシンクを装着することを更に含む請求項１７記載の方法。
  19. 前記電子デバイスは、マルチチップモジュールを具備する請求項１８記載の方法。
  20. （ａ）基板と；
    （ｂ）前記基板のウィンドウの内部に、活性側を上に向けて、基板上面より下方に位置決めされた光デバイスと；
    （ｃ）前記ウィンドウの内部で、前記光デバイスを包囲し、前記基板上面に関して平坦な表面を有する光ポリマー材料と；
    （ｄ）前記光ポリマー材料及び前記基板の上でパターニングされ、光配線経路と、前記光デバイスから前記配線経路まで光を反射するように構成されたミラーとを形成し、前記光デバイスのボンドパッドを露出させるためのビアを有する導波管材料とを具備する光電子パッケージ。
  21. 前記ミラーの上の保護メタライゼーション層を更に具備する請求項２０記載のパッケージ。
  22. 前記パターニングされた導波管材料の上に形成され、前記ボンドパッドに向かって前記ビアが貫通している絶縁層と、前記絶縁層に沿って、前記ビアの内部まで延出する導電性配線層とを更に具備する請求項２０記載のパッケージ。
  23. 前記絶縁層にあり、前記ミラーの少なくとも一部を露出させる開口部を更に具備する請求項２２記載のパッケージ。
  24. 前記パターニングされた導波管材料は、前記光ポリマー材料及び前記基板の上のクラッド材料の第１の層と、前記クラッド材料の第１の層の上のコア材料の層と、前記コア材料の層の上のクラッド材料の第２の層とを具備する請求項２２記載のパッケージ。
  25. 前記基板は、前記ウィンドウの底面及び前記基板上面の上に少なくとも部分的に延出するウィンドウメタライゼーション層を具備し、前記光デバイスは、少なくとも部分的に、前記ウィンドウメタライゼーション層の上に重なり合う請求項２２記載のパッケージ。
  26. 前記ウィンドウは、前記光デバイスと、前記基板上面の、前記ウィンドウメタライゼーション層の下方に位置する部分との間に延出するテーパ傾斜面を具備する請求項２５記載のパッケージ。
  27. 前記基板は、前記基板上面に浅いリセスを具備し、前記ウィンドウメタライゼーション層は、前記リセスの中に配置される請求項２６記載のパッケージ。
  28. 前記光デバイスと前記基板とを結合するように構成されたはんだを更に具備する請求項２５記載のパッケージ。
  29. 前記導波管材料の上のマイクロストリップ基準面を更に具備する請求項２５記載のパッケージ。
  30. 前記絶縁層は、複数のビアを有し、前記ビアのうちの少なくとも１つのビアは、前記マイクロストリップ基準面まで延出し、少なくとも１つのビアは、前記基板上面の上に配置された前記ウィンドウメタライゼーション層の一部まで延出し、前記パッケージは、前記絶縁層の上に重なり合う導電性配線層を更に具備し、前記導電性配線層は、前記マイクロストリップ基準面と、前記基板ウィンドウメタライゼーション層とを互いに電子的に接続する請求項２９記載のパッケージ。
  31. 前記導波管材料の上の第１のストリップ線路基準面を更に具備し、前記導電性配線層の少なくとも一部の上の第２のストリップ線路基準面を更に具備する請求項２５記載のパッケージ。
  32. （ａ）は、上面に、パターニングされた第１のストリップ線路基準面を具備し、前記導電性配線層の少なくとも一部の上の第２のストリップ線路基準面を更に具備する基板を具備する請求項２５記載のパッケージ。
  33. 前記絶縁層は、複数のビアを有し、前記ビアのうちの少なくとも１つのビアは、前記第１のストリップ線路基準面まで延出し、少なくとも１つのビアは、前記基板上面の上に配置された前記ウィンドウメタライゼーション層の一部まで延出する請求項３２記載のパッケージ。
  34. 前記基板の少なくとも１つのウィンドウの内部に、活性側を上に向けて位置決めされた電子デバイスを更に具備し、前記ビアは、前記電子デバイスのボンドパッドを露出させるビアを含めて、複数のビアを含み、前記パッケージは、前記絶縁層の上に重なり合う導電性配線層を更に具備し、前記導電性配線層は、前記電子デバイス及び前記光デバイスの露出されたボンドパッドを互いに電子的に接続する請求項２０記載のパッケージ。
  35. 前記基板上面とは反対側の前記基板の面に装着されたヒートシンクを更に具備する請求項３４記載のパッケージ。
  36. 前記電子デバイスは、マルチチップモジュールを具備する請求項３５記載のパッケージ。
  37. （ａ）複数のウィンドウを有する基板と；
    （ｂ）前記基板の第１のウィンドウの内部に、活性側を上に向けて、基板上面より下方に位置決めされた光デバイスと；
    （ｃ）前記基板の第２のウィンドウの内部に、活性側を上に向けて、前記基板上面より下方に位置決めされた電子デバイスと；
    （ｄ）前記第１のウィンドウの内部で、前記光デバイスを包囲し、前記基板上面に関して平坦な表面を有する光ポリマー材料と；
    （ｅ）前記第２のウィンドウの内部で、前記電子デバイスを包囲し、前記基板上面に関して平坦な表面を有する充填材料と；
    （ｆ）前記光ポリマー材料、前記充填材料及び前記基板の上でパターニングされ、光配線経路と、前記光デバイスから前記配線経路へ光を反射するように構成されたミラーとを形成する導波管材料と；
    （ｇ）前記パターニングされた導波管材料の上にある絶縁層であって、前記絶縁層及び前記導波管材料は、前記電子デバイス及び前記光デバイスのボンドパッドに向かって、前記絶縁層及び前記導波管材料を貫通するビアを有する絶縁層と；
    （ｈ）前記絶縁層に沿って、前記ビアの内部まで延出する導電性配線層とを具備する光電子パッケージ。
  38. 前記ミラーの上の保護メタライゼーション層を更に具備する請求項３７記載のパッケージ。
  39. 前記絶縁層にあり、前記ミラーの少なくとも一部を露出させる開口部を更に具備する請求項３７記載のパッケージ。
  40. 前記基板は、前記少なくとも１つのウィンドウの底面及び前記基板上面の上に少なくとも部分的に延出するウィンドウメタライゼーション層を具備し、前記光デバイスは、前記ウィンドウメタライゼーション層に少なくとも部分的に重なり合い、前記ビアのうちの少なくとも１つは、前記基板上面の上に配置された前記ウィンドウメタライゼーション層の一部まで延出する請求項３７記載のパッケージ。
  41. 前記ウィンドウは、前記光デバイスと、前記基板上面の、前記ウィンドウメタライゼーション層の下方に位置する部分との間に延出するテーパ傾斜面を具備する請求項４０記載のパッケージ。
  42. 前記基板は、前記基板上面に、浅いリセスを具備し、前記ウィンドウメタライゼーション層は、前記リセスの中に配置される請求項４１記載のパッケージ。
  43. 前記導波管材料の上に、マイクロストリップ基準面を更に具備し、前記ビアのうちの少なくとも１つは、前記マイクロストリップ基準面まで延出する請求項４０記載のパッケージ。
  44. 前記基板上面とは反対側の前記基板の面に装着されたヒートシンクを更に具備する請求項３７記載のパッケージ。
  45. 前記電子デバイスは、マルチチップモジュールを具備する請求項３７記載のパッケージ。
  46. （ａ）ウィンドウを具備し、前記ウィンドウの底面及び基板上面の上に少なくとも部分的に延出するウィンドウメタライゼーション層を具備する基板と；
    （ｂ）前記ウィンドウの内部に、活性側を上に向けて、前記基板上面より下方に、前記ウィンドウメタライゼーション層に少なくとも部分的に重なり合うように位置決めされた光デバイスと；
    （ｃ）前記ウィンドウの内部で、前記光デバイスを包囲し、前記基板上面に関して平坦な表面を有する光ポリマー材料と；
    （ｄ）前記光ポリマー材料及び前記基板の上でパターニングされ、光配線経路と、前記光デバイスから前記配線経路へ光を反射するように構成されたミラーとを形成する導波管材料と；
    （ｅ）前記導波管材料の上のマイクロストリップ基準面と；
    （ｆ）前記導波管材料及び前記マイクロストリップ基準面の上の絶縁層であって、前記絶縁層及び前記導波管材料は、前記電子デバイス及び前記光デバイスのボンドパッド、前記ウィンドウメタライゼーション層及び前記マイクロストリップ基準面に向かって、前記絶縁層及び前記導波管材料を貫通するビアを有する絶縁層と；
    （ｇ）前記絶縁層に沿って、前記ビアの内部まで延出する導電性配線層とを具備する光電子パッケージ。
  47. 前記ミラーの上に保護メタライゼーション層を更に具備する請求項４６記載のパッケージ。
  48. 前記絶縁層にあり、前記ミラーの少なくとも一部を露出させる開口部を更に具備する請求項４６記載のパッケージ。
  49. 前記光デバイスと、前記基板とを結合するように構成されたはんだを更に具備する請求項４６記載のパッケージ。
  50. 前記基板上面とは反対側の前記基板の面に装着されたヒートシンクを更に具備する請求項４９記載のパッケージ。
  51. 前記ウィンドウは、前記光デバイスと、前記基板上面の、前記ウィンドウメタライゼーション層の下方に位置する部分との間に延出するテーパ傾斜面を具備する請求項４６記載のパッケージ。
  52. 前記基板は、前記基板上面に、浅いリセスを具備し、前記ウィンドウメタライゼーション層は、前記リセスの中に配置される請求項５０記載のパッケージ。
  53. （ａ）ウィンドウを有する基板であって、前記ウィンドウの底面及び基板上面の上に少なくとも部分的に延出するウィンドウメタライゼーション層と、前記基板上でパターニングされた第１のストリップ線路基準面とを具備する基板と；
    （ｂ）前記ウィンドウの内部に、活性側を上に向けて、前記基板上面より下方に、前記ウィンドウメタライゼーション層に少なくとも部分的に重なり合うように位置決めされた光デバイスと；
    （ｃ）前記ウィンドウの内部で、前記光デバイスを包囲し、前記基板上面に関して平坦な表面を有する光ポリマー材料と；
    （ｄ）前記光ポリマー材料及び前記基板の上でパターニングされ、光配線経路と、前記光デバイスから前記配線経路へ光を反射するように構成されたミラーとを形成する導波管材料と；
    （ｅ）前記導波管材料の上の絶縁層であって、前記絶縁層及び前記導波管材料は、前記電子デバイス及び前記光デバイスのボンドパッド、前記ウィンドウメタライゼーション層及び前記第１のストリップ線路基準面に向かって、前記絶縁層及び前記導波管材料を貫通するビアを有する絶縁層と；
    （ｆ）前記絶縁層に沿って、前記ビアの内部まで延出する導電性配線層と；
    （ｇ）前記導波管材料の上でパターニングされた第２のストリップ線路基準面とを具備する光電子パッケージ。
  54. 前記ミラーの上の保護メタライゼーション層を更に具備する請求項５３記載のパッケージ。
  55. 前記絶縁層にあり、前記ミラーの少なくとも一部を露出させる開口部を更に具備する請求項５３記載のパッケージ。
  56. 前記光デバイスと前記基板とを結合するように構成されたはんだを更に具備する請求項５３記載のパッケージ。
  57. 前記基板上面とは反対側の前記基板の面に装着されたヒートシンクを更に具備する請求項５３記載のパッケージ。
  58. 前記ウィンドウは、前記光デバイスと、前記基板上面の、前記ウィンドウメタライゼーション層の下方に位置する部分との間に延出するテーパ傾斜面を具備する請求項５３記載のパッケージ。
  59. 前記基板は、前記基板上面に、浅いリセスを具備し、前記ウィンドウメタライゼーション層は、前記リセスの中に配置される請求項５８記載のパッケージ。
  60. （ａ）複数のウィンドウを有する基板であって、第１のウィンドウは、前記第１のウィンドウの底面及び基板上面の上に少なくとも部分的に延出するウィンドウメタライゼーション層を有する基板と；
    （ｂ）前記第１のウィンドウの内部に、活性側を上に向けて、前記基板上面より下方に、前記ウィンドウメタライゼーション層に少なくとも部分的に重なり合うように位置決めされた光デバイスと；
    （ｃ）前記基板の第２のウィンドウの内部に、活性側を上に向けて、前記基板上面より下方に位置決めされたマルチチップモジュールと；
    （ｄ）前記第１のウィンドウの内部で、前記光デバイスを包囲し、前記基板上面に関して平坦な表面を有する光ポリマー材料と；
    （ｅ）前記第２のウィンドウの内部で、前記電子デバイスを包囲し、前記基板上面に関して平坦な表面を有する充填材料と；
    （ｆ）前記光ポリマー材料、前記充填材料及び前記基板の上でパターニングされ、光配線経路と、前記光デバイスから前記配線経路へ光を反射するように構成されたミラーとを形成する導波管材料と；
    （ｇ）前記導波管材料の上のマイクロストリップ基準面と；
    （ｈ）前記パターニングされた導波管材料及び前記マイクロストリップ基準面の上の絶縁層であって、前記絶縁層及び前記導波管材料は、前記マルチチップモジュール及び前記光デバイスのボンドパッド、前記ウィンドウメタライゼーション層及びマイクロストリップ基準面に向かって、前記絶縁層及び前記導波管材料を貫通するビアを有する絶縁層と；
    （ｉ）前記絶縁層に沿って、前記ビアの内部まで延出する導電性配線層とを具備する光電子パッケージ。
  61. 前記ミラーの上の保護メタライゼーション層を更に具備ずる請求項６０記載のパッケージ。
  62. 前記絶縁層にあり、前記ミラーの少なくとも一部を露出させる開口部を更に具備する請求項６０記載のパッケージ。
  63. 前記基板上面とは反対側の前記基板の面に装着されたヒートシンクを更に具備する請求項６０記載のパッケージ。
  64. 前記光デバイスと前記基板とを結合するように構成されたはんだを更に具備する請求項６０記載のパッケージ。
  65. 前記ウィンドウは、前記光デバイスと、前記基板上面の、前記ウィンドウメタライゼーション層の下方に位置する部分との間に延出するテーパ傾斜面を具備する請求項６０記載のパッケージ。
  66. 前記基板は、前記基板上面に、浅いリセスを具備し、前記ウィンドウメタライゼーション層は、前記リセスの中に配置される請求項６５記載のパッケージ。
JP2004546943A 2002-10-21 2003-10-20 光電子パッケージ及びその製造方法 Pending JP2006504138A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/065,460 US6935792B2 (en) 2002-10-21 2002-10-21 Optoelectronic package and fabrication method
PCT/US2003/033279 WO2004038468A2 (en) 2002-10-21 2003-10-20 Optoelectronic package and fabrication method

Publications (2)

Publication Number Publication Date
JP2006504138A true JP2006504138A (ja) 2006-02-02
JP2006504138A5 JP2006504138A5 (ja) 2006-12-07

Family

ID=32092196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004546943A Pending JP2006504138A (ja) 2002-10-21 2003-10-20 光電子パッケージ及びその製造方法

Country Status (7)

Country Link
US (1) US6935792B2 (ja)
EP (1) EP1556723B1 (ja)
JP (1) JP2006504138A (ja)
CN (1) CN100403082C (ja)
AU (1) AU2003284300A1 (ja)
DE (1) DE60321702D1 (ja)
WO (1) WO2004038468A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189483A (ja) * 2004-12-28 2006-07-20 Sumitomo Bakelite Co Ltd 光導波路形成基板の製造方法および光導波路形成基板
JP2006323317A (ja) * 2005-05-20 2006-11-30 Sumitomo Bakelite Co Ltd 光導波路構造体
JP2011075811A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd 光基板の製造方法
JP2013257381A (ja) * 2012-06-11 2013-12-26 Shinko Electric Ind Co Ltd 光モジュール及び光モジュールの製造方法
KR20210073868A (ko) * 2019-12-11 2021-06-21 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786983B2 (en) 2003-04-08 2010-08-31 Poa Sana Liquidating Trust Apparatus and method for a data input device using a light lamina screen
US7203387B2 (en) * 2003-09-10 2007-04-10 Agency For Science, Technology And Research VLSI-photonic heterogeneous integration by wafer bonding
US6985645B2 (en) * 2003-09-24 2006-01-10 International Business Machines Corporation Apparatus and methods for integrally packaging optoelectronic devices, IC chips and optical transmission lines
US7509011B2 (en) * 2004-01-15 2009-03-24 Poa Sana Liquidating Trust Hybrid waveguide
US7144788B2 (en) * 2004-02-19 2006-12-05 Sumitomo Electric Industries, Ltd. Method for manufacturing a transmitting optical sub-assembly with a thermo-electric cooler therein
US7471865B2 (en) 2004-06-04 2008-12-30 Poa Sana Liquidating Trust Apparatus and method for a molded waveguide for use with touch screen displays
US7267930B2 (en) * 2004-06-04 2007-09-11 National Semiconductor Corporation Techniques for manufacturing a waveguide with a three-dimensional lens
US7642628B2 (en) * 2005-01-11 2010-01-05 Rosemount Inc. MEMS packaging with improved reaction to temperature changes
US7551814B1 (en) 2006-02-21 2009-06-23 National Semiconductor Corporation Optical detection of user interaction based on external light source
US20080031584A1 (en) * 2006-08-02 2008-02-07 National Semiconductor Corporation Apparatus and method for a singulation of polymer waveguides using photolithography
US7369724B2 (en) 2006-10-03 2008-05-06 National Semiconductor Corporation Apparatus and method for an improved lens structure for polymer wave guides which maximizes free space light coupling
JP4825729B2 (ja) * 2007-05-24 2011-11-30 日東電工株式会社 光導波路デバイスおよびその製造方法
US8138616B2 (en) * 2008-07-07 2012-03-20 Mediatek Inc. Bond pad structure
US8488921B2 (en) * 2010-07-16 2013-07-16 International Business Machines Corporation Packaged multicore fiber optical transceiver module
US9551844B2 (en) 2011-01-11 2017-01-24 Hewlett Packard Enterprise Development Lp Passive optical alignment
WO2013184152A1 (en) * 2012-06-08 2013-12-12 Hoya Corporation Usa Submount for electronic, optoelectronic, optical, or photonic components
US8901576B2 (en) 2012-01-18 2014-12-02 International Business Machines Corporation Silicon photonics wafer using standard silicon-on-insulator processes through substrate removal or transfer
EP2810111B1 (en) 2012-01-31 2018-09-05 Hewlett-Packard Enterprise Development LP Combination underfill-dam and electrical-interconnect structure for an opto-electronic engine
US10094988B2 (en) * 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
JP6319762B2 (ja) * 2013-10-31 2018-05-09 日東電工株式会社 光電気混載基板およびその製法
CN103762205B (zh) * 2014-01-28 2017-02-01 华进半导体封装先导技术研发中心有限公司 兼容pcb工艺的多功能基板及其制作方法
GB2579936B (en) * 2017-08-01 2022-08-10 Rockley Photonics Ltd Module with transmit optical subassembly and receive optical subassembly
US11525967B1 (en) 2018-09-28 2022-12-13 Apple Inc. Photonics integrated circuit architecture
US11131929B2 (en) 2018-11-07 2021-09-28 Waymo Llc Systems and methods that utilize angled photolithography for manufacturing light guide elements
US11881678B1 (en) 2019-09-09 2024-01-23 Apple Inc. Photonics assembly with a photonics die stack
US11500154B1 (en) 2019-10-18 2022-11-15 Apple Inc. Asymmetric optical power splitting system and method
US11131934B2 (en) 2019-10-29 2021-09-28 Waymo Llc Non-telecentric light guide elements
US11635566B2 (en) 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same
US11886001B2 (en) * 2019-12-20 2024-01-30 Snap Inc. Optical waveguide fabrication process
CN116134356A (zh) * 2020-07-20 2023-05-16 苹果公司 具有受控塌陷芯片连接的光子集成电路
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same
US11914201B2 (en) 2021-09-23 2024-02-27 Apple Inc. Mechanisms that transfer light between layers of multi-chip photonic assemblies
CN114899699B (zh) * 2022-06-11 2024-03-26 奕富通集成科技(珠海横琴)有限公司 垂直腔面激光器封装结构及封装方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5428704A (en) * 1993-07-19 1995-06-27 Motorola, Inc. Optoelectronic interface and method of making
US5854866A (en) * 1995-03-14 1998-12-29 Texas Instruments Incorporated Multi-level architecture for optical time delays in integrated circuits
US5533151A (en) * 1995-04-28 1996-07-02 Texas Instruments Incorporated Active cladding optical modulator using an electro-optic polymer on an inorganic waveguide
US5932387A (en) * 1996-08-09 1999-08-03 Fuji Xerox Co., Ltd. Charged member for electrostatic development and sleeve for electrostatic development
US20020019305A1 (en) 1996-10-31 2002-02-14 Che-Kuang Wu Gray scale all-glass photomasks
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6381380B1 (en) 1998-06-24 2002-04-30 The Trustees Of Princeton University Twin waveguide based design for photonic integrated circuits
US6706546B2 (en) 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
JP3100584B2 (ja) 1999-02-15 2000-10-16 日本電信電話株式会社 光電子集積回路およびその作製方法
US6236774B1 (en) * 1999-03-22 2001-05-22 Gemfire Corporation Optoelectronic and photonic devices formed of materials which inhibit degradation and failure
US6301401B1 (en) * 1999-04-02 2001-10-09 Convergence Technologies, Ltd. Electro-optical package for reducing parasitic effects
JP2001059923A (ja) * 1999-06-16 2001-03-06 Seiko Epson Corp 光モジュール及びその製造方法、半導体装置並びに光伝達装置
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6293688B1 (en) 1999-11-12 2001-09-25 Sparkolor Corporation Tapered optical waveguide coupler

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189483A (ja) * 2004-12-28 2006-07-20 Sumitomo Bakelite Co Ltd 光導波路形成基板の製造方法および光導波路形成基板
JP2006323317A (ja) * 2005-05-20 2006-11-30 Sumitomo Bakelite Co Ltd 光導波路構造体
JP2011075811A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd 光基板の製造方法
JP2013257381A (ja) * 2012-06-11 2013-12-26 Shinko Electric Ind Co Ltd 光モジュール及び光モジュールの製造方法
KR20210073868A (ko) * 2019-12-11 2021-06-21 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법
KR102277800B1 (ko) * 2019-12-11 2021-07-16 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법

Also Published As

Publication number Publication date
CN100403082C (zh) 2008-07-16
AU2003284300A1 (en) 2004-05-13
US20040076382A1 (en) 2004-04-22
WO2004038468A2 (en) 2004-05-06
EP1556723B1 (en) 2008-06-18
US6935792B2 (en) 2005-08-30
EP1556723A2 (en) 2005-07-27
CN1723405A (zh) 2006-01-18
AU2003284300A8 (en) 2004-05-13
DE60321702D1 (de) 2008-07-31
WO2004038468A3 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
JP2006504138A (ja) 光電子パッケージ及びその製造方法
US9507109B2 (en) Optical modules
JP3803596B2 (ja) パッケージ型半導体装置
US6739760B2 (en) Parallel fiber optics communications module
EP2059841B1 (en) Photoelectric converter
JP4425936B2 (ja) 光モジュール
US6676302B2 (en) Method of constructing a fiber optics communications module
KR101287117B1 (ko) 광전기 복합 배선 모듈 및 그 제조 방법
US8757897B2 (en) Optical interposer
US6640021B2 (en) Fabrication of a hybrid integrated circuit device including an optoelectronic chip
JP4969775B2 (ja) 反射鏡及び位置合わせポストを有する光デバイスパッケージ
JPH0786693A (ja) 光半導体モジュール
JP6423161B2 (ja) 光集積回路装置
US12007611B2 (en) Package structure having grating coupler and manufacturing method thereof
US11448827B2 (en) Wafer-level optoelectronic packaging
JP2000294808A (ja) 光モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209