JP3100584B2 - 光電子集積回路およびその作製方法 - Google Patents
光電子集積回路およびその作製方法Info
- Publication number
- JP3100584B2 JP3100584B2 JP3640599A JP3640599A JP3100584B2 JP 3100584 B2 JP3100584 B2 JP 3100584B2 JP 3640599 A JP3640599 A JP 3640599A JP 3640599 A JP3640599 A JP 3640599A JP 3100584 B2 JP3100584 B2 JP 3100584B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polymer
- integrated circuit
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】本発明は、電子素子と光素子
とを集積化した回路基板と該回路基板上に光接続された
光導波路回路とを有する光電子集積回路およびその作製
方法に関し、特に、大容量の信号処理を行うことが可能
な光電子集積回路およびその作製方法に関する。
とを集積化した回路基板と該回路基板上に光接続された
光導波路回路とを有する光電子集積回路およびその作製
方法に関し、特に、大容量の信号処理を行うことが可能
な光電子集積回路およびその作製方法に関する。
【０００２】
【従来技術】従来、集積回路内におけるノイズ発生、信
号遅延等を抑制するために、金属配線に代わって光導波
路による光配線を用いた光集積回路が注目されている。
号遅延等を抑制するために、金属配線に代わって光導波
路による光配線を用いた光集積回路が注目されている。
【０００３】この種の光集積回路には、例えば、図１６
に示すように、基板１上に光導波路３と発光素子４と受
光素子１０とが形成されたモノリシック集積による光電
子集積回路がある（特開昭５９−７５６５６号公報参
照）。
に示すように、基板１上に光導波路３と発光素子４と受
光素子１０とが形成されたモノリシック集積による光電
子集積回路がある（特開昭５９−７５６５６号公報参
照）。
【０００４】また、図１７に示すように、光導波路１０
７を有する光接続基板１０３と、受光素子１０２を有す
る集積回路チップ１０１（ＬＳＩ基板）とをハイブリッ
ド集積した光電子集積回路がある（特開平６−４５５８
４号公報参照）。
７を有する光接続基板１０３と、受光素子１０２を有す
る集積回路チップ１０１（ＬＳＩ基板）とをハイブリッ
ド集積した光電子集積回路がある（特開平６−４５５８
４号公報参照）。
【０００５】
【発明が解決しようとする課題】前者の例は、通常Ｇａ
Ａｓ基板やＩｎＰ基板に格子整合する材料の組み合わ
せ、例えばＧａＡｓ／Ａｌx Ｇａ1-x Ａｓ、ＩｎＰ／Ｉ
ｎx Ｇａ1-x Ａｓy Ｐ1-y（ｘ＝０．４７ｙ程度）の直
接遷移型材料系の導波路を基板上に形成することによっ
て作製される。
Ａｓ基板やＩｎＰ基板に格子整合する材料の組み合わ
せ、例えばＧａＡｓ／Ａｌx Ｇａ1-x Ａｓ、ＩｎＰ／Ｉ
ｎx Ｇａ1-x Ａｓy Ｐ1-y（ｘ＝０．４７ｙ程度）の直
接遷移型材料系の導波路を基板上に形成することによっ
て作製される。
【０００６】この場合、格子整合条件からずれると内部
応力が発生し、極端な場合は結晶内に転位や欠陥が発生
して、素子寿命が短くなる場合が多く、非格子整合条件
／材料組み合わせは、ごく薄い（１０００オングストロ
ーム以下程度）層以外には用いることは困難である。
応力が発生し、極端な場合は結晶内に転位や欠陥が発生
して、素子寿命が短くなる場合が多く、非格子整合条件
／材料組み合わせは、ごく薄い（１０００オングストロ
ーム以下程度）層以外には用いることは困難である。
【０００７】このように、導波路のモノリシックな集積
を行うために、多くの制約、例えば、多数の再成長工程
に伴う形状的制約、再成長可能な材料的制約、発光波長
及び受光波長の制約がある。近年における信号処理用集
積回路の多くはシリコン系集積回路であるが、間接遷移
のシリコンでは発光素子を製作できず、受光素子との組
み合わせに限定される。
を行うために、多くの制約、例えば、多数の再成長工程
に伴う形状的制約、再成長可能な材料的制約、発光波長
及び受光波長の制約がある。近年における信号処理用集
積回路の多くはシリコン系集積回路であるが、間接遷移
のシリコンでは発光素子を製作できず、受光素子との組
み合わせに限定される。
【０００８】一方、後者の例においては、光接続基板１
０３と受光素子１０２を持つ集積回路チップ１０１（Ｌ
ＳＩ基板）との正確な位置調整を行い、配置するための
実装上の困難が多い。また、光接続基板１０３と集積回
路チップ１０１とは、個別に組み立て作業を行うため、
複数の光電子集積回路を同時に製作することができな
い。これらは物理的な制約ではないが、非常に高コスト
な光電子集積回路になり、実用的ではない。
０３と受光素子１０２を持つ集積回路チップ１０１（Ｌ
ＳＩ基板）との正確な位置調整を行い、配置するための
実装上の困難が多い。また、光接続基板１０３と集積回
路チップ１０１とは、個別に組み立て作業を行うため、
複数の光電子集積回路を同時に製作することができな
い。これらは物理的な制約ではないが、非常に高コスト
な光電子集積回路になり、実用的ではない。
【０００９】ここで、電子回路基板上に光素子をハイブ
リッド集積する場合の問題点を例に挙げて説明する。
リッド集積する場合の問題点を例に挙げて説明する。
【００１０】例えば、電子回路基板に受光素子ないし発
光素子をハイブリッド集積する方法として、半田バンプ
技術がある。
光素子をハイブリッド集積する方法として、半田バンプ
技術がある。
【００１１】しかし、この技術を用いた方法では、受光
素子あるいは発光素子を小さいチップにして半田を用い
て接着するが、以下の問題点（１）〜（３）がある。
素子あるいは発光素子を小さいチップにして半田を用い
て接着するが、以下の問題点（１）〜（３）がある。
【００１２】（１）劈開やスクライブでは、１００ミク
ロン×１００ミクロン×１００ミクロンよりも小さなチ
ップを作ることが大変困難である。このため、品種の異
なる（受光素子と発光素子のような）チップを同一の電
子回路基板に集積することができない。
ロン×１００ミクロン×１００ミクロンよりも小さなチ
ップを作ることが大変困難である。このため、品種の異
なる（受光素子と発光素子のような）チップを同一の電
子回路基板に集積することができない。
【００１３】（２）光を受光素子ないし発光素子の基板
側から入出力するため、使用する波長帯で透明な基板を
用いるかあるいは不要基板部分を除去する必要がある。
（１）の方法では、受光ないし発光素子の選択に大きな
制限を受ける。また、（２）の方法では、電子回路基板
や半田層が露出しているので、それらにダメージを与え
ずに除去することが困難である。
側から入出力するため、使用する波長帯で透明な基板を
用いるかあるいは不要基板部分を除去する必要がある。
（１）の方法では、受光ないし発光素子の選択に大きな
制限を受ける。また、（２）の方法では、電子回路基板
や半田層が露出しているので、それらにダメージを与え
ずに除去することが困難である。
【００１４】（３）半田層や、受光素子、発光素子の基
板の厚さにより、電子回路基板の凹凸が少なくとも１０
０〜２００ミクロンとなるため、その上部を平坦化して
導波路層を形成することは不可能である。また、導波路
面と、受光面及び発光面との距離が１００〜２００ミク
ロン以上となるため、レンズ手段を介在させないと、高
い結合効率を得ることが原理的に不能である。
板の厚さにより、電子回路基板の凹凸が少なくとも１０
０〜２００ミクロンとなるため、その上部を平坦化して
導波路層を形成することは不可能である。また、導波路
面と、受光面及び発光面との距離が１００〜２００ミク
ロン以上となるため、レンズ手段を介在させないと、高
い結合効率を得ることが原理的に不能である。
【００１５】そこで、本発明の目的は、大容量で高速の
信号処理を行える高性能な光電子集積回路を提供すると
共に、高精度かつ低コストな光電子集積回路の作製方法
を提供することにある。
信号処理を行える高性能な光電子集積回路を提供すると
共に、高精度かつ低コストな光電子集積回路の作製方法
を提供することにある。
【００１６】
【課題を解決するための手段】本発明は、電極および位
置合わせマークが形成された電子集積回路基板の基板表
面の凹凸を平坦化し、該平坦化された電子集積回路基板
の基板表面とエピタキシャル基板に形成されたエピタキ
シャル層の一面とを接着し、該接着されたエピタキシャ
ル基板をエッチングすることによって前記電子集積回路
基板上に前記エピタキシャル層の接着されていない側の
他面が表面層として形成されたウエハを作製する工程
と、前記作製されたウエハの表面層とされた前記エピタ
キシャル層を部分的にエッチングして分割溝を形成し、
該分割溝から下方に位置する前記電子集積回路基板に形
成された前記位置合わせマークを露出し、該露出した位
置合わせマークを用いてフォトワークおよびエッチング
を行って光素子のメサ構造を形成することによって該光
素子が集積された光電融合回路基板を作製する工程と、
前記光電融合回路基板上にモノマーあるいはオリゴマー
を塗布して平坦化ポリマー層を形成する工程と、前記平
坦化ポリマー層上にモノマーあるいはオリゴマーを塗布
してポリマー下部クラッド層を形成する工程と、前記ポ
リマー下部クラッド層上にモノマーあるいはオリゴマー
を塗布してポリマーコア層を形成する工程と、前記ポリ
マーコア層を前記位置合わせマークを基準にして合わせ
たフォトリソグラフィによりパターンニングして導波路
パターンを形成する工程と、前記パターンニングされた
導波路パターン上にモノマーあるいはオリゴマーを塗布
して該導波路パターンを埋め込み、ポリマー上部クラッ
ド層を形成する工程と、前記導波路パターン中に光路変
換部をダイシングによって形成する工程とを具え、前記
光電融合回路基板上に、前記ポリマー下部クラッド層と
前記導波路パターンと前記ポリマー上部クラッド層とか
らなる光導波路、および、前記光路変換部を有する光導
波路回路を直接形成することによって、光電子集積回路
の作製方法を提供する。本発明は、電極および位置合わ
せマークが形成された電子集積回路基板の基板表面の凹
凸を平坦化し、該平坦化された電子集積回路基板の基板
表面とエピタキシャル基板に形成されたエピタキシャル
層の一面とを接着し、該接着されたエピタキシャル基板
をエッチングすることによって前記電子集積回路基板上
に前記エピタキシャル層の接着されていない側の他面が
表面層として形成されたウエハを作製する工程と、前記
作製されたウエハの表面層とされた前記エピタキシャル
層を部分的にエッチングして分割溝を形成し、該分割溝
から下方に位置する前記電子集積回路基板に形成された
前記位置合わせマークを露出し、該露出した位置合わせ
マークを用いてフォトワークおよびエッチングを行って
光素子のメサ構造を形成することによって該光素子が集
積された光電融合回路基板を作製する工程と、前記光電
融合回路基板上にモノマーあるいはオリゴマーを塗布し
て平坦化ポリマー層を形成する工程と、前記平坦化ポリ
マー層上にモノマーあるいはオリゴマーを塗布してポリ
マー下部クラッド層を形成する工程と、前記ポリマー下
部クラッド層上にモノマーあるいはオリゴマーを塗布し
てポリマーコア層を形成する工程と、前記ポリマーコア
層を前記位置合わせマークを基準にして合わせたフォト
リソグラフィによりパターンニングして導波路パターン
を形成する工程と、前記パターンニングされた導波路パ
ターン上にモノマーあるいはオリゴマーを塗布して該導
波路パターンを埋め込み、ポリマー上部クラッド層を形
成する工程と、前記導波路パターン中に光路変換部をフ
ォトリソグラフィによって形成する工程とを具え、前記
光電融合回路基板上に、前記ポリマー下部クラッド層と
前記導波路パターンと前記ポリマー上部クラッド層とか
らなる光導波路、および、前記光路変換部を有する光導
波路回路を直接形成することによって、光電子集積回路
の作製方法を提供する。本発明は、上記光電子集積回路
の作製方法を用いて作製された光電子集積回路であっ
て、電子素子とメサ構造の光素子とを集積化した光電融
合回路基板と、前記光素子と光接続を行うために前記光
電融合回路基板上に直接形成され、ポリマー下部クラッ
ド層と導波路パターンとポリマー上部クラッド層とから
なる光導波路、および、該光導波路と前記光素子との間
で光の進行方向を変える光路変換部を有する光導波路回
路とを具え、上記半導体プロセス技術を用いて、前記光
電融合回路基板上に前記光導波路回路を直接形成するこ
とによって、光電子集積回路を構成する。
置合わせマークが形成された電子集積回路基板の基板表
面の凹凸を平坦化し、該平坦化された電子集積回路基板
の基板表面とエピタキシャル基板に形成されたエピタキ
シャル層の一面とを接着し、該接着されたエピタキシャ
ル基板をエッチングすることによって前記電子集積回路
基板上に前記エピタキシャル層の接着されていない側の
他面が表面層として形成されたウエハを作製する工程
と、前記作製されたウエハの表面層とされた前記エピタ
キシャル層を部分的にエッチングして分割溝を形成し、
該分割溝から下方に位置する前記電子集積回路基板に形
成された前記位置合わせマークを露出し、該露出した位
置合わせマークを用いてフォトワークおよびエッチング
を行って光素子のメサ構造を形成することによって該光
素子が集積された光電融合回路基板を作製する工程と、
前記光電融合回路基板上にモノマーあるいはオリゴマー
を塗布して平坦化ポリマー層を形成する工程と、前記平
坦化ポリマー層上にモノマーあるいはオリゴマーを塗布
してポリマー下部クラッド層を形成する工程と、前記ポ
リマー下部クラッド層上にモノマーあるいはオリゴマー
を塗布してポリマーコア層を形成する工程と、前記ポリ
マーコア層を前記位置合わせマークを基準にして合わせ
たフォトリソグラフィによりパターンニングして導波路
パターンを形成する工程と、前記パターンニングされた
導波路パターン上にモノマーあるいはオリゴマーを塗布
して該導波路パターンを埋め込み、ポリマー上部クラッ
ド層を形成する工程と、前記導波路パターン中に光路変
換部をダイシングによって形成する工程とを具え、前記
光電融合回路基板上に、前記ポリマー下部クラッド層と
前記導波路パターンと前記ポリマー上部クラッド層とか
らなる光導波路、および、前記光路変換部を有する光導
波路回路を直接形成することによって、光電子集積回路
の作製方法を提供する。本発明は、電極および位置合わ
せマークが形成された電子集積回路基板の基板表面の凹
凸を平坦化し、該平坦化された電子集積回路基板の基板
表面とエピタキシャル基板に形成されたエピタキシャル
層の一面とを接着し、該接着されたエピタキシャル基板
をエッチングすることによって前記電子集積回路基板上
に前記エピタキシャル層の接着されていない側の他面が
表面層として形成されたウエハを作製する工程と、前記
作製されたウエハの表面層とされた前記エピタキシャル
層を部分的にエッチングして分割溝を形成し、該分割溝
から下方に位置する前記電子集積回路基板に形成された
前記位置合わせマークを露出し、該露出した位置合わせ
マークを用いてフォトワークおよびエッチングを行って
光素子のメサ構造を形成することによって該光素子が集
積された光電融合回路基板を作製する工程と、前記光電
融合回路基板上にモノマーあるいはオリゴマーを塗布し
て平坦化ポリマー層を形成する工程と、前記平坦化ポリ
マー層上にモノマーあるいはオリゴマーを塗布してポリ
マー下部クラッド層を形成する工程と、前記ポリマー下
部クラッド層上にモノマーあるいはオリゴマーを塗布し
てポリマーコア層を形成する工程と、前記ポリマーコア
層を前記位置合わせマークを基準にして合わせたフォト
リソグラフィによりパターンニングして導波路パターン
を形成する工程と、前記パターンニングされた導波路パ
ターン上にモノマーあるいはオリゴマーを塗布して該導
波路パターンを埋め込み、ポリマー上部クラッド層を形
成する工程と、前記導波路パターン中に光路変換部をフ
ォトリソグラフィによって形成する工程とを具え、前記
光電融合回路基板上に、前記ポリマー下部クラッド層と
前記導波路パターンと前記ポリマー上部クラッド層とか
らなる光導波路、および、前記光路変換部を有する光導
波路回路を直接形成することによって、光電子集積回路
の作製方法を提供する。本発明は、上記光電子集積回路
の作製方法を用いて作製された光電子集積回路であっ
て、電子素子とメサ構造の光素子とを集積化した光電融
合回路基板と、前記光素子と光接続を行うために前記光
電融合回路基板上に直接形成され、ポリマー下部クラッ
ド層と導波路パターンとポリマー上部クラッド層とから
なる光導波路、および、該光導波路と前記光素子との間
で光の進行方向を変える光路変換部を有する光導波路回
路とを具え、上記半導体プロセス技術を用いて、前記光
電融合回路基板上に前記光導波路回路を直接形成するこ
とによって、光電子集積回路を構成する。
【００１７】
【００１８】
【００１９】
【００２０】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００２１】［第１の例］本発明の第１の実施の形態
を、図１〜図１３に基づいて説明する。
を、図１〜図１３に基づいて説明する。
【００２２】（構造）まず、本発明に適用可能な光電子
集積回路の構造を、図１および図２に基づいて説明す
る。
集積回路の構造を、図１および図２に基づいて説明す
る。
【００２３】図２は、光電子集積回路の平面図である。
【００２４】２０１は、シリコンからなる電子集積回路
基板である。この電子集積回路基板２０１上には、機能
が異なる複数の回路ブロックに分割された電子集積回路
２０３（ここでは、電子回路１〜電子回路３）が形成さ
れている。また、電子集積回路基板２０１上の端部に
は、電気配線用のボンディングパッド２０２が形成され
ている。なお、同一の電子集積回路基板２０１に、機能
が異なる複数の回路ブロックを作製する技術は、周知の
集積回路の製造方法を用いることが可能である。
基板である。この電子集積回路基板２０１上には、機能
が異なる複数の回路ブロックに分割された電子集積回路
２０３（ここでは、電子回路１〜電子回路３）が形成さ
れている。また、電子集積回路基板２０１上の端部に
は、電気配線用のボンディングパッド２０２が形成され
ている。なお、同一の電子集積回路基板２０１に、機能
が異なる複数の回路ブロックを作製する技術は、周知の
集積回路の製造方法を用いることが可能である。
【００２５】電子集積回路２０３には、発光素子により
構成される発光部２０４と、受光素子により構成される
受光部２０６とが設けられている。発光素子および受光
素子の構成については、図１を用いて説明する。
構成される発光部２０４と、受光素子により構成される
受光部２０６とが設けられている。発光素子および受光
素子の構成については、図１を用いて説明する。
【００２６】発光部２０４および受光部２０６の上方に
は、これら受発光部間の光接続を行うための光配線とし
て、光導波路２０５および光路変換部２０７が設けられ
ている。
は、これら受発光部間の光接続を行うための光配線とし
て、光導波路２０５および光路変換部２０７が設けられ
ている。
【００２７】また、外部回路との接続用として、外部接
続用光導波路２０８と、光ファイバ接続部２０９とが設
けられている。
続用光導波路２０８と、光ファイバ接続部２０９とが設
けられている。
【００２８】図１は、受発光部および光配線部の詳細な
集積構造を示す。
集積構造を示す。
【００２９】２１０は、電子集積回路２０３と発光素
子、電子集積回路２０３と受光素子をそれぞれ電気的に
接続するためのコンタクト電極である。
子、電子集積回路２０３と受光素子をそれぞれ電気的に
接続するためのコンタクト電極である。
【００３０】２１１は、回路基板２０１と発光素子、回
路基板２０１と受光素子とをそれぞれ張り合わせるポリ
イミドである。
路基板２０１と受光素子とをそれぞれ張り合わせるポリ
イミドである。
【００３１】２１２は、電子集積回路２０３と発光素
子、電子集積回路２０３と受光素子をそれぞれ電気的に
接続するための電気配線である。この電気配線２１２
は、必要に応じて、絶縁構造や金属が反応しないように
バリア構造を有している。
子、電子集積回路２０３と受光素子をそれぞれ電気的に
接続するための電気配線である。この電気配線２１２
は、必要に応じて、絶縁構造や金属が反応しないように
バリア構造を有している。
【００３２】２１３は、発光素子としての面発光レーザ
であり、Ｐ型ＤＢＲミラー、活性層、ｎ型ＤＢＲミラー
によって構成される。
であり、Ｐ型ＤＢＲミラー、活性層、ｎ型ＤＢＲミラー
によって構成される。
【００３３】２１４は、受光素子としてのフォトダイオ
ードであり、通常は、ｐ型半導体、ｉ型半導体、ｎ型半
導体によるｐｉｎ構成のものを用いる。
ードであり、通常は、ｐ型半導体、ｉ型半導体、ｎ型半
導体によるｐｉｎ構成のものを用いる。
【００３４】このフォトダイオード２１４の上面には、
低反射コーティング２１５が施されている。
低反射コーティング２１５が施されている。
【００３５】これら面発光レーザ２１３およびフォトダ
イオード２１４上には、平坦化ポリマー層２１６が積層
されている。
イオード２１４上には、平坦化ポリマー層２１６が積層
されている。
【００３６】この平坦化ポリマー層２１６上には、ポリ
マー下部クラッド層２１７、ポリマーコア層２１８、ポ
リマー上部クラッド層２１９が順次積層されている。光
導波路は、これらポリマーからなる２１７から２１９の
層構造によって機能する。なお、光導波路の材料として
は、これらポリマーに限定されるものではなく、周知の
材料により作製できるものである。
マー下部クラッド層２１７、ポリマーコア層２１８、ポ
リマー上部クラッド層２１９が順次積層されている。光
導波路は、これらポリマーからなる２１７から２１９の
層構造によって機能する。なお、光導波路の材料として
は、これらポリマーに限定されるものではなく、周知の
材料により作製できるものである。
【００３７】また、光路変換部２０７は、適当な傾斜角
で光導波路の一部を取り除いてミラーを作製することに
よって構成される。この光路変換部１０７には、ミラー
としての高反射膜２２０が設けられている。この高反射
膜２２０は、面発光レーザ２１３からの光をポリマーコ
ア層２１８に導くように光路偏向させると共に、ポリマ
ーコア層２１８からの光をフォトダイオード２１４に導
くように光路偏向させる。
で光導波路の一部を取り除いてミラーを作製することに
よって構成される。この光路変換部１０７には、ミラー
としての高反射膜２２０が設けられている。この高反射
膜２２０は、面発光レーザ２１３からの光をポリマーコ
ア層２１８に導くように光路偏向させると共に、ポリマ
ーコア層２１８からの光をフォトダイオード２１４に導
くように光路偏向させる。
【００３８】この高反射膜２２０は、光路変換部２０７
の光路変換損失を低減すると共に信頼性を向上させる。
このような高反射膜２２０は、ＴｉＯ2 ／ＳｉＯ2 等か
らなる誘電体多層膜、あるいは、Ａｕ，Ａｇ，Ｃｒ，Ａ
ｌ等の金属膜を用いることができる。
の光路変換損失を低減すると共に信頼性を向上させる。
このような高反射膜２２０は、ＴｉＯ2 ／ＳｉＯ2 等か
らなる誘電体多層膜、あるいは、Ａｕ，Ａｇ，Ｃｒ，Ａ
ｌ等の金属膜を用いることができる。
【００３９】さらに、この高反射膜２２０には、保護膜
として、光導波路と屈折率がほぼ等しい材料であるＳｉ
Ｏ2 の薄膜を付着させてもよい。
として、光導波路と屈折率がほぼ等しい材料であるＳｉ
Ｏ2 の薄膜を付着させてもよい。
【００４０】（製造方法）次に、本装置の作製方法を、
図３〜図１３に基づいて説明する。
図３〜図１３に基づいて説明する。
【００４１】（光電融合回路基板）まず、光電融合回路
基板を作製する工程（１）〜（６）を、図３〜図８に基
づいて説明する。
基板を作製する工程（１）〜（６）を、図３〜図８に基
づいて説明する。
【００４２】図３は、第１の工程（１）を示す。
【００４３】ＧａＡｓ基板２４０上に、エピタキシャル
成長によってエピタキシャル層２５０を形成する。
成長によってエピタキシャル層２５０を形成する。
【００４４】すなわち、ＧａＡｓ基板２４０上に、第１
のエッチストップ層と、面発光レーザ２１３の層と、第
２のエッチストップ層と、フォトダイオード２１４の層
とを、エピタキシャル成長によって形成し、これによ
り、エピタキシャル基板２６０を作製する。
のエッチストップ層と、面発光レーザ２１３の層と、第
２のエッチストップ層と、フォトダイオード２１４の層
とを、エピタキシャル成長によって形成し、これによ
り、エピタキシャル基板２６０を作製する。
【００４５】エピタキシャル基板２６０のエピタキシャ
ル層２５０の構成は、以下のようになる。
ル層２５０の構成は、以下のようになる。
【００４６】第１のエッチストップ層は、Ａｌ0.6 Ｇａ
0.4 Ａｓ層２５１、ＩｎＧａＰ層２５２から構成され
る。
0.4 Ａｓ層２５１、ＩｎＧａＰ層２５２から構成され
る。
【００４７】面発光レーザ２１３の層は、ｎ−ＤＢＲ層
（ｎドープＧａＡｓ／ＡｌＧａＡｓの多層構造）２５３
と、ＧａＡｓ活性層２５４と、ｐ−ＤＢＲ層（ｐドープ
ＧａＡｓ／ＡｌＧａＡｓの多層構造）２５５とから構成
される。
（ｎドープＧａＡｓ／ＡｌＧａＡｓの多層構造）２５３
と、ＧａＡｓ活性層２５４と、ｐ−ＤＢＲ層（ｐドープ
ＧａＡｓ／ＡｌＧａＡｓの多層構造）２５５とから構成
される。
【００４８】第２のエッチストップ層は、Ａｌ0.3 Ｇａ
0.7 Ａｓ層２５６から構成される。
0.7 Ａｓ層２５６から構成される。
【００４９】フォトダイオード２１４の層は、ｐ−Ｇａ
Ａｓ層２５７と、ｉ−ＧａＡｓ層２５８と、ｎ−ＧａＡ
ｓ層２５９とから構成される。
Ａｓ層２５７と、ｉ−ＧａＡｓ層２５８と、ｎ−ＧａＡ
ｓ層２５９とから構成される。
【００５０】図４は、第２の工程（２）を示す。
【００５１】電子集積回路基板２０１上の電極２０１ａ
が形成された表面の凹凸を平坦化する。この平坦化は、
ポリイミド２０１ｂを塗布、硬化した後に、表面研磨す
ることによって行うことが可能である。
が形成された表面の凹凸を平坦化する。この平坦化は、
ポリイミド２０１ｂを塗布、硬化した後に、表面研磨す
ることによって行うことが可能である。
【００５２】図５は、第３の工程（３）を示す。
【００５３】図５（ａ）に示すように、前記エピタキシ
ャル基板２６０に形成されたエピタキシャル層２５０
と、電子集積回路基板２０１とを、ポリイミド２１１を
用いて接着する。
ャル基板２６０に形成されたエピタキシャル層２５０
と、電子集積回路基板２０１とを、ポリイミド２１１を
用いて接着する。
【００５４】接着後、図５（ｂ）に示すように、接着さ
れた基板を、２００℃で仮止めする。
れた基板を、２００℃で仮止めする。
【００５５】仮止め後、図５（ｃ）に示すように、不要
なＧａＡｓ基板２４０をＨ2 Ｏ2 ＋ＮＨ3 ＯＨでエッチ
ングする。
なＧａＡｓ基板２４０をＨ2 Ｏ2 ＋ＮＨ3 ＯＨでエッチ
ングする。
【００５６】さらに、Ａｌ0.6 Ｇａ0.4 Ａｓ層２５１を
Ｈ2 ＳＯ4 ＋Ｈ2 Ｏでエッチングし、ＩｎＧａＰ層２５
２をＨＣｌ＋Ｈ2 Ｏでエッチングする。
Ｈ2 ＳＯ4 ＋Ｈ2 Ｏでエッチングし、ＩｎＧａＰ層２５
２をＨＣｌ＋Ｈ2 Ｏでエッチングする。
【００５７】図６は、第４の工程（４）を示す。
【００５８】図６（ａ）は、電子集積回路基板２０１上
にエピタキシャル層２５０が形成されたウエハを示す。
図６（ｂ）は、ウエハ上のチップを一部拡大して示す。
図６（ｃ）は、図６（ｂ）のチップ断面形状を示す。図
６（ｄ）は、図６（ｃ）を拡大して示す。
にエピタキシャル層２５０が形成されたウエハを示す。
図６（ｂ）は、ウエハ上のチップを一部拡大して示す。
図６（ｃ）は、図６（ｂ）のチップ断面形状を示す。図
６（ｄ）は、図６（ｃ）を拡大して示す。
【００５９】図６（ａ）〜（ｂ）に示すように、ウエハ
の電子集積回路基板２０１上に作製されたエピタキシャ
ル層２５０を部分的にエッチングし、１〜２ｍｍ角の部
分に分割する。なお、このエッチング用のフォトワーク
の位置合わせはラフでよいので、両面位置合わせ型の露
光器を用いて容易に行うことができる。
の電子集積回路基板２０１上に作製されたエピタキシャ
ル層２５０を部分的にエッチングし、１〜２ｍｍ角の部
分に分割する。なお、このエッチング用のフォトワーク
の位置合わせはラフでよいので、両面位置合わせ型の露
光器を用いて容易に行うことができる。
【００６０】図６（ｃ）〜（ｄ）は、エピタキシャル層
２５０を部分的にエッチングした後の断面形状を示す。
この段階で、３５０℃まで加熱して接着用のポリイミド
２１１を完全に硬化させる。
２５０を部分的にエッチングした後の断面形状を示す。
この段階で、３５０℃まで加熱して接着用のポリイミド
２１１を完全に硬化させる。
【００６１】また、エピタキシャル層２５０の無い部分
に位置するポリイミド２１１をアッシング装置によって
除去する。
に位置するポリイミド２１１をアッシング装置によって
除去する。
【００６２】これによって、予め電子集積回路基板２０
１と同時に作られた位置合わせマーク２７０が分割溝部
分から現れる。
１と同時に作られた位置合わせマーク２７０が分割溝部
分から現れる。
【００６３】図７は、第５の工程（５）を示す。
【００６４】電子集積回路基板２０１上の位置合わせマ
ーク２７０を用いて、フォトワークとエッチングを行
い、面発光レーザ２１３およびフォトダイオード２１４
のメサ構造を作製する。
ーク２７０を用いて、フォトワークとエッチングを行
い、面発光レーザ２１３およびフォトダイオード２１４
のメサ構造を作製する。
【００６５】図８は、第６の工程（６）を示す。
【００６６】電子集積回路基板２０１と面発光レーザ２
１３との間、および、電子集積回路基板２０１とフォト
ダイオード２１４との間の電気配線２１２を行う。この
電気配線２１２は、蒸着法やメッキ法を用いて行うこと
ができる。
１３との間、および、電子集積回路基板２０１とフォト
ダイオード２１４との間の電気配線２１２を行う。この
電気配線２１２は、蒸着法やメッキ法を用いて行うこと
ができる。
【００６７】また、必要に応じて、フォトダイオード２
１４上に低反射コーティングを形成してもよい。
１４上に低反射コーティングを形成してもよい。
【００６８】このようにして、電子集積回路基板２０１
上に、面発光レーザ２１３、フォトダイオード２１４、
電気配線２１２、ポリイミド２１１が形成された光電融
合回路基板を作製することができる。
上に、面発光レーザ２１３、フォトダイオード２１４、
電気配線２１２、ポリイミド２１１が形成された光電融
合回路基板を作製することができる。
【００６９】（導波路）次に、光素子が集積された光電
融合回路基板上に導波路を作製する工程（７）〜（１
１）を、図９〜図１３に基づいて説明する。
融合回路基板上に導波路を作製する工程（７）〜（１
１）を、図９〜図１３に基づいて説明する。
【００７０】図９は、第７の工程（７）を示す。
【００７１】光素子が集積された光電融合回路基板上
に、平坦化ポリマー層２１６を形成する。
に、平坦化ポリマー層２１６を形成する。
【００７２】この場合、光電融合回路基板上に、エポキ
シ系モノマーないしオリゴマーをスピンコーター等で塗
布することによって、平坦化ポリマー層２１６を形成す
る。粘度を下げると、下地の凹凸に影響されず表面が平
坦な層が製作される。
シ系モノマーないしオリゴマーをスピンコーター等で塗
布することによって、平坦化ポリマー層２１６を形成す
る。粘度を下げると、下地の凹凸に影響されず表面が平
坦な層が製作される。
【００７３】前述した図８に示した光電融合回路基板に
設けられたフォトダイオード２１４までの膜厚が２ない
し１０ミクロン、面発光レーザ２１３までの膜厚が１０
ないし２５ミクロン程度であるため、平坦化ポリマー層
２１６層の膜厚は、その凹凸よりも厚く、５ないし５０
ミクロン程度である。
設けられたフォトダイオード２１４までの膜厚が２ない
し１０ミクロン、面発光レーザ２１３までの膜厚が１０
ないし２５ミクロン程度であるため、平坦化ポリマー層
２１６層の膜厚は、その凹凸よりも厚く、５ないし５０
ミクロン程度である。
【００７４】そして、その塗布された平坦化ポリマー層
２１６の全面を紫外露光によって硬化させる。また、こ
の平坦化ポリマー層２１６は、熱硬化型のポリマーを利
用して製作してもよい。この場合には、基板全体を加熱
させて平坦化ポリマー層２１６を硬化させる。
２１６の全面を紫外露光によって硬化させる。また、こ
の平坦化ポリマー層２１６は、熱硬化型のポリマーを利
用して製作してもよい。この場合には、基板全体を加熱
させて平坦化ポリマー層２１６を硬化させる。
【００７５】図１０は、第８の工程（８）を示す。
【００７６】平坦化ポリマー層２１６上に、ポリマー下
部クラッド層２１７を、図９と同様な工程を用いて形成
する。この場合、膜厚は、５〜５０ミクロン程度であ
る。
部クラッド層２１７を、図９と同様な工程を用いて形成
する。この場合、膜厚は、５〜５０ミクロン程度であ
る。
【００７７】なお、平坦化ポリマー層２１６およびポリ
マー下部クラッド層２１７は、同じ層として兼用させて
もよい。
マー下部クラッド層２１７は、同じ層として兼用させて
もよい。
【００７８】図１１は、第９の工程（９）を示す。
【００７９】ポリマー下部クラッド層２１７上に、ポリ
マーコア層２１８を形成する。
マーコア層２１８を形成する。
【００８０】この場合、導波路のコアとして機能するよ
うに、マルチモードの場合は、屈折率が１〜２％大きい
組成で、ポリマーコア層２１８になるエポキシ系モノマ
ーないしオリゴマーを塗布する。
うに、マルチモードの場合は、屈折率が１〜２％大きい
組成で、ポリマーコア層２１８になるエポキシ系モノマ
ーないしオリゴマーを塗布する。
【００８１】ポリマーコア層２１８は、導波路パターン
を作らなければならないので、感光性の紫外硬化型エポ
キシを用いた場合は、マスクによりコアとして残す部分
にのみ光を照射してコア部分を硬化させ、残り部分を現
像除去することによって形成する。
を作らなければならないので、感光性の紫外硬化型エポ
キシを用いた場合は、マスクによりコアとして残す部分
にのみ光を照射してコア部分を硬化させ、残り部分を現
像除去することによって形成する。
【００８２】非感光性の熱硬化モノマーないしオリゴマ
ーを塗布した場合には、熱硬化をさせて、通常のフォト
リソグラフィ等の手段でコアパターンを作製する。
ーを塗布した場合には、熱硬化をさせて、通常のフォト
リソグラフィ等の手段でコアパターンを作製する。
【００８３】すなわち、レジストを塗布し、マスクパタ
ーンをレジスト膜に転写し、レジストをエッチングマス
クとして、リアクティブイオンエッチング等のエッチン
グ方法を用いて不要のコア層を除去し、その後レジスト
を除去する。
ーンをレジスト膜に転写し、レジストをエッチングマス
クとして、リアクティブイオンエッチング等のエッチン
グ方法を用いて不要のコア層を除去し、その後レジスト
を除去する。
【００８４】コア層の位置は、フォトリソグラフィを行
うときに、電子集積回路基板２０１上のマーカを基準に
して合わせる。このため、導波路の位置精度は、±０．
５ミクロン程度である。ポリマーコア層２１８の厚さ
は、５〜１００ミクロン程度である。
うときに、電子集積回路基板２０１上のマーカを基準に
して合わせる。このため、導波路の位置精度は、±０．
５ミクロン程度である。ポリマーコア層２１８の厚さ
は、５〜１００ミクロン程度である。
【００８５】また、横マルチモードの面発光レーザ２１
３を用いた場合には、ポリマーコア層２１８の厚さは２
０〜５０ミクロン程度が適当である。横シングルモード
の面発光レーザ２１３を用いた場合には、ポリマーコア
層２１８の厚さは５〜３０ミクロン程度が適当である。
３を用いた場合には、ポリマーコア層２１８の厚さは２
０〜５０ミクロン程度が適当である。横シングルモード
の面発光レーザ２１３を用いた場合には、ポリマーコア
層２１８の厚さは５〜３０ミクロン程度が適当である。
【００８６】図１２は、第１０の工程（１０）を示す。
【００８７】ポリマーコア層２１８上に、ポリマー上部
クラッド層２１９を形成する。
クラッド層２１９を形成する。
【００８８】この場合、ポリマー下部クラッド層２１７
と同じ屈折率のポリマー層ができるような組成で、同様
にエポキシ系モノマーないしオリゴマーを塗布して、全
面を紫外露光して硬化させる。この層の厚さは、コア層
の上部で５〜５０ミクロン程度である。
と同じ屈折率のポリマー層ができるような組成で、同様
にエポキシ系モノマーないしオリゴマーを塗布して、全
面を紫外露光して硬化させる。この層の厚さは、コア層
の上部で５〜５０ミクロン程度である。
【００８９】図１３は、第１１の工程（１１）を示す。
【００９０】光路変換部２０７を、ダイシングによる切
削加工を用いて作製する。
削加工を用いて作製する。
【００９１】ただし、ダイシング法では、直線上に作製
するため、任意の位置で、任意の向きに光路変換部２０
７を形成することはできない。
するため、任意の位置で、任意の向きに光路変換部２０
７を形成することはできない。
【００９２】また、ダイシングの位置精度は、±２ミク
ロン程度であり、マルチモード面発光レーザを用いる場
合は十分な精度である。ダイシングは、電子集積回路基
板２０１上に設けられたマーカを用いて容易に位置合わ
せが可能である。
ロン程度であり、マルチモード面発光レーザを用いる場
合は十分な精度である。ダイシングは、電子集積回路基
板２０１上に設けられたマーカを用いて容易に位置合わ
せが可能である。
【００９３】上述したように、電子集積回路基板２０
１、面発光レーザ２１３、フォトダイオード２１４、電
気配線２１２、ポリイミド２１１からなる光電融合回路
基板の上部に、直接、ポリマー層２１６〜２１９を形成
しているので、この導波路の作製過程においてフォトリ
ソグラフィ技術を用いて容易に位置合わせを行って作製
することができる。
１、面発光レーザ２１３、フォトダイオード２１４、電
気配線２１２、ポリイミド２１１からなる光電融合回路
基板の上部に、直接、ポリマー層２１６〜２１９を形成
しているので、この導波路の作製過程においてフォトリ
ソグラフィ技術を用いて容易に位置合わせを行って作製
することができる。
【００９４】また、製造プロセスは、ウエハスケールで
行われるので、同時に多数の光電子集積回路を作製する
ことができると共に、多品種の素子を持つ光電子集積回
路を作製することができる。
行われるので、同時に多数の光電子集積回路を作製する
ことができると共に、多品種の素子を持つ光電子集積回
路を作製することができる。
【００９５】また、光路変換部２０７においても、必要
な精度で通常のダイシング装置を用いて低コストに作製
することができる。
な精度で通常のダイシング装置を用いて低コストに作製
することができる。
【００９６】加えて、以下に列挙するような性能の抜本
的改善を図ることが可能となる。
的改善を図ることが可能となる。
【００９７】１．導波路の入出力部と発光および受光素
子との間の距離が短いため、結合効率が高くなり、ま
た、フォトダイオード２１４が低容量（約０．１ｐＦ）
で電子集積回路２０３に集積されているため、電子集積
回路２０３の受信回路を高速で動作するように設計する
ことが可能となる。従って、電子集積回路２０３のクロ
ックと同等程度の速度で、信号を光信号として電子回路
に入力することができる。
子との間の距離が短いため、結合効率が高くなり、ま
た、フォトダイオード２１４が低容量（約０．１ｐＦ）
で電子集積回路２０３に集積されているため、電子集積
回路２０３の受信回路を高速で動作するように設計する
ことが可能となる。従って、電子集積回路２０３のクロ
ックと同等程度の速度で、信号を光信号として電子回路
に入力することができる。
【００９８】２．面発光レーザ２１３は、低容量（約
０．１ｐＦ）でかつ低インダクタンス（約０．１ｎＨ）
で集積されているので、高速な変調を容易に駆けること
が可能である。従って、電子集積回路２０３のクロック
と同等程度の速度で、信号を光信号として電子集積回路
２０３から出力することができる。
０．１ｐＦ）でかつ低インダクタンス（約０．１ｎＨ）
で集積されているので、高速な変調を容易に駆けること
が可能である。従って、電子集積回路２０３のクロック
と同等程度の速度で、信号を光信号として電子集積回路
２０３から出力することができる。
【００９９】すなわち、本例では、幾つかの電子集積回
路２０３間において、発光素子および受光素子と、それ
らに付随する光送信回路および光受信回路とは光導波路
によって接続されているが、このような光配線を採用し
たことによって、各電子回路のインピーダンス整合が不
要であり、Ｇｂｉｔ／ｓ以上の超高速性、低消費電力化
を図ることができるという利点を有している。
路２０３間において、発光素子および受光素子と、それ
らに付随する光送信回路および光受信回路とは光導波路
によって接続されているが、このような光配線を採用し
たことによって、各電子回路のインピーダンス整合が不
要であり、Ｇｂｉｔ／ｓ以上の超高速性、低消費電力化
を図ることができるという利点を有している。
【０１００】このようなことから、本例の電子集積回路
２０３は、従来の電子集積回路のみを用いたシステムＬ
ＳＩに比較して、大容量の信号処理を高速に行うことが
でき、性能の抜本的改善を図ることができる。
２０３は、従来の電子集積回路のみを用いたシステムＬ
ＳＩに比較して、大容量の信号処理を高速に行うことが
でき、性能の抜本的改善を図ることができる。
【０１０１】また、光信号によって外部の装置や回路と
通信ができるので、いわゆるピンボトルネックによる帯
域制限を回避できる。
通信ができるので、いわゆるピンボトルネックによる帯
域制限を回避できる。
【０１０２】なお、本例では、発光素子と受光素子の両
方を集積した回路構成としたが、どちらか一方を集積し
た回路構成としても、本発明に適用できるものである。
方を集積した回路構成としたが、どちらか一方を集積し
た回路構成としても、本発明に適用できるものである。
【０１０３】［第２の例］次に、本発明の第２の実施の
形態を、図１４に基づいて説明する。なお、前述した第
１の実施の形態と同一部分についての説明は省略し、同
一部分には同一符号を付す。
形態を、図１４に基づいて説明する。なお、前述した第
１の実施の形態と同一部分についての説明は省略し、同
一部分には同一符号を付す。
【０１０４】本例では、光導波路を構成する光路変換部
２０７の作製方法を変えたものである。
２０７の作製方法を変えたものである。
【０１０５】図１４（ａ）に示すように、ポリマー上部
クラッド層２１９上に、エッチングマスク層２２１をフ
ォトリソグラフィで製作する。その後、斜め方向からイ
オン流を当ててリアクティブイオンエッチングを行うこ
とにより、図１４（ｂ）に示すような、光路変換部２０
７を作製することができる。
クラッド層２１９上に、エッチングマスク層２２１をフ
ォトリソグラフィで製作する。その後、斜め方向からイ
オン流を当ててリアクティブイオンエッチングを行うこ
とにより、図１４（ｂ）に示すような、光路変換部２０
７を作製することができる。
【０１０６】このようにフォトリソグラフィ技術を用い
ることにより、ミラー（図２の高反射膜２２０参照）の
位置精度を、第１の例よりも高く設定することができ
る。
ることにより、ミラー（図２の高反射膜２２０参照）の
位置精度を、第１の例よりも高く設定することができ
る。
【０１０７】［第３の例］次に、本発明の第３の実施の
形態を、図１５に基づいて説明する。なお、前述した第
１および第２の実施の形態と同一部分についての説明は
省略し、同一部分には同一符号を付す。
形態を、図１５に基づいて説明する。なお、前述した第
１および第２の実施の形態と同一部分についての説明は
省略し、同一部分には同一符号を付す。
【０１０８】本例では、光導波路を、複数の導波路層に
より形成したものである。
より形成したものである。
【０１０９】すなわち、前述した２１７〜２１９の第１
の導波路層に加え、第２の導波路層を作製する。
の導波路層に加え、第２の導波路層を作製する。
【０１１０】第２の導波路層は、第２のポリマー下部ク
ラッド層２２３、第２のポリマーコア層２２４、第２の
ポリマー上部クラッド層２２５とから構成される。２２
２は、各コア層の間のクラッド層である。
ラッド層２２３、第２のポリマーコア層２２４、第２の
ポリマー上部クラッド層２２５とから構成される。２２
２は、各コア層の間のクラッド層である。
【０１１１】なお、各コア層の間のクラッド層、例え
ば、２１９と２２２は同じ層で兼用してもよい。さら
に、第３以降の導波路層があってもよい。
ば、２１９と２２２は同じ層で兼用してもよい。さら
に、第３以降の導波路層があってもよい。
【０１１２】このように光導波路の交差を別の層の導波
路を用いることによって構成できるので、導波路間のク
ロストークを低減することができる。しかも、高密度な
光配線を行うことができる。
路を用いることによって構成できるので、導波路間のク
ロストークを低減することができる。しかも、高密度な
光配線を行うことができる。
【０１１３】
【発明の効果】以上説明したように、本発明によれば、
電子素子と光素子とを集積化した光電融合回路基板上
に、平坦化ポリマー層とポリマー下部クラッド層とポリ
マーコア層とポリマー上部クラッド層とからなる少なく
とも１つの光導波路層を積層し、該光導波路層内に光導
波路および光路変換部からなる光導波路回路を設けたの
で、複数の電子回路が光配線によって接続され、大容量
で高速の信号処理を行うことが可能な光電子集積回路を
高精度にかつ低コストに作製することができる。
電子素子と光素子とを集積化した光電融合回路基板上
に、平坦化ポリマー層とポリマー下部クラッド層とポリ
マーコア層とポリマー上部クラッド層とからなる少なく
とも１つの光導波路層を積層し、該光導波路層内に光導
波路および光路変換部からなる光導波路回路を設けたの
で、複数の電子回路が光配線によって接続され、大容量
で高速の信号処理を行うことが可能な光電子集積回路を
高精度にかつ低コストに作製することができる。
【図１】本発明の第１の実施の形態である光電子集積回
路の構成を示す縦断正面図である。
路の構成を示す縦断正面図である。
【図２】光電子集積回路の構成を示す平面図である。
【図３】ＧａＡｓ基板上に形成されたエピタキシャル層
の構成を示す断面図である。
の構成を示す断面図である。
【図４】電子集積回路基板の断面図である。
【図５】電子集積回路基板上にエピタキシャル層を貼り
合わせる工程を示す断面図である。
合わせる工程を示す断面図である。
【図６】図５に続く工程であり、エピタキシャル層をエ
ッチングしたときの断面図である。
ッチングしたときの断面図である。
【図７】図６に続く工程であり、電子集積回路基板上に
エッチングによって受発光素子を作製したときの縦断正
面図である。
エッチングによって受発光素子を作製したときの縦断正
面図である。
【図８】図７に続く工程であり、受発光素子と電子集積
回路基板とを電気的に接続したときの縦断正面図であ
る。
回路基板とを電気的に接続したときの縦断正面図であ
る。
【図９】図８に続く工程であって、平坦化ポリマー層を
形成する工程を示す断面形状であり、（ａ）は縦断正面
図、（ｂ）は縦断側面図である。
形成する工程を示す断面形状であり、（ａ）は縦断正面
図、（ｂ）は縦断側面図である。
【図１０】図９に続く工程であって、ポリマー下部クラ
ッド層を形成する工程を示す断面形状であり、（ａ）は
縦断正面図、（ｂ）は縦断側面図である。
ッド層を形成する工程を示す断面形状であり、（ａ）は
縦断正面図、（ｂ）は縦断側面図である。
【図１１】図１０に続く工程であって、ポリマーコア層
を形成する工程を示す断面形状であり、（ａ）は縦断正
面図、（ｂ）はエッチング前の縦断側面図、（ｃ）はエ
ッチング後の縦断側面図である。
を形成する工程を示す断面形状であり、（ａ）は縦断正
面図、（ｂ）はエッチング前の縦断側面図、（ｃ）はエ
ッチング後の縦断側面図である。
【図１２】図１１に続く工程であり、ポリマー上部クラ
ッド層を形成する工程を示す断面形状であり、（ａ）は
縦断正面図、（ｂ）は縦断側面図である。
ッド層を形成する工程を示す断面形状であり、（ａ）は
縦断正面図、（ｂ）は縦断側面図である。
【図１３】図１２に続く工程であり、ダイシングにより
光路変換部を形成する工程を示す断面形状であり、
（ａ）は縦断正面図、（ｂ）は縦断側面図である。
光路変換部を形成する工程を示す断面形状であり、
（ａ）は縦断正面図、（ｂ）は縦断側面図である。
【図１４】本発明の第２の実施の形態であるイオンエッ
チングにより形成された光路変換部を示す断面図であ
る。
チングにより形成された光路変換部を示す断面図であ
る。
【図１５】本発明の第３の実施の形態である第２の導波
路層を形成した場合の断面図である。
路層を形成した場合の断面図である。
【図１６】第１の従来例を示す断面図である。
【図１７】第２の従来例を示す斜視図である。
２０１ 電子集積回路基板 ２０３ 電子集積回路 ２０７ 光路変換部 ２１１ ポリイミド ２１３ 面発光レーザ ２１４ フォトダイオード ２１７ ポリマー下部クラッド層 ２１８ ポリマーコア層 ２１９ ポリマー上部クラッド層 ２２３ ポリマー下部クラッド層 ２２４ ポリマーコア層 ２２５ ポリマー上部クラッド層 ２２０ 高反射膜 ２５０ エピタキシャル層
フロントページの続き (72)発明者 天野 主税 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 疋田 真 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 都丸 暁 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 圓佛 晃次 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平11−52198（ＪＰ，Ａ) 特開 平５−13749（ＪＰ，Ａ) 特開 平６−208030（ＪＰ，Ａ) 特開 平４−354386（ＪＰ，Ａ) 特開 平10−332963（ＪＰ，Ａ) 特開 平６−45584（ＪＰ，Ａ) ＴＡＫＥＤＡ Ｍ，”ＳＴＡＣＫ−Ｔ ＩＰＥ ＯＰＴＩＣＡＬ ＢＵＳＬＩＮ ＥＳ ＢＡＳＥＤ ＯＮ Ａ ＭＯＤＩ ＦＩＥＤ ＤＲＡＧＯＮＥ ＳＴＡＲ ＣＯＵＰＬＥＲ：Ａ ＣＯＮＣＥＰ Ｔ”；ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ −Ｄｅｖｉｃｅｓ ａｎｄ Ｔｅｃｈｎ ｏｌｏｇｉｅｓ，Ｍａｒｃｈ 1994，Ｖ ｏｌ．９，Ｎｏ．１，ｐｐ．137−142 林巌雄「光と電子の集積化−シリコン 集積回路の限界と光インターコネクショ ン−」；応用物理、1996、第65巻、第８ 号、第824−831頁 (58)調査した分野(Int.Cl.7，ＤＢ名) G02B 6/12 - 6/14 H01L 27/15
Claims (3)
- 【請求項１】 電極および位置合わせマークが形成され
た電子集積回路基板の基板表面の凹凸を平坦化し、該平
坦化された電子集積回路基板の基板表面とエピタキシャ
ル基板に形成されたエピタキシャル層の一面とを接着
し、該接着されたエピタキシャル基板をエッチングする
ことによって前記電子集積回路基板上に前記エピタキシ
ャル層の接着されていない側の他面が表面層として形成
されたウエハを作製する工程と、 前記作製されたウエハの表面層とされた前記エピタキシ
ャル層を部分的にエッチングして分割溝を形成し、該分
割溝から下方に位置する前記電子集積回路基板に形成さ
れた前記位置合わせマークを露出し、該露出した位置合
わせマークを用いてフォトワークおよびエッチングを行
って光素子のメサ構造を形成することによって該光素子
が集積された光電融合回路基板を作製する工程と、 前記光電融合回路基板上にモノマーあるいはオリゴマー
を塗布して平坦化ポリマー層を形成する工程と、 前記平坦化ポリマー層上にモノマーあるいはオリゴマー
を塗布してポリマー下部クラッド層を形成する工程と、 前記ポリマー下部クラッド層上にモノマーあるいはオリ
ゴマーを塗布してポリマーコア層を形成する工程と、 前記ポリマーコア層を前記位置合わせマークを基準にし
て合わせたフォトリソグラフィによりパターンニングし
て導波路パターンを形成する工程と、 前記パターンニングされた導波路パターン上にモノマー
あるいはオリゴマーを塗布して該導波路パターンを埋め
込み、ポリマー上部クラッド層を形成する工程と、 前記導波路パターン中に光路変換部をダイシングによっ
て形成する工程とを具え、 前記光電融合回路基板上に、前記ポリマー下部クラッド
層と前記導波路パターンと前記ポリマー上部クラッド層
とからなる光導波路、および、前記光路変換部を有する
光導波路回路を直接形成したことを特徴とする光電子集
積回路の作製方法。 - 【請求項２】 電極および位置合わせマークが形成され
た電子集積回路基板の基板表面の凹凸を平坦化し、該平
坦化された電子集積回路基板の基板表面とエピタキシャ
ル基板に形成されたエピタキシャル層の一面とを接着
し、該接着されたエピタキシャル基板をエッチングする
ことによって前記電子集積回路基板上に前記エピタキシ
ャル層の接着されていない側の他面が表面層として形成
されたウエハを作製する工程と、 前記作製されたウエハの表面層とされた前記エピタキシ
ャル層を部分的にエッチングして分割溝を形成し、該分
割溝から下方に位置する前記電子集積回路基板に形成さ
れた前記位置合わせマークを露出し、該露出した位置合
わせマークを用いてフォトワークおよびエッチングを行
って光素子のメサ構造を形成することによって該光素子
が集積された光電融合回路基板を作製する工程と、 前記光電融合回路基板上にモノマーあるいはオリゴマー
を塗布して平坦化ポリマー層を形成する工程と、 前記平坦化ポリマー層上にモノマーあるいはオリゴマー
を塗布してポリマー下部クラッド層を形成する工程と、 前記ポリマー下部クラッド層上にモノマーあるいはオリ
ゴマーを塗布してポリマーコア層を形成する工程と、 前記ポリマーコア層を前記位置合わせマークを基準にし
て合わせたフォトソリグラフィによりパターンニングし
て導波路パターンを形成する工程と、 前記パターンニングされた導波路パターン上にモノマー
あるいはオリゴマーを塗布して該導波路パターンを埋め
込み、ポリマー上部クラッド層を形成する工程と、 前記導波路パターン中に光路変換部をフォトリソグラフ
ィによって形成する工程とを具え、 前記光電融合回路基板上に、前記ポリマー下部クラッド
層と前記導波路パターンと前記ポリマー上部クラッド層
とからなる光導波路、および、前記光路変換部を有する
光導波路回路を直接形成したことを特徴とする光電子集
積回路の作製方法。 - 【請求項３】 請求項１又は２記載の光電子集積回路の
作製方法を用いて作製された光電子集積回路であって、 電子素子とメサ構造の光素子とを集積化した光電融合回
路基板と、 前記光素子と光接続を行うために前記光電融合回路基板
上に直接形成され、ポリマー下部クラッド層と導波路パ
ターンとポリマー上部クラッド層とからなる光導波路、
および、該光導波路と前記光素子との間で光の進行方向
を変える光路変換部を有する光導波路回路とを具え、 請求項１又は２記載の半導体プロセス技術を用いて、前
記光電融合回路基板上に前記光導波路回路を直接形成し
たことを特徴とする光電子集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3640599A JP3100584B2 (ja) | 1999-02-15 | 1999-02-15 | 光電子集積回路およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3640599A JP3100584B2 (ja) | 1999-02-15 | 1999-02-15 | 光電子集積回路およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000235127A JP2000235127A (ja) | 2000-08-29 |
| JP3100584B2 true JP3100584B2 (ja) | 2000-10-16 |
Family
ID=12468942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3640599A Expired - Fee Related JP3100584B2 (ja) | 1999-02-15 | 1999-02-15 | 光電子集積回路およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3100584B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103676039A (zh) * | 2012-08-29 | 2014-03-26 | 华通电脑股份有限公司 | 可使光源准确对位的光电电路板 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002286959A (ja) | 2000-12-28 | 2002-10-03 | Canon Inc | 半導体装置、光電融合基板、及びそれらの製造方法 |
| EP1286194A3 (en) | 2001-08-21 | 2004-05-19 | Canon Kabushiki Kaisha | Optical waveguide apparatus |
| JP3768901B2 (ja) * | 2002-02-28 | 2006-04-19 | 松下電器産業株式会社 | 立体光導波路の製造方法 |
| JP3833132B2 (ja) * | 2002-03-25 | 2006-10-11 | キヤノン株式会社 | 光導波装置の製造方法 |
| JP3945322B2 (ja) | 2002-06-27 | 2007-07-18 | 富士ゼロックス株式会社 | 光学素子およびその製造方法 |
| JP3927883B2 (ja) | 2002-08-02 | 2007-06-13 | キヤノン株式会社 | 光導波装置、およびそれを用いた光電融合基板 |
| US6935792B2 (en) | 2002-10-21 | 2005-08-30 | General Electric Company | Optoelectronic package and fabrication method |
| JP2004144987A (ja) | 2002-10-24 | 2004-05-20 | Fuji Xerox Co Ltd | 高分子光導波路の製造方法 |
| JP4179866B2 (ja) | 2002-12-24 | 2008-11-12 | 株式会社沖データ | 半導体複合装置及びｌｅｄヘッド |
| JP4175183B2 (ja) | 2003-06-04 | 2008-11-05 | 富士ゼロックス株式会社 | 高分子光導波路の製造方法 |
| JP2005062557A (ja) * | 2003-08-15 | 2005-03-10 | Canon Inc | 光素子装置、それを用いた二次元光導波路素子及び光電融合配線基板 |
| JP3887371B2 (ja) | 2003-11-27 | 2007-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 光伝送基板、光伝送基板製造方法、及び光電気集積回路 |
| JP4225207B2 (ja) | 2004-01-23 | 2009-02-18 | 富士ゼロックス株式会社 | 高分子光導波路の製造方法 |
| US7271461B2 (en) * | 2004-02-27 | 2007-09-18 | Banpil Photonics | Stackable optoelectronics chip-to-chip interconnects and method of manufacturing |
| JP2005321560A (ja) | 2004-05-07 | 2005-11-17 | Fuji Xerox Co Ltd | 受発光素子付き高分子光導波路モジュール |
| JP2006011210A (ja) | 2004-06-29 | 2006-01-12 | Fuji Xerox Co Ltd | 発光素子及びモニター用受光素子付き高分子光導波路モジュール |
| JP2006017885A (ja) | 2004-06-30 | 2006-01-19 | Fuji Xerox Co Ltd | 導波路フィルム型光モジュール、光導波路フィルム及びその製造方法 |
| JP2006222281A (ja) * | 2005-02-10 | 2006-08-24 | Fuji Xerox Co Ltd | 面発光デバイス |
| US8358892B2 (en) | 2005-02-28 | 2013-01-22 | Nec Corporation | Connection structure of two-dimensional array optical element and optical circuit |
| US7343060B2 (en) | 2005-03-04 | 2008-03-11 | Fuji Xerox Co., Ltd. | Light transmission and reception module, sub-mount, and method of manufacturing the sub-mount |
| JP4760128B2 (ja) * | 2005-05-20 | 2011-08-31 | 住友ベークライト株式会社 | 光導波路構造体および光導波路基板 |
| JP4760134B2 (ja) * | 2005-05-23 | 2011-08-31 | 住友ベークライト株式会社 | 光導波路構造体 |
| JP2006337574A (ja) * | 2005-05-31 | 2006-12-14 | Nippon Sheet Glass Co Ltd | 導波路素子 |
| JP2007027398A (ja) | 2005-07-15 | 2007-02-01 | Fuji Xerox Co Ltd | 光学部品実装用サブマウント、及び光送受信モジュール |
| JP2007033688A (ja) | 2005-07-25 | 2007-02-08 | Fuji Xerox Co Ltd | 光導波路フィルム、及び光送受信モジュール |
| JP2007033698A (ja) | 2005-07-25 | 2007-02-08 | Fuji Xerox Co Ltd | 光学部品実装用サブマウント、及び光送受信モジュール |
| JP2008040003A (ja) | 2006-08-03 | 2008-02-21 | Fuji Xerox Co Ltd | フレキシブル光導波路フィルム、光送受信モジュール、マルチチャンネル光送受信モジュール及びフレキシブル光導波路フィルムの製造方法 |
| KR100821289B1 (ko) * | 2007-01-30 | 2008-04-11 | 주식회사 두산 | 연성 광 회로기판 및 그 제조 방법 |
| JP4825729B2 (ja) * | 2007-05-24 | 2011-11-30 | 日東電工株式会社 | 光導波路デバイスおよびその製造方法 |
| JP5136260B2 (ja) | 2008-07-24 | 2013-02-06 | 富士ゼロックス株式会社 | 光導波路フィルム、及び光送受信モジュール |
| JP2010152111A (ja) | 2008-12-25 | 2010-07-08 | Fuji Xerox Co Ltd | 光導波路、光モジュール、光モジュールの製造方法、および光導波路の製造方法 |
| JP5171764B2 (ja) * | 2009-09-03 | 2013-03-27 | 株式会社沖データ | 半導体複合装置の製造方法 |
| JP5703922B2 (ja) * | 2011-04-14 | 2015-04-22 | 住友ベークライト株式会社 | 光導波路、光電気混載基板および電子機器 |
| KR101349490B1 (ko) | 2012-05-30 | 2014-01-09 | 엘지이노텍 주식회사 | 광 인쇄회로기판 및 이의 제조 방법 |
| KR101349597B1 (ko) | 2012-05-30 | 2014-01-09 | 엘지이노텍 주식회사 | 광 인쇄회로기판 및 이의 제조 방법 |
| JP5758359B2 (ja) | 2012-08-09 | 2015-08-05 | 株式会社東芝 | 光配線デバイスおよびその製造方法 |
| JP2014212166A (ja) * | 2013-04-17 | 2014-11-13 | 日本特殊陶業株式会社 | 光導波路デバイス |
| JP2014215426A (ja) * | 2013-04-25 | 2014-11-17 | 株式会社沖データ | 光電子半導体装置及びその製造方法 |
| WO2018105358A1 (ja) * | 2016-12-09 | 2018-06-14 | 株式会社村田製作所 | フォトカプラ |
-
1999
- 1999-02-15 JP JP3640599A patent/JP3100584B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＴＡＫＥＤＡ Ｍ，"ＳＴＡＣＫ−ＴＩＰＥ ＯＰＴＩＣＡＬ ＢＵＳＬＩＮＥＳ ＢＡＳＥＤ ＯＮ Ａ ＭＯＤＩＦＩＥＤ ＤＲＡＧＯＮＥ ＳＴＡＲ ＣＯＵＰＬＥＲ：Ａ ＣＯＮＣＥＰＴ"；ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ−Ｄｅｖｉｃｅｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｍａｒｃｈ １９９４，Ｖｏｌ．９，Ｎｏ．１，ｐｐ．１３７−１４２ |
| 林巌雄「光と電子の集積化−シリコン集積回路の限界と光インターコネクション−」；応用物理、１９９６、第６５巻、第８号、第８２４−８３１頁 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103676039A (zh) * | 2012-08-29 | 2014-03-26 | 华通电脑股份有限公司 | 可使光源准确对位的光电电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000235127A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3100584B2 (ja) | 光電子集積回路およびその作製方法 | |
| JP4688248B2 (ja) | 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法 | |
| US6690845B1 (en) | Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making | |
| US6343171B1 (en) | Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6611635B1 (en) | Opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6706546B2 (en) | Optical reflective structures and method for making | |
| US7079741B2 (en) | Optical interconnection circuit board and manufacturing method thereof | |
| US6785447B2 (en) | Single and multilayer waveguides and fabrication process | |
| US7522648B2 (en) | Hybrid type integrated optical device | |
| CN110998393A (zh) | 具有3d聚合物波导的光学互连模块 | |
| US8437584B2 (en) | Optical I/O array module and its fabrication method | |
| US20020028045A1 (en) | Optical coupling structures and the fabrication processes | |
| KR19980030121A (ko) | 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법 | |
| JP5670169B2 (ja) | 光導波路の製造方法 | |
| JPH071792B2 (ja) | 光学通信システム | |
| US7406112B2 (en) | Surface-emitting laser, method for manufacturing surface-emitting laser, device and electronic apparatus | |
| JPH0567770A (ja) | 光電子集積回路装置 | |
| JP5022795B2 (ja) | 半導体受光素子およびその製造方法 | |
| US20190123231A1 (en) | Optoelectronic integrated semiconductor module and method for manufacturing same | |
| JPH11271546A (ja) | 光送受信デバイス | |
| JP4517461B2 (ja) | 光配線モジュールの製造方法 | |
| US11177623B2 (en) | Optical device and method of manufacturing the same | |
| US20230384528A1 (en) | Method of using fiber to chip coupler and method of making | |
| JP2002033505A (ja) | 面型受光素子、その製造方法、およびこれを用いた装置 | |
| JP5750132B2 (ja) | 集積型光回路素子および集積型光回路素子の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |