JP2002286959A - 半導体装置、光電融合基板、及びそれらの製造方法 - Google Patents

半導体装置、光電融合基板、及びそれらの製造方法

Info

Publication number
JP2002286959A
JP2002286959A JP2001379831A JP2001379831A JP2002286959A JP 2002286959 A JP2002286959 A JP 2002286959A JP 2001379831 A JP2001379831 A JP 2001379831A JP 2001379831 A JP2001379831 A JP 2001379831A JP 2002286959 A JP2002286959 A JP 2002286959A
Authority
JP
Japan
Prior art keywords
optical
light
substrate
spherical
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001379831A
Other languages
English (en)
Inventor
Mamoru Uchida
護 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001379831A priority Critical patent/JP2002286959A/ja
Priority to AT01130685T priority patent/ATE500619T1/de
Priority to EP20010130685 priority patent/EP1219994B1/en
Priority to DE60144137T priority patent/DE60144137D1/de
Priority to US10/025,928 priority patent/US6897430B2/en
Publication of JP2002286959A publication Critical patent/JP2002286959A/ja
Priority to US11/076,991 priority patent/US6936808B2/en
Priority to US11/188,748 priority patent/US7141778B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3608—Fibre wiring boards, i.e. where fibres are embedded or attached in a pattern on or to a substrate, e.g. flexible sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1017—Shape being a sphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

(57)【要約】 【課題】 光伝送領域を伝搬してくる光を受光する際
に、受光部の方向依存性を低減した半導体装置を提供す
る。 【解決手段】 光伝送領域及び該光伝送領域を伝搬する
光を電気信号に変換する受光部を有する半導体装置であ
って、該光伝送領域は２次元型光導波路層を含み構成さ
れており、且つ該受光部の少なくとも一部が該光伝送領
域に埋め込まれていることを特徴とする半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光伝送媒体と光電
変換を行う受光素子とが混載した半導体装置に関する。
特に、該光伝送媒体が２次元型光導波路で構成されてい
る光電融合基板に関するものである。また、本発明は電
気配線層、及び光伝送層を有する光電融合配線基板に関
する。また、本発明は、球状デバイスに関する。
【０００２】
【従来の技術】近年著しい普及が目立つ携帯電話や個人
情報端末（ＰＤＡ：Personal DigitalAssitant）には、
小型・軽量であることと同時にトランジスタの処理速度
が非常に高いことが求められる。
【０００３】トランジスタの処理速度が上がるにつれ、
即ちＣＰＵのクロック周波数が上がるにつれて、電子回
路基板内における配線遅延の影響が大きくなることが指
摘されている。
【０００４】配線遅延は、配線抵抗と配線容量の積に比
例するため、配線抵抗あるいは配線容量の低減が必要と
なる。
【０００５】配線遅延対策としては、チップ内およびチ
ップ間の配線を極力短くすることが最も単純な対策方法
となる。
【０００６】一方、配線間隔が短くなると処理速度の向
上は期待できるものの、別の問題点が顕在化してくる。
【０００７】それは、ＥＭＩ（電磁放射干渉ノイズ：El
ectroMagnetic Interference）の問題である。
【０００８】電子部品同士が近接して配置されることか
ら、配線は短くなるが、配線密度は高くなる。
【０００９】この結果、近接した信号線に高速の信号が
流れた場合、相互の電磁誘導により電磁波が干渉し合っ
てノイズを発生し、信号が正しく伝送できなくなるので
ある。
【００１０】特にモバイル端末では、低電圧化が進む影
響で、従来より大電流で駆動されるケースが増えてお
り、ＥＭＩの影響がより大きくなることが懸念される。
【００１１】ＥＭＩの問題を解決する為に、本質的に電
磁無誘導の利点を有する光配線を用いる方法が提案され
ている。
【００１２】例えば特開２０００−２３５１２７号公報
には、図３５に示すように電子素子と光素子とが集積化
された回路基板が示されている。
【００１３】同図において、５２０１は電子集積回路基
板、５２０４は発光部、５２０６受光部、５２０７は光
路変換部、５２１０はコンタクト電極である。５２１１
は、回路基板５２０１と発光部や受光部とを張り合わせ
るためのポリイミドである。５２１２は電気配線、５２
１３は面発光レーザー、５２１４はフォトダイオード、
５２１５は低反射層、５２１６はポリマー層、５２１７
は第１のクラッド層、５２１８はコア層、５２１９は第
２のクラッド層、５２２０高反射膜である。
【００１４】発光部５２１３から入力された光は、光路
変換部で反射され、コア層５２１８内を図中の矢印５２
２１の方向に伝搬し、再度光路変換された後、受光部５
２０６により受光される。
【００１５】あらかじめ入力光が伝搬してくる方向が定
められている場合には、上記図３５に示される構成でも
電気信号配線の一部を光配線に置き換えることが可能で
ある。
【００１６】
【発明が解決しようとする課題】しかしながら、例え
ば、コア層５２１８を伝搬してくる入力光が、図中に矢
印で示されている５２２２方向からの光の場合は、同図
の構成では受光できない。
【００１７】そこで、本発明は、光伝送領域を伝搬して
くる光を受光する際に方向依存性を低減した半導体装置
を提供することを目的とする。
【００１８】なお本発明は、方向依存性（指向性）の低
減に寄与し得る発光デバイスあるいは受光デバイスを提
供することも目的とする。
【００１９】
【課題を解決するための手段】本発明に係る光電子融合
装置は、光伝送領域及び該光伝送領域を伝搬する光を電
気信号に変換する受光部を有する光電子融合装置であっ
て、該光伝送領域は２次元型光導波路層を含み構成され
ており、且つ該受光部の少なくとも一部が該光伝送領域
に埋め込まれていることを特徴とする。
【００２０】本発明により光伝送領域を伝搬してくる光
を受光する際の、受光感度の方向依存性を低減すること
ができる。
【００２１】また、本発明においては、前記光伝送領域
上に電気配線層を積層しておくこともできる。電気配線
層は、光伝送領域上の全面に積層しておいてもよい。勿
論、光伝送領域上に、電気配線を含むいわゆる半導体チ
ップを積層することもできる。斯かる場合には、半導体
チップと光伝送領域間に前記受光部が介在することにな
る。
【００２２】なお、受光部がｐｎ接合領域や、ＰＩＮ領
域を有する場合には、当該領域の少なくとも一部が、前
記光伝送領域に埋めこまれているのがよい。もちろん、
実質的に当該領域の全部が埋めこまれていてもよい。
【００２３】前記受光部は、前記２次元型光導波路層内
を伝搬する光を直接受光可能であるように該光伝送領域
に埋め込まれていてもよい。
【００２４】前記受光部は、前記２次元型光導波路層の
面内を伝搬する光を実質的に指向性無く受光可能である
ように埋め込んでおくこともできる。
【００２５】前記受光部の前記光伝送領域に埋め込まれ
ている部分は、球状の面を有しているのがよい。
【００２６】前記受光部は、球状デバイスを含み構成さ
れていてもよい。
【００２７】前記光伝送領域に光を送信する為の発光部
も、その一部を該光伝送領域に埋め込んでおくこともで
きる。
【００２８】前記光伝送領域が、該光伝送領域の上に位
置する前記電気配線層と、該光伝送領域の下に位置する
別の電気配線層により挟まれており、そして、互いの電
気配線層の少なくとも一部は、該光伝送領域を貫くビア
により電気的に接続されていることもまた好ましいもの
である。
【００２９】前記電気配線層上に設けられた電子デバイ
スと前記光伝送領域とのＯ／Ｅ変換、あるいはＥ／Ｏ変
換の少なくとも一方を球状デバイスを用いて行うことも
できる。
【００３０】また、本発明に係る光電融合基板は、電子
デバイスおよび光デバイスが配置された基板であって、
少なくとも２層から構成され、該基板の第１層には、前
記電子デバイス、前記光デバイス及びこれらを結合する
電気配線が配置され、該基板の第２層には２次元型光導
波路が形成されており、前記光デバイスは該２次元型光
導波路を導波している光を受光する受光部を有し、該受
光部の少なくとも一部は該２次元型光導波路に埋め込ま
れていることを特徴とする。
【００３１】前記２次元型光導波路が、シート状に形成
されていてもよい。
【００３２】前記受光部が球状構造を有し、且つ該受光
部は前記光導波路に埋め込まれるように該基板表面から
実装されており、該基板の表面では前記電気配線と結合
さておくこともできる。
【００３３】前記光デバイスには受光部とこれを駆動す
る、あるいは得られる電気信号を増幅する電気回路が形
成されていてもよい。
【００３４】前記光デバイスのうち光源が、球状形状を
なし、前記基板の前記光導波路に埋め込まれるように該
基板に表面から実装され、該基板の表面では前記電気配
線と結合していてもよい。 前記基板は、球状構造の送
信用デバイス、及びパラレル信号ラインを有し、該パラ
レル信号ラインの出力端子が前記球状送信用デバイスに
結合され、該送信用デバイスでパラレルシリアル変換す
ることで、シリアル光信号として前記２次元型光導波路
に送出することもできる。
【００３５】前記シリアル光信号を前記２次元型光導波
路に埋め込まれた前記受光部で受光し、電気信号に変換
されたあと、該受光部に同時に形成された電子回路によ
りシリアル/パラレル変換されて前記パラレル信号ライ
ンに伝送されることを特徴とすることもできる。
【００３６】前記光電融合基板が可撓性のある基板材料
（フレキシブルシート）で構成することもできる。
【００３７】本発明に係る光電融合集積回路は、球状半
導体基板表面に電子デバイスと光デバイスが集積された
光電融合集積回路であって、該光デバイスが、半径方向
にｐｎ接合を含む多層膜を含み構成される受光素子であ
り、該電子デバイスが、該受光素子に逆バイアスをかけ
るバイアス回路および受光して電気信号に変換された信
号を増幅する増幅器を少なくとも有することを特徴とす
る。
【００３８】また、本発明に係る光電融合集積回路は、
球状半導体基板表面に電子デバイスと光デバイスが集積
されており、該光デバイスが、半径方向にｐｎ接合を含
む多層膜を含み構成される発光素子であり、該電子デバ
イスが、該発光素子に順バイアスをかけるバイアス回路
を有することを特徴とする。
【００３９】また、本発明に係る光電融合集積回路は、
球状半導体基板表面に電子デバイスと光デバイスが集積
されており、該光デバイスが、前記球状半導体表面の一
部を平坦化して複数の微小平面を出したあと、該微小平
面上に半径方向にｐｎ接合を含む多層膜を積層して形成
されており、該電子デバイスが、これに逆バイアスある
いは順バイアスをかけるバイアス回路を少なくとも有す
ることを特徴とする。
【００４０】前記球状半導体表面の一部を平坦化して複
数の微小平面を出した後、該微小平面上に半径方向にｐ
ｎ接合を含む多層膜を積層する工程において、前記球状
半導体表面の微小平面以外の領域を、誘電体膜等で被覆
し、有機金属エピタキシャル成長法あるいはガスソース
分子線蒸着法で微小平面のみに選択的に前記ｐｎ接合を
含む多層膜を積層することができる。
【００４１】前記球状の半導体表面の一部を平坦化して
なる微小平面が、結晶工学的に等価あるいは化学的に近
い結晶面で構成されていても良い。
【００４２】
【発明の実施の形態】本発明の実施形態について図１を
用いて説明する。
【００４３】図１において、１０００は、２次元型の光
導波路層を含み構成される光伝送領域、１０１０は該光
伝送領域を伝搬してくる光を受光する受光部である。図
１におけるＡＡ'での断面図が図２である。
【００４４】図２に示すように、受光部１０１０の少な
くとも一部が光伝送領域１０００に埋め込まれているこ
とで、光伝送領域を伝搬する光の該受光部が受光可能な
光の方向依存性を低減した半導体装置の提供が可能とな
る。
【００４５】光伝送領域は、例えばコア層を、該コア層
よりも屈折率の低いクラッド層で挟むことにより形成さ
れる。コア層の材料としては、ＰＭＭＡ（ポリメチルメ
タクリレート）等の光学樹脂、石英系ガラス材料、及び
ポリスチレンやポリカーボネイトなどのプラスチック材
料を用いることができる。クラッド層としては、コア層
よりも屈折率が低ければ特に限定されるものではない
が、例えばフッ素含有のポリマー材や、PCZやアートン
などを用いることが出来る。
【００４６】２次元型の光導波路層とは、予め光の伝搬
方向が一方向に定められている線状導波路ではなく、面
内の複数の方向に伝搬可能な面状の導波路を意味する。
なお、本発明においては、２次元型光導波路層を光シー
トという場合もある。
【００４７】受光部は、Ｏ／Ｅ変換を行うことができる
光電変換デバイスである。いわゆるＰＮ型、あるいはＰ
ＩＮ型のフォトダイオードが適用できる。受光部の形状
としては、ＰＮ接合面は、光シートに水平であっても略
垂直であってもよい。特に、前記光伝送領域に埋め込ま
れる部分の受光部の形状が多面体、あるいは球面形状を
有するのがよい。
【００４８】受光部を光伝送領域に埋め込む場合には、
受光部の一部を埋め込んでもよいし、実質的にその全部
を埋め込んでも良い。ＰＮ接合部が少なくともコア層に
埋め込まれているのがよい。
【００４９】光伝送領域がコア層とクラッド層を含み構
成されている場合には、コア層に達する深さまで受光部
は埋め込まれているのが良い。
【００５０】光伝送領域としての２次元型光導波路層上
に電気配線領域を形成することもできる。その例を図３
に示す。
【００５１】図３において、１１０１は光電融合基板、
１１０２はその内部に形成された２次元光導波路層（以
下、「光シート」と称する。）である。１１０３および
１１０６は、電気配線領域１１０８上に形成された電子
デバイス（たとえばＣＰＵ、ＲＡＭ、ＲＦ発振器等であ
る）、１１０４は表面に形成された電気配線、図中矢印
で示される１１０５は前記光シート中を伝播する光が形
成する光配線である。１１０９は、支持基板である。勿
論、支持基板は必要に応じて設ければよい。あるいは支
持基板自身がクラッド層として機能しても良い。同図に
おいては、電子デバイス１１０６から光シートを利用し
て、他の電子デバイス１１０７などに信号を伝送する様
子が示されている。
【００５２】例えば、電子デバイス１１０６から１１０
７への配線を光配線で行う場合、電子デバイス１１０６
からの電気信号をＥ／Ｏ変換部（図示せず）で光信号に
変換し、当該光信号を光シート１１０２に拡散させる。
光信号は、光シート内で全方位の方向に放射状に伝搬す
るが、主としてある特定方向に伝搬するように光シート
に機能を持たせることもできる。
【００５３】光シート内を伝播した光信号は、Ｏ／Ｅ変
換部（図示せず）を経て、電子デバイス１１０７で受信
される。こうして光配線が実現する。
【００５４】また、２次元型の光導波路層を用いるため
に、例えば当初の回路パターンでは、電子デバイス１１
０７が存在していない場合でも、電気配線領域１１０８
の任意の位置（例えば図１）に配置することができる。
勿論、任意の位置といっても電子デバイス１１０７を配
置する為の空き領域は必要である。
【００５５】そして、光配線を利用することでＥＭＩの
影響を少なくすることができると共に、受光部の少なく
と一部が光導波路に埋め込まれているので、種々の方向
からの信号光を受光することが可能となる。
【００５６】更にまた、光シートに信号光を送る発光部
も、光シート内に少なくとも一部が埋め込まれているの
が良い。その一例を図４を用いて示す。同図において
は、電子デバイスをフリップチップ実装した場合につい
て描いている。１１０３は電子デバイス、１１０４は金
属配線領域、１２０１は受光部、１２０２は金属バン
プ、１２０５は上部クラッド層、１２０６はコア層、１
２０７は下部クラッド層、１２０８は発光部である。１
２１０は、伝搬する光が受光部１２０１で受信される様
子を示している。１２０３は、受光部で受光した光をＯ
／Ｅ変換した電気信号が電子デバイスに送信される様子
を示している。１２１１は、発光部１２０８からコア層
１２０６内を伝搬する光が送信される様子を示してい
る。
【００５７】図４において、発光部１２０８の一部がコ
ア層１２０６に埋め込まれ、かつ球状のデバイス（詳細
は後述する。）を用いてるので、コア層内の面内方向に
拡散するように光が伝搬する。
【００５８】なお、ボールＩＣの作製方法は、たとえ
ば、以下の様に行われる。 （１）まず、Ｓｉ球を作製する。粒状多結晶Ｓｉを直径
２ｍｍのパイプの中に入れて溶融し、ほぼ球形状の単結
晶にする。この後、ボールベアリングを作製する要領で
表面研磨を行い、１ｍｍφの真球にする。 （２）次に、ＩＣプロセスパイプの中を通して、酸化や
拡散プロセスを行う。パターン焼き付けは、たとえば、
特開平１０−２９４２５４号公報や特開平１１−５４４
０６号公報に開示されている方法で実現可能である。前
者では、Ｓｉ球材料の球面に対応した回路パターンを備
え、該Ｓｉ球材料の球面に該回路パターンを全球面の半
分以上の領域に渡って一括露光する。後者では、球状Ｉ
Ｃの中心を通る軸を任意に取り決め、該軸を中心にして
球状ＩＣを間欠的に回転させながら、この回転角に対応
する球状ＩＣ表面の露光領域を、これに対応するマスク
を用いて露光する。ここまでの工程でＳｉボールＩＣが
完成する。
【００５９】なお、２次元の光導波路へ光を効果的に出
射あるいは入射する際に、ミラー、プリズム、グレーテ
ィング、ホログラムなどを付加的に用いることもでき
る。
【００６０】なお、本発明に用いられる球状半導体部材
としては、Ｓｉ、ＧａＡｓ、InP、あるいはＧａＮ、Ｇ
ｅ、ＡｌＮ、ＳｉＧｅ、ＧａＡｓＮなどの材料で構成す
ることができる。勿論、これら材料は単結晶であること
が好ましいが、受光部あるいは発光部として十分機能す
る場合には、多結晶、あるいは非晶質であっても良い。
【００６１】前記受光素子あるいは発光素子を構成する
多層膜としては、例えば ｐ−Ｓｉ／ｉ−Ｓｉ／ｎ−Ｓｉで構成したり、ｐ−Ｇａ
Ａｓ／ＧａＡｓＮ／ｎ−ＧａＡｓで構成したり、ｐ−
（Ａｌ，Ｇａ）（Ａｓ，Ｐ，Ｎ）／ｉ−（Ａｌ，Ｇａ）
（Ａｓ，Ｐ，Ｎ）／ｎ−（Ａｌ，Ｇａ）（Ａｓ，Ｐ，
Ｎ）で構成することができる。
【００６２】なお、（Ａ，Ｂ）（Ｃ，Ｄ，Ｅ）との記載
において、Ａ，ＢはIII族元素を、Ｃ，Ｄ，ＥはＶ族元
素を示す。（Ａ，Ｂ）（Ｃ，Ｄ，Ｅ）との記載は、Ａｘ
Ｂ１ −ｘＣｙＤｚＥ１−ｙ−ｚを表す。
【００６３】
【実施例】（実施例１：光シート＋球状型受光デバイ
ス）第１の実施例について図１、図２、図５、及び図６
を用いて説明する。光伝送媒体１０００のコア層とし
て、光学樹脂であるＰＭＭＡを用いた。該コア層を挟む
ように形成されるクラッド層としては、ポリイミドを用
いた。光伝送媒体全体の厚さは約０.８ｍｍ（コア層
０．２ｍｍ、クラッド層０．３ｍｍ）、大きさは３０×
３０ｍｍであった。なお、光伝送媒体の具体的な製造方
法は、後述する。
【００６４】受光部１０１０としては、球状のデバイス
を用いることができる。
【００６５】球状光デバイスの模式的断面図を図５に示
した。同図において、１５０１は球状ｐ型Ｓｉ部材であ
る。なお、Ｓｉ球自体は、例えば粒状多結晶Ｓｉを溶融
し、ほぼ球形状の単結晶にした後、ボールベアリングを
作製する要領で表面研磨を行い真球にすることにより得
られる。球状のＳｉ部材１５０１上に、第１のクラッド
層１５０２としてＰ型ＡｌＧａＡｓＮを、活性層１５０
３としてアンドープＧａＡｓＮ、第２のクラッド層１３
０４としてｎ型ＡｌＧａＡｓＮを成長させる。
【００６６】ここでＧａＡｓＮ系の化合物半導体を用い
たのは、バンドギャップがＧａＡｓに対して小さくかつ
温度特性に優れていること、更にＳｉと格子整合しやす
いからである。
【００６７】勿論、球状Ｓｉ上に化合物半導体薄膜を成
長させるのではなく、Ｐ型球状シリコン表面にＮ型のシ
リコン薄膜を成長させ、ＰＮ接合を形成することでも受
光部（フォトダイオード）は作製される。また、薄膜成
長によってＰＮ接合を作る替わりに、イオン注入法や拡
散法（熱拡散あるいは固相拡散）を用いても良い。
【００６８】このボールＩＣの極点部には、カソード１
５０４と、ビアホール１５０６を介して電気的に接続さ
れたアノード１５０５が形成されている。ビアホール１
５０６は、エッチングやレーザー加工により形成するこ
とができる。
【００６９】受光部１０１０を次に光伝送媒体に埋め込
む。具体的には、図６に示すように、クラッド層１６０
５とコア層１６０６に達する程度にまで埋め込む。１６
０７はクラッド層である。
【００７０】受光部を埋め込む為には、埋め込み領域に
対応する穴を光伝送媒体にあける必要がある。穴あけ用
の金属の金型を熱した後、光伝送媒体に押しつけること
で、受光部に対応する穴は形成される。形成された穴に
受光部１０１０を埋め込むことで、本発明にいう半導体
装置ができあがる。受光部１０１０は、カソード１５０
４およびアノード１５０５間に逆バイアスをかけておく
ことで、入射した光は、ＰＮ接合で吸収され電気信号と
して得られる。
【００７１】以上説明したように、光伝送媒体を伝搬し
てくる光の方向依存性（指向性）が著しく低減された半
導体装置が作製される。また、光伝送領域を伝送してき
た光を受光部が直接受光することができる。
【００７２】なお、受光部として、球状のデバイスを用
いたが、光伝送媒体に埋め込むことが出来れば球状に限
定されるものではなく、ＰＮ接合を有する通常のフォト
ダイオードでもよい。
【００７３】また、受光部とともに、発光部をも球状デ
バイスで作製し、その一部を光伝送媒体に埋め込んでも
よい。更に、光シート上の全体に電気配線層を形成して
おくことも可能である。電気配線用のプリント基板の下
層に予め上述の光シートを設けておき、必要に応じて、
配線の一部を光配線にすることも好ましい形態である。
【００７４】（実施例２：電子デバイスの追加方法）本
発明において受光部の方向依存性が低減されることに鑑
み次のような電子デバイスの追加方法が可能である。
【００７５】図７から図９を用いて説明する。図７にお
いて、１７５０は光電融合基板を示している。１７００
は光伝送媒体、１７２０は電気配線層、１７０７及び１
７０５は電子デバイスである。１７０５は、光伝送媒体
１７００に信号光を伝搬させることが可能な発光部（図
示せず）を備えている。１７２０は電気配線層（例えば
プリント基板）である。
【００７６】光電融合基板１７５０に新たに電子デバイ
ス１７０６を空き領域１７３０に追加する場合、光伝送
媒体が備えられていなければ、単に電子デバイス１７０
６を追加し、個々のデバイス間で電気配線を行うしかな
い。しかし、光電融合基板１７５０の場合は、例えば電
子デバイス１７０５と１７０６間を光配線を利用するこ
とができる。図７において、１７８０は、既述の方法に
より作製される受光部である。
【００７７】光伝送媒体１７００は、図８に示すように
予め埋め込み用の穴を形成しておく。埋め込み様の穴
は、一つでも複数でも良い。予め、複数個の穴が形成さ
れているのが配置の自由度の観点からは良い。例えば、
穴をアレイ状に形成しておくのである。図８において、
１７４１は電子デバイス１７０５の発光部が埋め込まれ
る為の穴である。なお、使用していない穴１７４４は、
樹脂等で埋めておくこともできる。光伝送媒体内を伝搬
する光が、未使用の穴により不必要に散乱されるような
場合には効果的である。なお、穴の充填物を取り除きや
すいように、穴を埋める樹脂とその周囲とのエッチング
特性に差を持たせておくのも好ましい。
【００７８】本実施例においては電子デバイス１７０６
を追加するにあたり、穴１７４０を利用する。
【００７９】図９に示すように、電子デバイス１７０６
を追加しようとする領域を除去して、穴１７４０を露出
させる。勿論、図７に示す１７３０の領域に電気配線層
１７２０が形成されていない場合には斯かる工程は省略
できる。その後、穴１７４０に充填物がある場合には、
それをエッチング等により除去する。そして、電子デバ
イス１７０６の受光部１７８０が穴１７４０に埋め込ま
れるように、該デバイスを追加する。電子デバイス１７
０５は発光部を有しているので、電子デバイス１７０６
が追加されるまでは、使用されていなかった光伝送体１
７００を用いて、電子デバイス１７０５と１７０６間の
一部を光配線により接続することが可能となる。
【００８０】本実施例によれば、携帯電話に内蔵される
ような非常に小さなプリント基板に新たにデバイスを追
加する場合に、光配線を用いることができ、電子デバイ
スの追加に伴うＥＭＩの影響を低減することができる。
【００８１】既存の配線パターンを前提に、新たに電子
デバイスを追加しようとする場合、新たに追加される電
子デバイスによって既存の回路群がＥＭＩの影響を受け
る場合もある。かかる場合には、本実施例のように光配
線を用いることができる。
【００８２】新たに追加される電子デバイスの位置に対
応して、線状の導波路があらかじめ形成されていれば、
図３５に示すような構成でも光配線が可能であるが、こ
れでは配置の自由度が極めて低くなってしまう。予め形
成されている線状の導波路位置に、新たなデバイスの追
加位置が依存してしまうからである。本実施例のように
２次元型の光導波路を用いることで、デバイス配置の自
由度が高い光配線が可能となる。
【００８３】（実施例３：光電気２層基板＋球状光Ｉ／
Ｏデバイス）図３は本発明の実施例を説明するための模
式的斜視図である。
【００８４】図３において１１０１は光電融合基板、１
１０２はその内部に形成された２次元光導波路層（以
下、「光シート」と称する。）、１１０３、１１０６及
び１１０７はその表面に形成された電子デバイス（たと
えばＣＰＵ、ＲＡＭ、ＲＦ発振器等）、１１０４は表面
に形成された電気配線、１１０５は前記光シート中を伝
播する光が形成する光配線である。
【００８５】まず、光シートの作製方法について説明す
る。
【００８６】光シートの構造は、光を所定の距離、伝送
できれば特に限定されるものではないが、以下の条件を
満たすものがより好ましい。 （１）光を導波する２次元スラブ型光導波路を有するこ
と。
【００８７】伝播損失は、小さければ小さいほど良い
が、伝送距離に依存する。たとえば、０．１ｄＢ／ｃｍ
のものであれば、数ｃｍ角の基板が使用できる。 （２）表面に電気配線が作製できること。
【００８８】これは、従来の電気配線パターンをそのま
ま生かすためである。
【００８９】支持基板およびクラッド層としてＰＭＭＡ
を用い、光導波路層にはポリイミド等の有機樹脂を使用
することで、上記（１）と（２）を満たすものが得られ
る。なお、光伝送層は、電気配線層下の全面に設けてあ
ることが望ましい。
【００９０】図４に、図３中のＢ部における断面図を示
す。電子デバイス１１０３が、光シート１１０２を利用
して光インタコネクションを行う場合を説明する。同図
においては、受光部１２０１と発光部１２０８が電子デ
バイス１１０３から分離している場合を示す。勿論、電
子デバイス１１０３自体に受光部、発光部が内蔵されて
いてもよい。
【００９１】１２０７は樹脂基板（兼クラッド層）、１
２０５はクラッド層、１２０６は１２０５や１２０７よ
りも屈折率の高いコア層である。それぞれの厚さは、基
板０．５ｍｍ、コア層０．１ｍｍ、クラッド層０．３ｍ
ｍとしたが、これらのサイズに限るものではない。
【００９２】この３層を一体化したものが、光シートで
ある。基板に可撓性のあるＰＭＭＡ基板を用い、且つコ
ア層及びクラッド層を塗布して成膜可能なポリイミド樹
脂を用いることで、曲げに強いフレキシブル基板とする
ことができる。
【００９３】本実施例では球状Ｓｉ基板上に化合物半導
体で形成した光Ｉ／Ｏデバイス（球状光デバイス）を用
いている。
【００９４】この球状光デバイスについて簡単に説明す
る（球状デバイスに関連する事項が、例えば特開平１２
−３１１９０号公報に記載されている）。
【００９５】球状光デバイスの模式図を図５に示した。
同図において、１５０１は球状ｐ型Ｓｉ基板、１５０２
はＰ型ＡｌＧａＡｓＮクラッド層、１５０３アンドープ
ＧａＡｓＮ活性層、１５０４はｎ型ＡｌＧａＡｓＮクラ
ッド層である。ここでＧａＡｓＮ系の化合物半導体を用
いたのは、１）バンドギャップが小さくかつ温度特性に
優れていること、２）Ｓｉと格子整合しやすいことから
である。基板を含め他の材料系を用いても良い。
【００９６】このボールＩＣの極点部には、カソード１
５０４と、ビアホール１５０６を介して接続されたアノ
ード１５０５が形成されている。本実施例では、発光素
子と受光素子を同構造のものを用いたが異なる構造とし
ても良い。カソード１５０４は光の入出力を行うため、
窓構造やメッシュ構造となっていることが望ましい。
【００９７】発光素子としてボールＩＣ動作させる場合
には、カソード１５０４およびアノード１５０５間に順
バイアスをかけることにより、キャリアがＰＮ接合に注
入され、発光する。発光した光は光出射窓から広角に放
射される。
【００９８】一方、受光素子として動作させる場合に
は、カソード１５０４およびアノード１５０５間に逆バ
イアスをかけることにより、光入射窓から広角から入射
した光は、ＰＮ接合で吸収され電気信号として近接した
電子デバイスに取り込まれる。
【００９９】発光デバイスの場合も受光デバイスの場合
も、その表面は球面形状を有しているため、広い角度
で、出射および入射が可能なことが大きな特徴となって
いる。
【０１００】なお、本実施例のボールＩＣは、光Ｉ／Ｏ
部だけでなく、他のＩＣも同時作製することが可能であ
る。ＩＣの作製方法については、その露光方法などにつ
いて特開平１０−２９４２５４号公報（米国特許第６０
９７４７２号公報）「球状デバイス露光装置及び製造方
法」等に開示されている。
【０１０１】本実施例では、受光素子用としてＣＭＯＳ
構成の３．３Ｖ動作プリアンプを使用した。
【０１０２】次に、この球状光デバイスの実装方法につ
いて図１０から１２を用いて説明する。
【０１０３】まず、前記光シート基板に前記ボールＩＣ
をはめ込むことの可能な半球状の穴をあける。あける方
法は任意でよい。フォトリソグラフィとエッチングを用
いて予め決まった場所に形成しても良いし、レーザ等を
用いて任意の場所に個別にホールを形成しても良い。本
実施例においては、熱溶解プロセスを用いた。
【０１０４】図１０のように、メタルのボールを金型２
０００としてこれを熱して上記樹脂基板１２０７に押し
当て（図１１）、半球状のくぼみ２１００を作製した
（図１２）。その深さは、光配線基板のコア層近傍に達
するまでとした。勿論、穴がコア層の下側に届く程度に
くぼませてもよい。
【０１０５】当該工程の後に、光シートの上に図４に示
すように、電気配線１１０４をプリントした後、ＬＳＩ
に代表される電子デバイスを実装する。この実装方法は
任意でよいが、ここではフリップチップ実装法を用い
た。
【０１０６】次に、光シートのくぼみに光Ｉ／Ｏ部がく
ぼみの底になるように実装する。光取り出しおよび光取
り込みが可能なようにくぼみの底に光Ｉ／Ｏ部が接する
ように位置合わせし固定する（図１３参照）。本実施例
の場合、球面なので、細かい位置合わせ精度は必要とし
ない。くぼみ２１００と球状デバイスの位置合わせを行
った後、紫外線硬化樹脂等で固定した。
【０１０７】最後に、球状光Ｉ／Ｏデバイスと表面実装
した電子デバイスとをプリント電気配線でつなぐ。これ
には、バンプかメッキが望ましい。図１３は、バンプ２
３０２で、プリント配線１１０４と電極１５０４とを接
続した例を示している。
【０１０８】なお、Ｅ／Ｏ、及びＯ／Ｅ変換部として球
状ＩＣを用いた例を示したが、これに限定されるもので
はない。
【０１０９】（動作原理）以下動作原理について説明す
る。
【０１１０】まず、送信機能について説明する。
【０１１１】図４は、図３のＡ部の拡大図である。図４
において、ＬＳＩ１１０３のＩ／Ｏ部の出力電気信号
（ＣＭＯＳロジック）は、電気配線１１０４を介して近
傍の電子デバイスに信号を伝送することができる。
【０１１２】しかし、近接した光Ｉ／Ｏデバイス（たと
えば、球状光デバイス）を直接駆動して出力光信号１２
１１を発生し、光導波路層（光シート）１２０６を介し
て、光配線として用いることも可能である。必要に応じ
て、どちらかの方法を選択することもできる。
【０１１３】近接した球状光デバイスを駆動する場合を
考える。
【０１１４】ＬＳＩのロジック信号（たとえばＣＭＯＳ
なら３．３Ｖ）は、前記球状光デバイスを駆動するのに
十分な電圧である。球状光デバイスに順バイアスとなる
ようロジック信号を印加することで、電気信号は光信号
に変換される。
【０１１５】このとき、光は球面全体に放射されるた
め、特別な光学系なしで、光シート全面に拡散伝播して
いく。この結果、導波路への結合効率は８０％以上を確
保できる。
【０１１６】次に、受信機能について説明する。
【０１１７】光シート１２０６の任意の方向から伝播し
てくる入力光信号１２１０は、球状受光素子１２０１の
表面に達すると内部に取り込まれ、逆バイアスをかけた
ＰＮ接合付近で吸収され電子信号に変換される。
【０１１８】変換された電気信号は入力電気信号１２０
３として近接するＬＳＩ１１０３内部に取り込まれ処理
される。この際、球状光デバイス表面に電気信号を増幅
するプリアンプを集積していれば、ＣＭＯＳコンパチブ
ルの電圧に復元することができる。
【０１１９】以上のように本発明を用いれば、受光部の
方向依存性を低減することができるとともに。
【０１２０】なお、複数のメタル配線が互いに近接して
配置されているときに高速データ通信（例えば１Ｇｂｐ
ｓ）を行うと、その近傍の電磁放射ノイズの強さは、
「発生源の強さ（周波数、波形、駆動電流）」×「伝達
係数（電源ラインとの共振、近接するラインとの結
合）」×「アンテナ要因（コネクタ、電極）」で表わさ
れる。
【０１２１】つまり、配線長が長いほど、あるいは電流
値が大きいほど、あるいは信号のスピードが速いほど、
若しくは信号パルスが矩形波に近いほどノイズレベルが
高くなる。
【０１２２】従って、高速処理が必要となるＣＰＵ等の
近傍でメタル配線を用いる場合はＥＭＩを根本的に除去
することはできない。
【０１２３】一方、本実施例のように配線に光を用いる
ことで、これらを改善することが可能である。光配線で
は電磁誘導がないため伝達係数がゼロになるからであ
る。
【０１２４】とりわけ本実施例のように、電気配線層と
光伝送層を２層に分離して配置し、且つ該光伝送層を２
次元光導波路（光シート）とすることにより、特定のデ
バイスによるＥＭＩの影響を防止し、作製プロセスも容
易な光電融合配線基板を提供することができる。
【０１２５】一方、光配線の１本当たりの配線に要する
その物理的な大きさは、光導波路（いわゆる一次元型の
導波路）を用いる場合、電気配線に比べ一桁以上大き
い。それ故、すべての電気配線を光配線に変更すること
は、サイズが大きくなったり、曲げによる損失が大きく
なるなどのデメリットの方が大きくなる。
【０１２６】更に、光配線を導入することで、従来の電
気配線パターンの変更を余儀なくされるデメリットもあ
る。
【０１２７】本実施例では、該光伝送層を２次元光導波
路（光シート）とすることで、上記２つのデメリットを
改善している。 光配線となる光導波路に２次元導波路
（シート状光導波路）を適用することで、配置の自由度
を高めている。また、発光部から光シートに光を伝送す
る場合には、当該発光デバイスからその全方向に２次元
的に光データを送信するができる。
【０１２８】なお、２次元光導波路に接続できる発光デ
バイスとしては、２Ｄの全方位に光を放射でき、また、
受光デバイスとしては２Ｄの全方位からの光を受けるこ
とができることが望ましい。当該デバイスとは例えば、
球面上に作製された光デバイスである。
【０１２９】受光素子の表面を球状とした場合、全ての
方位からの光を受光可能なようにデバイス設計すること
ができる。これは、伝播方向が固定の導波路の光を取り
込む際には、実装精度の大幅な緩和効果として現れる。
【０１３０】球状の光デバイスにバイアス回路が増幅回
路を作り込むことで、この球状デバイス単独で、光Ｉ／
Ｏ素子として動作させることができる。このことは、従
来の電子回路の設計に与える影響を少なくして、光イン
タコネクトを実現できる。
【０１３１】（実施例４：クロック配信）次に本発明の
応用例について説明する。
【０１３２】図３において、１つの基板１１０１上に複
数の電子部品（ＣＰＵやメモリなど）１１０３が実装さ
れ、その配線の一部が実施例３のように、球状光デバイ
ス１２０１で基板に結合している場合を考える。
【０１３３】図３おいて、ＬＳＩ１１０６はクロックジ
ェネレータとする。
【０１３４】このとき、クロック信号を球状光デバイス
１２０８を介して信号を光電融合基板の光導波路部に送
る（図４）。光配線を選択された信号は、球状光デバイ
スに出力され、これはＣＭＯＳで送られる信号そのもの
で駆動される。特別にドライバは必要としない。そのた
めに光デバイスとしては低電圧で動作するＧａＡｓＮ系
の半導体レーザを用いる。
【０１３５】球状光デバイス１２０８はクロック信号を
光に変換し、基板上のすべてのデバイスに光信号となっ
たクロック信号を配信する。基板上の任意の電子デバイ
ス（たとえばＭＰＵ１１０３）もまた、球状光デバイス
１２０１を有しているので、クロックジェネレータ１１
０６からの光信号を受光する。球状光デバイス１２０１
は球面形状を有しているため、任意の方向からの光を高
い受光効率で受けることができる。
【０１３６】受光した光は、電子とホール対に分かれ、
球状光デバイス上あるいは近接するＬＳＩに作製された
プリアンプによって、電気信号が増幅され、ＭＰＵに取
り込まれる。他のデバイス（たとえばＲＡＭ）も同様な
方法でクロック信号を受けることができるため、共通の
クロックで動作させることができる。
【０１３７】従来、個々のデバイスにクロック信号を分
配しようとすると、自由に配線パターンを選べないた
め、あるいは、配線距離が等長にできないために配線遅
延や高速大電流動作によるＥＭＩの影響が無視できなか
ったが、本実施例によれば、光配線を用い最短距離でか
つ電磁無誘導で配線できるため、これら問題点を一挙に
解決できる。
【０１３８】（実施例５：ＭＰＵ→メモリ（シリアル伝
送））つぎに他の応用例について説明する。
【０１３９】図１４は、本発明の実施例を説明するため
の模式図である。図において、２４０７、２４０８は２
つのＣＰＵである。２４０９は、この２つのＣＰＵが共
有するＲＡＭである。同図において、２４０１はパラレ
ル伝送用の電気配線、２４０２はシリアル伝送用の光配
線である。
【０１４０】通常の電気配線では、たとえば、６本の伝
送路で６４ビット幅のデータ線２４０１を必要としてい
る。
【０１４１】大容量のデータ高速で送る用途（動画な
ど）では、従来の配線では、先に述べた理由（配線遅延
やＥＭＩ）により、正しくデータを送ることはできない
場合がある。このような場合に光配線を使うことができ
る。具体的には、ＣＰＵとＲＡＭ間の信号のやり取りの
全部あるいは一部に光配線２４０２を用いる。
【０１４２】また、図１４において、２４００がＭＰ
Ｕ、２４０７と２４０８がメモリの場合を考える。ＭＰ
Ｕからメモリに６４ビット幅でデータを送るため、電気
配線としては６本必要だが、ＭＰＵの最終段でパラレル
・シリアル変換し、１個の光Ｉ／Ｏ素子を接続すること
で、電気信号が、光信号として、光電融合基板の光導波
路部で伝送され、受け側の光Ｉ／Ｏ素子で受光したあ
と、シリアル・パラレル変換することで、６４ビット幅
のパラレル信号とする。パラレルからシリアル変換する
ことで、クロックは高くなるが、光導波路に伝播するた
めＥＭＩの心配はない。
【０１４３】本実施例では最初から光配線を選択してい
るが、かならずしも光配線のみを使用する必要はない。
つまり、電気配線のパスも選択できるようにしておくこ
とで、あるときは電気配線、あるときは光配線として接
続することが可能である。この柔軟性が本発明の特長の
一つである。
【０１４４】電気配線では、ＥＭＩを避けるため、他の
デバイスを避けるように配線する場合があり、その結果
配線長が長くなり、今度は配線遅延や波形歪の原因とな
る場合がある。このとき、光配線を選択することで、最
短でＥＭＩフリーの接続ができるため、配線遅延も波形
歪を生じない。
【０１４５】どの信号を電気配線あるいは光配線にする
かは最終判断は、バスを管理するデバイスが決定する。
【０１４６】光に変換された光は、２Ｄの光導波路中を
拡散して伝播し、他所に配置された、ＩＣへ到達する。
このＩＣ近傍にもＯ／Ｅ変換用のボールＩＣが設置され
ている。本実施例は、同一のボールＩＣを設置した。表
面が球形状をしているために、プリズムやミラー等を用
いなくとも、直接光がｐｎ接合面に当たるため、きわめ
て簡便に実装可能である。
【０１４７】（実施例６：ボールＳｉにｐｉｎ−ＰＤと
アンプを集積）図１５は本発明に係る実施例を説明する
ための模式図である。
【０１４８】図において２５０８は球状Ｓｉ基板であ
り、その北半球部は表面を示し、その南半球部は断面図
を示している。２５０９はその南半球部に形成された受
光素子、２５０３はそれを駆動するバイアス回路や電気
信号を増幅するプリアンプ等のＩＣである。なお、２５
１０は光導波路基板、２５０６はコア層、２５０５はク
ラッド層、２５０６は電極、２５１２はプリント配線、
２５０４はバンプ、２５１１は出力光、２５０７は入力
光である。
【０１４９】以下、図１５に示す半導体装置の製造方法
について説明する。
【０１５０】まず、図１６のように、アンドープ球状Ｓ
ｉ基板２６０１（直径約１ｍｍφ）のほぼ半分（南半球
部）に、イオン注入により、ｐ−Ｓｉ層２５２１、ｉ−
Ｓｉ層２５０９、ｎ−Ｓｉ層２５２０を形成し、受光素
子領域とする。深さはそれぞれ０．３ｕｍ程度である。
必要に応じて、アニール処理により結晶回復を行う。
【０１５１】次に、図１７（上半分は球表面を、下半分
は球断面を表している）に示すように、残りの球表面領
域（北半球部）に、この受光素子に逆バイアスをかける
ためのバイアス回路２７０１、光信号から変換された電
気信号を所望の電圧レベルまで増幅するプリアンプ回路
２７０２、および波形整形回路２７０３等を作製する。
なお、２７０４は電気配線、２７０５は受光素子電極、
２５０６は電子回路電極である。電極２７０５はｐ−Ｓ
ｉ層に２５２１、２７０６はｎ−Ｓｉ層２５２０にそれ
ぞれ電極を印加するための電極であるので、電極２７０
５の電位がｎ−Ｓｉ層２５２０に印加されないようにし
ておく。
【０１５２】ここでは、すべての電子回路は３．３Ｖ
ＣＭＯＳロジック回路を用いる。同時に、受光素子の正
電極２７０５および負電極２７０６および配線パターン
２７０４を形成する。また、２５０６は、電子回路入出
力用の外部電極である。
【０１５３】以下に実装方法の一例を示す。図１５にお
いて，たとえば、２５１０はＰＭＭＡでできた基板を兼
ねたクラッド層であり、２５０６は光導波路となるコア
層（シート状になっている）、２５０５はクラッド層で
ある。コア層２５０６およびクラッド層２５０５は、感
光性ポリイミド等を塗布し、本発明の球状光電融合デバ
イスが、はめ込むことができる窪みをホトリソ技術等で
作製する。この上に所望の配線パターンをプリントした
あと、紫外線硬化樹脂（図示せず）で本発明の光電融合
デバイスを固定する。
【０１５４】この後、図１８に示すようにＡｕバンプ２
８０４等を用いて配線パターン２８０３とデバイス上の
電極２５０６とのコンタクトをとる。この工程は、バン
プのかわりに、メッキを用いてもよい。
【０１５５】以下動作原理について説明する。
【０１５６】図１５あるいは図１７において、光電融合
デバイスのｐｎ接合に、バイアス回路２７０１によっ
て、逆バイアス（たとえば３．３Ｖ）をかける。このと
き、この光電融合デバイスは、２次元の光コア層２５０
６中を任意の方向から伝播してくる光信号を受光するこ
とができる。これは光伝送媒体に受光部の少なくとも一
部が埋め込まれているからである。
【０１５７】入力光信号は内部に取り込まれ、逆バイア
スをかけたＰＮ接合付近で吸収され、電子信号に変換さ
れる。変換された電気信号は入力電気信号として近接す
るプリアンプ２７０２でＣＭＯＳロジックレベルまで増
幅されたあと、さらに波形整形回路図１７の２７０１等
で処理されたあと、バンプでコンタクトされたプリント
配線に伝送される。
【０１５８】以上、説明した実施例により、（１）２次
元の任意の方向からの光を受信でき、（２）集積された
電子回路で、増幅や波形整形ができ、（３）実装が容易
となる。更に、（４）既存の電子回路に与える影響少な
くして、１つのデバイスで、光インタコネクトのＩ／Ｏ
とすることができる。
【０１５９】（実施例７：ＩＩＩ−ＶＮ ｏｎ ボールＧ
ａＡｓ）本実施例は、球状Ｓｉ基板の代わりに、球状Ｇ
ａＡｓ基板を使用するものである。
【０１６０】図１９を用いてその製造方法について説明
する。
【０１６１】高純度アンドープ球状ＧａＡｓ基板２９０
１の表面から、イオン注入により、２９０２ｐ型ＧａＡ
ｓ層、２９０３ＧａＡｓＮ光吸収層、２９０４ｎ型Ｇａ
Ａｓ層を形成する。
【０１６２】ｐ型の不純物濃度は１Ｅ１９ｃｍ−３、ｎ
型の不純物濃度は１Ｅ１８ｃｍ−３程度である（イオン
種は任意に定めることができる）。アンドープＧａＡｓ
Ｎは、ＧａＡｓに対しＮを高濃度にイオン注入（例え
ば、１Ｅ２１ｃｍ−３）することで構成される。イオン
注入時のダメージを除去するためには、ＲＴＡ（Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）が効果的
である。
【０１６３】注入深さは、ＧａＡｓＮ層が厚さ０．２ｕ
ｍとなるように他の層のイオン注入条件を設定した。
【０１６４】後のプロセスや実装工程は、実施例６に準
ずる。
【０１６５】電子回路部は、Ｂｉｐｏｌａプロセスで行
うことで実施例６と同等以上の機能を有する電子回路を
作製することができる。電極は、完全な窓構造ではな
く、メッシュ構造でも良い。
【０１６６】以下、実施例６と異なる点を中心に説明す
る。
【０１６７】受光デバイスとして動作させる場合には、
実施例６の場合と同じである。すなわち、図１９におけ
るｐ−ＧａＡｓ層２９０２とｎ−ＧａＡｓ層２９０４に
それぞれ逆バイアスをかけることにより、光入射窓から
広角から入射した光は、ＰＮ接合で吸収され電気信号と
して近接した電子デバイスに取り込まれる。ＧａＡｓＮ
はＧａＡｓよりもバンドギャップが小さいのでＧａＡｓ
よりも低電圧で動作する。
【０１６８】さらには、Ｓｉよりも移動度が大きいため
高速応答が可能である。なお、２９０３は、ｉ−ＧａＡ
ｓＮ層である。
【０１６９】ＧａＡｓＮは直接遷移型の化合物半導体で
あるため、発光素子としても使用可能である。発光素子
として動作させる場合には、図１５あるいは図１７にお
いて、電極２７０５および２７０６に順バイアスをかけ
ることにより、ＰＮ接合で発光した光は光出射窓から広
角に放射される。ロジックデータそのもので駆動しても
よいし、ドライバ回路を介して駆動してもよい。
【０１７０】発光デバイスの場合も受光デバイスの場合
も、その表面は球面形状を有しているため、広い角度
で、出射および入射が可能なことが大きな特徴となって
いる。
【０１７１】（実施例８： ＧａＡｓＮ ｆｉｌｍｓ
ｏｎ ｆａｃｅｔｓ ｏｆ Ｂａｌｌ Ｓｉ） 図２０は本実施例を説明するための模式図である。
【０１７２】本実施例は、ボールＳｉ基板にＧａＡｓＮ
／ＡｌＧａＡｓＮを積層して、発光素子あるいは受光素
子としたものである。３１０１は球状半導体基板、３１
０２はＩＣ、３１０３は光デバイス、３１０４はバン
プ、３１０５は光導波路基板、３１０６はコア層、３１
０７はクラッド層、３１０８はプリント配線、３１０９
は出力光、３１１０は入力光である。
【０１７３】以下、製造方法について説明する。
【０１７４】（ボールＩＣの作製）図２１のように、ア
ンドープ球状Ｓｉ基板（１ｍｍφ）３１０１の半球表面
（ここでは北半球表面）に、ＩＣ３１０２を作製する。
このＩＣは、発光素子の場合、駆動ＩＣだったり、パラ
レルシリアル変換回路だったりする。受光素子の場合に
は、バイアス回路、プリアンプ、波形調整回路、あるい
はシリアルパラレル変換回路だったりする。もちろん両
方の機能を兼ねる場合は、それに応じた電子回路を付加
する。これらの回路は、通常のＣＭＯＳプロセスで作製
可能で、そのロジック電圧は、３．３Ｖである。３１１
１は電気配線である。
【０１７５】（光デバイスの作製）ＳｉボールＩＣプロ
セスがほぼ終了したあと、光デバイスを作製する。
【０１７６】まず、球全体を窒化膜（ＳｉＮ）等でカバ
ーし、光デバイス作製部分を平面に研磨およびポリッシ
ングする。窒化膜で覆うのは、光デバイスプロセス中に
電子デバイスを保護するためと、選択成長用マスクとし
て使用するためである。球面を覆うため、応力の小さい
膜を形成することが望ましい（ここではＳｉ３Ｎ４（厚
さ２００ｎｍ）を用いた）。
【０１７７】光デバイス作製領域として、本実施例で
は、南半球における（１１１）面およびそれに準ずる面
（（１００）、（０１０）、（−１００）、（０−１
０）全部で４面）３３０１を用いた（１辺約２０μｍ程
度の三角平面）。図２２は、図２１をＳ極方向から見た
平面図であり、３１０１は球状基板、３３０１は（１１
１）相当面である。
【０１７８】図２３は、このひとつの面の断面図であ
る。必要であれば再び窒化膜等で全体を覆ったあと、デ
バイス作製領域のみに窓を開ける。開口部の形状に応じ
て選択成長するので、本実施例では円筒状になるよう開
口部を制御した。３１０１は球状半導体基板、３３０１
は（１１１）面、３４０１はＳｉＮ膜である。
【０１７９】ここで（１１１）相当面を選んだ理由は以
下の通り。 （１）化学的に等価であることから、次に行う結晶成長
で均一な構造を作製できる。（もし、他の結晶面を含む
場合、組成や膜厚、結晶成長方向には異方性が生じ
る。） （２）Ｓ極に接する面（光の伝播方向に、少なくとも４
つの方向に光を放出、あるいは少なくとも四方向からの
光を受光できるためである。上記と同等以上の機能を有
するのであれば、（１１１）相当面に限るものではな
い。
【０１８０】（結晶成長）図２４を用いてデバイス構造
について説明する。ガスソースＭＢＥ（分子線エピタキ
シィ）法あるいはＭＯＣＶＤ（有機金属蒸着）法を用い
て、選択領域（開口部）のみにＧａＮｘＡｓ１−ｘをバ
ッファ層３５０１としてまず積層する。このときの格子
定数はクラッド層および活性層の条件に応じて適宜選べ
ばよい。
【０１８１】ここでは、Ｉｎ０．１Ｇａ０．９Ａｓに格
子整合するよう窒素組成Ｘを０．２から０まで徐々に変
化させたあと、Ｉｎの組成を徐々に変化させながらＩｎ
ＧａＡｓをさらに積層した。この後、ｎ−ＩｎＡｌＧａ
Ａｓクラッド層３５０２、ＧａＩｎＮＡｓ／ＩｎＡｌＧ
ａＡｓＭＱＷ（多重量子井戸）活性層（発光波長１．３
ｕｍ）３５０３、ｐ−ＩｎＡｌＧａＡｓクラッド層３５
０４およびｐ−ＩｎＧａＡｓコンタクト層３５０５を順
次積層する。光入出射用の窓３５０７をつけたあと正電
極３５０６を形成する。引き続き負電極を球内部から所
望の位置に形成し、不必要な窒化膜を除去し、ＩＣの電
極と配線して本実施例は完成する。３１０１は球状半導
体基板、３４０１は選択マスクである。
【０１８２】（実装）実装例を図２５に示す。図におい
て３６０１はＰＭＭＡ等の基板であり、３６０２はその
上に形成されたポリイミド等からなる光導波路コア層で
ある。その上にＰＭＭＡに準じたクラッド層３６０３が
形成されている。このクラッド層３６０３およびコア層
３６０２に上記球状光電融合デバイスをはめ込むことが
できるような窪みをフォトリソ等で形成する。そのあ
と、該デバイスを紫外線硬化樹脂等（図示せず）で固定
する。この後、Ａｕバンプ３５０２を用いてプリント配
線３５０１とコンタクトをとる。
【０１８３】（動作原理）次に動作原理について説明す
る。
【０１８４】（発光素子の場合）図２０あるいは図２１
において、ドライバーＩＣ３１０２から供給される電気
信号によって、発光素子３１０３は、光信号を発する。
この光信号は実装されたコア層に出力光として放出され
る。コア層に直接光結合しているため、効率良く光を光
導波路に導くことができる。
【０１８５】２次元全方位に光信号を送出したい場合に
は、同一の信号を同時に変調して光信号を出せばよい。
現在の場合４方位だが、この発光素子はＬＥＤであるの
で、指向性は弱いため、実質全方位に一様に近い強度分
布で伝播される。さらに均一な強度分布にしたい場合に
は、（１１１）相当面以外のより高次数の面方位に発光
素子を作製すればよい。放射光はその後、２次元光導波
路を伝播することで、他の光電融合デバイスにその光信
号を伝える。
【０１８６】（受光素子）の場合 本実施例は受光素子としても使用することができる。
【０１８７】図２０あるいは図２２において、光電融合
デバイスのｐｎ接合に、バイアス回路３３０１によっ
て、逆バイアス（たとえば３．３Ｖ）をかける。このと
き、この光電融合デバイスは、２次元の光コア層３１０
６中を任意の方向から伝播してくる光信号を受光するこ
とができる。これは受光面が球面形状を有しているから
である。入力光信号は内部に取り込まれ、逆バイアスを
かけたＰＮ接合付近で吸収され、電子信号に変換され
る。変換された電気信号は入力電気信号として近接する
プリアンプ３１０２でＣＭＯＳロジックレベルまで増幅
（あるいは減衰）されたあと、さらに波形整形回路３１
０２等で処理されたあと、バンプでコンタクトされたプ
リント配線に伝送される。
【０１８８】（効果）本実施例の効果は以下の通り。 （１）２次元の任意の方向からの光を受信できること （２）集積された電子回路で、増幅や波形整形が可能な
こと （３）実装が容易なこと （４）既存の電子回路に与える影響を少なくし、１つの
デバイスで、光インタコネクトのＩ／Ｏとすることがで
きること。（実施例９：ＩＩＩ−ＶＮｏｎボールＧａＡ
ｓ） 本実施例は、球状Ｓｉ基板の代わりに、球状ＧａＡｓ基
板を使用するものである。ＧａＩｎＮＡｓは、ＧａＡｓ
に格子整合するためＳｉ基板を用いる場合よりも、簡単
にバンドギャップ制御できる特長がある。
【０１８９】図２４を用いてその製造方法について説明
する。
【０１９０】（ボールＩＣの作製）図２１のように、ア
ンドープ球状Ｓｉ基板（１ｍｍφ）３１０１の一部、た
とえば半球表面部（ここでは北半球表面）にＩＣ３１０
２を作製する。このＩＣは、発光素子の場合、駆動ＩＣ
だったり、パラレルシリアル変換回路だったりする。受
光素子の場合には、バイアス回路、プリアンプ、波形調
整回路、あるいはシリアルパラレル変換回路だったりす
る。もちろん両方の機能を兼ねる場合は、それに応じた
電子回路を付加する。
【０１９１】これらの回路は、通常のＦＥＴあるいはＢ
ｉｐｏｌａｒプロセスで作製可能である。図２４中、３
１０１は球状半導体基板、３５０１はバッファ層、３５
０２はクラッド層、３５０５はコンタクト層、３５０６
は電極、３５０７は窓、３４０１は選択マスクである。
【０１９２】（光デバイスの作製）ＧａＡｓボールＩＣ
プロセスがほぼ終了したあと、光デバイスを作製する。
【０１９３】まず、球全体を窒化膜等でカバーし、光デ
バイス作製部分を平面に研磨およびポリッシングする。
窒化膜で覆うのは、光デバイスプロセス中電子デバイス
を保護するためと、選択成長用マスクとして使用するた
めである。球面を覆うため、応力の小さい膜を形成する
ことが望ましい。光デバイス作製領域として、本実施例
では、南半球における（１１１）面およびそれに準ずる
面（（１００）、（０１０）、（−１００）、（０−１
０）全部で４面）３３０１を用いた（１辺約２０ｕｍ程
度の三角平面）。図１４は、図２１をＳ極方向から見た
平面図である。図２３はこのひとつの面の断面図であ
る。必要であれば再び窒化膜等で全体を覆ったあと、デ
バイス作製領域のみに窓を開ける。開口部の形状に応じ
て選択成長するので、本実施例では円筒状になるよう開
口部を制御した。
【０１９４】ここで（１１１）相当面を選んだ理由は以
下の通り。 （１）化学的に等価であることから、次に行う結晶成長
で均一な構造を作製できる。（もし、他の結晶面を含む
場合、組成や膜厚、結晶成長方向には異方性が生じ
る。） （２）Ｓ極に接する面（光の伝播方向に、少なくとも４
つの方向に光を放出、あるいは少なくとも四方向からの
光を受光できるためである。上記と同等以上の機能を有
するのであれば、（１１１）相当面に限るものではな
い。
【０１９５】（結晶成長）図２４を用いてデバイス構造
について説明する。ガスソースＭＢＥ（分子線エピタキ
シィ）法あるいはＭＯＣＶＤ（有機金属蒸着）法を用い
て、選択領域（開口部）のみにＧａＡｓをバッファ層３
５０１としてまず積層する。次に、たとえば、Ｉｎ０．
１Ｇａ０．９Ａｓに格子整合するようＩｎの組成を徐々
に変化させながらＩｎＧａＡｓをさらに積層した。この
後、ｎ−ＩｎＡｌＧａＡｓクラッド層３５０２、ＧａＩ
ｎＮＡｓ／ＩｎＡｌＧａＡｓＭＱＷ（多重量子井戸）活
性層（発光波長１．３ｕｍ）３５０３、ｐ−ＩｎＡｌＧ
ａＡｓクラッド層３５０４およびｐ−ＩｎＧａＡｓコン
タクト層３５０５を順次積層する。この結晶成長の工程
は、ＩＩＩ−Ｖ族同士の積層なので、実施例８のＳｉ上
のＩＩＩ−Ｖ族形成よりも容易であるという特長があ
る。次に、光入出射用の窓３５０７をつけたあと正電極
３５０６を形成する。引き続き負電極を球内部から所望
の位置に形成し、不必要な窒化膜を除去し、ＩＣの電極
と配線して本実施例は完成する。
【０１９６】（実装）実装例を図２５に示す。図におい
て３６０１はＰＭＭＡ等の基板であり、３６０２はその
上に形成されたポリイミド等からなる光導波路コア層で
ある。そのうえにＰＭＭＡに準じたクラッド層３６０３
が形成されている。このクラッド層３６０３およびコア
層３６０２に上記球状光電融合デバイスをはめ込むこと
ができるような窪みをフォトリソ等で形成する。そのあ
と、該デバイスを紫外線硬化樹脂等（図示せず）で固定
する。このあと、Ａｕバンプ３５０２をもちいてプリン
ト配線３５０１とコンタクトをとる。
【０１９７】（動作原理）受光デバイスとして動作させ
る場合には、前述の実施例の場合と同じである。すなわ
ち、光デバイスに逆バイアスをかけることにより、光入
射窓から広角から入射した光は、ＰＮ接合で吸収され電
気信号として近接した電子デバイスに取り込まれる。Ｇ
ａ（Ｉｎ）ＮＡｓはＧａＡｓよりもバンドギャップが小
さいのでＧａＡｓよりも低電圧で動作する。さらには、
Ｓｉよりも移動度が大きいため高速応答が可能である。
【０１９８】ＧａＩｎＮＡｓは直接遷移型の化合物半導
体であるため、発光素子としても使用可能である。発光
素子として動作させる場合には、図２０あるいは図２２
において、発光素子の駆動電極に順バイアスをかけるこ
とにより、ＰＮ接合で発光した光は光出射窓から広角に
放射される。ロジックデータそのもので駆動してもよい
し、ドライバ回路を介して駆動してもよい。
【０１９９】発光デバイスの場合も受光デバイスの場合
も、その表面は球面形状を有しているため、広い角度
で、出射および入射が可能なことが大きな特徴となって
いる。
【０２００】（効果）本発明特有の効果は以下のとお
り。 （１）ＧａＡｓにくらべより長波長の光を光を受光でき
る。光源が、０．８５ｕｍ帯の場合、実施例１のＳｉ−
ｐｉｎＰＤでは、受光感度が不足する場合があるが、本
実施例ではその心配はない。このことは電気回路の負担
も少なくなる。 （２）ＣＭＯＳは使えないが、代わりにＦＥＴやＧａＡ
ｓ バイポーラ回路を使えるため高速処理に有利であ
る。 （３）高速処理できること利用して、パラレルデータを
シリアルデータに変換して転送することができる。 （４）本構造では、ＧａＡｓＮは直接遷移型であるた
め、発光素子としても使用可能である。
【０２０１】本実施例では、球状ＧａＡｓ基板を用いた
が、これに限るものではない。
【０２０２】（実施例１０：ＩＩＩ−ＶＮ ｏｎ 球状
ＩｎＰ基板）基板に球状ＩｎＰ基板を用いることで、
他の効果を得ることができる。図２４を再度用いて説明
する。
【０２０３】（ボールＩＣの作製）図２１のように、ア
ンドープ球状ＩｎＰｉ基板（１ｍｍφ）３１０１の半球
表面（ここでは北半球表面）にＩＣ３１０２を作製す
る。このＩＣは、発光素子の場合、駆動ＩＣであった
り、パラレルシリアル変換回路だったりする。受光素子
の場合には、バイアス回路、プリアンプ、波形調整回
路、あるいはシリアルパラレル変換回路だったりする。
もちろん両方の機能を兼ねる場合は、それに応じた電子
回路を付加する。これらの回路は、通常のＦＥＴあるい
はＢｉｐｏｌａｒプロセスで作製可能である。ＧａＡｓ
に比べ、バンドギャップが小さくかつ移動度が大きいの
で高速なドライバ回路を使用することができる。
【０２０４】（光デバイスの作製）ＩｎＰボールＩＣプ
ロセスがほぼ終了したあと、光デバイスを作製する。
【０２０５】まず、球全体を窒化膜等でカバーし、光デ
バイス作製部分を平面に研磨およびポリッシングする。
窒化膜で覆うのは、光デバイスプロセス中電子デバイス
を保護するためと、選択成長用マスクとして使用するた
めである。球面を覆うため、応力の小さい膜を形成する
ことが望ましい。光デバイス作製領域として、本実施例
では、南半球における（１１１）面およびそれに準ずる
面（（１００）、（０１０）、（−１００）、（０−１
０）全部で４面）３３０１を用いた（１辺約２０ｕｍ程
度の三角平面）。図２２は、図２１をＳ極方向から見た
平面図である。図２３はこのひとつの面の断面図であ
る。必要であれば再び窒化膜等で全体を覆ったあと、デ
バイス作製領域のみに窓を開ける。開口部の形状に応じ
て選択成長するので、本実施例では円筒状になるよう開
口部を制御した。
【０２０６】ここで（１１１）相当面を選んだ理由は以
下の通り。 （１）化学的に等価であることから、次に行う結晶成長
で均一な構造を作製できる。（もし、他の結晶面を含む
場合、組成や膜厚、結晶成長方向には異方性が生じ
る。） （２）Ｓ極に接する面（光の伝播方向に、少なくとも４
つの方向に光を放出、あるいは少なくとも四方向からの
光を受光できるためである。上記と同等以上の機能を有
するのであれば、（１１１）相当面に限るものではな
い。
【０２０７】（結晶成長）図２４を用いてデバイス構造
について説明する。ガスソースＭＢＥ（分子線エピタキ
シィ）法あるいはＭＯＣＶＤ（有機金属蒸着）法を用い
て、選択領域（開口部）のみにＩｎＰをバッファ層３５
０１としてまず積層する。次に、たとえば、Ｉｎ０．９
Ｇａ０．１Ｐに格子整合するようＩｎの組成を徐々に変
化させながらＩｎＧａＰをさらに積層した。この後、ｎ
−ＩｎＡｌＧａＰクラッド層３５０２、ＧａＩｎＮＰ／
ＩｎＡｌＧａＰＭＱＷ（多重量子井戸）活性層（発光波
長１．５ｕｍ）３５０３、ｐ−ＩｎＡｌＧａＰクラッド
層３５０４およびｐ−ＩｎＧａＰコンタクト層３５０５
を順次積層する。光入出射用の窓３５０７をつけたあと
正電極３５０６を形成する。引き続き負電極を球内部か
ら所望の位置に形成し、不必要な窒化膜を除去し、ＩＣ
の電極と配線して本実施例は完成する。
【０２０８】（実装）実装例を図２５に示す。図におい
て３６０１はＰＭＭＡ等の基板であり、３６０２はその
上に形成されたポリイミド等からなる光導波路コア層で
ある。その上にＰＭＭＡに準じたクラッド層３６０３が
形成されている。このクラッド層３６０３およびコア層
３６０２に上記球状光電融合デバイスをはめ込むことが
できるような窪みをフォトリソ等で形成する。そのあ
と、該デバイスを紫外線硬化樹脂等（図示せず）で固定
する。このあと、Ａｕバンプ３６０６を用いてプリント
配線３６０５とコンタクトをとる。
【０２０９】（動作原理）受光デバイスとして動作させ
る場合には、光デバイスに逆バイアスをかけることによ
り、光入射窓から広角から入射した光は、ＰＮ接合で吸
収され電気信号として近接した電子デバイスに取り込ま
れる。ＩｎＧａＰＮはＩｎＰよりもバンドギャップが小
さいのでＩｎＰよりも低電圧で動作する。さらにはＧａ
Ａｓよりも移動度が大きいため高速応答が可能である。
【０２１０】ＩｎＧａＰＮは直接遷移型の化合物半導体
であるため、発光素子として使用可能である。発光素子
として動作させる場合には、図１２あるいは図１４にお
いて、光デバイスに順バイアスをかけることにより、Ｐ
Ｎ接合で発光した光は光出射窓から広角に放射される。
ロジックデータそのもので駆動してもよいし、ドライバ
回路を介して駆動してもよい。
【０２１１】発光デバイスの場合も受光デバイスの場合
も、その表面は球面形状を有しているため、広い角度
で、出射および入射が可能なことが大きな特徴となって
いる。
【０２１２】（効果）本発明特有の効果は以下のとお
り。 （１）バンドギャップが小さいので電気回路への負担が
小さい。 （２）ＳｉやＧａＡｓに比べさらに高速な回路を作製で
きる。 （３）１．５ｕｍ帯の光が使用できるので、中継回路な
しで低損失ファイバとも直接結合でき、長距離高速伝送
が可能になる。
【０２１３】（実施例１１：ＩＩＩ−ＶＮ ｏｎ Ｇａ
Ｎ基板）基板に球状ＧａＮ基板を用いることで、他の効
果を得ることができる。
【０２１４】図２４他を再度用いて説明する。
【０２１５】（ボールＩＣの作製）図２１のように、ア
ンドープ球状ＧａＮ基板（１ｍｍφ）３１０１の半球表
面（ここでは北半球表面）にＩＣ３１０２を作製する。
このＩＣは、発光素子の場合、駆動ＩＣだったり、パラ
レルシリアル変換回路だったりする。受光素子の場合に
は、バイアス回路、プリアンプ、波形調整回路、あるい
はシリアルパラレル変換回路だったりする。もちろん両
方の機能を兼ねる場合は、それに応じた電子回路を付加
する。これらの回路は、通常のＦＥＴあるいはＢｉｐｏ
ｌａｒプロセス（たとえば、Ｓ．Ｃ． Ｂｉｎａｒｉ，
Ｋ． Ｄｏｖｅｒｓｐｉｋｅ， Ｇ．Ｋｅｌｎｅｒ
Ｈ． Ｂ． Ｄｉｅｔｒｉｃｈ， ａｎｄ Ａ．Ｅ．
Ｗｉｃｋｅｎｄｅｎ； Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌ
ｅｃｔｒｏｎｉｃｓ， ４１（１９９７）， ｐ．９
７，あるいは、Ｓ． Ｙｏｓｈｉｄａ ａｎｄ Ｊ．
Ｓｕｚｕｋｉ ； Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉ
ｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ８５（１９
９９）， ｐ．７９３１など）と球状Ｓｉプロセス（実
施例８参照）を組み合わせることで作製可能である。Ｓ
ｉに比べ、バンドギャップがきわめて大きいため、高
温、高耐圧、高周波動作が可能であるというＳｉや他の
ＩＩＩ−Ｖ材料とは別の性能指数をもつ。
【０２１６】（光デバイスの作製）ＧａＮボールＩＣプ
ロセスがほぼ終了したあと、光デバイスを作製する。
【０２１７】まず、球全体を窒化膜（ＳｉＮ等）でカバ
ーし、光デバイス作製部分を平面に研磨およびポリッシ
ングする。窒化膜で覆うのは、光デバイスプロセス中電
子デバイスを保護するためと、選択成長用マスクとして
使用するためである。球面を覆うため、応力の小さい膜
を形成することが望ましい。光デバイス作製領域とし
て、本実施例では、南半球における（１１１）面および
それに準ずる面（（１００）、（０１０）、（−１０
０）、（０−１０）全部で４面）３３０１を用いた（１
辺約２０ｕｍ程度の三角平面）。図２２は、図２１をＳ
極方向から見た平面図である。図２３はこのひとつの面
の断面図である。必要であれば再び窒化膜等で全体を覆
ったあと、デバイス作製領域のみに窓を開ける。開口部
の形状に応じて選択成長するので、本実施例では円筒状
になるよう開口部を制御した。
【０２１８】ここで（１１１）相当面を選んだ理由は以
下の通り。 （１）化学的に等価であることから、次に行う結晶成長
で均一な構造を作製できる。（もし、他の結晶面を含む
場合、組成や膜厚、結晶成長方向には異方性が生じ
る。） （２）Ｓ極に接する面（光の伝播方向に、少なくとも４
つの方向に光を放出、あるいは少なくとも四方向からの
光を受光できるためである。上記と同等以上の機能を有
するのであれば、（１１１）相当面に限るものではな
い。
【０２１９】（結晶成長）図２４を用いてデバイス構造
について説明する。ガスソースＭＢＥ（分子線エピタキ
シィ）法あるいはＭＯＣＶＤ（有機金属蒸着）法を用い
て、選択領域（開口部）のみにＧａＮをバッファ層３５
０１としてまず積層する。次に、ｎ−ＡｌＧａＮクラッ
ド層３５０２、ＧａＩｎＮ／ＡｌＧａＮＭＱＷ（多重量
子井戸）活性層（発光波長０．４ｕｍ）３５０３、ｐ−
ＡｌＧａＮクラッド層３５０４およびｐ−ＧａＮコンタ
クト層３５０５を順次積層する。光入出射用の窓３５０
７をつけたあと正電極３５０６を形成する。引き続き負
電極を球内部から所望の位置に形成し、不必要な窒化膜
を除去し、ＩＣの電極と配線して本実施例は完成する。
【０２２０】（実装）実装例を図２５に示す。図におい
て３６０１はＰＭＭＡ等の基板であり、３６０２はその
上に形成されたポリイミド等からなる光導波路コア層で
ある。そのうえにＰＭＭＡに準じたクラッド層３６０３
が形成されている。このクラッド層３６０３およびコア
層３６０２に上記球状光電融合デバイスをはめ込むこと
ができるような窪みをフォトリソ等で形成する。そのあ
と、該デバイスを紫外線硬化樹脂等（図示せず）で固定
する。このあと、Ａｕバンプ３６０６をもちいてプリン
ト配線３６０５とコンタクトをとる。
【０２２１】（動作原理）受光デバイスとして動作させ
る場合には、実施例８の場合と全く同じである。
【０２２２】すなわち、光デバイスに逆バイアスをかけ
ることにより、光入射窓から広角から入射した光は、Ｐ
Ｎ接合で吸収され電気信号として近接した電子デバイス
に取り込まれる。ＧａＮはＳｉやＧａＡｓ、あるいはＩ
ｎＰよりもはるかにバンドギャップが大きいため、高電
圧が必要だが、反面、電子デバイスおよび光デバイス共
通に高温動作が可能である長所がある。
【０２２３】発光素子として動作させる場合には、図２
０あるいは図２２において、光デバイスに順バイアスを
かけることにより、PN接合で発光した光は光出射窓から
広角に放射される。ロジックデータそのもので駆動して
もよいし、ドライバ回路を介して駆動してもよい。
【０２２４】発光デバイスの場合も受光デバイスの場合
も、その表面は球面形状を有しているため、広い角度
で、出射および入射が可能なことが大きな特徴となって
いる。本実施例における効果は以下の通り。 （１）バンドギャップが大きいので高温動作が可能であ
る。 （２）ＳｉやＧａＡｓに比べ高耐圧動作が可能である。 （３）０．４ｕｍ帯の光が使用できるので、Ｏｎ／Ｏｆ
ｆを肉眼で確認できる。
【０２２５】（実施例１２：単層電気配線層＋光配線層
＋フォトニックボールＩＣ）図２６は本発明に係る実施
例を説明するための模式図である。
【０２２６】図２６において４１０１は保持基板、４１
０８および４１０７はその上に形成された光配線層およ
び電気配線層である。４１０２は、電気配線層４１０２
上に実装されたＩＣチップである。
【０２２７】図２７は図１のＢ部の拡大図であり、４１
０３はＩＣ４１０２を実装するためのバンプ（たとえば
ボールハンダ）、４１０４はフォトニックボールＩＣ、
４１０５はそれらを電気的に接続する電極パッドであ
る。４１０６および４１０９は光配線層４１０８を構成
する２次元光導波路層（以下光フィルムと称する）およ
びクラッド層である。以上の構成を光電融合基板と称す
る。
【０２２８】本実施例においては、ＩＣチップ４１０２
を電気配線層４１０７に接続するに際して、複数の金属
バンプを用いている（図２６）。そして、複数の金属バ
ンプの一部を、それと同程度大きさのフォトニックボー
ルＩＣ４１０４に替えている。フォトニックボールＩＣ
４１０４の一部は、光配線層４１０８に埋め込まれてい
る。
【０２２９】光配線層４１０８を構成する、基板４１１
１は０．５ｍｍ、コア層４１０６は０．１ｍｍ、クラッ
ド層４１０９は０．３ｍｍとしたが、このサイズに限る
ものではない。なお、クラッド層は省いても良い。電気
配線層４１０７としては単層のＣｕマイクロストリップ
ライン４１１０を内蔵した熱溶融性樹脂材（厚さ０．３
ｍｍ）を用いることができる。
【０２３０】（フォトニックボールＩＣ）本発明の特徴
のひとつは、光電融合基板へのＩＣチップの実装を、Ｅ
ＯあるいはＯＥデバイスを介して行う点にある。
【０２３１】次に、このＥＯあるいはＯＥデバイスの一
例である、フォトニックボールＩＣについて簡単に説明
する（なお、製造方法については、例えば特開平２００
１―２８４６３５号公報に記載されている。）。
【０２３２】図２８において、アンドープ球状Ｓｉ基板
（たとえば１ｍｍφ）４２０１であり、４２０２はその
半球表面（ここでは北半球表面）に形成されたＩＣであ
る。４２０３は、南半球部表面に形成された、発光素子
あるいは受光素子等の光デバイスである（ここでは、４
つの（１１１）相当面に形成された、ＧａＩｎＮＡｓ／
ＡｌＧａＡｓ系の面発光レーザや面型フォトダイオード
用いることができる）。
【０２３３】ＩＣ４２０２は、発光素子４２０３と集積
する場合、駆動ＩＣだったり、パラレルシリアル変換回
路だったりする。受光素子４２０３と集積する場合に
は、バイアス回路、プリアンプ、波形調整回路、あるい
はシリアルパラレル変換回路だったりする。もちろん両
方の機能を兼ねる場合は、それに応じた電子回路を付加
する。これらの回路は、通常のＣＭＯＳプロセスで作製
可能で、そのロジック電圧は３．３Ｖである。
【０２３４】図２９はフォトニックボールＩＣの別の形
態を示している。図において電子回路部は上記と変わら
ないが、光デバイス部分が大きく異なっている。４３０
５は半球状に形成された活性層であり、発光デバイスの
場合、光デバイス用電極４３０７から注入されたキャリ
アが再結合して発光する。受光デバイスの場合、活性層
４３０５には逆バイアスがかけられ、受光した光が電子
−ホール対を形成する。どちらの場合も、球形状をして
いることがら、光放出あるいは光吸収ともに特別な光学
系を用意することなく、高効率でＥＯあるいはＯＥ変換
することができる。
【０２３５】（光電融合基板へのフォトニックＩＣの実
装）次に、この球状光デバイスの実装方法について説明
する。まず、光電融合基板の表面（本実施例の場合、電
気配線層４１０７）に前記フォトニックボールＩＣをは
め込むことの可能な半球状の穴をあける。穴のあけ方は
については既述のとおりである。
【０２３６】次に、光シートのくぼみに光Ｉデバイス部
がくぼみの底になるように実装する。光取り出しおよび
光取り込みが可能なようにくぼみの底に光Ｉ／Ｏ部が接
するように位置合わせし固定する（図３０参照）。位置
合わせ後紫外線効果樹脂等で固定することができる。
【０２３７】次に電気的接続をフリップチップ実装法で
行う。図３０において、４１０３はバンプ、４１０５は
電極パッドである。ＩＣ側電極パッド４１０５にバンプ
を載せ、基板側と前記フォトニックボールＩＣ４１０４
を位置合わせし、リフローによってバンプを溶融したあ
と冷却することで一挙に電気的コンタクトを得ることが
できる。
【０２３８】このようにフリップチップ実装とフォトニ
ックボールＩＣの実装を同時に行うことで、工程が簡便
になるだけでなく、フォトニックボールＩＣの機械的強
度を高めることができる。
【０２３９】ここで、バンプは矩形のものをイメージし
て表記してあるがこれにこだわる必要はない。最後に、
ＩＣチップと光電融合基板の隙間をリフィル等で充填す
る（図示せず）ことでさらに、安定な実装状態とするこ
とができる。バンプにボールハンダを用いて、ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のように実装して
ももちろんよい。
【０２４０】（動作原理）以下動作原理について説明す
る。
【０２４１】（送信機能）図３０において、ＬＳＩ４１
０２の電極パッド４１０５は、バンプ４１０４を介して
近傍の電子デバイスに信号を伝送したり、受けたりする
ことができる。ＬＳＩのロジック信号（たとえばＣＭＯ
Ｓなら３．３Ｖ）は、前記球状光デバイスを直接駆動す
るのに十分な電圧である。
【０２４２】フォトニックボールＩＣ４１０４上の発光
デバイス（たとえばＬＥＤ）に順バイアスとなるようロ
ジック信号を印加することで、電気信号は光信号に変換
される（パワーが必要な場合や所定のバイアス電圧をか
けたい場合には、フォトニックボールＩＣ上にドライバ
回路やバイアスをつくりこんでおけば良い）。発光した
光はコア層４１０６に放出され、特別な光学系なしで、
光シート全面に出力光４１０９として拡散伝播してい
く。基板サイズが３０ｍｍ□程度および伝播損失が０．
３ｄＢ／ｃｍ以下なら、光出力１ｍＷ程度で十分最小受
信感度に必要な受信入力を得ることができる。
【０２４３】（受信機能）逆に、光配線層（光フィル
ム）４１０８の任意の方向から伝播してくる入力光信号
４１１０は、フォトニックボールＩＣの受光素子４１０
２表面に達すると内部に取り込まれ、逆バイアスをかけ
たＰＮ接合付近で吸収され電子信号に変換される。変換
された電気信号は入力電気信号として、近接するＬＳＩ
４１０２内部に取り込まれ処理される。
【０２４４】（電気パラレル・光シリアル伝送）電気パ
ラレル・光シリアル伝送について図３１を用いて説明す
る。図３１において、４６０１は光電融合基板であり、
４６０２および４６０８はＣＰＵ、４６０３は、この２
つのＣＰＵが共有するＲＡＭ、４６０４はその他デバイ
ス、４６０５は電気配線、４６０６は光配線である。
【０２４５】通常の電気配線では、たとえば、６本の伝
送路で６４ビット幅のデータ線を必要としている。低速
のデータ処理は問題は起きなくても、大容量のデータ高
速で送る用途（動画など）では、基板上に配置された他
のデバイスの動作から影響を受けやすくなったり、ＥＭ
Ｉの影響を与えやすくなる。従来の配線では、常時安定
したデータを送ることは極めて困難である。このような
用途のみに光配線を使う。
【０２４６】たとえば図３１において、ＣＰＵ４６０２
からＲＡＭ４６０３に６４ビット幅でデータを送るた
め、電気配線としては６本必要だが、ＣＰＵの最終段で
パラレル・シリアル変換し、１個の光Ｉ／Ｏ素子を接続
することで、電気信号が、光信号として、光電融合基板
の光導波路部で伝送され、受け側の光Ｉ／Ｏ素子で受光
したあと、シリアル・パラレル変換することで、６４ビ
ット幅のパラレル信号とする。パラレルからシリアル変
換することで、クロックは高くなるが、光導波路に伝播
するためＥＭＩの心配はない。
【０２４７】なお、実装方法としてフリップチップ実装
やＢＧＡ法を用いることで、光配線のために新たな実装
方法を適用することなく、容易に実装することができ
る。ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）法は、
ＩＣの電極パッドと基板の電極パッドを、バンプとよば
れるハンダによってアレイ状に接続するもので、従来の
ワイヤボンディングに比べ、高速化、低占有面積、低抵
抗化など極めて優れた特性を有している。
【０２４８】ＢＧＡのピッチとボールハンダの典型なサ
イズは、それぞれ１ｍｍおよび０．５０ｍｍφ程度であ
る。つまり、上記ホトニックボールＩＣが１ｍｍφ以下
であれば、通常のＢＧＡのプロセスを用いることができ
る。
【０２４９】フォトニックボールＩＣとは、球状の半導
体基板（通常球状Ｓｉ基板）上に、電子デバイスと光デ
バイスを集積したものであり、これ１つでＯＥ／ＥＯ変
換できる。光電融合基板状のＬＳＩからのロジック信号
の電圧で直接駆動できるものを使用すれば、特別な付加
回路は必要はない。また球形状を有しているので、独別
な光学系を必要としないで前記光電融合基板の光フィル
ム部に光学結合させることができる。
【０２５０】（実施例１３：電気配線層と光配線層の順
番を入れ替える）図３２は本発明の実施例を説明するた
めの模式図である。実施例１２と異なっているのは、電
気配線層が多層からなっており、光配線層がその上に積
層される構成になっている点である。
【０２５１】図３２において４１０７は多層の内部配線
４１１０からなる電気配線層であり、４１０８はコア層
４１０６およびクラッド層４１０９からなる光配線層
（光フィルム）である。
【０２５２】光配線層の最表面には電極パッド４１０５
および配線パターン（図示せず）が配置されており、電
気配線層４１０７とは、ビアホール４１１１により結合
されている。このビアホールは光配線層を貫いて形成さ
れるが、光は２次元的に伝播するので、高密度にビアが
形成されない限り影響は小さい。
【０２５３】本実施例特有の効果は、電気配線層の厚さ
によらず、光配線層を設置できる点にある。
【０２５４】（実施例１４：多層PCB基板中に光シート
を２枚入れる。）図３３は、本発明他の実施例を説明す
るための模式図である。
【０２５５】実施例１２と異なっているのは、電気配線
層だけでなく光フィルムが両面に形成されている点であ
る。
【０２５６】図３３において４１０１は保持基板であ
り、保持基板の両面に実施例１３の構造が形成されてい
る。さらに、保持基板４１０１を貫通するビアホール４
１１１を形成することで、両面の電気的接続を行うこと
ができる。その他の工程は実施例１２あるいは実施例１
３と同様である。
【０２５７】特別な場合として、保持基板１０１を除去
してもよい。
【０２５８】図３４は、この場合の例を説明する模式図
である。
【０２５９】光電融合基板が２組の光配線層（４１０
８）および１つの多層配線層（４１０７）からなってい
る。多層配線層および光配線層両方に可とう性のある材
料をもちいることで光電融合フレキシブル基板とするこ
とができる。
【０２６０】この構成の利点は、実装面積が大きくでき
ることはもちろん、多層配線層中の配線が近接して、Ｅ
ＭＩが無視できなくなる状況では、光フィルムを用いて
ＥＭＩフリーの光配線ができること、および、保持基板
を取り除いたことで、よりフレキシブルな基板にするこ
とができることである。たとえば、基板自体を９０度折
り曲げて実装することも可能である。
【０２６１】
【発明の効果】以上、本発明により、光伝送領域（光シ
ート）を伝搬してくる光を受光する際に方向依存性を低
減した半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態について説明するための模式
的斜視図である。
【図２】本発明の実施形態について説明するための模式
的断面図である。
【図３】本発明を説明する為の斜視図である。
【図４】本発明を説明する為の模式的断面図である。
【図５】球状光デバイスの模式的断面図である。
【図６】本発明を説明するための模式的断面図である。
【図７】本発明を説明する為の図である。
【図８】本発明を説明する為の図である。
【図９】本発明を説明する為の図である。
【図１０】本発明を説明する為の図である。
【図１１】本発明を説明する為の図である。
【図１２】本発明を説明する為の図である。
【図１３】本発明を説明する為の図である。
【図１４】本発明を説明する為の図である。
【図１５】本発明を説明する為の図である。
【図１６】本発明を説明する為の図である。
【図１７】本発明を説明する為の図である。
【図１８】本発明を説明する為の図である。
【図１９】本発明を説明する為の図である。
【図２０】本発明を説明する為の図である。
【図２１】本発明を説明する為の図である。
【図２２】本発明を説明する為の図である。
【図２３】本発明を説明する為の図である。
【図２４】本発明を説明する為の図である。
【図２５】本発明を説明する為の図である。
【図２６】本発明を説明する為の図である。
【図２７】本発明を説明する為の図である。
【図２８】本発明を説明する為の図である。
【図２９】本発明を説明する為の図である。
【図３０】本発明を説明する為の図である。
【図３１】本発明を説明する為の図である。
【図３２】本発明を説明する為の図である。
【図３３】本発明を説明する為の図である。
【図３４】本発明を説明する為の図である。
【図３５】従来例を説明する為の図である。
【符号の説明】
１０００ 光伝送領域 １０１０ 受光部 １１０１ 光電融合基板 １１０２ ２次元光導波路層 １１０３ 電子デバイス １１０４ 電気配線 １１０５ 光配線 １１０６ 電子デバイス １１０７ 電子デバイス １１０８ 電気配線領域 １１０９ 支持基板 １２０１ 受光部 １２０２ 金属バンプ １５０１ 球状部材 １５０２ 第１のクラッド層 １５０３ 活性層 １５０４ カソード ５０５ アノード ５０６ ビアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/16 Ｈ０１Ｌ 29/06 ６０１Ｂ ５Ｆ０４４ 25/18 33/00 Ｍ ５Ｆ０７３ 27/14 Ｈ０１Ｓ 5/026 ６１８ ５Ｆ０８８ 27/15 Ｈ０５Ｋ 1/02 Ｔ Ｇ０２Ｂ 6/12 Ｂ 29/06 ６０１ Ｈ０１Ｌ 31/02 Ｄ 31/0232 27/14 Ｊ 33/00 25/08 Ｂ Ｈ０１Ｓ 5/026 ６１８ Ｈ０５Ｋ 1/02 Ｆターム(参考） 2H037 BA02 BA11 DA03 DA06 2H047 KA02 KB09 MA07 QA04 QA05 TA05 4M118 AA10 AB05 BA02 BA30 CA03 CA05 CB01 CB02 CB03 CB05 CB06 CB07 EA01 EA05 FC04 FC06 FC15 FC17 FC18 FC20 GA09 GD20 HA27 HA31 5E338 AA03 BB75 CC01 CC10 CD11 EE21 5F041 CA04 CA05 CA34 CA65 CA74 EE25 FF16 5F044 KK02 LL01 LL13 5F073 AA74 AB12 CA07 CB02 CB04 DA05 5F088 AB03 GA04 GA05 HA20

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 光伝送領域及び該光伝送領域を伝搬する
    光を電気信号に変換する受光部を有する半導体装置であ
    って、該光伝送領域は２次元型光導波路層を含み構成さ
    れており、且つ該受光部の少なくとも一部が該光伝送領
    域に埋め込まれていることを特徴とする半導体装置。
  2. 【請求項２】 前記光伝送領域上に電気配線層が積層さ
    れている請求項１記載の半導体装置。
  3. 【請求項３】 前記受光部は、前記２次元型光導波路層
    内を伝搬する光を直接受光可能であるように該光伝送領
    域に埋め込まれている請求項１記載の半導体装置。
  4. 【請求項４】 前記受光部は、前記２次元型光導波路層
    の面内を伝搬する光を指向性無く受光可能であるように
    埋め込まれている請求項１記載の半導体装置。
  5. 【請求項５】 前記受光部の前記光伝送領域に埋め込ま
    れている部分が球状の面を有している請求項１記載の半
    導体装置。
  6. 【請求項６】 前記受光部は、球状デバイスを含み構成
    されている請求項１記載の半導体装置。
  7. 【請求項７】 前記光伝送領域に光を送信する為の発光
    部も、その一部が該光伝送領域に埋め込まれている請求
    項１記載の半導体装置。
  8. 【請求項８】 前記光伝送領域は、該光伝送領域の上に
    位置する前記電気配線層と、該光伝送領域の下に位置す
    る別の電気配線層により挟まれており、互いに電気配線
    層の少なくとも一部は、該光伝送領域を貫くビアにより
    電気的に接続されていることを特徴とする請求項２記載
    の半導体装置。
  9. 【請求項９】 前記電気配線層上に設けられた電子デバ
    イスと前記光伝送領域とのＯ／Ｅ変換、あるいはＥ／Ｏ
    変換の少なくとも一方が球状デバイスを用いて行われる
    請求項２記載の半導体装置。
  10. 【請求項１０】 電子デバイスおよび光デバイスが配置
    された基板であって、少なくとも２層から構成され、該
    基板の第１層には、前記電子デバイス、前記光デバイス
    及びこれらを結合する電気配線が配置され、該基板の第
    ２層には２次元型光導波路が形成されており、前記光デ
    バイスは該２次元型光導波路を導波している光を受光す
    る受光部を有し、該受光部の少なくとも一部は該２次元
    型光導波路に埋め込まれていることを特徴とする光電融
    合基板。
  11. 【請求項１１】 前記２次元型光導波路が、シート状に
    形成されていることを特徴とする請求項１０記載の光電
    融合基板。
  12. 【請求項１２】 前記受光部が球状構造を有し、且つ該
    受光部は前記光導波路に埋め込まれるように該基板表面
    から実装されており、該基板の表面では前記電気配線と
    結合していることを特徴とする請求項１０記載の光電融
    合基板。
  13. 【請求項１３】 前記光デバイスには受光部とこれを駆
    動する、あるいは得られる電気信号を増幅する電気回路
    が形成されていることを特徴とする請求項１０記載の光
    電融合基板。
  14. 【請求項１４】 前記光デバイスのうち光源が、球状形
    状をなし、前記基板の前記光導波路に埋め込まれるよう
    に該基板に表面から実装され、該基板の表面では前記電
    気配線と結合していることを特徴とする請求項１０記載
    の光電融合基板。
  15. 【請求項１５】 前記光デバイスが球状構造であり、該
    光デバイスに光源および受光器かつ、それらを駆動する
    電子回路が集積されていることを特徴とする請求項１０
    記載の光電融合基板。
  16. 【請求項１６】 前記基板は、球状構造の送信用デバイ
    ス、及びパラレル信号ラインを有し、該パラレル信号ラ
    インの出力端子が前記球状送信用デバイスに結合され、
    該送信用デバイスでパラレルシリアル変換することで、
    シリアル光信号として前記２次元型光導波路に送出する
    ことを特徴とする請求項１０記載の光電融合基板。
  17. 【請求項１７】 前記シリアル光信号を前記２次元型光
    導波路に埋め込まれた前記受光部で受光し、電気信号に
    変換されたあと、該受光部に同時に形成された電子回路
    によりシリアル/パラレル変換されて前記パラレル信号
    ラインに伝送されることを特徴とする請求項１６記載の
    光電融合配線基板。
  18. 【請求項１８】 前記光電融合基板が可撓性のある基板
    材料で構成されている請求項１０記載の光電融合基板。
  19. 【請求項１９】 球状半導体基板表面に電子デバイスと
    光デバイスが集積された光電融合集積回路であって、該
    光デバイスが、半径方向にｐｎ接合を含む多層膜を含み
    構成される受光素子であり、該電子デバイスが、該受光
    素子に逆バイアスをかけるバイアス回路および受光して
    電気信号に変換された信号を増幅する増幅器を少なくと
    も有することを特徴とする光電融合集積回路。
  20. 【請求項２０】 前記受光素子の少なくとも一部が光伝
    送媒体に埋め込まれている請求項１９記載の光電融合集
    積回路。
  21. 【請求項２１】 前記球状半導体基板がＳｉ単結晶で構
    成されていることを特徴とする請求項１９記載の光電融
    合集積回路。
  22. 【請求項２２】 前記球状半導体基板がＧａＡｓ単結晶
    で構成されていることを特徴とする請求項１９記載の光
    電融合集積回路。
  23. 【請求項２３】 前記受光素子を構成する多層膜が、ｐ
    −Ｓｉ、ｉ−Ｓｉ、ｎ−Ｓｉで構成されることを特徴と
    する請求項１９記載の光電融合集積回路。
  24. 【請求項２４】 前記受光素子を構成する多層膜が、ｐ
    −ＧａＡｓ、ＧａＡｓＮおよびｎ−ＧａＡｓで構成され
    ることを特徴とする請求項１９記載の光電融合集積回
    路。
  25. 【請求項２５】 前記受光素子を構成する多層膜を作製
    する方法が、イオン注入法によるものであることを特徴
    とする請求項１９記載の光電融合集積回路の製造方法。
  26. 【請求項２６】 球状半導体基板表面に電子デバイスと
    光デバイスが集積された光電融合集積回路であって、該
    光デバイスが、半径方向にｐｎ接合を含む多層膜を含み
    構成される発光素子であり、該電子デバイスが、該発光
    素子に順バイアスをかけるバイアス回路を有することを
    特徴とする光電融合集積回路。
  27. 【請求項２７】 前記発光素子の少なくとも一部が光伝
    送媒体に埋め込まれている請求項２６記載の光電融合集
    積回路。
  28. 【請求項２８】 球状半導体基板表面に電子デバイスと
    光デバイスが集積された光電融合集積回路であって、該
    光デバイスが、前記球状半導体表面の一部を平坦化して
    複数の微小平面を出したあと、該微小平面上にｐｎ接合
    を含む多層膜を積層して形成されており、該電子デバイ
    スが、これに逆バイアスあるいは順バイアスをかけるバ
    イアス回路を少なくとも有することを特徴とする光電融
    合集積回路。
  29. 【請求項２９】 前記光デバイスが光伝送媒体に埋め込
    まれている請求項２３記載の光電融合集積回路。
  30. 【請求項３０】 前記球状半導体基板がＳｉ単結晶で構
    成されていることを特徴とする請求項２８記載の光電融
    合集積回路。
  31. 【請求項３１】 前記球状半導体基板がＧａＡｓ単結晶
    で構成されていることを特徴とする請求項２８記載の光
    電融合集積回路。
  32. 【請求項３２】 前記球状半導体基板がＩｎＰ単結晶で
    構成されていることを特徴とする請求記２８記載の光電
    融合集積回路。
  33. 【請求項３３】 前記球状半導体基板がＧａＮ単結晶で
    構成されていることを特徴とする請求項２８記載の光電
    融合集積回路。
  34. 【請求項３４】 前記ｐｎ接合を含む多層膜が、ｐ−
    （Ａｌ，Ｇａ）（Ａｓ，Ｐ，Ｎ）、ｉ−（Ａｌ，Ｇａ）
    （Ａｓ，Ｐ，Ｎ）、ｎ−（Ａｌ，Ｇａ）（Ａｓ，Ｐ，
    Ｎ）で構成されることを特徴とする請求項２８記載の光
    電融合集積回路。
  35. 【請求項３５】 前記球状半導体表面の一部を平坦化し
    て複数の微小平面を出したあと、該微小平面上に半径方
    向にｐｎ接合を含む多層膜を積層する工程において、前
    記球状半導体表面の微小平面以外の領域を、誘電体膜等
    で被覆し、有機金属エピタキシャル成長法あるいはガス
    ソース分子線蒸着法で微小平面のみに選択的に前記ｐｎ
    接合を含む多層膜を積層することを特徴とする請求項２
    ８に記載の光電誘導集積回路の製造方法。
  36. 【請求項３６】 前記球状の半導体表面の一部を平坦化
    してなる微小平面が、結晶工学的に等価あるいは化学的
    に近い結晶面からなることを特徴とする請求項２８に記
    載の光電融合集積回路の製造方法。
JP2001379831A 2000-12-28 2001-12-13 半導体装置、光電融合基板、及びそれらの製造方法 Pending JP2002286959A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001379831A JP2002286959A (ja) 2000-12-28 2001-12-13 半導体装置、光電融合基板、及びそれらの製造方法
AT01130685T ATE500619T1 (de) 2000-12-28 2001-12-21 Halbleiteranordnung und optoelektronische platte
EP20010130685 EP1219994B1 (en) 2000-12-28 2001-12-21 Semiconductor device and optoelectronic board
DE60144137T DE60144137D1 (de) 2000-12-28 2001-12-21 Halbleiteranordnung und optoelektronische Platte
US10/025,928 US6897430B2 (en) 2000-12-28 2001-12-26 Semiconductor device, optoelectronic board, and production methods therefor
US11/076,991 US6936808B2 (en) 2000-12-28 2005-03-11 Semiconductor device, optoelectronic board, and production methods therefor
US11/188,748 US7141778B2 (en) 2000-12-28 2005-07-26 Semiconductor device, optoelectronic board, and production methods therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000400966 2000-12-28
JP2000-400966 2000-12-28
JP2001379831A JP2002286959A (ja) 2000-12-28 2001-12-13 半導体装置、光電融合基板、及びそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2002286959A true JP2002286959A (ja) 2002-10-03

Family

ID=26607076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001379831A Pending JP2002286959A (ja) 2000-12-28 2001-12-13 半導体装置、光電融合基板、及びそれらの製造方法

Country Status (5)

Country Link
US (3) US6897430B2 (ja)
EP (1) EP1219994B1 (ja)
JP (1) JP2002286959A (ja)
AT (1) ATE500619T1 (ja)
DE (1) DE60144137D1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039230A (ja) * 2003-07-01 2005-02-10 Matsushita Electric Ind Co Ltd 実装体、光伝送路および光電気回路基板
JP2007504615A (ja) * 2003-09-05 2007-03-01 キタイ，エイドリアン 球支持薄膜蛍光体エレクトロルミネセンス素子
US7200293B2 (en) 2003-04-15 2007-04-03 Canon Kabushiki Kaisha Reconfigurable optoelectronic circuit
JP2007310016A (ja) * 2006-05-16 2007-11-29 Olympus Corp 光学系
US7386200B2 (en) 2002-12-11 2008-06-10 Canon Kabushiki Kaisha Photonic circuit board
WO2009131213A1 (ja) * 2008-04-24 2009-10-29 パナソニック電工株式会社 Ｌｅｄモジュールおよびそれを用いた照明器具
JP2009283801A (ja) * 2008-05-26 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP2011138909A (ja) * 2009-12-28 2011-07-14 Clean Venture 21 Corp 光電変換素子およびその製造方法、ならびに光電変換装置およびその製造方法
JP2013514540A (ja) * 2009-12-16 2013-04-25 テレフオンアクチーボラゲット エル エム エリクソン（パブル） オンチップ光導波路
JP2021044563A (ja) * 2020-11-11 2021-03-18 浜松ホトニクス株式会社 受光装置、及び受光装置の製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286959A (ja) * 2000-12-28 2002-10-03 Canon Inc 半導体装置、光電融合基板、及びそれらの製造方法
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
EP1286194A3 (en) 2001-08-21 2004-05-19 Canon Kabushiki Kaisha Optical waveguide apparatus
JP3768901B2 (ja) * 2002-02-28 2006-04-19 松下電器産業株式会社 立体光導波路の製造方法
JP3833132B2 (ja) * 2002-03-25 2006-10-11 キヤノン株式会社 光導波装置の製造方法
JP3833131B2 (ja) * 2002-03-25 2006-10-11 キヤノン株式会社 光伝送装置
JP3848210B2 (ja) * 2002-05-29 2006-11-22 キヤノン株式会社 電子回路基板
JP2004031508A (ja) * 2002-06-24 2004-01-29 Nec Corp 光電気複合モジュールおよびそのモジュールを構成要素とする光入出力装置
TWI294262B (en) 2002-06-28 2008-03-01 Matsushita Electric Ind Co Ltd A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same
US20040012978A1 (en) * 2002-07-18 2004-01-22 Yutaka Doi Direct deposition waveguide mirror
JP3927883B2 (ja) 2002-08-02 2007-06-13 キヤノン株式会社 光導波装置、およびそれを用いた光電融合基板
JP2004069798A (ja) 2002-08-02 2004-03-04 Canon Inc 光電融合ビアをもつ光電融合配線基板
JP4058764B2 (ja) * 2003-06-26 2008-03-12 住友電気工業株式会社 通信モジュール
KR20050004005A (ko) * 2003-07-01 2005-01-12 마츠시타 덴끼 산교 가부시키가이샤 실장체, 광 전송로 및 광 전기 회로기판
US7248757B2 (en) * 2003-12-15 2007-07-24 Canon Kabushiki Kaisha Method, device and computer program for designing a circuit having electric wires and optical connections
AT413891B (de) * 2003-12-29 2006-07-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements
US7251393B2 (en) * 2004-03-30 2007-07-31 Lockheed Martin Corporation Optical router
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
EP1679749A1 (en) * 2005-01-11 2006-07-12 Ecole Polytechnique Federale De Lausanne Epfl - Sti - Imm - Lmis3 Semiconductor photodiode and method of making
US7865046B2 (en) * 2006-04-14 2011-01-04 Omron Corporation Optical transmission module, connecting part, and electronic device having optical transmission module
JPWO2010038871A1 (ja) * 2008-10-03 2012-03-01 ソニー株式会社 半導体装置
US8041229B2 (en) * 2008-12-12 2011-10-18 Fujitsu Limited System and method for optoelectrical communication
US8041230B2 (en) * 2008-12-12 2011-10-18 Fujitsu Limited System and method for optoelectrical communication
JPWO2010140604A1 (ja) 2009-06-05 2012-11-22 先端フォトニクス株式会社 サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
JP2011053354A (ja) * 2009-08-31 2011-03-17 Toshiba Corp 光電気配線フィルムおよび光電気配線モジュール
WO2011106686A1 (en) 2010-02-25 2011-09-01 Luminator Holding Lp System and method for wireless control of signs
CN104977086B (zh) * 2014-04-01 2018-08-24 热映光电股份有限公司 外接式温度感测模块及其温度感测方法、及温度感测系统
US10627490B2 (en) 2016-01-31 2020-04-21 Velodyne Lidar, Inc. Multiple pulse, LIDAR based 3-D imaging
US10393877B2 (en) 2016-06-01 2019-08-27 Velodyne Lidar, Inc. Multiple pixel scanning LIDAR
JP2018105925A (ja) * 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018144601A1 (en) 2017-02-01 2018-08-09 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
CA3057988A1 (en) * 2017-03-31 2018-10-04 Velodyne Lidar, Inc. Integrated lidar illumination power control
CN115575928A (zh) 2017-05-08 2023-01-06 威力登激光雷达美国有限公司 Lidar数据获取与控制
JP2019197126A (ja) * 2018-05-09 2019-11-14 日本電信電話株式会社 光デバイスおよび光結合方法
US10712434B2 (en) 2018-09-18 2020-07-14 Velodyne Lidar, Inc. Multi-channel LIDAR illumination driver
US11885958B2 (en) 2019-01-07 2024-01-30 Velodyne Lidar Usa, Inc. Systems and methods for a dual axis resonant scanning mirror
CN113707787B (zh) * 2020-05-22 2023-07-18 重庆康佳光电技术研究院有限公司 球形倒装微型led及其制造方法、显示面板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554626C3 (de) * 1975-12-04 1981-05-07 Siemens AG, 1000 Berlin und 8000 München Abschirmeinrichtung und Verfahren zu deren Aufbringung
JPS553673A (en) 1978-06-23 1980-01-11 Toshiba Electric Equip Wiring device
JPS58225746A (ja) 1982-06-24 1983-12-27 Ricoh Co Ltd コントロ−ル用の光パス
JPS5975656A (ja) 1982-10-25 1984-04-28 Agency Of Ind Science & Technol 半導体集積回路構造
JPS6128240A (ja) * 1984-07-18 1986-02-07 Kuraray Co Ltd 基板間信号伝送方式
JPH0642527B2 (ja) 1989-10-10 1994-06-01 日本電気株式会社 光導波路を用いた情報処理装置
WO1994006052A1 (en) 1992-09-10 1994-03-17 Fujitsu Limited Optical circuit system and its constituents
JPH06281831A (ja) 1993-03-25 1994-10-07 Nippon Telegr & Teleph Corp <Ntt> 電気配線・光配線混載フレキシブルプリント配線板及びその基板
US5562838A (en) 1993-03-29 1996-10-08 Martin Marietta Corporation Optical light pipe and microwave waveguide interconnects in multichip modules formed using adaptive lithography
DE69637318T2 (de) * 1995-02-02 2008-09-04 Sumitomo Electric Industries, Ltd. PIN lichtempfindliche Vorrichtung und ihr Herstellungsverfahren
JPH08220357A (ja) 1995-02-15 1996-08-30 Nippon Sheet Glass Co Ltd 光学接続装置およびその製造方法
JPH0996746A (ja) 1995-09-29 1997-04-08 Fujitsu Ltd アクティブ光回路シートまたはアクティブ光回路基板
US5835646A (en) 1995-09-19 1998-11-10 Fujitsu Limited Active optical circuit sheet or active optical circuit board, active optical connector and optical MCM, process for fabricating optical waveguide, and devices obtained thereby
JP3500843B2 (ja) 1996-04-01 2004-02-23 富士ゼロックス株式会社 光バス及び情報処理装置
AU715515B2 (en) * 1996-10-09 2000-02-03 Sphelar Power Corporation Semiconductor device
US5955776A (en) * 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit
JPH10294254A (ja) 1997-04-17 1998-11-04 Canon Inc 球状デバイス露光装置及び製造方法
US6097472A (en) 1997-04-17 2000-08-01 Canon Kabushiki Kaisha Apparatus and method for exposing a pattern on a ball-like device material
JPH1154406A (ja) 1997-08-04 1999-02-26 Mitsui High Tec Inc 球状ｉｃの露光方法
JPH1172750A (ja) 1997-08-29 1999-03-16 Oki Electric Ind Co Ltd 自由空間光配線用光学装置
JPH11111609A (ja) 1997-10-02 1999-04-23 Ball Semiconductor Kk 球状半導体用照明装置
JP3724215B2 (ja) 1997-11-10 2005-12-07 富士ゼロックス株式会社 光信号伝送装置および信号処理装置
TW407251B (en) 1997-12-10 2000-10-01 Seiko Epson Corp Data process system, coding/decoding system, system LSI and electronic machine
JP2000031189A (ja) 1998-07-09 2000-01-28 Nippon Steel Corp 球状半導体装置
JP3955394B2 (ja) 1998-07-09 2007-08-08 新日鉄マテリアルズ株式会社 球状半導体装置の製造方法
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP3100584B2 (ja) 1999-02-15 2000-10-16 日本電信電話株式会社 光電子集積回路およびその作製方法
JP4270647B2 (ja) 1999-05-31 2009-06-03 ボールセミコンダクター株式会社 傾斜計
US6516104B1 (en) * 1999-06-25 2003-02-04 Kabushiki Kaisha Toshiba Optical wiring device
US6324904B1 (en) * 1999-08-19 2001-12-04 Ball Semiconductor, Inc. Miniature pump-through sensor modules
US6499889B1 (en) * 1999-12-08 2002-12-31 Yazaki Corporation Method of assembling optical connector, optical connector and hybrid connector
JP3689615B2 (ja) * 2000-03-29 2005-08-31 キヤノン株式会社 立体形状を有する光電融合デバイス
JP2001280973A (ja) * 2000-03-31 2001-10-10 Canon Inc ３次元リングレーザ装置およびこれを用いたジャイロ・コンパス
JP2002286959A (ja) * 2000-12-28 2002-10-03 Canon Inc 半導体装置、光電融合基板、及びそれらの製造方法
US6611000B2 (en) * 2001-03-14 2003-08-26 Matsushita Electric Industrial Co., Ltd. Lighting device
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386200B2 (en) 2002-12-11 2008-06-10 Canon Kabushiki Kaisha Photonic circuit board
US7200293B2 (en) 2003-04-15 2007-04-03 Canon Kabushiki Kaisha Reconfigurable optoelectronic circuit
JP2005039230A (ja) * 2003-07-01 2005-02-10 Matsushita Electric Ind Co Ltd 実装体、光伝送路および光電気回路基板
JP4510532B2 (ja) * 2003-07-01 2010-07-28 パナソニック株式会社 実装体、光伝送路および光電気回路基板
JP2007504615A (ja) * 2003-09-05 2007-03-01 キタイ，エイドリアン 球支持薄膜蛍光体エレクトロルミネセンス素子
JP2007310016A (ja) * 2006-05-16 2007-11-29 Olympus Corp 光学系
US8823021B2 (en) 2008-04-24 2014-09-02 Panasonic Corporation LED module and lighting device using the same
WO2009131213A1 (ja) * 2008-04-24 2009-10-29 パナソニック電工株式会社 Ｌｅｄモジュールおよびそれを用いた照明器具
JP2009283801A (ja) * 2008-05-26 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP2013514540A (ja) * 2009-12-16 2013-04-25 テレフオンアクチーボラゲット エル エム エリクソン（パブル） オンチップ光導波路
JP2011138909A (ja) * 2009-12-28 2011-07-14 Clean Venture 21 Corp 光電変換素子およびその製造方法、ならびに光電変換装置およびその製造方法
JP2021044563A (ja) * 2020-11-11 2021-03-18 浜松ホトニクス株式会社 受光装置、及び受光装置の製造方法
JP7138149B2 (ja) 2020-11-11 2022-09-15 浜松ホトニクス株式会社 受光装置、及び受光装置の製造方法

Also Published As

Publication number Publication date
DE60144137D1 (de) 2011-04-14
EP1219994A3 (en) 2004-11-10
US20020109074A1 (en) 2002-08-15
US20050151062A1 (en) 2005-07-14
US6936808B2 (en) 2005-08-30
US6897430B2 (en) 2005-05-24
EP1219994B1 (en) 2011-03-02
EP1219994A2 (en) 2002-07-03
US20060001117A1 (en) 2006-01-05
US7141778B2 (en) 2006-11-28
ATE500619T1 (de) 2011-03-15

Similar Documents

Publication Publication Date Title
JP2002286959A (ja) 半導体装置、光電融合基板、及びそれらの製造方法
US10996410B2 (en) Methods of forming semiconductor packages
JP3728147B2 (ja) 光電気混載配線基板
JP3848210B2 (ja) 電子回路基板
US6583445B1 (en) Integrated electronic-optoelectronic devices and method of making the same
JP3990846B2 (ja) 面型光素子、その製造方法、およびこれを用いた装置
US5357122A (en) Three-dimensional optical-electronic integrated circuit device with raised sections
TWI604701B (zh) 用於光學通訊系統之混成整合的方法與系統
JP4640498B2 (ja) 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
JP2000114581A (ja) 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法
US10192857B2 (en) Direct bandgap semiconductor bonded to silicon photonics
JP3684112B2 (ja) 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置
US20190123231A1 (en) Optoelectronic integrated semiconductor module and method for manufacturing same
CN117581649A (zh) 用于混合电和光通信器件的嵌套玻璃封装架构
Bockstaele et al. Realization and characterization of 8/spl times/8 resonant cavity LED arrays mounted onto CMOS drivers for POF-based interchip interconnections
TWI781650B (zh) 光子半導體裝置及製造方法
JPH05129638A (ja) 光半導体装置
JP4438038B2 (ja) 面型受光素子、およびその製造方法
US20240118491A1 (en) Photonic semiconductor device, photonic semiconductor package using the same and manufacturing method thereof
JP2021174917A (ja) 配線基板およびモジュール
CN117666016A (zh) 具有倒装芯片封装的光学-微机电系统
JP2006140177A (ja) 光導波路回路及びその作製方法、及びそれを用いた光電融合配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004