JP3689615B2 - 立体形状を有する光電融合デバイス - Google Patents
立体形状を有する光電融合デバイス Download PDFInfo
- Publication number
- JP3689615B2 JP3689615B2 JP2000090826A JP2000090826A JP3689615B2 JP 3689615 B2 JP3689615 B2 JP 3689615B2 JP 2000090826 A JP2000090826 A JP 2000090826A JP 2000090826 A JP2000090826 A JP 2000090826A JP 3689615 B2 JP3689615 B2 JP 3689615B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor
- optical
- crystal
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12002—Three-dimensional structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12061—Silicon
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12121—Laser
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12123—Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1017—Shape being a sphere
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｓｉ球等の立体形状の半導体結晶上に形成された光電融合デバイス、特にニューロコンピュータ等に適用される光電融合演算素子装置に関する。
【０００２】
【従来の技術】
ＣＰＵの高速動作のために、これまで行われている手法の１つは、配線幅を狭くし、集積密度を上げることである。この方法は、デバイスが増えるにつれて配線数が飛躍的に増えてしまうため、集積度が配線数に制限される状況（ピンボトルネック）になっている。これを解決する幾つかの方法が提案されている。
【０００３】
（１）光配線
これは、電気配線の一部を光配線で置き換えることでピンボトルネックを解消しようとするのものである。そして、光の電磁無誘導性および高帯域性を利用してトータルの電気配線数を減少させようとするものである。しかしながら、従来のように光配線を光ファイバや半導体導波路で行おうとすると電気配線とは桁違いに太い導波路になってしまい、特定の電気配線のみを置き換えられるにすぎない柔軟性のないものとなってしまう。
【０００４】
一方、開放系たとえば空間に伝送する方法も提案されているが、この場合、伝送路そのものは自由度が大きいので高密度配線可能であるが、反面、発光素子と受光素子の位置合わせがきわめて煩雑になり、高密度に集積することは困難で、トータルの演算処理能力は、電気配線のみの場合に比べ効果が小さいと考えられる。
【０００５】
（２）球状ＩＣ
一方、光配線を用いることなく電気配線のみでこの問題を解決しようする試みの１つに、球状Ｓｉ基板（本明細書ではＳｉ球と称する）の使用がある。Ｓｉ球は、通常の平板Ｓｉ基板にくらべ、球の表面を利用しているので空間の利用効率が上がるため、単位体積あたりの集積度が、Ｓｉ球の半径に反比例して増加する。また、配線長も短くなるので、集積度×配線長の効果で演算スピードが向上することが予想される。しかし、この方法は高速動作の観点からは決定的な方法ではない。なぜなら、球の半径を小さくするにつれ配線幅および配線間隔も短くなるため、高抵抗や電磁誘導ノイズの影響が急激に大きくなるからである。
【０００６】
以上のように、現時点では、演算素子の高速化あるいはピンボトルネックの問題を本質的に解決する方法は提案されていないといってよい。
【０００７】
本発明の目的は、高速演算素子のピンボトルネック等を解決し、超高速演算等とくに超並列処理に適用可能な演算素子（ＣＰＵ）などの、光デバイスが表面に形成され半導体の立体形状結晶の内部を光伝送路として用いる光電融合デバイスを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成する本発明の光電融合デバイスは、半導体の立体形状結晶の表面に、少なくとも、発光デバイスと受光デバイスを含む光デバイスが複数集積され、該立体形状結晶の内部を光配線媒体として用いて該発光デバイスと受光デバイス間で光を授受し、さらに該光デバイスは、格子整合調整用のバッファ層を介して該半導体の立体形状結晶の表面に形成されていることを特徴とする。この様に、本発明では、前記光デバイスは、半導体の立体形状結晶と光デバイス間の格子定数の差を調整して品質の良い結晶成長を確保する為の格子整合調整用のバッファ層を介して前記半導体の立体形状結晶の表面に形成されている。この基本構成において、半導体の立体形状結晶は、典型的には、ＦＥＴやトランジスタ等の電子デバイスをモノリシックに容易に表面に形成できるＳｉの結晶であるが、Ｇｅ等の他の半導体結晶でも用途に応じて用いうる。形状も、典型的には、球であるが、立方体等の他の形状も用い得る。本発明の重要な点は、立体形状結晶の内部を光伝送路として用いて、Ｓｉ球等の表面に光デバイス（典型的には、ＩＣと光デバイス）が複数集積されたことを特徴とする光電融合デバイスを構成することにある。この光デバイスは、その構成材料の一部にＧａＮＡｓ、ＧａＩｎＮＡｓ、ＡｌＮＡｓ、ＧａＩｎＮＡｓＰ等のいわゆるＩＩＩ−ＶＮ半導体材料（ＩＩＩ族及びＶ族化合物半導体材料のうち、Ｖ族材料としてＮ（窒素）を含むものを本明細書ではこう表記する）あるいはＳｉＧｅ等のＩＶ族半導体材料が用いられうる。
【０００９】
上記基本構成に基づいて、以下の如き構成も可能である。
【００１０】
前記発光デバイスは、それから発光される光が、自然放出光或いは誘導放出光であり、前記半導体の立体形状結晶内部に放射され、かつ該放出光が該半導体結晶内部で吸収されない様に該光の波長が該半導体結晶のバンドギャップ波長よりも長い。
【００１１】
前記発光デバイスは、光を前記半導体の立体形状結晶内部に放射して、１つ或いは複数の前記受光デバイスが該光を受光できる様に形成されうる。前記発光デバイスは、それから発光される光が、自然放出光或いは誘導放出光であり、外部に光を発光できる様にも形成されうる。
【００１２】
前記受光デバイスは、１つ或いは複数の前記発光デバイスから前記半導体の立体形状結晶内部に放射された光を受光できる様に形成されうる。前記受光デバイスは、外部からの光を受光できる様にも形成されうる。
【００１３】
また、前記発光デバイスは、１つの受光デバイスに向けて光を前記半導体の立体形状結晶内部に放射できる発光デバイスと、複数の受光デバイスに向けて光を該半導体の立体形状結晶内部に放射できる発光デバイスとを含んで、柔軟な配線を高い集積度で構成されうる。
【００１４】
また、前記半導体の立体形状結晶の表面に電子デバイスと光デバイスが複数集積されており、該電子デバイスは、前記発光デバイスの発光・消光を制御する機能、前記受光デバイスで受けた光を電気信号に変える機能、およびその電気信号をもとに論理演算する機能の少なくとも１つの機能を有しうる。
【００１５】
【作用】
以上の様に、本発明の最大の特徴は、Ｓｉ球等の内部を光インタコネクトの光路として利用する点にある。
【００１６】
典型的には、Ｓｉ球の上にＩＣが形成されたデバイス（ボールＩＣと称する）表面で電気コネクトの配線を張ると同時に、ボールＩＣの内部を光インタコネクトの光路として利用する点にある。このためには、Ｓｉ等に吸収されない波長帯の発光デバイスを、Ｓｉ球等上に形成する必要がある。かつ、その光デバイスが、Ｓｉ等と同じ環境で動作する必要がある。本発明では、典型的には、発光デバイスにＩＩＩ−ＶＮ材料を、受光デバイスにＩＩＩ−ＶＮあるいはＳｉＧｅを用いることで、この問題を解決している。ＧａＮｘＡｓ１−ｘに代表されるＩＩＩ−ＶＮ材料はｘ＝０．２程度でＳｉと格子整合する。また、ｘ＝０．０３程度で１．３μｍ程度の波長の光を発する活性層となり得る。また、ＧａＮＡｓ／ＡｌＮＡｓの多層膜を高反射ミラーとして用いることができるため、高効率ＬＥＤや面発光レーザ（ＶＣＳＥＬ）を作製できる。ほぼ同構造で受光デバイスも作製できるほか、より作製の容易なＳｉ／Ｇｅを用いて受光デバイスを作製することもできる。球面等の上に配置された発光デバイス（たとえばＬＥＤ）は、内部に光を放射することで全ての受光デバイス（たとえばＰＤ）に受光させることもできる。すなわち、Ｓｉ球等の内部を３次元光伝送路として用いることができる。光源にＬＤを用いた場合は指向性が鋭くなるので、或る特定の受光デバイス（ＰＤ）に転送することが可能である。光源や受光デバイスの制御はそれらの近傍に配置された電子回路で行ないうる。受光デバイス周辺の電子回路は単にＯＥ変換するだけでなく、その場で所望の処理が可能な演算回路を持ちうる。受光デバイスは、受信信号を近傍のＩＣで処理したり、処理した結果を、Ｓｉ球等の表面伝いに電気配線で伝送したり、Ｓｉ球等の内部に向かって新たに送信したりできる。最終的な演算結果を電気信号あるいは光信号で外部に出力してもよい。
【００１７】
【発明の実施の形態】
以下に、図面を参照しつつ本発明の実施の形態を説明する。
【００１８】
（実施例１）
本実施例は、ＳｉボールＩＣ上に発光ダイオード（ＬＥＤ（light emitting diode））およびフォトダイオード（ＰＤ）を配置（活性層はＧａＩｎＮＡｓが主体）したものである。
【００１９】
図１は本実施例を説明する模式図である。図１中、１０１は球形状を有する直径約１ｍｍのＳｉ球であり、１０２および１０３は、夫々、その表面に形成された光デバイス（光源（ＬＥＤ）および受光デバイス（ＰＤ））および電子デバイス（ＣＭＯＳロジック等）である。また、１０４はそれらを結合する電気配線（Ａｌなど）であり、Ｓｉ球１０１表面に配置されている。１０５はＬＥＤ１０２から発する光がＳｉ球１０１内部を伝搬してできる光配線である。
【００２０】
以下、本実施例の製造方法について述べる。
ボールＩＣの作製方法は、従来の報告例と全く同じでよい。たとえば、以下の様に行われる。
【００２１】
（１）まず、Ｓｉ球１０１を作製する。粒状多結晶Ｓｉを直径２ｍｍのパイプの中に入れて溶融し、ほぼ球形状の単結晶にする。この後、ボールベアリングを作製する要領で表面研磨を行い、１ｍｍφの真球にする。
【００２２】
（２）次に、ＩＣプロセスパイプの中を通して、酸化や拡散プロセスを行う。パターン焼き付けは、たとえば、特開平１０−２９４２５４号公報や特開平１１−５４４０６号公報に開示されている方法で実現可能である。前者では、Ｓｉ球材料の球面に対応した回路パターンを備え、該Ｓｉ球材料の球面に該回路パターンを全球面の半分以上の領域に渡って一括露光する。後者では、球状ＩＣの中心を通る軸を任意に取り決め、該軸を中心にして球状ＩＣを間欠的に回転させながら、この回転角に対応する球状ＩＣ表面の露光領域を、これに対応するマスクを用いて露光する。ここまでの工程でＳｉボールＩＣが完成する（図２参照）。
【００２３】
次に、ＳｉボールＩＣプロセスがほぼ終了したあと、光デバイスを作製する。まず、球全体を窒化膜３０１等でカバーし、光デバイス作製部分（約１０μｍ程度）を平面に研磨およびポリッシングする（図３参照）。窒化膜３０１で覆うのは、成長中、電子デバイス１０３を保護すると共にこれを選択成長用マスクとして使用するためである。ここでは、図３に示す様に、（１１１）面およびそれに準ずる面（全部で８面）３０２を用いた。
【００２４】
必要であれば再び窒化膜等で全体を覆ったあと、デバイス作製領域のみに窓を開ける。開口部に応じて選択成長するので本実施例では円筒状になるよう開口部を制御した。図４は、この工程後のＳｉ球（光デバイス作製領域）１０１の断面図ある。
【００２５】
以下、光デバイスの結晶成長について説明する。この技術としては、本出願人による特願平１１−１３６５１５号明細書に開示されたものを用いることができる。この結晶成長技術では、電子デバイスの形成された(100)面を有するＳｉウエハ上に、選択成長用マスクが形成され、Ｓｉとは格子定数の異なる或はＳｉとほぼ等しい格子定数の第1のＩＩＩ−Ｖ材料（ＩＩＩ−ＶＮ材料など）から成る薄膜を成膜したあと、該第1のＩＩＩ−Ｖ材料より長い格子定数を有する第2のＩＩＩ−ＶＮ材料及び第1のＩＩＩ−Ｖ材料より短い格子定数を有する第3のＩＩＩ−ＶＮ材料から成る多層薄膜が歪み補償されながら積層され、その間、前記選択成長用マスク上を横方向成長することで、前記第1のＩＩＩ−Ｖ材料とほぼ等しい格子定数を有する第4のＩＩＩ−ＶＮ材料結晶を選択的に成膜し、且つ該第4のＩＩＩ−ＶＮ材料結晶上に化合物半導体光デバイスを積層している。
【００２６】
本実施例では以下の様に成長させた。まず、ガスソースＭＢＥ法あるいはＭＯＣＶＤ法を用いて、前記（１１１）面に準ずる面３０２のみにＧａＮｘＡｓ１−ｘをバッファ層として積層する。ここでは、ＧａＡｓに格子整合するよう窒素組成Ｘを０．２から０まで徐々に変化させた。この後、ＧａＩｎＮＡｓ／ＧａＡｓを活性層とするＬＥＤ構造あるいは面発光レーザ（vertical cavity surface emitting laser（ＶＣＳＥＬ））構造を作製する。ＬＥＤを例に説明する。
【００２７】
図５において、５０１はＳｉ球、５０２は上記バッファ層、５０３はＬＥＤ、５０４はｐｉｎ−ＰＤ、５０５は入射光、５０６は出射光、５０７は電極パッドである。ＬＥＤ部分の拡大図が図６である。バッファ層５０２のウエハに、ｎ型ＧａＡｓ／ＡｌＡｓ反射層（反射率９０％）６０２、ＧａＩｎＮＡｓ／ＧａＡｓ単一量子井戸（ＳＱＷ）活性層６０３、ｐ型ＧａＡｓ／ＡｌＡｓ反射層（反射率９０％）６０４を形成する。ＬＥＤにもかからず反射層６０２、６０３を設けたのは出射効率（所望の方向に効率的に多くの光を取り出す）を高めるためである。
【００２８】
障壁層７０２で挟まれた単一の井戸層７０１を持つ活性層６０３の具体的なエネルギーバンド構造を図７に示した。共振器長が１波長となるようクラッド層７０３の厚さを制御した。また、ｐ型ＧａＡｓ／ＡｌＡｓ反射層６０４の一層のＡｌＡｓをその中央部を除いて酸化することで電流狭窄層６０５を形成している。
【００２９】
以上の層の成長後、正電極６０６および負電極６０７を形成する。そして、前記窒化膜を除去したあと電極６０６、６０７とＩＣ１０３とを配線する。
【００３０】
本実施例の光源は面発光型ＬＥＤ構造のため、ほぼ全立体角に光を放射できる構造になっている。放射角を大きくするために、球面レンズがついた構造を作り付けてもよい。たとえば、前記（１１１）面およびそれに準ずる面をレンズ状（たとえば凹レンズ状）にエッチングした上で、そこに上記ＬＥＤ構造を成長すればよい。
【００３１】
以上は、光源についての製造方法であるが、受光デバイスも同様な方法(バッファ層で格子整合の調整をした後にデバイスの結晶成長を行う)で作製できる。これらの光デバイスは上記の選択成長技術で一度に作製してもよいし、別々に作製してもよい。本実施例では選択成長で一度に成長した（図５参照）。
【００３２】
本実施例の動作方法について説明する。まず、もっとも基本的な動作について説明する。本実施例の発光デバイスの場合、ＤＢＲ層６０２、６０４を用い活性層６０３にＧａＩｎＮＡｓ／ＧａＡｓを用いたことで、動作電流０．０５ｍＡ、動作電圧１．５Ｖで駆動できるため、１．５Ｖ以上で動作するＣＭＯＳ回路のロジック信号でダイレクトに駆動できる。また、受光デバイスも、１．５Ｖ程度の逆バイアスをかけることで十分な受光感度を得ることができる。また、ともに面型ＬＥＤおよび面型ｐｉｎ−ＰＤ構造のため、ほぼ全立体角に光を放射し、全立体角からの光を受光できる構造になっている。これは、（１１１）面に準ずる８面の何れかに配置したＬＥＤから発した光が、他の７面の受光デバイスで受信できることを意味する。
【００３３】
次に信号の流れについて説明する。図１において、ボールＩＣ外部から、ＣＭＯＳ等からなるプロセッサエレメント（ＰＥ）１０３に電気信号が入力されると、そこで演算が行われたあと、その出力が電気配線１０４あるいは光配線１０５で他のＰＥに伝送される。電気配線１０４は通常のＩＣと同様に信号を伝送する。光配線１０５は発光デバイスを介してＳｉ球１０１のなかに広い立体角で光を放射する。放射された光は受光デバイスにより受光され、電気信号に変換される。
【００３４】
このとき、受信される光については、前記電気配線に流れる信号によって特定の受光デバイスのみに受信させたり、特定の受光デバイスの受信感度を制御できたりする。本実施例では、これらの演算およびデータ転送を１個のボールＩＣ内および表面で行うことを基本動作とする。
【００３５】
本実施例においては、電子デバイスも光デバイスも球上に配置することで、電気配線と光配線が干渉することなく、これらのデバイスを効率的にインタコネクトできることが最大の効果である。
【００３６】
（実施例２）
本実施例は、ＳｉボールＩＣ上のＶＣＳＥＬ（活性層はＧａＩｎＮＡｓが主体）およびＰＤ（活性層はＧａＩｎＮＡｓあるいはＳｉＧｅ）が形成され、これらがＧａＡｓに格子整合しない例である。
【００３７】
図８は本実施例を説明する模式図（断面図）である。実施例１と異なるのは、バッファ層５０２の格子定数がＳｉとＧａＡｓの間の任意の値であること、光源に面発光レーザ（ＶＣＳＥＬ）を用いていることである。
【００３８】
図８中、１０１は球形状を有する直径約１ｍｍのＳｉ球であり、８０１は面発光レーザ（ＶＣＳＥＬ）、８０２はリング状の受光面を持つｐｉｎ−ＰＤ、８０３は電極パッド、８０４はＶＣＳＥＬ８０１からの出射ビーム、８０５は他のＶＣＳＥＬからｐｉｎ−ＰＤ８０２への入射光である。
【００３９】
本実施例の製造は以下の様に行われる。
ボールＩＣの作製方法は、実施例１と全く同じでよい。Ｓｉ−ＩＣプロセスがほぼ終了したあと、光デバイスを次の様に作製する。
【００４０】
球全体を窒化膜等でカバーし、光デバイスの作製部分（約１０μｍ程度）を平面に研磨および化学ポリッシングする。ここでは、（００１）面およびそれに準ずる面（全部で６面）を用いた（図９参照）。むろん、実施例１のように（１１１）面に準ずる面でも構わない。
【００４１】
必要であれば再び窒化膜等で全体を覆ったあと、光デバイスの作製領域のみ窓を開けてもよい。実施例１と同様、窒化膜で覆うのは、電子デバイスを保護するためと、選択成長用マスクとして使用するためである。本実施例では、５μｍφの開口部をもつ窒化膜を新たに作製した。以下、光デバイスの結晶成長について説明する。
【００４２】
ガスソースＭＢＥ法あるいはＭＯＣＶＤ法を用いて、前記（００１）面に準ずる面のみにＧａＮｘＡｓ１−ｘをバッファ層５０２として積層する。ここでは、窒素組成Ｘを０．２からｙ（０．２＞ｙ＞０）まで徐々に変化させた。本実施例ではｙ＝０．０５を用いた。この後、所望の光源および受光デバイスを作製する。
【００４３】
ここでは、光源としてＶＣＳＥＬを例に説明する。再度、図６を用いて説明する。図６において、５０２はＧａＮＡｓバッファ層、６０２はｎ型ＡｌＮＡｓ／ＧａＮＡｓ反射層（反射率９９．９％）、６０３はアンドープ活性層、６０４はｐ型ＡｌＰＡｓ／ＧａＮＡｓ反射層（反射率９９．９９％）である。ｐ型反射層６０４にＡｌＰＡｓ／ＧａＮＡｓの組み合わせを用いたのは、ＧａＮＡｓバッファ層５０２に格子整合し、２層の屈折率差を大きく取れ、かつ、価電子帯のヘテロ障壁を小さくできるためである。ｎ型反射層６０２にＡｌＮＡｓ／ＧａＮＡｓの組み合わせを用いたのは、ＧａＮＡｓバッファ層５０２に格子整合し、伝導帯のヘテロ障壁を小さくできるためである。この結果、光学的には、少ない層数で高反射膜を実現でき、電気的には、ヘテロ障壁に起因する直列抵抗を下げることができて、低電流かつ低電圧で動作するＶＣＳＥＬ８０１を作製することができた。
【００４４】
活性層６０３の構造を図７を再度用いて説明する。ＧａＩｎＮＡｓ井戸層７０１（厚さ８ｎｍ、発光波長１．３５μｍ、歪み−０．５％（引っ張り歪み））、ＩｎＧａＡｓ障壁層７０２（厚さ１０ｎｍ、歪み０．５％（圧縮歪み））から構成し、井戸数を１とすることで、発振波長が１．３μｍ程度になるように設定した。歪みは必要に応じて制御してもよい。重要な点は、この活性層６０３がＩＩＩ−ＶＮとＩＩＩ−Ｖ半導体材料からなっており、Ｓｉ球内を光伝送路として用い得る様にＳｉの吸収端波長よりも長い波長（たとえば１．３μｍ）の発光波長を有し、かつ、伝導帯のバンドオフセットが大きく取れることで温度特性に優れる構造になっていることである。
【００４５】
上記結晶成長後、正電極６０６および負電極６０７を形成する。前記窒化膜を除去したあと、電極６０６、６０７とボールＩＣ１０３とを配線する。
【００４６】
実施例２においても、以上は光源についての製造方法であるが、受光デバイスも同様な方法でよい。上記の選択成長技術で一度に作製してもよいし、別々に作製してもよい。選択成長で別々に成長した例が図８に示してある。ＶＣＳＥＬ８０１の活性層は、Ｓｉ球内部を光伝送路とできる様にＩＩＩ−ＶＮ半導体材料を用いる必要があるが、受光デバイス８０２の活性層には１．３μｍ帯を受光てきるＳｉＧｅを用いてもよい。このためには、選択成長を光源用と受光デバイス用に別々に行う必要がある。
【００４７】
いずれにせよ、Ｓｉ球上に形成できて、Ｓｉ球内部を透過できる光を出す光源およびその光を受光できる受光デバイスであれば、上記本実施例の構造に限定されるものではない。
【００４８】
本実施例の動作原理について説明する。
本実施例のＶＣＳＥＬの場合、反射層と活性層にＩＩＩ−ＶＮ半導体材料を用いたことで、動作電流０．１ｍＡ、動作電圧１．５Ｖで駆動できるため、１．５Ｖ以上で動作するＣＭＯＳ回路のロジック信号でダイレクトに駆動できる。また、受光デバイスも１．５Ｖ程度の逆バイアスをかけることで十分な受光感度を得ることができる。
【００４９】
図１において、ボールＩＣ外部から、ＣＭＯＳ等からなるプロセッサエレメント（ＰＥ）１０３に電気信号が入力されると、そこで必要な演算が行われたあと、その出力が電気配線１０４あるいは光配線１０５で他のＰＥに伝送される。電気配線１０４は通常のＩＣと同様に信号を伝送する。実施例１と異なり、本実施例ではレーザを用いているので、光の指向性が高く特定の受光デバイスのみに信号が伝送される。たとえば、図９のように、（００１）面から出射された光信号は（００−１）面上の受光デバイス１０２のみが受光する。あるいは、（１００）面から出射された光信号は（−１００）面にある受光デバイス１０２のみが受光する。受光した信号は、近傍のＰＥで処理され、電気配線１０４あるいは光配線１０５を通じて伝送され、最終的に所望の演算結果を得る。この様に、電気配線と光配線を有機的に結びつけることができる。
【００５０】
（実施例３）
本実施例は、光源としてＬＤとＬＥＤとを組み合わせる例に関わる。実施例１では光源としてＬＥＤを、実施例２では光源としてＬＤを用いたが、場合によっては本実施例の様に混在させてもよい。
【００５１】
図１０はその構成例を模式的に示したものである。図１０において、１０２ａは１×Ｎ光配線用の光デバイスであり、実施例１のものを用いることで、１つのＰＥからの出力を多出力（ファンアウト）することができる。一方、１０２ｂは、１×１光配線用の光デバイスであり、実施例２のものを用いることで１×１の光接続が可能になる。１×Ｎ光配線にくらべ、配線の柔軟性は失われるが高速のデータ転送が可能になる。
【００５２】
場合によっては１個のＰＥに、１０２ａおよび１０２ｂ両方の機能を有する光デバイスを配置してもよい。この様に、電気配線と同様に光配線で１×１および１×Ｎ接続を可能にでき、トータルではＮ×Ｎの接続が容易に可能になるため、飛躍的なデータ処理速度の向上をはかることができる。
【００５３】
【発明の効果】
以上に説明した様に、本発明により以下の如き効果が奏される。
（１）Ｓｉ球等の立体形状半導体結晶の表面に光源および受光デバイス（典型的には、ＩＣおよび複数の光源および受光デバイス）を配置することで、内部を伝送路とすることができるため、飛躍的に配線密度および転送容量を上げられる。
【００５４】
（２）この光伝送路はフレキシブルであるため、Ｎ×Ｎ接続が容易なため、ピンボトルネックを解決できる。
【００５５】
（３）Ｓｉ球上にＧａＡｓＮ系の発光層を積層できるため、きわめて消費電力の小さい光デバイスが作製できる。
【図面の簡単な説明】
【図１】図１は、本発明の実施例１の全体を示す正面図である。
【図２】図２は、Sｉ球上にＩＣと電気配線を形成した段階の本発明の実施例１を示す正面図である。
【図３】図３は、ＩＣと電気配線を形成したSｉ球を窒化膜で覆った後に光デバイス作製部分を平面状に研磨した段階の本発明の実施例１を示す正面図である。
【図４】図４は、本発明の実施例１のSｉ球の光デバイス作製領域の断面図である。
【図５】図５は、Sｉ球の光デバイス作製領域に光デバイスを作製した段階の本発明の実施例１の断面図である。
【図６】図６は、Sｉ球の光デバイス作製領域に作製されたＬＥＤ部分の断面図である。
【図７】図７は、発光デバイスの活性層のエネルギーバンド構造図である。
【図８】図８は、Sｉ球の光デバイス作製領域に光デバイスを作製した段階の本発明の実施例２の断面図である。
【図９】図９は、１×１の光の授受を説明する本発明の実施例２の正面図である。
【図１０】図１０は、１×１及び１×Ｎの光の授受を説明する本発明の実施例３の正面図である。
【符号の説明】
１０１ Ｓｉ球
１０２ 光デバイス（光源、受光デバイス）
１０２ａ １×Ｎ光配線用光デバイス
１０２ｂ １×１光配線用光デバイス
１０３ 電子デバイス（ＩＣ）
１０４ 球表面上の電気配線
１０５ 球内部の光配線（光伝送路）
３０１ 窒化膜
３０２ （１１１）面
５０２ バッファ層
５０３ 光源（ＬＥＤ）
５０４、８０２ 受光デバイス（ＰＤ）
５０５、８０５ 入射光
５０６、８０４ 出射光
５０７、８０３ 電極パッド
６０２ ｎ型反射型
６０３ 活性層
６０４ ｐ型反射型
６０５ 狭窄層
６０６ 正電極
６０７ 負電極
７０１ 井戸層
７０２ 障壁層
７０３ クラッド層
８０１ 光源（ＶＣＳＥＬ）
【発明の属する技術分野】
本発明は、Ｓｉ球等の立体形状の半導体結晶上に形成された光電融合デバイス、特にニューロコンピュータ等に適用される光電融合演算素子装置に関する。
【０００２】
【従来の技術】
ＣＰＵの高速動作のために、これまで行われている手法の１つは、配線幅を狭くし、集積密度を上げることである。この方法は、デバイスが増えるにつれて配線数が飛躍的に増えてしまうため、集積度が配線数に制限される状況（ピンボトルネック）になっている。これを解決する幾つかの方法が提案されている。
【０００３】
（１）光配線
これは、電気配線の一部を光配線で置き換えることでピンボトルネックを解消しようとするのものである。そして、光の電磁無誘導性および高帯域性を利用してトータルの電気配線数を減少させようとするものである。しかしながら、従来のように光配線を光ファイバや半導体導波路で行おうとすると電気配線とは桁違いに太い導波路になってしまい、特定の電気配線のみを置き換えられるにすぎない柔軟性のないものとなってしまう。
【０００４】
一方、開放系たとえば空間に伝送する方法も提案されているが、この場合、伝送路そのものは自由度が大きいので高密度配線可能であるが、反面、発光素子と受光素子の位置合わせがきわめて煩雑になり、高密度に集積することは困難で、トータルの演算処理能力は、電気配線のみの場合に比べ効果が小さいと考えられる。
【０００５】
（２）球状ＩＣ
一方、光配線を用いることなく電気配線のみでこの問題を解決しようする試みの１つに、球状Ｓｉ基板（本明細書ではＳｉ球と称する）の使用がある。Ｓｉ球は、通常の平板Ｓｉ基板にくらべ、球の表面を利用しているので空間の利用効率が上がるため、単位体積あたりの集積度が、Ｓｉ球の半径に反比例して増加する。また、配線長も短くなるので、集積度×配線長の効果で演算スピードが向上することが予想される。しかし、この方法は高速動作の観点からは決定的な方法ではない。なぜなら、球の半径を小さくするにつれ配線幅および配線間隔も短くなるため、高抵抗や電磁誘導ノイズの影響が急激に大きくなるからである。
【０００６】
以上のように、現時点では、演算素子の高速化あるいはピンボトルネックの問題を本質的に解決する方法は提案されていないといってよい。
【０００７】
本発明の目的は、高速演算素子のピンボトルネック等を解決し、超高速演算等とくに超並列処理に適用可能な演算素子（ＣＰＵ）などの、光デバイスが表面に形成され半導体の立体形状結晶の内部を光伝送路として用いる光電融合デバイスを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成する本発明の光電融合デバイスは、半導体の立体形状結晶の表面に、少なくとも、発光デバイスと受光デバイスを含む光デバイスが複数集積され、該立体形状結晶の内部を光配線媒体として用いて該発光デバイスと受光デバイス間で光を授受し、さらに該光デバイスは、格子整合調整用のバッファ層を介して該半導体の立体形状結晶の表面に形成されていることを特徴とする。この様に、本発明では、前記光デバイスは、半導体の立体形状結晶と光デバイス間の格子定数の差を調整して品質の良い結晶成長を確保する為の格子整合調整用のバッファ層を介して前記半導体の立体形状結晶の表面に形成されている。この基本構成において、半導体の立体形状結晶は、典型的には、ＦＥＴやトランジスタ等の電子デバイスをモノリシックに容易に表面に形成できるＳｉの結晶であるが、Ｇｅ等の他の半導体結晶でも用途に応じて用いうる。形状も、典型的には、球であるが、立方体等の他の形状も用い得る。本発明の重要な点は、立体形状結晶の内部を光伝送路として用いて、Ｓｉ球等の表面に光デバイス（典型的には、ＩＣと光デバイス）が複数集積されたことを特徴とする光電融合デバイスを構成することにある。この光デバイスは、その構成材料の一部にＧａＮＡｓ、ＧａＩｎＮＡｓ、ＡｌＮＡｓ、ＧａＩｎＮＡｓＰ等のいわゆるＩＩＩ−ＶＮ半導体材料（ＩＩＩ族及びＶ族化合物半導体材料のうち、Ｖ族材料としてＮ（窒素）を含むものを本明細書ではこう表記する）あるいはＳｉＧｅ等のＩＶ族半導体材料が用いられうる。
【０００９】
上記基本構成に基づいて、以下の如き構成も可能である。
【００１０】
前記発光デバイスは、それから発光される光が、自然放出光或いは誘導放出光であり、前記半導体の立体形状結晶内部に放射され、かつ該放出光が該半導体結晶内部で吸収されない様に該光の波長が該半導体結晶のバンドギャップ波長よりも長い。
【００１１】
前記発光デバイスは、光を前記半導体の立体形状結晶内部に放射して、１つ或いは複数の前記受光デバイスが該光を受光できる様に形成されうる。前記発光デバイスは、それから発光される光が、自然放出光或いは誘導放出光であり、外部に光を発光できる様にも形成されうる。
【００１２】
前記受光デバイスは、１つ或いは複数の前記発光デバイスから前記半導体の立体形状結晶内部に放射された光を受光できる様に形成されうる。前記受光デバイスは、外部からの光を受光できる様にも形成されうる。
【００１３】
また、前記発光デバイスは、１つの受光デバイスに向けて光を前記半導体の立体形状結晶内部に放射できる発光デバイスと、複数の受光デバイスに向けて光を該半導体の立体形状結晶内部に放射できる発光デバイスとを含んで、柔軟な配線を高い集積度で構成されうる。
【００１４】
また、前記半導体の立体形状結晶の表面に電子デバイスと光デバイスが複数集積されており、該電子デバイスは、前記発光デバイスの発光・消光を制御する機能、前記受光デバイスで受けた光を電気信号に変える機能、およびその電気信号をもとに論理演算する機能の少なくとも１つの機能を有しうる。
【００１５】
【作用】
以上の様に、本発明の最大の特徴は、Ｓｉ球等の内部を光インタコネクトの光路として利用する点にある。
【００１６】
典型的には、Ｓｉ球の上にＩＣが形成されたデバイス（ボールＩＣと称する）表面で電気コネクトの配線を張ると同時に、ボールＩＣの内部を光インタコネクトの光路として利用する点にある。このためには、Ｓｉ等に吸収されない波長帯の発光デバイスを、Ｓｉ球等上に形成する必要がある。かつ、その光デバイスが、Ｓｉ等と同じ環境で動作する必要がある。本発明では、典型的には、発光デバイスにＩＩＩ−ＶＮ材料を、受光デバイスにＩＩＩ−ＶＮあるいはＳｉＧｅを用いることで、この問題を解決している。ＧａＮｘＡｓ１−ｘに代表されるＩＩＩ−ＶＮ材料はｘ＝０．２程度でＳｉと格子整合する。また、ｘ＝０．０３程度で１．３μｍ程度の波長の光を発する活性層となり得る。また、ＧａＮＡｓ／ＡｌＮＡｓの多層膜を高反射ミラーとして用いることができるため、高効率ＬＥＤや面発光レーザ（ＶＣＳＥＬ）を作製できる。ほぼ同構造で受光デバイスも作製できるほか、より作製の容易なＳｉ／Ｇｅを用いて受光デバイスを作製することもできる。球面等の上に配置された発光デバイス（たとえばＬＥＤ）は、内部に光を放射することで全ての受光デバイス（たとえばＰＤ）に受光させることもできる。すなわち、Ｓｉ球等の内部を３次元光伝送路として用いることができる。光源にＬＤを用いた場合は指向性が鋭くなるので、或る特定の受光デバイス（ＰＤ）に転送することが可能である。光源や受光デバイスの制御はそれらの近傍に配置された電子回路で行ないうる。受光デバイス周辺の電子回路は単にＯＥ変換するだけでなく、その場で所望の処理が可能な演算回路を持ちうる。受光デバイスは、受信信号を近傍のＩＣで処理したり、処理した結果を、Ｓｉ球等の表面伝いに電気配線で伝送したり、Ｓｉ球等の内部に向かって新たに送信したりできる。最終的な演算結果を電気信号あるいは光信号で外部に出力してもよい。
【００１７】
【発明の実施の形態】
以下に、図面を参照しつつ本発明の実施の形態を説明する。
【００１８】
（実施例１）
本実施例は、ＳｉボールＩＣ上に発光ダイオード（ＬＥＤ（light emitting diode））およびフォトダイオード（ＰＤ）を配置（活性層はＧａＩｎＮＡｓが主体）したものである。
【００１９】
図１は本実施例を説明する模式図である。図１中、１０１は球形状を有する直径約１ｍｍのＳｉ球であり、１０２および１０３は、夫々、その表面に形成された光デバイス（光源（ＬＥＤ）および受光デバイス（ＰＤ））および電子デバイス（ＣＭＯＳロジック等）である。また、１０４はそれらを結合する電気配線（Ａｌなど）であり、Ｓｉ球１０１表面に配置されている。１０５はＬＥＤ１０２から発する光がＳｉ球１０１内部を伝搬してできる光配線である。
【００２０】
以下、本実施例の製造方法について述べる。
ボールＩＣの作製方法は、従来の報告例と全く同じでよい。たとえば、以下の様に行われる。
【００２１】
（１）まず、Ｓｉ球１０１を作製する。粒状多結晶Ｓｉを直径２ｍｍのパイプの中に入れて溶融し、ほぼ球形状の単結晶にする。この後、ボールベアリングを作製する要領で表面研磨を行い、１ｍｍφの真球にする。
【００２２】
（２）次に、ＩＣプロセスパイプの中を通して、酸化や拡散プロセスを行う。パターン焼き付けは、たとえば、特開平１０−２９４２５４号公報や特開平１１−５４４０６号公報に開示されている方法で実現可能である。前者では、Ｓｉ球材料の球面に対応した回路パターンを備え、該Ｓｉ球材料の球面に該回路パターンを全球面の半分以上の領域に渡って一括露光する。後者では、球状ＩＣの中心を通る軸を任意に取り決め、該軸を中心にして球状ＩＣを間欠的に回転させながら、この回転角に対応する球状ＩＣ表面の露光領域を、これに対応するマスクを用いて露光する。ここまでの工程でＳｉボールＩＣが完成する（図２参照）。
【００２３】
次に、ＳｉボールＩＣプロセスがほぼ終了したあと、光デバイスを作製する。まず、球全体を窒化膜３０１等でカバーし、光デバイス作製部分（約１０μｍ程度）を平面に研磨およびポリッシングする（図３参照）。窒化膜３０１で覆うのは、成長中、電子デバイス１０３を保護すると共にこれを選択成長用マスクとして使用するためである。ここでは、図３に示す様に、（１１１）面およびそれに準ずる面（全部で８面）３０２を用いた。
【００２４】
必要であれば再び窒化膜等で全体を覆ったあと、デバイス作製領域のみに窓を開ける。開口部に応じて選択成長するので本実施例では円筒状になるよう開口部を制御した。図４は、この工程後のＳｉ球（光デバイス作製領域）１０１の断面図ある。
【００２５】
以下、光デバイスの結晶成長について説明する。この技術としては、本出願人による特願平１１−１３６５１５号明細書に開示されたものを用いることができる。この結晶成長技術では、電子デバイスの形成された(100)面を有するＳｉウエハ上に、選択成長用マスクが形成され、Ｓｉとは格子定数の異なる或はＳｉとほぼ等しい格子定数の第1のＩＩＩ−Ｖ材料（ＩＩＩ−ＶＮ材料など）から成る薄膜を成膜したあと、該第1のＩＩＩ−Ｖ材料より長い格子定数を有する第2のＩＩＩ−ＶＮ材料及び第1のＩＩＩ−Ｖ材料より短い格子定数を有する第3のＩＩＩ−ＶＮ材料から成る多層薄膜が歪み補償されながら積層され、その間、前記選択成長用マスク上を横方向成長することで、前記第1のＩＩＩ−Ｖ材料とほぼ等しい格子定数を有する第4のＩＩＩ−ＶＮ材料結晶を選択的に成膜し、且つ該第4のＩＩＩ−ＶＮ材料結晶上に化合物半導体光デバイスを積層している。
【００２６】
本実施例では以下の様に成長させた。まず、ガスソースＭＢＥ法あるいはＭＯＣＶＤ法を用いて、前記（１１１）面に準ずる面３０２のみにＧａＮｘＡｓ１−ｘをバッファ層として積層する。ここでは、ＧａＡｓに格子整合するよう窒素組成Ｘを０．２から０まで徐々に変化させた。この後、ＧａＩｎＮＡｓ／ＧａＡｓを活性層とするＬＥＤ構造あるいは面発光レーザ（vertical cavity surface emitting laser（ＶＣＳＥＬ））構造を作製する。ＬＥＤを例に説明する。
【００２７】
図５において、５０１はＳｉ球、５０２は上記バッファ層、５０３はＬＥＤ、５０４はｐｉｎ−ＰＤ、５０５は入射光、５０６は出射光、５０７は電極パッドである。ＬＥＤ部分の拡大図が図６である。バッファ層５０２のウエハに、ｎ型ＧａＡｓ／ＡｌＡｓ反射層（反射率９０％）６０２、ＧａＩｎＮＡｓ／ＧａＡｓ単一量子井戸（ＳＱＷ）活性層６０３、ｐ型ＧａＡｓ／ＡｌＡｓ反射層（反射率９０％）６０４を形成する。ＬＥＤにもかからず反射層６０２、６０３を設けたのは出射効率（所望の方向に効率的に多くの光を取り出す）を高めるためである。
【００２８】
障壁層７０２で挟まれた単一の井戸層７０１を持つ活性層６０３の具体的なエネルギーバンド構造を図７に示した。共振器長が１波長となるようクラッド層７０３の厚さを制御した。また、ｐ型ＧａＡｓ／ＡｌＡｓ反射層６０４の一層のＡｌＡｓをその中央部を除いて酸化することで電流狭窄層６０５を形成している。
【００２９】
以上の層の成長後、正電極６０６および負電極６０７を形成する。そして、前記窒化膜を除去したあと電極６０６、６０７とＩＣ１０３とを配線する。
【００３０】
本実施例の光源は面発光型ＬＥＤ構造のため、ほぼ全立体角に光を放射できる構造になっている。放射角を大きくするために、球面レンズがついた構造を作り付けてもよい。たとえば、前記（１１１）面およびそれに準ずる面をレンズ状（たとえば凹レンズ状）にエッチングした上で、そこに上記ＬＥＤ構造を成長すればよい。
【００３１】
以上は、光源についての製造方法であるが、受光デバイスも同様な方法(バッファ層で格子整合の調整をした後にデバイスの結晶成長を行う)で作製できる。これらの光デバイスは上記の選択成長技術で一度に作製してもよいし、別々に作製してもよい。本実施例では選択成長で一度に成長した（図５参照）。
【００３２】
本実施例の動作方法について説明する。まず、もっとも基本的な動作について説明する。本実施例の発光デバイスの場合、ＤＢＲ層６０２、６０４を用い活性層６０３にＧａＩｎＮＡｓ／ＧａＡｓを用いたことで、動作電流０．０５ｍＡ、動作電圧１．５Ｖで駆動できるため、１．５Ｖ以上で動作するＣＭＯＳ回路のロジック信号でダイレクトに駆動できる。また、受光デバイスも、１．５Ｖ程度の逆バイアスをかけることで十分な受光感度を得ることができる。また、ともに面型ＬＥＤおよび面型ｐｉｎ−ＰＤ構造のため、ほぼ全立体角に光を放射し、全立体角からの光を受光できる構造になっている。これは、（１１１）面に準ずる８面の何れかに配置したＬＥＤから発した光が、他の７面の受光デバイスで受信できることを意味する。
【００３３】
次に信号の流れについて説明する。図１において、ボールＩＣ外部から、ＣＭＯＳ等からなるプロセッサエレメント（ＰＥ）１０３に電気信号が入力されると、そこで演算が行われたあと、その出力が電気配線１０４あるいは光配線１０５で他のＰＥに伝送される。電気配線１０４は通常のＩＣと同様に信号を伝送する。光配線１０５は発光デバイスを介してＳｉ球１０１のなかに広い立体角で光を放射する。放射された光は受光デバイスにより受光され、電気信号に変換される。
【００３４】
このとき、受信される光については、前記電気配線に流れる信号によって特定の受光デバイスのみに受信させたり、特定の受光デバイスの受信感度を制御できたりする。本実施例では、これらの演算およびデータ転送を１個のボールＩＣ内および表面で行うことを基本動作とする。
【００３５】
本実施例においては、電子デバイスも光デバイスも球上に配置することで、電気配線と光配線が干渉することなく、これらのデバイスを効率的にインタコネクトできることが最大の効果である。
【００３６】
（実施例２）
本実施例は、ＳｉボールＩＣ上のＶＣＳＥＬ（活性層はＧａＩｎＮＡｓが主体）およびＰＤ（活性層はＧａＩｎＮＡｓあるいはＳｉＧｅ）が形成され、これらがＧａＡｓに格子整合しない例である。
【００３７】
図８は本実施例を説明する模式図（断面図）である。実施例１と異なるのは、バッファ層５０２の格子定数がＳｉとＧａＡｓの間の任意の値であること、光源に面発光レーザ（ＶＣＳＥＬ）を用いていることである。
【００３８】
図８中、１０１は球形状を有する直径約１ｍｍのＳｉ球であり、８０１は面発光レーザ（ＶＣＳＥＬ）、８０２はリング状の受光面を持つｐｉｎ−ＰＤ、８０３は電極パッド、８０４はＶＣＳＥＬ８０１からの出射ビーム、８０５は他のＶＣＳＥＬからｐｉｎ−ＰＤ８０２への入射光である。
【００３９】
本実施例の製造は以下の様に行われる。
ボールＩＣの作製方法は、実施例１と全く同じでよい。Ｓｉ−ＩＣプロセスがほぼ終了したあと、光デバイスを次の様に作製する。
【００４０】
球全体を窒化膜等でカバーし、光デバイスの作製部分（約１０μｍ程度）を平面に研磨および化学ポリッシングする。ここでは、（００１）面およびそれに準ずる面（全部で６面）を用いた（図９参照）。むろん、実施例１のように（１１１）面に準ずる面でも構わない。
【００４１】
必要であれば再び窒化膜等で全体を覆ったあと、光デバイスの作製領域のみ窓を開けてもよい。実施例１と同様、窒化膜で覆うのは、電子デバイスを保護するためと、選択成長用マスクとして使用するためである。本実施例では、５μｍφの開口部をもつ窒化膜を新たに作製した。以下、光デバイスの結晶成長について説明する。
【００４２】
ガスソースＭＢＥ法あるいはＭＯＣＶＤ法を用いて、前記（００１）面に準ずる面のみにＧａＮｘＡｓ１−ｘをバッファ層５０２として積層する。ここでは、窒素組成Ｘを０．２からｙ（０．２＞ｙ＞０）まで徐々に変化させた。本実施例ではｙ＝０．０５を用いた。この後、所望の光源および受光デバイスを作製する。
【００４３】
ここでは、光源としてＶＣＳＥＬを例に説明する。再度、図６を用いて説明する。図６において、５０２はＧａＮＡｓバッファ層、６０２はｎ型ＡｌＮＡｓ／ＧａＮＡｓ反射層（反射率９９．９％）、６０３はアンドープ活性層、６０４はｐ型ＡｌＰＡｓ／ＧａＮＡｓ反射層（反射率９９．９９％）である。ｐ型反射層６０４にＡｌＰＡｓ／ＧａＮＡｓの組み合わせを用いたのは、ＧａＮＡｓバッファ層５０２に格子整合し、２層の屈折率差を大きく取れ、かつ、価電子帯のヘテロ障壁を小さくできるためである。ｎ型反射層６０２にＡｌＮＡｓ／ＧａＮＡｓの組み合わせを用いたのは、ＧａＮＡｓバッファ層５０２に格子整合し、伝導帯のヘテロ障壁を小さくできるためである。この結果、光学的には、少ない層数で高反射膜を実現でき、電気的には、ヘテロ障壁に起因する直列抵抗を下げることができて、低電流かつ低電圧で動作するＶＣＳＥＬ８０１を作製することができた。
【００４４】
活性層６０３の構造を図７を再度用いて説明する。ＧａＩｎＮＡｓ井戸層７０１（厚さ８ｎｍ、発光波長１．３５μｍ、歪み−０．５％（引っ張り歪み））、ＩｎＧａＡｓ障壁層７０２（厚さ１０ｎｍ、歪み０．５％（圧縮歪み））から構成し、井戸数を１とすることで、発振波長が１．３μｍ程度になるように設定した。歪みは必要に応じて制御してもよい。重要な点は、この活性層６０３がＩＩＩ−ＶＮとＩＩＩ−Ｖ半導体材料からなっており、Ｓｉ球内を光伝送路として用い得る様にＳｉの吸収端波長よりも長い波長（たとえば１．３μｍ）の発光波長を有し、かつ、伝導帯のバンドオフセットが大きく取れることで温度特性に優れる構造になっていることである。
【００４５】
上記結晶成長後、正電極６０６および負電極６０７を形成する。前記窒化膜を除去したあと、電極６０６、６０７とボールＩＣ１０３とを配線する。
【００４６】
実施例２においても、以上は光源についての製造方法であるが、受光デバイスも同様な方法でよい。上記の選択成長技術で一度に作製してもよいし、別々に作製してもよい。選択成長で別々に成長した例が図８に示してある。ＶＣＳＥＬ８０１の活性層は、Ｓｉ球内部を光伝送路とできる様にＩＩＩ−ＶＮ半導体材料を用いる必要があるが、受光デバイス８０２の活性層には１．３μｍ帯を受光てきるＳｉＧｅを用いてもよい。このためには、選択成長を光源用と受光デバイス用に別々に行う必要がある。
【００４７】
いずれにせよ、Ｓｉ球上に形成できて、Ｓｉ球内部を透過できる光を出す光源およびその光を受光できる受光デバイスであれば、上記本実施例の構造に限定されるものではない。
【００４８】
本実施例の動作原理について説明する。
本実施例のＶＣＳＥＬの場合、反射層と活性層にＩＩＩ−ＶＮ半導体材料を用いたことで、動作電流０．１ｍＡ、動作電圧１．５Ｖで駆動できるため、１．５Ｖ以上で動作するＣＭＯＳ回路のロジック信号でダイレクトに駆動できる。また、受光デバイスも１．５Ｖ程度の逆バイアスをかけることで十分な受光感度を得ることができる。
【００４９】
図１において、ボールＩＣ外部から、ＣＭＯＳ等からなるプロセッサエレメント（ＰＥ）１０３に電気信号が入力されると、そこで必要な演算が行われたあと、その出力が電気配線１０４あるいは光配線１０５で他のＰＥに伝送される。電気配線１０４は通常のＩＣと同様に信号を伝送する。実施例１と異なり、本実施例ではレーザを用いているので、光の指向性が高く特定の受光デバイスのみに信号が伝送される。たとえば、図９のように、（００１）面から出射された光信号は（００−１）面上の受光デバイス１０２のみが受光する。あるいは、（１００）面から出射された光信号は（−１００）面にある受光デバイス１０２のみが受光する。受光した信号は、近傍のＰＥで処理され、電気配線１０４あるいは光配線１０５を通じて伝送され、最終的に所望の演算結果を得る。この様に、電気配線と光配線を有機的に結びつけることができる。
【００５０】
（実施例３）
本実施例は、光源としてＬＤとＬＥＤとを組み合わせる例に関わる。実施例１では光源としてＬＥＤを、実施例２では光源としてＬＤを用いたが、場合によっては本実施例の様に混在させてもよい。
【００５１】
図１０はその構成例を模式的に示したものである。図１０において、１０２ａは１×Ｎ光配線用の光デバイスであり、実施例１のものを用いることで、１つのＰＥからの出力を多出力（ファンアウト）することができる。一方、１０２ｂは、１×１光配線用の光デバイスであり、実施例２のものを用いることで１×１の光接続が可能になる。１×Ｎ光配線にくらべ、配線の柔軟性は失われるが高速のデータ転送が可能になる。
【００５２】
場合によっては１個のＰＥに、１０２ａおよび１０２ｂ両方の機能を有する光デバイスを配置してもよい。この様に、電気配線と同様に光配線で１×１および１×Ｎ接続を可能にでき、トータルではＮ×Ｎの接続が容易に可能になるため、飛躍的なデータ処理速度の向上をはかることができる。
【００５３】
【発明の効果】
以上に説明した様に、本発明により以下の如き効果が奏される。
（１）Ｓｉ球等の立体形状半導体結晶の表面に光源および受光デバイス（典型的には、ＩＣおよび複数の光源および受光デバイス）を配置することで、内部を伝送路とすることができるため、飛躍的に配線密度および転送容量を上げられる。
【００５４】
（２）この光伝送路はフレキシブルであるため、Ｎ×Ｎ接続が容易なため、ピンボトルネックを解決できる。
【００５５】
（３）Ｓｉ球上にＧａＡｓＮ系の発光層を積層できるため、きわめて消費電力の小さい光デバイスが作製できる。
【図面の簡単な説明】
【図１】図１は、本発明の実施例１の全体を示す正面図である。
【図２】図２は、Sｉ球上にＩＣと電気配線を形成した段階の本発明の実施例１を示す正面図である。
【図３】図３は、ＩＣと電気配線を形成したSｉ球を窒化膜で覆った後に光デバイス作製部分を平面状に研磨した段階の本発明の実施例１を示す正面図である。
【図４】図４は、本発明の実施例１のSｉ球の光デバイス作製領域の断面図である。
【図５】図５は、Sｉ球の光デバイス作製領域に光デバイスを作製した段階の本発明の実施例１の断面図である。
【図６】図６は、Sｉ球の光デバイス作製領域に作製されたＬＥＤ部分の断面図である。
【図７】図７は、発光デバイスの活性層のエネルギーバンド構造図である。
【図８】図８は、Sｉ球の光デバイス作製領域に光デバイスを作製した段階の本発明の実施例２の断面図である。
【図９】図９は、１×１の光の授受を説明する本発明の実施例２の正面図である。
【図１０】図１０は、１×１及び１×Ｎの光の授受を説明する本発明の実施例３の正面図である。
【符号の説明】
１０１ Ｓｉ球
１０２ 光デバイス（光源、受光デバイス）
１０２ａ １×Ｎ光配線用光デバイス
１０２ｂ １×１光配線用光デバイス
１０３ 電子デバイス（ＩＣ）
１０４ 球表面上の電気配線
１０５ 球内部の光配線（光伝送路）
３０１ 窒化膜
３０２ （１１１）面
５０２ バッファ層
５０３ 光源（ＬＥＤ）
５０４、８０２ 受光デバイス（ＰＤ）
５０５、８０５ 入射光
５０６、８０４ 出射光
５０７、８０３ 電極パッド
６０２ ｎ型反射型
６０３ 活性層
６０４ ｐ型反射型
６０５ 狭窄層
６０６ 正電極
６０７ 負電極
７０１ 井戸層
７０２ 障壁層
７０３ クラッド層
８０１ 光源（ＶＣＳＥＬ）
Claims (10)
- 半導体の立体形状結晶の表面に、少なくとも、発光デバイスと受光デバイスを含む光デバイスが複数集積され、該立体形状結晶の内部を光配線媒体として用いて該発光デバイスと受光デバイス間で光を授受し、さらに該光デバイスは、格子整合調整用のバッファ層を介して該半導体の立体形状結晶の表面に形成されていることを特徴とする光電融合デバイス。
- 前記半導体の立体形状結晶はＳｉ球であり、その表面に電子デバイスと光デバイスが複数集積されている請求項１に記載の光電融合デバイス。
- 前記光デバイスは、その構成材料の一部にＧａＮＡｓ、ＧａＩｎＮＡｓ、ＡｌＮＡｓ、ＧａＩｎＮＡｓＰのＩＩＩ−ＶＮ半導体材料或いはＳｉＧｅのＩＶ族半導体材料が使われている請求項２に記載の光電融合デバイス。
- 前記発光デバイスは、それから発光される光が、自然放出光或いは誘導放出光であり、前記半導体の立体形状結晶内部に放射され、かつ該光の波長が該半導体の立体形状結晶のバンドギャップ波長よりも長い請求項１乃至３の何れかに記載の光電融合デバイス。
- 前記発光デバイスは、光を前記半導体の立体形状結晶内部に放射して、１つ或いは複数の前記受光デバイスが該光を受光できる様に形成されている請求項４に記載の光電融合デバイス。
- 前記発光デバイスは、それから発光される光が、自然放出光或いは誘導放出光であり、外部に光を発光できる様に形成されている請求項１乃至３の何れかに記載の光電融合デバイス。
- 前記受光デバイスは、１つ或いは複数の前記発光デバイスから前記半導体の立体形状結晶内部に放射された光を受光できる様に形成されている請求項１乃至６の何れかに記載の光電融合デバイス。
- 前記受光デバイスは、外部からの光を受光できる様に形成されている請求項１乃至６の何れかに記載の光電融合デバイス。
- 前記発光デバイスは、１つの受光デバイスに向けて光を前記半導体の立体形状結晶内部に放射できる発光デバイスと、複数の受光デバイスに向けて光を該半導体の立体形状結晶内部に放射できる発光デバイスとを含む請求項１乃至８の何れかに記載の光電融合デバイス。
- 前記半導体の立体形状結晶の表面に電子デバイスと光デバイスが複数集積されており、該電子デバイスは、前記発光デバイスの発光・消光を制御する機能、前記受光デバイスで受けた光を電気信号に変える機能、およびその電気信号をもとに論理演算する機能の少なくとも１つの機能を有する請求項１乃至９の何れかに記載の光電融合デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090826A JP3689615B2 (ja) | 2000-03-29 | 2000-03-29 | 立体形状を有する光電融合デバイス |
| US09/817,344 US6563137B2 (en) | 2000-03-29 | 2001-03-27 | Optoelectric integrated device having a three-dimensional solid configuration |
| EP01107915A EP1139122A3 (en) | 2000-03-29 | 2001-03-28 | Optoelectric integrated device having a three-dimensional solid configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090826A JP3689615B2 (ja) | 2000-03-29 | 2000-03-29 | 立体形状を有する光電融合デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284635A JP2001284635A (ja) | 2001-10-12 |
| JP3689615B2 true JP3689615B2 (ja) | 2005-08-31 |
Family
ID=18606377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000090826A Expired - Fee Related JP3689615B2 (ja) | 2000-03-29 | 2000-03-29 | 立体形状を有する光電融合デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6563137B2 (ja) |
| EP (1) | EP1139122A3 (ja) |
| JP (1) | JP3689615B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002286959A (ja) | 2000-12-28 | 2002-10-03 | Canon Inc | 半導体装置、光電融合基板、及びそれらの製造方法 |
| JP3890999B2 (ja) * | 2002-02-14 | 2007-03-07 | 住友電気工業株式会社 | 光送信モジュール |
| JP3927883B2 (ja) | 2002-08-02 | 2007-06-13 | キヤノン株式会社 | 光導波装置、およびそれを用いた光電融合基板 |
| US6819813B2 (en) | 2002-09-11 | 2004-11-16 | International Business Machines Corporation | Optical land grid array interposer |
| JP3897688B2 (ja) * | 2002-12-11 | 2007-03-28 | キヤノン株式会社 | 光電融合配線基板 |
| KR20050004005A (ko) * | 2003-07-01 | 2005-01-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 실장체, 광 전송로 및 광 전기 회로기판 |
| EP1695388A2 (en) * | 2003-12-01 | 2006-08-30 | The Regents Of The University Of California | Multiband semiconductor compositions for photovoltaic devices |
| US9524869B2 (en) | 2004-03-11 | 2016-12-20 | Epistar Corporation | Nitride-based semiconductor light-emitting device |
| US7928424B2 (en) * | 2004-03-11 | 2011-04-19 | Epistar Corporation | Nitride-based light-emitting device |
| US8562738B2 (en) | 2004-03-11 | 2013-10-22 | Epistar Corporation | Nitride-based light-emitting device |
| JP4019284B2 (ja) * | 2005-02-04 | 2007-12-12 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
| JP4019285B2 (ja) * | 2005-02-04 | 2007-12-12 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
| US8338186B2 (en) * | 2005-05-18 | 2012-12-25 | Ecovu Analytics Inc. | Method and system for fluid purification and analysis |
| US7727772B2 (en) * | 2005-05-18 | 2010-06-01 | Ecovu Analytics Inc. | Fluid contamination analyzer and a sample cell therefor |
| US20070082505A1 (en) * | 2005-10-11 | 2007-04-12 | Freescale Semiconductor, Inc. | Method of forming an electrically insulating layer on a compound semiconductor |
| US7531371B2 (en) * | 2006-02-21 | 2009-05-12 | Rather John D G | Multisurfaced microdevice system array and a method of producing the array |
| JP2007234724A (ja) * | 2006-02-28 | 2007-09-13 | Canon Inc | 垂直共振器型面発光レーザ、該垂直共振器型面発光レーザにおける二次元フォトニック結晶の製造方法 |
| JP4973940B2 (ja) * | 2007-10-15 | 2012-07-11 | ソニー株式会社 | 半導体発光素子の製造方法 |
| JP4215812B1 (ja) | 2008-02-27 | 2009-01-28 | 国立大学法人広島大学 | 光集積回路装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200631A (en) * | 1991-08-06 | 1993-04-06 | International Business Machines Corporation | High speed optical interconnect |
| JP3194503B2 (ja) | 1992-06-04 | 2001-07-30 | キヤノン株式会社 | 化合物半導体装置及びその製造方法 |
| US5937274A (en) * | 1995-01-31 | 1999-08-10 | Hitachi, Ltd. | Fabrication method for AlGaIn NPAsSb based devices |
| US5955776A (en) * | 1996-12-04 | 1999-09-21 | Ball Semiconductor, Inc. | Spherical shaped semiconductor integrated circuit |
| US6097472A (en) | 1997-04-17 | 2000-08-01 | Canon Kabushiki Kaisha | Apparatus and method for exposing a pattern on a ball-like device material |
| JPH1154406A (ja) | 1997-08-04 | 1999-02-26 | Mitsui High Tec Inc | 球状ｉｃの露光方法 |
| JPH11161766A (ja) * | 1997-11-28 | 1999-06-18 | Mitsui High Tec Inc | Ｉｃカード |
| US6052517A (en) * | 1998-06-30 | 2000-04-18 | Ball Semiconductor, Inc. | Spherical cell design for VLSI circuit design on a spherical semiconductor |
| JP3865944B2 (ja) * | 1998-07-23 | 2007-01-10 | Ｎｔｎ株式会社 | シリコン球の製造方法および装置 |
| JP4054480B2 (ja) | 1999-05-18 | 2008-02-27 | キヤノン株式会社 | Ｓｉ基板上の光電融合デバイス構造、その製造方法、及び成膜方法 |
| US6423974B1 (en) * | 1999-05-28 | 2002-07-23 | Ball Semiconductor, Inc. | X-ray imaging apparatus using spherical semiconductor detectors |
-
2000
- 2000-03-29 JP JP2000090826A patent/JP3689615B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-27 US US09/817,344 patent/US6563137B2/en not_active Expired - Fee Related
- 2001-03-28 EP EP01107915A patent/EP1139122A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001284635A (ja) | 2001-10-12 |
| US6563137B2 (en) | 2003-05-13 |
| US20010032984A1 (en) | 2001-10-25 |
| EP1139122A2 (en) | 2001-10-04 |
| EP1139122A3 (en) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3689615B2 (ja) | 立体形状を有する光電融合デバイス | |
| US5357122A (en) | Three-dimensional optical-electronic integrated circuit device with raised sections | |
| US9341776B2 (en) | Optical interconnection device and method of manufacturing the same | |
| US6794688B2 (en) | Semiconductor light-emitting device and manufacturing method therefor, and LED lamp and LED display | |
| US9136672B2 (en) | Optical light source | |
| US6261859B1 (en) | Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device | |
| JPH0555703A (ja) | 面発光レーザ装置 | |
| US20020067882A1 (en) | Virtual optoelectronic crossbar switch | |
| JP2002353564A (ja) | 面発光レ−ザ、面発光レ−ザの製造方法、及び受光素子、受光素子の製造方法、並びに光伝送モジュ−ル | |
| JP2002280602A (ja) | 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール | |
| JP2002286959A (ja) | 半導体装置、光電融合基板、及びそれらの製造方法 | |
| JP2004506336A (ja) | モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ | |
| US6376269B1 (en) | Vertical cavity surface emitting laser (VCSEL) using buried Bragg reflectors and method for producing same | |
| JPH09199795A (ja) | 半導体受発光装置 | |
| US20190123231A1 (en) | Optoelectronic integrated semiconductor module and method for manufacturing same | |
| JP2674626B2 (ja) | 量子井戸光デバイス | |
| JP3684112B2 (ja) | 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置 | |
| KR100413708B1 (ko) | 광자리사이클링을지닌마이크로공동발광다이오드 | |
| Liu et al. | Smart-pixel array technology for free-space optical interconnects | |
| JPH0513749A (ja) | 光接続回路 | |
| JP2004296560A (ja) | 半導体レーザの製造方法および集積光回路の製造方法 | |
| JPS6089990A (ja) | 光集積回路 | |
| JP2002252418A (ja) | 光通信システム | |
| JP4298134B2 (ja) | アクティブ光コネクタ | |
| WO2023119364A1 (ja) | 光デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |