JP2004506336A - モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ - Google Patents

モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ Download PDF

Info

Publication number
JP2004506336A
JP2004506336A JP2002518590A JP2002518590A JP2004506336A JP 2004506336 A JP2004506336 A JP 2004506336A JP 2002518590 A JP2002518590 A JP 2002518590A JP 2002518590 A JP2002518590 A JP 2002518590A JP 2004506336 A JP2004506336 A JP 2004506336A
Authority
JP
Japan
Prior art keywords
optically active
layer
active semiconductor
heterostructure
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002518590A
Other languages
English (en)
Other versions
JP5066321B2 (ja
Inventor
フィッツジェラルド　ユージン　エイ
Original Assignee
アンバーウェーブ　システムズ　コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アンバーウェーブ　システムズ　コーポレイション filed Critical アンバーウェーブ　システムズ　コーポレイション
Publication of JP2004506336A publication Critical patent/JP2004506336A/ja
Application granted granted Critical
Publication of JP5066321B2 publication Critical patent/JP5066321B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer

Abstract

Ｓｉウエハに埋め込まれた光学活性層を有する構造であり、ＣＭＯＳ加工装置に露出される外側のエピタキシャル層が常にＳｉまたは他のＳｉＯ２などのＣＭＯＳ対応材料となっている。光電子層が完全にＳｉに取り囲まれているため、ウエハは十分に標準ＳｉＣＭＯＳ製造に対応する。Ｓｉのバンドギャップ（１．１μｍ）より長い光の波長に対してＳｉが完全に透明であるため、光信号は、通常の入射（Ｓｉ基板または上部Ｓｉキャップ層を介する）または面内入射（端部結合）のいずれかを利用して、埋め込み光電子層と外部導波路との間を透過することができる。

Description

【０００１】
（優先権情報）
本願は、２０００年８月４日に仮出願した米国特許出願第６０／２２３，４０７号の優先権を主張する。
【０００２】
（技術分野）
本発明は、Ｓｉに埋め込まれた光電子材料または半導体素子を含むエピタキシャル構造に関し、ウエハ全体を従来のＳｉＣＭＯＳツールを用いて加工し、完全モノリシック光電子集積回路（ＯＥＩＣ）を生成することができる。また、本発明は、Ｓｉ基板上に形成されたモノリシック光電子集積回路（ＯＥＩＣ）に関し、Ｓｉウエハに埋め込まれた光学活性半導体材料を基にして、ウエハ全体を従来のＳｉＣＭＯＳツールを用いて加工し、上記ＯＥＩＣを生成することができる。
【０００３】
（背景技術）
光電子部品とＳｉ回路を組み合わせることは、マイクロエレクトロニクスおよび通信産業が長年望んできたことである。標準Ｓｉ集積回路（ＩＣ）に光電子機能を付加すると、極めて広範な新しいアプリケーションおよび装置が可能になり、これにはオンチップ光通信（高速プロセッサのタイミングを取る光クロックを可能にする）、チップ間光通信リンク（光配線）、さらに効率的で小型のデータ通信および遠距離通信用光送受信機などがある。
【０００４】
光電子部品とＳｉＩＣを混成集積することは、実行可能な解決法の１つではあるが、これは好ましい解決法ではない。光電子部品とＳｉ回路の完全モノリシック集積は、種々の理由により、混成集積より遥かに優れている。モノリシック集積によると以下のことが実現する。より小型な素子（そのため素子の高集積度化）。混成集積方式において必要な光電子部品とＳｉＩＣとの間の配線結合あるいはフリップチップ結合が不要になるため、実装の低コスト化。素子全体が標準ＳｉＣＭＯＳ手法を用いて加工できるため、加工の低コスト化。そして、混成集積が望ましくない電気的寄生を生じるアプリケーションにおける素子特性の向上。
【０００５】
そのため、光電子機能とＳｉＣＭＯＳ回路の両方を含む完全にモノリシックな構造を作成することが望まれている。しかし、光電子機能をＳｉ回路と一体化することに伴う真の問題は、効率的に発光することも検出することもないためＳｉ自体が良い光電子材料ではないということである。そのため、ＳｉＣＭＯＳ回路と一体化する光学活性材料はＳｉ以外のもの、例えばＧｅ，ＳｉＧｅ，ＧａＡｓ，ＩｎＰ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰ、あるいは、他の光学活性ＩＶ族またはＩＩＩ−Ｖ族半導体材料などでなければならない。これらの材料とＳｉとの間の大きな格子不整合と熱膨張係数不整合のため、これまでに作成されたモノリシック一体型素子は、エピタキシに起因する結晶欠陥（特に貫通転位）によりその性能が限られていた。しかし、傾斜バッファ層または選択エピタキシャル成長およびエピタキシャル横方向成長など、近年の欠陥フィルタリング方式の進歩により、この問題を克服し、受光素子、発光ダイオード（ＬＥＤ）、レーザなどの光電子素子に適質な格子不整合エピタキシャル層の作成が可能になった。
【０００６】
これまでに作成されたモノリシック光電子一体型回路の主たる制約は、ＳｉＣＭＯＳ加工ステップが、光学活性材料の一体化の前に、すべて完全に終了していなければならないという条件であった。この条件があるのは、汚染の懸念があるため、ＳｉＣＭＯＳ加工ツールを他の材料に晒すことができないからである。
【０００７】
（発明の開示）
そのため、本発明の目的は、光学活性材料または半導体素子をＳｉに埋め込み、ウエハ全体を従来のＳｉＣＭＯＳツールを用いて加工して完全モノリシック光電子集積回路を生成することができる、エピタキシャル構造を提供することである。また、そのようなウエハ構造を得ることができる方法を提供することも本発明の目的である。
【０００８】
本発明は、光学活性層がＳｉウエハに埋め込まれ、ＣＭＯＳ加工装置に露出される外側のエピタキシャル層が常にＳｉである（または、ＳｉＯ２などの他のＣＭＯＳ対応材料）、構造を提供する。光電子層が完全にＳｉに取り囲まれているため、ウエハは十分に標準ＳｉＣＭＯＳ製造に対応する。そのため、ＳｉＣＭＯＳ加工に関する製造およびコスト上の利点はすべて、本発明により完全に実現される。
【０００９】
記すべき重要なことは、光電子層をＳｉ内に埋め込むことが、ＯＥＩＣと外部導波路（光ファイバなど）または自由空間との間の光信号の伝送の妨げにはならない、ということである。特に、Ｓｉのバンドギャップ（１．１μｍ）より長い光の波長に対してＳｉが完全に透明であるため、光信号は、通常の入射（Ｓｉ基板または上部Ｓｉキャップ層を介する）または面内入射（端部結合）のいずれかを利用して、埋め込み光電子層と外部導波路との間を透過することができる。これにより、一般的遠距離通信波長１．３および１．５５μｍに使用されるＯＥＩＣの設計に非常に高い自由度が与えられる。また、Ｓｉのバンドギャップよりも短い波長でも、埋め込み光電子層の内外で結合することができる。これは、上部Ｓｉキャップ層を十分に薄く作ることが可能であるため、通常使用される９８０または８５０ｎｍなどの他の波長において、最低限しか吸収していないからである。あるいは、端部結合を、これらの波長に用いることができる。この自由度により、多重波長および／または多重光相互接続が必要な、複雑なシステム・オン・チップ構造の設計が容易になる。
【００１０】
（発明を実施するための最良の形態）
格子不整合材料をモノリシックに一体化するには、いくつかの異なる手法が利用可能であり、ウエハ接着、傾斜バッファ層、エピタキシャル横方向成長などがある。ウエハ接着は絶好な選択肢である。それは、「層間構造」、例えば、傾斜バッファ層または選択エピタキシャルマスクを必要とせずに、２つの異種材料を直接結合することができるからである。しかし、ウエハ接着が格子不整合問題を解消したとしても、２つの問題が新たに生じ、そのためにウエハ接着の能力が最大限に発揮されない。その２つの問題とは、熱膨張不整合およびウエハサイズ不整合である。
【００１１】
熱膨張不整合は、接着された異種ウエハが同様な厚さであるときに重大な問題となる。この不整合により、加熱および冷却の際に大きな歪みが生じて組立品に亀裂が入ったり、ウエハ同士が剥離したりする恐れがある。ウエハサイズ不整合は、接着された２つの異種ウエハが、通例異なる径を有することに関係している。そのため、大きい径のウエハの一部が無駄になる。例えば、Ｓｉ基板とＧｅ基板との接着を検討する。Ｓｉ基板は、普通８インチ径のものが入手可能であるが、一方Ｇｅは、普通入手可能なものは径が４インチしかない。そのため、Ｓｉ基板の一部しか接着プロセスによって覆われず、ウエハの残りの部分は無駄になってしまう。
【００１２】
傾斜層成長とウエハ接着の組み合わせると、これらの２つの問題が解消されるとともに、大幅に自由度が上がり、Ｓｉ基板上に新しい集積半導体プラットフォームが作成される。再度、ＧｅをＳｉに接着する例を検討し、今回は、図１Ａ〜１Ｄに示した傾斜層／ウエハ接着手法を用いる。この手法において、傾斜ＳｉＧｅ層１０２（０〜１００％Ｇｅ傾斜）は、任意の径のＳｉ基板１００上でエピタキシャル成長している。Ｇｅ層１０４が、その後ＳｉＧｅ傾斜層１０２上に成長する。表面粗さを低減するために、化学的機械的研磨などの平坦化工程をＳｉＧｅ傾斜層１０２の成長時に挿入することが可能である。これは米国特許第６，１０７，６５３号に記載され、この参照により開示に含まれる。ただし、本発明に記載されている層はいずれも、適宜平坦化工程を行うことができる。
【００１３】
その後、ウエハを、図１Ａおよび１Ｂに示すように、同じ径の他のＳｉ基板１０６に接着することができる。そのため、この手法は、ウエハサイズ不整合問題を解消し、また両ウエハが本質的にＳｉであるため、熱膨張問題をも解消する。
【００１４】
一旦ウエハ同士を接着すると、その後、元のＳｉウエハ１００を研磨して選択的にエッチバックすることができる。一実施形態（図１Ｃに示す）において、ＳｉＧｅ傾斜層１０２も完全に除去し、Ｇｅ層１０４のみを新しいホストＳｉ基板１０６上に残すことができる。ここで、Ｓｉキャップ層１０８を、この構造の上部にエピタキシャル成長させることが可能であり、図１Ｄに示すように光学活性層１０４（この場合Ｇｅ）が事実上Ｓｉウエハに埋め込まれる。
【００１５】
ＧｅとＳｉとの間の大きな格子不整合（約４％）が、この最後のＳｉ堆積時に多数の転位を生むが、その転位はＳｉキャップ層１０８に存在するだけで、光電子Ｇｅ層１０４に貫通することはない。これは、大きな格子不整合（通例１．５％を超える）を有するシステムに対して、転位が短距離移動しかせず、堆積膜に留まるようになっている成長モードだからである。不適合転位が下地塗膜層（この場合Ｇｅ）に貫通するには、長距離転位移動が必要であり、これは通例１．５％未満の格子不整合を備えるシステムでないと達成されない。Ｓｉキャップ層１０８におけるこれらの転位は、ＣＭＯＳ電子回路がＳｉキャップ層１０８ではなく、Ｓｉ基板１０６（図６Ａ〜６Ｃ参照）に配置されているなら、素子駆動に有害な影響を及ぼすことはない。
【００１６】
他の実施形態において、Ｓｉキャップ層を、エピタキシャル成長させるのではなく、光学活性層の上部にウエハ接着（他のＳｉ基板から）することも可能である。本実施形態において、Ｓｉキャップ層は、高品質であるため、電界効果トランジスタ（ＦＥＴ）あるいは同様な素子を含むＣＭＯＳ回路に加工することもできる。さらに他の実施形態において、元のＳｉＧｅ傾斜層１０２は、エッチバックの際に一部分のみ除去可能であり、歪みＳｉキャップ層が、残存ＳｉＧｅ傾斜層１０２の上部でエピタキシャル成長することもできるようになっている。この歪みＳｉキャップ層は、高品質となり、緩和ＳｉＣＭＯＳ回路に比べて性能が向上したＣＭＯＳ回路に加工することも可能である。さらに他の実施形態において、元のＳｉ基板１００およびＳｉＧｅ傾斜層１０２を完全に除去することも可能であり、均一組成のＳｉＧｅ層を、光学活性層の上部にウエハ接着することも可能である。その後、歪みＳｉキャップ層をそのＳｉＧｅ層上にエピタキシャル成長させ、ＣＭＯＳ回路に加工することも可能である。
【００１７】
当業者には、層間剥離などの研磨／エッチバック以外の手法を用いて、第１のウエハからＳｉ基板１００および傾斜ＳｉＧｅ層１０２を除去することが可能であることは理解できよう。
【００１８】
また、この構造に付加層を組み込むことが可能な場合もあることは、当業者には理解できよう。例えば、図２Ａ〜２Ｄに図示するように他の実施形態において、第１のＳｉ基板２００は、前述のように上部にＧｅ層２０４を備えた０〜１００％傾斜ＳｉＧｅ層２０２を有し、一方第２のＳｉ基板２０６は、表面にＳｉＯ２などの厚い絶縁層２０８を有することが可能である。この絶縁層は、光電子層２０４をＳｉ基板２０６（およびその後、当該基板において加工された任意のＣＭＯＳ電子回路）から絶縁分離する役割をする。再度、（高欠陥）Ｓｉ層２１０を、光電子層２０４の上部に堆積することができる。
【００１９】
図３Ａ〜３Ｄに図示するようにさらに他の実施形態において、傾斜ＳｉＧｅ層３００およびＧｅ層３０２を第１のＳｉ基板３０４上に成長させた後、Ｓｉキャップ層３０６を、Ｇｅ層３０２上に成長させることができる。その後、このＳｉキャップ層上に任意のＳｉＯ２層を成長または堆積可能であり、ウエハ接着の際に役立つ。このＳｉキャップ層３０６は、高密度の転位を有するが、転位が素子の性能に有害な影響を及ぼすことはない。それはこのＳｉ層３０６が光学的あるいは電子的に活性化しないためである。ヘテロ構造にこのＳｉキャップ層３０６を含むことの利点の１つは、Ｇｅ層３０２に対して下部コンタクトを形成する際にエッチ・ストップとして機能することである。その後、このウエハを、前述のように上部にＳｉＯ２などの絶縁層３１０を有する他のＳｉ基板３０８に接着することができる。Ｇｅ層３０２までエッチバックした後、もう１つＳｉキャップ層３１２を設けることができる。
【００２０】
図４Ａ，４Ｂに図示するようにさらに他の実施形態において、絶縁層４００を、上部Ｓｉキャップ層４０２と光学活性層４０４との間に挿入することができる。これは、光学活性層４０４をＣＭＯＳ電子回路から絶縁分離するために有用である。特に、ＣＭＯＳ電子回路がＳｉ基板４０８ではなく、上部Ｓｉキャップ層４０２に配置されているＯＥＩＣ実施形態において有用である。
【００２１】
図５Ａ〜５Ｃに示すように、元のＳｉ基板５００が除去されない実施形態を有することも可能である。そのような構造の１つは、傾斜ＳｉＧｅ層（０〜１００％傾斜）５０２、そしてその後光学活性層として均一なＧｅ層５０４の成長を含むことになる。そして、ＳｉＯ２層５０８を備えた第２のＳｉ基板５０６を、Ｇｅ層５０４の上部にウエハ接着することができる。その後、第２のＳｉ基板５０６を、部分的にエッチバックまたは層間剥離して、実質的に無欠陥の薄いＳｉキャップ層５１０を残すことができる。ＣＭＯＳ電子回路は、本実施形態では上部Ｓｉキャップ層５１０に加工される。上述したように本実施形態では、緩和ＳｉＣＭＯＳに対して歪みＳｉキャップ層を備えた緩和ＳｉＧｅ層などの付加層を含むことも可能である。
【００２２】
また、種々の目的にかなった付加層がこの構造に含まれることも理解されよう。例えば、各層を種々のヘテロ界面に含むことにより、これらのヘテロ界面におけるエネルギー帯不連続性の（場合によっては悪）影響を最小限にすることができる。他の例としては、交互に高・低屈折率材料からなる４分の１波長厚さの各層を、接着前のどちらかのウエハの上部に成長あるいは堆積することも可能であり、高反射率多層スタックが光電子材料の下方に存在するようになっている。このスタックは、共振空洞の下部ミラーとして機能して、特定の波長における光学的応答性を高めることができる。その後接着したウエハの加工の際に、高反射率ミラーを光電子層の上方に堆積して共振空洞を完成することが可能であり、あるいは最上部周囲／半導体界面が上部ミラーとして機能することもできる。
【００２３】
説明した構造および手法は、Ｇｅ以外の他の光電子材料に適用可能である。例えば、第１のＳｉ基板上のＳｉＧｅ傾斜層を、１００％Ｇｅ未満の一定の組成まで傾斜させ、その後ＳｉＧｅの均一な層をその組成で成長させるだけで、その組成のＳｉＧｅ層を光学活性層としてＳｉウエハに埋め込むことができる。
【００２４】
他の例としては、Ｓｉ上のＳｉＧｅおよびＩｎＧａＡｓ層を組成傾斜させることにより、Ｓｉ上にＩｎＰまたはＩｎＧａＡｓの接着層を作成することも可能である。これは次のように達成される。まず、傾斜ＳｉＧｅエピタキシャル層（０〜１００％Ｇｅ傾斜）をＳｉ基板上にエピタキシャル成長させる。ＧａＡｓおよびＧｅはほぼ同一の格子定数を有するため、その後ＧａＡｓ層を、Ｇｅ層の上部にエピタキシャル成長することができる。この時点で、ＧａＡｓ層を、他のＳｉ基板にウエハ接着することが可能であり、埋め込み活性光電子層はＧａＡｓであった。あるいは、緩和傾斜ＩｎＧａＡｓ層は、０％Ｉｎからある所望のＩｎ濃度に傾斜したＧａＡｓ層上に成長可能である。これは米国特許第６，２３２，１３８号に記載され、この参照により開示に含まれる。ＩｎＧａＡｓ層は、もう１つのＳｉ基板にウエハ接着することができる。
【００２５】
さらに他の実施形態において、Ｉｎ０．５３Ｇａ０．４７Ａｓに格子整合したＩｎＧａＡｓＰまたはＩｎＰを、この構造上に成長可能であり、もう１つのＳｉ基板にウエハ接着することができる。さらに複雑な他の実施形態において、種々の光電子素子用格子整合へテロ構造は、第１のウエハ上にエピタキシャル成長が可能であり、第２のＳｉ基板にウエハ接着可能である。
【００２６】
例としては、緩和ＳｉＧｅ傾斜層を、第１のＳｉ基板上に０〜１００％Ｇｅで成長可能であり、その後その上部に緩和傾斜ＩｎＧａＡｓ層を０〜５３％Ｉｎで成長可能である。格子整合したＩｎＰ層は、その後成長し、ＩｎＰに格子整合した任意の光電子素子用出発基板としての機能を果たすこともできる。例えば、いずれもＩｎＰに格子整合しているＩｎＰ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰを含むレーザ構造を、その後成長させることが可能である。素子の全体構造を第２のＳｉ基板にウエハ接着することが可能であり、この場合の埋め込み光電子層は、Ｇｅとともに説明した単層ではなく、レーザ（または、ＬＥＤか検出素子）構造全体であった。当然、この構造は、元のＳｉ基板上に「上下逆さま」に成長させなければならない。第２のＳｉ基板にウエハ接着する際に反転することになるからである。同様に、ＧａＡｓに格子整合したヘテロ構造全体も、第１のＳｉ基板上に成長させ、その後第２のＳｉ基板にウエハ接着することもできる。
【００２７】
これらの他の光電子層は、Ｓｉで被覆することも可能であり、埋め込み光学活性半導体材料を、広範囲の材料から選ぶことができる。例えば、Ｇｅ，ＳｉＧｅ，ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＰ，ＩｎＧａＡｓＰ，ＧａＡｓに格子整合した任意のＩＩＩ−Ｖ族合金、ＩｎＰに格子整合した任意のＩＩＩ−Ｖ族合金の材料、ＧａＡｓに格子整合した任意の多層へテロ構造（レーザ、発光素子、または受光素子）、あるいはＩｎＰに格子整合した任意の多層へテロ構造が挙げられる。
【００２８】
平面複合ウエハを作製すると、最低限、Ｓｉ基板と、光学活性材料の層と、Ｓｉキャップ層とを含む。また、このウエハは、上述したように任意の付加層または素子へテロ構造も含んでいる。この構造を加工してモノリシック光電子集積回路を作成することができる。例えば、Ｓｉ上に光受信回路を作成する場合を検討する。光受信回路は、検出・受信回路、または多数の検出素子と１つ以上の受信回路とを含むことができる。光学活性層がＳｉウエハ内に完全に埋め込まれているため、標準ＳｉウエハがＣＭＯＳ製造用であることから、この平面複合ウエハを加工することができる。
【００２９】
図６Ａ〜６Ｃに図示した一実施形態において、出発ウエハへテロ構造６００は図３Ｄに示す、得られた構造に基づいており、ＳｉＣＭＯＳ電子回路６０２をそのＳｉ基板上で加工することができる。本実施形態において、初期の工程は、各光電子受信素子領域を画定するウエハのパターニングを含み、これらの領域はマスクにより保護される。その他の領域は、Ｓｉ基板までエッチングして、Ｓｉの未使用の表面がＣＭＯＳ電子回路に加工されるようにする。
【００３０】
埋め込み光電子層の相互拡散を最小限にする（および完全性を維持する）には、ＣＭＯＳ加工のサーマルバジェットに特に注意が必要であることが予想される。しかし、このサーマルバジェットおよび制御された相互拡散はまた、素子設計者には好都合でもある。例えば、光学活性層（この例の場合Ｇｅ）の上部及び下部表面での僅かな相互拡散が、これらの界面を傾斜させるため、ある素子にとって有害となりうる急峻なエネルギー帯不連続性を最小限に抑えることになる。ＣＭＯＳ加工が完了すると、その後Ｇｅを備えた領域は、検出素子に加工され、ＳｉＣＭＯＳ回路とＧｅ検出素子との間で最終的な配線が可能となる。
【００３１】
あるいは、図４Ｂに示す他の実施形態において、ＳｉＣＭＯＳ電子回路を、光電子層と同一平面ではなく、その上方に作製することができる。光電子（この例ではＧｅ）層の上方に高欠陥Ｓｉキャップ層をエピタキシャル成長させるのではなく、上述したように高品質Ｓｉキャップ層を光電子層の上方にウエハ接着することができる。ＳｉＣＭＯＳ電子回路を、Ｓｉ基板内ではなく、光電子層の上方のこのＳｉキャップ層内に形成することができる。バイアを、この上部ＳｉＣＭＯＳ層を貫通して穿孔し、所望の下地光電子層との接続を確立することができる。下地Ｓｉ層は、上述したようにエッチ・ストップとして機能することができる。個々の構成要素を、トレンチ・アイソレーションを用いて互いに絶縁分離することができる。
【００３２】
さらに他の実施形態において、ＣＭＯＳ回路を、緩和Ｓｉキャップ層ではなく、上述したように光電子層の上方の歪みＳｉキャップ層に作製してもよい。これは、所望する組成の緩和ＳｉＧｅ層を、光電子（Ｇｅ）層の上部にウエハ接着（またはエピタキシャル成長）することにより達成できる。歪みＳｉキャップ層を、その後緩和ＳｉＧｅ層の上部にエピタキシャル成長することが可能である。再び、バイアを、その歪みＳｉおよび緩和ＳｉＧｅ層を貫通して穿孔し、所望の光電子層との接続を確立することができる。
【００３３】
Ｓｉに埋め込まれた光電子層には、いくつか利点がある。第１に、集積シーケンス全体がＳｉファウンドリ内で起こりうる。ＳｉＣＭＯＳと光電子層との間の配線でさえも、Ｓｉコンタクト技術で行うことができる。それは光電子領域に形成されるコンタクトは、光電子層上のＳｉキャップ層へのコンタクトとなるからである。コンタクトおよび配線材料はすべて標準ＳｉＶＬＳＩ加工に準じてもよい。例えば、コンタクトは、Ｎｉ，Ｃｏ，またはＴｉ、および得られたシリサイドを用いて作ることができる。バイア・プラグは、タングステンを用いることができ、金属配線はＡｌまたはＣｕを採用することができる。また、Ｓｉコンタクト層（いくつかの実施形態に存在する）の大きな欠陥密度は、低抵抗コンタクトを作成する際に役立つことになるが、それはこれらの欠陥が相互拡散および拡散を増大させるからである。
【００３４】
あるいは、ある実施形態においてＳｉ層をエピタキシャル堆積するため、これらの実施形態では、ドーピングがエピタキシで制御され、注入を活性化するための高いサーマルバジェットは必要とされない。また、Ｇｅ系光学活性領域は必ずしもエピタキシャル・プロセスの際にドープする必要はない。ＧｅがＳｉと等電子であるため、Ｓｉをドープするのと同じ元素がＧｅをドープする。従って、現在のプロセス・シミュレーション・ツールを考えると、単にＳｉコンタクト層をドープすることができ（Ｇｅ層が上下表面で直接Ｓｉ層に接触している実施形態、すなわち、図３Ｄにおいて）、Ｇｅを真性のままにしておくことができる。つまり、後続の加工の際に、ドーパントがＧｅに入り込むことにより、フォトダイオード動作に必要なＧｅ内のｐ−ｉ―ｎ構造を作成することができる。また、Ｇｅ上部のＳｉ層の原位置での堆積は、ＳｉとＧｅとの熱膨張差によるＧｅ内の亀裂の表面核生成を防止するのに役立つ。
【００３５】
最後に、記すべき重要なことは、Ｓｉは、一般に遠距離通信に使用される光の光学波長（１．３および１．５５μｍ）よりも大きいバンドギャップを有するため、Ｓｉ基板および上部キャップ層がともに、これらの波長に対して透明であるということである。従って、埋め込み光電子層と外部導波路（光ファイバまたは自由空間など）との間の光信号の伝送が、ウエハの表側または裏側を介する通常の入射、または面内入射のいずれかにより、容易に生じる。また、Ｓｉのバンドギャップよりも短い波長でも、埋め込み光電子層の内外で結合することができる。これは、上部Ｓｉキャップ層を十分に薄く作ることが可能であるため、通常使用される９８０または８５０ｎｍなどの他の波長において、最低限しか吸収していないからである。あるいは、端部結合をこれらの波長に用いることができる。
【００３６】
従って、埋め込み光学活性層を、複合集積光電子送受信機の作成に用いることができる。そのため、例えば、チップ上に光ネットワークスイッチを構成することが可能である。そのようなＯＥＩＣ７００の概略例を図７に示す。この例において、ＩｎＧａＡｓ／ＩｎＰヘテロ構造は、Ｓｉウエハ７０２に埋め込まれている。ある領域が加工されてこの埋め込み光学活性材料を用いてエミッタ７０４を形成する一方、他の領域は加工されて検出素子７０６を形成している。この図は、理解しやすいように簡略化して描かれているが、ＩｎＧａＡｓ／ＩｎＰエミッタおよび検出素子は、実際にはウエハの表面に露出してはいない。これらはウエハ７０２に埋め込まれている。構造全体の上層は、Ｓｉである。
【００３７】
エミッタおよび検出素子の両方を形成することができる簡単な構造は、ｐ−ｉ−ｎ構造であり、順バイアスの場合は発光し、逆バイアスの場合は光を検出する。ウエハの他の領域において、Ｓｉ電子回路７０８が、Ｓｉ基板に加工されている。Ｓｉ電子回路は、ＡｌまたはＣｕなどの標準Ｓｉ配線材料を基にした配線を用いて、光電子素子に接続されている。また、ウエハの上部表面全体が、Ｓｉキャップ層であるため、光電子エミッタおよび検出素子へのコンタクトは、Ｎｉ，Ｃｏ，またはＴｉ各シリサイドなどの標準Ｓｉコンタクト材料を用いて作ることができる。最終的に、光信号をＯＥＩＣと外部光ファイバとの間で伝送することができる。可能性の１つを図に示したが、光は、基板を透過して突き合わせ結合ファイバ７１０に到達する。また、光信号は、Ｓｉキャップ層を透過することも可能であり、光ファイバがＯＥＩＣの上方に位置するようになっている。第３の可能性は、端部結合を用いることであるが、Ｖ字型溝を基板内にエッチングし、光ファイバを同一方向に揃え、面内入射させるようになっている。
【００３８】
本発明は、いくつかの好適な実施形態について図示、説明してきたが、その技術的思想および範囲を逸脱しない限り、態様および詳細に対する種々の変更、省略および付加が可能である。
【図面の簡単な説明】
【図１Ａ】本発明に係るＳｉウエハ内に埋め込まれた光学活性層を作成するための、傾斜バッファ／ウエハ接着プロセスの例示的実施形態の概略図である。
【図１Ｂ】本発明に係るＳｉウエハ内に埋め込まれた光学活性層を作成するための、傾斜バッファ／ウエハ接着プロセスの例示的実施形態の概略図である。
【図１Ｃ】本発明に係るＳｉウエハ内に埋め込まれた光学活性層を作成するための、傾斜バッファ／ウエハ接着プロセスの例示的実施形態の概略図である。
【図１Ｄ】本発明に係るＳｉウエハ内に埋め込まれた光学活性層を作成するための、傾斜バッファ／ウエハ接着プロセスの例示的実施形態の概略図である。
【図２Ａ】光学活性層とＳｉ基板との間に絶縁層を含む、より複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスの他の例示的実施形態の概略図である。
【図２Ｂ】光学活性層とＳｉ基板との間に絶縁層を含む、より複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスの他の例示的実施形態の概略図である。
【図２Ｃ】光学活性層とＳｉ基板との間に絶縁層を含む、より複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスの他の例示的実施形態の概略図である。
【図２Ｄ】光学活性層とＳｉ基板との間に絶縁層を含む、より複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスの他の例示的実施形態の概略図である。
【図３Ａ】絶縁層と光学活性層との間にＳｉコンタクト層を含む、さらに複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスのさらに他の例示的実施形態の概略図である。
【図３Ｂ】絶縁層と光学活性層との間にＳｉコンタクト層を含む、さらに複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスのさらに他の例示的実施形態の概略図である。
【図３Ｃ】絶縁層と光学活性層との間にＳｉコンタクト層を含む、さらに複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスのさらに他の例示的実施形態の概略図である。
【図３Ｄ】絶縁層と光学活性層との間にＳｉコンタクト層を含む、さらに複雑なウエハ構造を作成するための、傾斜バッファ／ウエハ接着プロセスのさらに他の例示的実施形態の概略図である。
【図４Ａ】傾斜バッファ／ウエハ接着プロセスのさらに別の例示的実施形態の、結果的に得られたウエハ構造を示す概略図であり、ここでは光学活性層が、絶縁層によりシリコン基板とＳｉキャップ層の両方と絶縁分離されており、またモノリシック光電子集積回路を作成するためのＳｉＣＭＯＳ電子回路の実現可能な実施を示す。
【図４Ｂ】傾斜バッファ／ウエハ接着プロセスのさらに別の例示的実施形態の、結果的に得られたウエハ構造を示す概略図であり、ここでは光学活性層が、絶縁層によりシリコン基板とＳｉキャップ層の両方と絶縁分離されており、またモノリシック光電子集積回路を作成するためのＳｉＣＭＯＳ電子回路の実現可能な実施を示す。
【図５Ａ】傾斜バッファ／ウエハ接着プロセスの例示的実施形態の概略図であり、ここでは元の基板と傾斜バッファ層とが、この構造から除去されていない。
【図５Ｂ】傾斜バッファ／ウエハ接着プロセスの例示的実施形態の概略図であり、ここでは元の基板と傾斜バッファ層とが、この構造から除去されていない。
【図５Ｃ】傾斜バッファ／ウエハ接着プロセスの例示的実施形態の概略図であり、ここでは元の基板と傾斜バッファ層とが、この構造から除去されていない。
【図６Ａ】ＯＥＩＣ加工の例示的実施形態を示す概略図であり、ＳｉＣＭＯＳ電子回路が、光学活性層の下方のＳｉ基板内に配置されている。
【図６Ｂ】ＯＥＩＣ加工の例示的実施形態を示す概略図であり、ＳｉＣＭＯＳ電子回路が、光学活性層の下方のＳｉ基板内に配置されている。
【図６Ｃ】ＯＥＩＣ加工の例示的実施形態を示す概略図であり、ＳｉＣＭＯＳ電子回路が、光学活性層の下方のＳｉ基板内に配置されている。
【図７】ＯＥＩＣ実施の例示的実施形態の概略図であり、エミッタ、検出素子、およびＳｉＣＭＯＳ電子回路がすべて同一Ｓｉ基板上にモノリシックに集積されている。

Claims (58)

  1. 半導体へテロ構造であって、
    Ｓｉ基板と、
    前記基板上の光学活性半導体材料であって、該光学活性半導体材料が前記基板に対して格子不整合であるとともに実質的に緩和されている、光学活性半導体材料と、
    前記光学活性半導体材料上のキャップ層であって、該キャップ層がＳｉからなる、キャップ層と、
    を備えることを特徴とする半導体へテロ構造。
  2. 請求項１に記載のへテロ構造において、前記光学活性半導体材料が、Ｇｅ，ＧａＡｓ，ＩｎＰ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＧａＡｓＮ，ＩｎＧａＡｓＰ，ＧａＡｓに格子整合したＩＩＩ−Ｖ族合金、またはＩｎＰに格子整合したＩＩＩ−Ｖ族合金の群からの材料からなることを特徴とするヘテロ構造。
  3. 請求項１に記載のへテロ構造において、前記光学活性半導体材料が、ＳｉＧｅからなることを特徴とするへテロ構造。
  4. 請求項１に記載のへテロ構造において、前記光学活性半導体材料が、ＧａＡｓに格子整合した多層へテロ構造、またはＩｎＰに格子整合した多層へテロ構造からなることを特徴とするへテロ構造。
  5. 請求項１に記載のへテロ構造において、前記光学活性半導体材料が、Ｓｉのバンドギャップよりも小さいバンドギャップを有することを特徴とするへテロ構造。
  6. 請求項１に記載のへテロ構造において、前記キャップ層が、単結晶であるとともに実質的に無欠陥であることを特徴とするへテロ構造。
  7. 請求項１に記載のへテロ構造において、前記キャップ層が、単結晶であるとともに高欠陥性であることを特徴とするへテロ構造。
  8. 請求項１に記載のへテロ構造であって、さらに、前記Ｓｉ基板と前記光学活性半導体材料との間に位置する、ｘ＝０からｘ≦１に傾斜する緩和傾斜Ｓｉ１−ｘＧｅｘ層を備えることを特徴とするへテロ構造。
  9. 請求項８に記載のへテロ構造であって、さらに、前記緩和傾斜Ｓｉ１−ｘＧｅｘ層と前記光学活性半導体材料との間に位置する、ｘ＝０からｘ≦１に傾斜する緩和傾斜ＩｎｘＧａ１−ｘＡｓ層を備えることを特徴とするへテロ構造。
  10. 請求項１に記載のへテロ構造において、少なくとも１つの層が、平坦化されていることを特徴とするへテロ構造。
  11. 請求項１に記載のへテロ構造であって、さらに、前記基板上に絶縁層を備え、前記光学活性半導体材料が、前記絶縁層上に位置することを特徴とするへテロ構造。
  12. 請求項１に記載のへテロ構造であって、さらに、前記光学活性半導体材料上に絶縁層を備え、前記キャップ層が、前記絶縁層上に位置することを特徴とするへテロ構造。
  13. 請求項１に記載のへテロ構造であって、さらに、
    前記基板上の第１の絶縁層であって、前記光学活性半導体材料が前記第１の絶縁層上に位置する、第１の絶縁層と、
    前記光学活性半導体材料上の第２の絶縁層であって、前記キャップ層が前記第２の絶縁層上に位置する、第２の絶縁層と、
    を備えることを特徴とするへテロ構造。
  14. 請求項１に記載のへテロ構造であって、さらに、
    前記基板上の第１の絶縁層と、
    前記第１の絶縁層上の第１のＳｉ層であって、前記光学活性半導体材料が前記第１のＳｉ層上に位置する、第１のＳｉ層と、
    前記光学活性半導体材料上の第２のＳｉ層と、
    前記第２のＳｉ層上の第２の絶縁層であって、前記キャップ層が前記第２の絶縁層上に位置する、第２の絶縁層と、
    を備えることを特徴とするへテロ構造。
  15. 請求項１４に記載のへテロ構造において、前記Ｓｉコンタクト層が、単結晶であるとともに高欠陥性であることを特徴とするへテロ構造。
  16. 請求項１に記載のへテロ構造において、前記キャップ層が、歪みＳｉキャップ層を備えた緩和ＳｉＧｅ層からなることを特徴とするへテロ構造。
  17. 半導体へテロ構造の製造方法であって、
    基板上に光学活性半導体材料を設けるステップであって、前記光学活性半導体材料が前記基板に対して格子不整合であるとともに実質的に緩和されている、光学活性半導体材料を設けるステップと、
    前記光学活性半導体材料上にキャップ層を設けるステップであって、前記キャップ層がＳｉからなる、キャップ層を設けるステップと、
    を含むことを特徴とする半導体へテロ構造の製造方法。
  18. 請求項１７に記載の方法であって、さらに、前記Ｓｉ基板と前記光学活性半導体材料との間に位置する、ｘ＝０からｘ≦１に傾斜する緩和傾斜Ｓｉ１−ｘＧｅｘ層を設けるステップを含むことを特徴とする方法。
  19. 請求項１８に記載の方法であって、さらに、前記緩和傾斜Ｓｉ１−ｘＧｅｘ層と前記光学活性半導体材料との間に位置する、ｘ＝０からｘ≦１に傾斜する緩和傾斜ＩｎｘＧａ１−ｘＡｓ層を設けるステップを含むことを特徴とする方法。
  20. 請求項１７に記載の方法であって、さらに、前記基板上に絶縁層を設けるステップを含み、前記光学活性半導体材料が、前記絶縁層上に位置することを特徴とする方法。
  21. 請求項１７に記載の方法であって、さらに、前記光学活性半導体材料上に絶縁層を設けるステップを含み、前記キャップ層が、前記絶縁層上に位置することを特徴とする方法。
  22. 請求項１７に記載の方法であって、さらに、
    前記基板上に第１の絶縁層を設けるステップであって、前記光学活性半導体材料が前記第１の絶縁層上に位置する、第１の絶縁層を設けるステップと、
    前記光学活性半導体材料上に第２の絶縁層を設けるステップであって、前記キャップ層が前記第２の絶縁層上に位置する、第２の絶縁層を設けるステップと、を含むことを特徴とする方法。
  23. 請求項１７に記載の方法であって、さらに、
    前記基板上に第１の絶縁層を設けるステップと、
    前記第１の絶縁層上に第１のＳｉ層を設けるステップであって、前記光学活性半導体材料が前記第１のＳｉ層上に位置する、第１のＳｉ層を設けるステップと、
    前記光学活性半導体材料上に第２のＳｉ層を設けるステップと、
    前記第２のＳｉ層上に第２の絶縁層を設けるステップであって、前記キャップ層が前記第２の絶縁層上に位置する、第２の絶縁層を設けるステップと、
    を含むことを特徴とする方法。
  24. 請求項１７に記載の方法において、前記キャップ層が、歪みＳｉキャップ層を備えた緩和ＳｉＧｅ層からなることを特徴とする方法。
  25. 半導体へテロ構造であって、
    Ｓｉ基板と、
    前記基板上の光学活性半導体素子であって、該光学活性半導体素子が、前記基板に対して格子不整合であるとともに実質的に緩和されている少なくとも１つの層を備える、光学活性半導体素子と、
    前記光学活性半導体素子上のキャップ層であって、該キャップ層がＳｉからなる、キャップ層と、
    を備えることを特徴とする半導体へテロ構造。
  26. 請求項２５に記載の半導体へテロ構造において、前記光学活性半導体素子が、レーザまたは発光ダイオードからなることを特徴とする半導体へテロ構造。
  27. 請求項２５に記載の半導体へテロ構造において、前記光学活性半導体素子が、受光素子からなることを特徴とする半導体へテロ構造。
  28. 請求項２５に記載の半導体へテロ構造において、前記光学活性半導体素子が、光変調素子からなることを特徴とする半導体へテロ構造。
  29. 請求項２５に記載の半導体へテロ構造において、前記光学活性半導体素子が、Ｇｅ，ＧａＡｓ，ＩｎＰ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＧａＡｓＮ，ＩｎＧａＡｓＰ，ＧａＡｓに格子整合したＩＩＩ−Ｖ族合金、またはＩｎＰに格子整合したＩＩＩ−Ｖ族合金の群からの少なくとも１つの材料からなることを特徴とする半導体へテロ構造。
  30. 請求項２５に記載の半導体へテロ構造において、前記光学活性半導体素子が、ＳｉＧｅからなることを特徴とする半導体へテロ構造。
  31. 請求項２５に記載の半導体へテロ構造において、前記光学活性半導体素子が、ＧａＡｓに格子整合した多層へテロ構造、またはＩｎＰに格子整合した多層へテロ構造からなることを特徴とする半導体へテロ構造。
  32. 請求項２５に記載の半導体へテロ構造において、前記光学活性半導体素子が、Ｓｉが透明である波長で動作することを特徴とする半導体へテロ構造。
  33. 請求項２５に記載の半導体へテロ構造であって、さらに、前記Ｓｉ基板と前記光学活性半導体素子との間に位置する、ｘ＝０からｘ≦１に傾斜する緩和傾斜Ｓｉ１−ｘＧｅｘ層を備えることを特徴とする半導体へテロ構造。
  34. 請求項３３に記載の半導体へテロ構造であって、さらに、前記緩和傾斜Ｓｉ１−ｘＧｅｘ層と前記光学活性半導体素子との間に位置する、ｘ＝０からｘ≦１に傾斜する緩和傾斜ＩｎｘＧａ１−ｘＡｓ層を備えることを特徴とする半導体へテロ構造。
  35. 請求項２５に記載の半導体へテロ構造において、少なくとも１つの層が、平坦化されていることを特徴とする半導体へテロ構造。
  36. 請求項２５に記載の半導体へテロ構造であって、さらに、前記基板上に絶縁層を備え、前記光学活性半導体素子が、前記絶縁層上に位置することを特徴とする半導体へテロ構造。
  37. 請求項２５に記載の半導体へテロ構造であって、さらに、前記光学活性半導体素子上に絶縁層を備え、前記キャップ層が、前記絶縁層上に位置することを特徴とする半導体へテロ構造。
  38. 請求項２５に記載の半導体へテロ構造であって、さらに、
    前記基板上の第１の絶縁層であって、前記光学活性半導体素子が前記第１の絶縁層上に位置する、第１の絶縁層と、
    前記光学活性半導体素子上の第２の絶縁層であって、前記キャップ層が前記第２の絶縁層上に位置する、第２の絶縁層と、
    を備えることを特徴とする半導体へテロ構造。
  39. 請求項２５に記載の半導体へテロ構造であって、さらに、
    前記基板上の第１の絶縁層と、
    前記第１の絶縁層上の第１のＳｉ層であって、前記光学活性半導体素子が前記第１のＳｉ層上に位置する、第１のＳｉ層と、
    前記光学活性半導体素子上の第２のＳｉ層と、
    前記第２のＳｉ層上の第２の絶縁層であって、前記キャップ層が前記第２の絶縁層上に位置する、第２の絶縁層と、
    を備えることを特徴とする半導体へテロ構造。
  40. 請求項２５に記載の半導体へテロ構造において、前記キャップ層が、上部に歪みＳｉ層を備えた緩和ＳｉＧｅ層からなることを特徴とする半導体へテロ構造。
  41. 光電子集積回路であって、
    Ｓｉ基板と、
    前記基板上の少なくとも１つの光学活性半導体材料であって、該少なくとも１つの光学活性半導体材料が前記基板に対して格子不整合であるとともに実質的に緩和されている、少なくとも１つの光学活性半導体材料と、
    前記少なくとも１つの光学活性半導体材料上のＣＭＯＳ加工対応材料からなるキャップ層と、
    を備えることを特徴とする光電子集積回路。
  42. 請求項４１に記載の光電子集積回路であって、さらに、前記Ｓｉ基板と前記少なくとも１つの光学活性半導体材料との間に位置する、および／または前記少なくとも１つの光学活性半導体材料と前記キャップ層との間に位置する、少なくとも１つのＳｉ層および／または少なくとも１つの絶縁層を備えることを特徴とする光電子集積回路。
  43. 請求項４２に記載の光電子集積回路において、前記少なくとも１つの絶縁層が、ＳｉＯ２からなることを特徴とする光電子集積回路。
  44. 請求項４１に記載の光電子集積回路において、前記キャップ層が、実質的に無欠陥単結晶Ｓｉからなることを特徴とする光電子集積回路。
  45. 請求項４１に記載の光電子集積回路において、前記キャップ層が、高欠陥単結晶Ｓｉからなることを特徴とする光電子集積回路。
  46. 請求項４１に記載の光電子集積回路において、前記キャップ
    層が、ＳｉＯ２からなることを特徴とする光電子集積回路。
  47. 請求項４１に記載の光電子集積回路において、前記キャップ
    層が、実質的緩和ＳｉＧｅと、該実質的緩和ＳｉＧｅ上の歪みＳｉキャップ層と、からなることを特徴とする光電子集積回路。
  48. 請求項４１に記載の光電子集積回路において、前記少なくとも１つの光学活性半導体材料が、Ｇｅ，ＧａＡｓ，ＩｎＰ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＧａＡｓＮ，ＩｎＧａＡｓＰ，ＧａＡｓに格子整合したＩＩＩ−Ｖ族合金、またはＩｎＰに格子整合したＩＩＩ−Ｖ族合金の群からの少なくとも１つの材料からなることを特徴とする光電子集積回路。
  49. 請求項４１に記載の光電子集積回路において、前記少なくとも１つの光学活性半導体材料が、ＳｉＧｅからなることを特徴とする光電子集積回路。
  50. 請求項４１に記載の光電子集積回路において、前記少なくとも１つの光学活性半導体材料が、ＧａＡｓに格子整合した多層へテロ構造、またはＩｎＰに格子整合した多層へテロ構造からなることを特徴とする光電子集積回路。
  51. 請求項４１に記載の光電子集積回路において、前記少なくとも１つの光学活性半導体材料が、Ｓｉが透明である材料からなることを特徴とする光電子集積回路。
  52. 最初に前記実質的に無欠陥単結晶Ｓｉキャップ層と前記少なくとも１つの光学活性半導体材料とをＳｉウエハの領域から除去して前記Ｓｉ基板を露出させ、該露出領域を加工して少なくとも１つのＳｉ素子を形成し、残存領域内の前記少なくとも１つの光学活性半導体材料を加工して少なくとも１つの光学活性半導体素子を形成し、少なくとも１つの配線を用いて、前記少なくとも１つのＳｉ素子を前記少なくとも１つの光学活性半導体素子に接続することにより形成された、請求項４４に記載の光電子集積回路。
  53. 前記実質的に無欠陥単結晶Ｓｉキャップ層を加工して少なくとも１つのＳｉ素子を形成し、前記少なくとも１つの光学活性半導体材料を加工して少なくとも１つの光学活性半導体素子を形成し、少なくとも１つのバイアを用いて、前記少なくとも１つのＳｉ素子を前記少なくとも１つの光学活性半導体素子に接続することにより形成された、請求項４４に記載の光電子集積回路。
  54. 最初に前記高欠陥単結晶Ｓｉキャップ層と前記少なくとも１つの光学活性半導体材料とをＳｉウエハの領域から除去して前記Ｓｉ基板を露出させ、該露出領域を加工して少なくとも１つのＳｉ素子を形成し、残存領域内の前記少なくとも１つの光学活性半導体材料を加工して少なくとも１つの光学活性半導体素子を形成し、少なくとも１つの配線を用いて、前記少なくとも１つのＳｉ素子を前記少なくとも１つの光学活性半導体素子に接続することにより形成された、請求項４５に記載の光電子集積回路。
  55. 最初に前記ＳｉＯ２キャップ層と前記少なくとも１つの光学活性半導体材料とをＳｉウエハの領域から除去して前記Ｓｉ基板を露出させ、該露出領域を加工して少なくとも１つのＳｉ素子を形成し、残存領域内の前記少なくとも１つの光学活性半導体材料を加工して少なくとも１つの光学活性半導体素子を形成し、少なくとも１つの配線を用いて、前記少なくとも１つのＳｉ素子を前記少なくとも１つの光学活性半導体素子に接続することにより形成された、請求項４６に記載の光電子集積回路。
  56. 前記歪みＳｉキャップ層を加工して少なくとも１つのＳｉ素子を形成し、前記少なくとも１つの光学活性半導体材料を加工して少なくとも１つの光学活性半導体素子を形成し、少なくとも１つのバイアを用いて、前記少なくとも１つのＳｉ素子を前記少なくとも１つの光学活性半導体素子に接続することにより形成された、請求項４７に記載の光電子集積回路。
  57. 最初に前記キャップ層と前記少なくとも１つの光学活性半導体材料とを除去して前記Ｓｉ基板の領域を露出させ、該露出領域を加工して少なくとも１つのＳｉ素子を形成し、残存領域内の前記少なくとも１つの光学活性半導体材料を加工して少なくとも１つの光学活性半導体素子を形成し、少なくとも１つの配線を用いて、前記少なくとも１つのＳｉ素子を前記少なくとも１つの光学活性半導体素子に接続することにより形成された、請求項１に記載の光電子集積回路。
  58. 前記キャップ層を加工して少なくとも１つのＳｉ素子を形成し、前記少なくとも１つの光学活性半導体材料を加工して少なくとも１つの光学活性半導体素子を形成し、少なくとも１つのバイアを用いて、前記少なくとも１つのＳｉ素子を前記少なくとも１つの光学活性半導体素子に接続することにより形成された、請求項１に記載の光電子集積回路。
JP2002518590A 2000-08-04 2001-08-01 モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ Expired - Lifetime JP5066321B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22340700P 2000-08-04 2000-08-04
US60/223,407 2000-08-04
PCT/US2001/024075 WO2002013342A2 (en) 2000-08-04 2001-08-01 Silicon wafer with embedded optoelectronic material for monolithic oeic

Publications (2)

Publication Number Publication Date
JP2004506336A true JP2004506336A (ja) 2004-02-26
JP5066321B2 JP5066321B2 (ja) 2012-11-07

Family

ID=22836361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002518590A Expired - Lifetime JP5066321B2 (ja) 2000-08-04 2001-08-01 モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ

Country Status (7)

Country Link
US (4) US20020066899A1 (ja)
EP (1) EP1350290B1 (ja)
JP (1) JP5066321B2 (ja)
AT (1) ATE346410T1 (ja)
AU (1) AU2001278105A1 (ja)
DE (1) DE60124766T2 (ja)
WO (1) WO2002013342A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
JP2020507107A (ja) * 2017-01-13 2020-03-05 マサチューセッツ インスティテュート オブ テクノロジー ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807328B2 (en) * 1998-04-17 2004-10-19 John Farah Polished polyimide substrate
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US20060125092A1 (en) * 2000-07-18 2006-06-15 Marshall Paul N High density integrated circuit package architecture
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US20030012965A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
US6992321B2 (en) * 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US20030022412A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Monolithic semiconductor-piezoelectric device structures and electroacoustic charge transport devices
US20030034491A1 (en) * 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
JP3970011B2 (ja) * 2001-12-11 2007-09-05 シャープ株式会社 半導体装置及びその製造方法
US6924510B2 (en) * 2002-05-06 2005-08-02 Intel Corporation Silicon and silicon/germanium light-emitting device, methods and systems
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US7043106B2 (en) 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
WO2004010192A2 (en) * 2002-07-22 2004-01-29 Applied Materials Inc. Optical-ready substrates with optical waveguide circuits and microelectronic circuits
US7072534B2 (en) * 2002-07-22 2006-07-04 Applied Materials, Inc. Optical ready substrates
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US20050072979A1 (en) * 2002-07-22 2005-04-07 Applied Materials, Inc. Optical-ready wafers
EP1530800B1 (en) * 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
JP2004140038A (ja) * 2002-10-15 2004-05-13 Sumitomo Chem Co Ltd 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法
US20040079285A1 (en) * 2002-10-24 2004-04-29 Motorola, Inc. Automation of oxide material growth in molecular beam epitaxy systems
US7169619B2 (en) * 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) * 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US6993225B2 (en) 2004-02-10 2006-01-31 Sioptical, Inc. Tapered structure for providing coupling between external optical device and planar optical waveguide and method of forming the same
US6897498B2 (en) * 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7001788B2 (en) * 2003-05-29 2006-02-21 Applied Materials, Inc. Maskless fabrication of waveguide mirrors
EP1627249A4 (en) * 2003-05-29 2007-05-09 Applied Materials Inc SERIAL ROUTING OF OPTICAL SIGNALS
US7103079B2 (en) 2003-06-27 2006-09-05 Applied Materials, Inc. Pulsed quantum dot laser system with low jitter
US7164182B2 (en) * 2003-07-07 2007-01-16 Micron Technology, Inc. Pixel with strained silicon layer for improving carrier mobility and blue response in imagers
US20050016446A1 (en) * 2003-07-23 2005-01-27 Abbott John S. CaF2 lenses with reduced birefringence
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US7579263B2 (en) * 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US20050067377A1 (en) * 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
KR100624415B1 (ko) * 2003-12-17 2006-09-18 삼성전자주식회사 광디바이스 및 그 제조방법
US7369718B2 (en) * 2004-01-23 2008-05-06 Intel Corporation Package substrate pattern to accommodate optical waveguide
US7332365B2 (en) * 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
TWI298895B (en) * 2004-06-02 2008-07-11 Applied Materials Inc Electronic device manufacturing chamber and methods of forming the same
GB0423599D0 (en) * 2004-10-23 2004-11-24 Univ Belfast Electro-optical device
US20060227825A1 (en) * 2005-04-07 2006-10-12 Nl-Nanosemiconductor Gmbh Mode-locked quantum dot laser with controllable gain properties by multiple stacking
WO2007027615A1 (en) * 2005-09-01 2007-03-08 Applied Materials, Inc. Ridge technique for fabricating an optical detector and an optical waveguide
US20070147761A1 (en) * 2005-10-07 2007-06-28 Kwakernaak Martin H Amorphous silicon waveguides on lll/V substrates with barrier layer
US20070252223A1 (en) * 2005-12-05 2007-11-01 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US7835408B2 (en) * 2005-12-07 2010-11-16 Innolume Gmbh Optical transmission system
US8411711B2 (en) * 2005-12-07 2013-04-02 Innolume Gmbh Semiconductor laser with low relative intensity noise of individual longitudinal modes and optical transmission system incorporating the laser
JP2009518833A (ja) 2005-12-07 2009-05-07 インノルメ ゲゼルシャフト ミット ベシュレンクテル ハフツング 広帯域スペクトル発光を有するレーザ光源
US7561607B2 (en) * 2005-12-07 2009-07-14 Innolume Gmbh Laser source with broadband spectrum emission
US8410523B2 (en) * 2006-01-11 2013-04-02 Diana L. Huffaker Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-SB alloys
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US7805826B1 (en) * 2006-07-06 2010-10-05 Hewlett-Packard Development Company, L.P. Fabrication of slot waveguide
EP2061772A4 (en) * 2006-09-11 2011-06-29 Curis Inc MULTIFUNCTIONAL SMALL MOLECULES AS PROLIFERATION-ACTIVE ACTIVE SUBSTANCES
US7442599B2 (en) * 2006-09-15 2008-10-28 Sharp Laboratories Of America, Inc. Silicon/germanium superlattice thermal sensor
FR2912552B1 (fr) * 2007-02-14 2009-05-22 Soitec Silicon On Insulator Structure multicouche et son procede de fabrication.
US8617997B2 (en) 2007-08-21 2013-12-31 Cree, Inc. Selective wet etching of gold-tin based solder
US8053810B2 (en) * 2007-09-07 2011-11-08 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US7974505B2 (en) 2007-10-17 2011-07-05 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating selectively coupled optical waveguides on a substrate
WO2009051903A1 (en) 2007-10-18 2009-04-23 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing multiple layers of waveguides
WO2009052479A2 (en) 2007-10-19 2009-04-23 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing vertical germanium detectors
US20100092682A1 (en) * 2007-10-24 2010-04-15 Bae Systems Information And Electronic Systems Int Method for Fabricating a Heater Capable of Adjusting Refractive Index of an Optical Waveguide
WO2009055778A1 (en) 2007-10-25 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
US7811844B2 (en) 2007-10-26 2010-10-12 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating electronic and photonic devices on a semiconductor substrate
US8031343B2 (en) * 2007-10-29 2011-10-04 Bae Systems Information And Electronic Systems Integration Inc. High-index contrast waveguide optical gyroscope having segmented paths
WO2009058470A1 (en) * 2007-10-30 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
US20100140587A1 (en) * 2007-10-31 2010-06-10 Carothers Daniel N High-Injection Heterojunction Bipolar Transistor
GB0802088D0 (en) * 2008-02-05 2008-03-12 Panalytical Bv Imaging detector
US8299485B2 (en) 2008-03-19 2012-10-30 Soitec Substrates for monolithic optical circuits and electronic circuits
US20100116329A1 (en) * 2008-06-09 2010-05-13 Fitzgerald Eugene A Methods of forming high-efficiency solar cell structures
US7853101B2 (en) * 2008-08-29 2010-12-14 Bae Systems Information And Electronic Systems Integration Inc. Bi-rate adaptive optical transfer engine
US7715663B2 (en) * 2008-08-29 2010-05-11 Bae Systems Information And Electronic Systems Integration Inc. Integrated optical latch
US7987066B2 (en) * 2008-08-29 2011-07-26 Bae Systems Information And Electronic Systems Integration Inc. Components and configurations for test and valuation of integrated optical busses
US7693354B2 (en) * 2008-08-29 2010-04-06 Bae Systems Information And Electronic Systems Integration Inc. Salicide structures for heat-influenced semiconductor applications
US8288290B2 (en) * 2008-08-29 2012-10-16 Bae Systems Information And Electronic Systems Integration Inc. Integration CMOS compatible of micro/nano optical gain materials
US8148265B2 (en) * 2008-08-29 2012-04-03 Bae Systems Information And Electronic Systems Integration Inc. Two-step hardmask fabrication methodology for silicon waveguides
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
US8877616B2 (en) * 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US8018821B2 (en) * 2008-09-30 2011-09-13 Intel Corporation Protection layers for media protection during fabrication of probe memory device
US7847353B2 (en) * 2008-12-05 2010-12-07 Bae Systems Information And Electronic Systems Integration Inc. Multi-thickness semiconductor with fully depleted devices and photonic integration
US20110124146A1 (en) * 2009-05-29 2011-05-26 Pitera Arthur J Methods of forming high-efficiency multi-junction solar cell structures
US9305779B2 (en) * 2009-08-11 2016-04-05 Bae Systems Information And Electronic Systems Integration Inc. Method for growing germanium epitaxial films
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
EP2743981A1 (en) * 2009-10-30 2014-06-18 Imec Method of manufacturing an integrated semiconductor substrate structure
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
US8824837B2 (en) 2010-08-26 2014-09-02 The Board Of Trustees Of The Leland Stanford Junior University Integration of optoelectronics with waveguides using interposer layer
US8124470B1 (en) * 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
EP2461352B1 (en) * 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
US8604330B1 (en) 2010-12-06 2013-12-10 4Power, Llc High-efficiency solar-cell arrays with integrated devices and methods for forming them
FR2974413B1 (fr) * 2011-04-21 2014-06-13 Commissariat Energie Atomique Detecteur de gaz photoacoustique a cellule de helmholtz
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9530763B2 (en) 2012-04-04 2016-12-27 Massachusetts Institute Of Technology Monolithic integration of CMOS and non-silicon devices
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
JP2014165292A (ja) * 2013-02-25 2014-09-08 Hitachi Ltd 発光素子及びその製造方法並びに光送受信器
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
US8896008B2 (en) 2013-04-23 2014-11-25 Cree, Inc. Light emitting diodes having group III nitride surface features defined by a mask and crystal planes
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US9696486B2 (en) * 2013-07-31 2017-07-04 Oracle International Corporation Surface-normal coupler for silicon-on-insulator platforms
US9331227B2 (en) * 2014-01-10 2016-05-03 The Boeing Company Directly bonded, lattice-mismatched semiconductor device
US9766410B1 (en) * 2014-07-11 2017-09-19 Acacia Communications, Inc. Wafer-level testing of photonic integrated circuits with optical IOs
CN104090334A (zh) * 2014-07-30 2014-10-08 四川飞阳科技有限公司 平面光波导器件芯层薄膜的制备方法
US9658400B2 (en) 2015-06-01 2017-05-23 International Business Machines Corporation Method for fabricating a device for propagating light
US9678273B2 (en) * 2015-06-01 2017-06-13 International Business Machines Corporation Device for propagating light and method for fabricating a device
US10109983B2 (en) * 2016-04-28 2018-10-23 Hewlett Packard Enterprise Development Lp Devices with quantum dots
US10122153B2 (en) 2016-08-29 2018-11-06 International Business Machines Corporation Resonant cavity strained group III-V photodetector and LED on silicon substrate and method to fabricate same
US10566765B2 (en) 2016-10-27 2020-02-18 Hewlett Packard Enterprise Development Lp Multi-wavelength semiconductor lasers
US10680407B2 (en) 2017-04-10 2020-06-09 Hewlett Packard Enterprise Development Lp Multi-wavelength semiconductor comb lasers
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
US11296482B2 (en) 2020-01-10 2022-04-05 Newport Fab, Llc Semiconductor structure having group III-V chiplet on group IV substrate and cavity in proximity to heating element
US11349280B2 (en) 2020-01-10 2022-05-31 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate
US11581452B2 (en) 2020-01-10 2023-02-14 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate and contacts with precursor stacks
US11545587B2 (en) 2020-01-10 2023-01-03 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate and contacts with liner stacks
US11233159B2 (en) * 2020-01-10 2022-01-25 Newport Fab, Llc Fabrication of semiconductor structure having group III-V device on group IV substrate with separately formed contacts using different metal liners
US11929442B2 (en) 2020-01-10 2024-03-12 Newport Fab, Llc Structure and method for process control monitoring for group III-V devices integrated with group IV substrate
US11495631B2 (en) * 2020-02-07 2022-11-08 Sensors Unlimited, Inc. Pin mesa diodes with over-current protection
US10951003B1 (en) * 2020-02-25 2021-03-16 Inphi Corporation Light source for integrated silicon photonics
CA3177142A1 (en) * 2020-04-27 2021-11-04 Oussama MOUTANABBIR Short-wave infrared and mid-wave infrared optoelectronic device and methods for manufacturing the same
US11165509B1 (en) 2020-06-05 2021-11-02 Marvell Asia Pte, Ltd. Method for co-packaging light engine chiplets on switch substrate
US11428646B2 (en) * 2020-08-28 2022-08-30 Openlight Photonics, Inc. Loss monitoring in photonic circuit fabrication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194519A (ja) * 1989-01-23 1990-08-01 Nippon Telegr & Teleph Corp <Ntt> 複合半導体基板およびその製造方法
JPH0594929A (ja) * 1991-10-02 1993-04-16 Hitachi Ltd 複合基板とその製造方法及び半導体装置
JPH09127352A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 半導体装置およびその製造方法
WO1998059365A1 (en) * 1997-06-24 1998-12-30 Massachusetts Institute Of Technology CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
WO1999028958A1 (en) * 1997-12-01 1999-06-10 Massachusetts Institute Of Technology RELAXED InxGA(1-x)As GRADED BUFFERS
JPH11274467A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
JP2003523081A (ja) * 2000-02-10 2003-07-29 モトローラ・インコーポレイテッド 半導体構造体の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370510A (en) 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US4888302A (en) * 1987-11-25 1989-12-19 North American Philips Corporation Method of reduced stress recrystallization
DE3852180T2 (de) 1987-12-23 1995-04-06 British Telecomm Halbleiterheterostruktur.
JPH01315127A (ja) * 1988-03-18 1989-12-20 Fujitsu Ltd ガリウムヒ素層の形成方法
US5068695A (en) * 1988-04-29 1991-11-26 Sri International Low dislocation density semiconductor device
JPH02306680A (ja) 1989-05-22 1990-12-20 Hikari Gijutsu Kenkyu Kaihatsu Kk 光電子集積回路装置およびその製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5102812A (en) 1989-11-09 1992-04-07 Bell Communications Research Method of making a lateral bipolar heterojunction structure
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
KR970003848B1 (ko) * 1991-10-17 1997-03-22 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조방법
US5207864A (en) 1991-12-30 1993-05-04 Bell Communications Research Low-temperature fusion of dissimilar semiconductors
WO1993021663A1 (en) 1992-04-08 1993-10-28 Georgia Tech Research Corporation Process for lift-off of thin film materials from a growth substrate
DE69315811T2 (de) 1992-12-16 1998-06-10 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer optoelektrischen Halbleitervorrichtung
US5314107A (en) 1992-12-31 1994-05-24 Motorola, Inc. Automated method for joining wafers
US5346848A (en) 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JP2669368B2 (ja) 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
US5534713A (en) * 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US5937274A (en) 1995-01-31 1999-08-10 Hitachi, Ltd. Fabrication method for AlGaIn NPAsSb based devices
JP3147141B2 (ja) 1995-08-30 2001-03-19 株式会社日立製作所 光アセンブリ
US6151347A (en) 1996-01-17 2000-11-21 Nortel Networks Corporation Laser diode and method of fabrication thereof
US5726462A (en) 1996-02-07 1998-03-10 Sandia Corporation Semiconductor structures having electrically insulating and conducting portions formed from an AlSb-alloy layer
JP2748917B2 (ja) 1996-03-22 1998-05-13 日本電気株式会社 半導体装置
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5805755A (en) 1996-06-17 1998-09-08 Tellium, Inc. Self-aligned transition from ridge to buried heterostructure waveguide, especially for multi-wavelength laser array integration
US5906951A (en) 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US5966622A (en) 1997-10-08 1999-10-12 Lucent Technologies Inc. Process for bonding crystalline substrates with different crystal lattices
US6136667A (en) 1997-10-08 2000-10-24 Lucent Technologies Inc. Method for bonding two crystalline substrates together
JPH11238902A (ja) * 1998-02-19 1999-08-31 Nec Corp 半導体光検出装置及び半導体光検出装置の製造方法
US6066513A (en) 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6346453B1 (en) 2000-01-27 2002-02-12 Sige Microsystems Inc. Method of producing a SI-GE base heterojunction bipolar device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194519A (ja) * 1989-01-23 1990-08-01 Nippon Telegr & Teleph Corp <Ntt> 複合半導体基板およびその製造方法
JPH0594929A (ja) * 1991-10-02 1993-04-16 Hitachi Ltd 複合基板とその製造方法及び半導体装置
JPH09127352A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 半導体装置およびその製造方法
WO1998059365A1 (en) * 1997-06-24 1998-12-30 Massachusetts Institute Of Technology CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
US6107653A (en) * 1997-06-24 2000-08-22 Massachusetts Institute Of Technology Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
WO1999028958A1 (en) * 1997-12-01 1999-06-10 Massachusetts Institute Of Technology RELAXED InxGA(1-x)As GRADED BUFFERS
US6232138B1 (en) * 1997-12-01 2001-05-15 Massachusetts Institute Of Technology Relaxed InxGa(1-x)as buffers
JPH11274467A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
JP2003523081A (ja) * 2000-02-10 2003-07-29 モトローラ・インコーポレイテッド 半導体構造体の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
KR101316947B1 (ko) 2005-11-01 2013-10-15 메사추세츠 인스티튜트 오브 테크놀로지 모놀리식 집적 반도체 재료 및 소자
JP2020507107A (ja) * 2017-01-13 2020-03-05 マサチューセッツ インスティテュート オブ テクノロジー ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体
JP7079940B2 (ja) 2017-01-13 2022-06-03 マサチューセッツ インスティテュート オブ テクノロジー ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体

Also Published As

Publication number Publication date
ATE346410T1 (de) 2006-12-15
US6645829B2 (en) 2003-11-11
EP1350290A2 (en) 2003-10-08
US20020052061A1 (en) 2002-05-02
US20020066899A1 (en) 2002-06-06
EP1350290B1 (en) 2006-11-22
US20020068396A1 (en) 2002-06-06
DE60124766D1 (de) 2007-01-04
US6677655B2 (en) 2004-01-13
DE60124766T2 (de) 2007-10-11
US6680495B2 (en) 2004-01-20
WO2002013342A2 (en) 2002-02-14
AU2001278105A1 (en) 2002-02-18
JP5066321B2 (ja) 2012-11-07
WO2002013342A3 (en) 2003-08-07
US20020040983A1 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
JP5066321B2 (ja) モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ
US9360623B2 (en) Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
US7043106B2 (en) Optical ready wafers
US8299485B2 (en) Substrates for monolithic optical circuits and electronic circuits
US6583445B1 (en) Integrated electronic-optoelectronic devices and method of making the same
Mathine The integration of III-V optoelectronics with silicon circuitry
US8313962B2 (en) Method for attaching optical components onto silicon-based integrated circuits
US20040252931A1 (en) Multilayer monolithic electronic device and method for producing such a device
JPH09293893A (ja) 光半導体装置
US7072534B2 (en) Optical ready substrates
US20210384700A1 (en) Method for Processing a Laser Device
EP1130647A2 (en) Procedure for the wafer scale integration of gallium arsenide based optoelectronic devices with silicon based integrated circuits
US7482184B2 (en) Manufacture of a layer of optical interconnection on an electronic circuit
JP2000298218A (ja) 光インターコネクト装置およびその製造方法
US11327227B2 (en) Multilevel semiconductor device and structure with electromagnetic modulators
Fulbert et al. Photonics—Electronics integration on CMOS
JP3764671B2 (ja) 光路変換体及びその製造方法並びにそれを用いた光モジュール
JP3595108B2 (ja) 光集積回路デバイス
JP3668979B2 (ja) 光電子集積回路装置の製造方法
CN117254345B (zh) 一种模块化的硅基异质光电集成架构及方法
JP2002033505A (ja) 面型受光素子、その製造方法、およびこれを用いた装置
JP2005093722A (ja) 光機能素子および光機能素子の製造方法
JP2003222762A (ja) 光モジュール
CN115347450A (zh) 一种iii-v族化合物半导体光芯片与硅基电芯片实现晶圆级别集成的方法
Zimmermann et al. III-V Semiconductor Materials on Silicon

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050708

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080801

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5066321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term