JP7079940B2 - ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 - Google Patents
ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 Download PDFInfo
- Publication number
- JP7079940B2 JP7079940B2 JP2019536268A JP2019536268A JP7079940B2 JP 7079940 B2 JP7079940 B2 JP 7079940B2 JP 2019536268 A JP2019536268 A JP 2019536268A JP 2019536268 A JP2019536268 A JP 2019536268A JP 7079940 B2 JP7079940 B2 JP 7079940B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- leds
- substrate
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 235000012431 wafers Nutrition 0.000 claims description 430
- 238000000034 method Methods 0.000 claims description 163
- 239000000758 substrate Substances 0.000 claims description 138
- 239000004065 semiconductor Substances 0.000 claims description 103
- 230000008569 process Effects 0.000 claims description 93
- 239000000463 material Substances 0.000 claims description 70
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 46
- 229910052721 tungsten Inorganic materials 0.000 claims description 45
- 239000010937 tungsten Substances 0.000 claims description 45
- 239000002131 composite material Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000001465 metallisation Methods 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- 229920001296 polysiloxane Polymers 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 44
- 229910052751 metal Inorganic materials 0.000 description 43
- 239000002184 metal Substances 0.000 description 43
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 41
- 238000005530 etching Methods 0.000 description 31
- 238000012546 transfer Methods 0.000 description 26
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 24
- 238000010168 coupling process Methods 0.000 description 23
- 238000000151 deposition Methods 0.000 description 22
- 239000000377 silicon dioxide Substances 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 22
- 230000008021 deposition Effects 0.000 description 20
- 238000005498 polishing Methods 0.000 description 20
- 230000008878 coupling Effects 0.000 description 19
- 238000005859 coupling reaction Methods 0.000 description 19
- 229910052681 coesite Inorganic materials 0.000 description 18
- 229910052906 cristobalite Inorganic materials 0.000 description 18
- 229910052682 stishovite Inorganic materials 0.000 description 18
- 229910052905 tridymite Inorganic materials 0.000 description 18
- FFWSICBKRCICMR-UHFFFAOYSA-N 5-methyl-2-hexanone Chemical compound CC(C)CCC(C)=O FFWSICBKRCICMR-UHFFFAOYSA-N 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 12
- 238000000280 densification Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 239000003989 dielectric material Substances 0.000 description 11
- 239000000126 substance Substances 0.000 description 10
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 8
- 230000004927 fusion Effects 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 8
- 238000001459 lithography Methods 0.000 description 6
- NSMXQKNUPPXBRG-SECBINFHSA-N (R)-lisofylline Chemical compound O=C1N(CCCC[C@H](O)C)C(=O)N(C)C2=C1N(C)C=N2 NSMXQKNUPPXBRG-SECBINFHSA-N 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 229910001199 N alloy Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
近時におけるパーソナルモバイルデバイスおよびパーソナルコンピューターの爆発的普及に伴い、デジタルディスプレイ技術もまた、相前後して急速な発展を経験してきた。
第1の態様によれば、ピクセル化ディスプレイ用多層構造体を形成する方法が提供され、当該方法は、第1の基板上に堆積された第1の層を有する第1のウエハを提供することを有し、前記の第1の層は、複数のp-n接合LED(発光デバイス)を形成するための非シリコン系半導体材料を有し;第2の基板上に堆積された第2の層に形成されたシリコン系CMOS(相補型金属酸化物半導体)デバイスを有する、第2の部分的に処理済みのウエハを提供することを有し、前記CMOSデバイスは複数のLEDを制御するためのものであり;かつ、ダブルボンディング(double-bonding)移送プロセスを
介して第1および第2のウエハを結合して(ボンディングして;bond)複合ウエハを形成することを有する。
本明細書に記載の例示的な実施形態は、マイクロピクセル化半導体発光デバイス技術に適用可能である。発光デバイス(複数のLED)は、個別にアドレス指定可能なマイクロまたはナノメートルサイズのピクセルのアレイから成っていてもよい。発光デバイスは、発光デバイスと同じウエハ上にあるCMOS回路によって制御される。CMOS回路による複数のLEDの制御は、複数のLEDの駆動およびアドレス指定を含む。
を示している。第1のウエハ102は、第1の基板108上に堆積された、発光デバイスを形成するための未処理層106を有する。層106は、基板層108上に堆積されたバッファー層110と、バッファー層110上に堆積されたn-型半導体層112と、n-型半導体層112上に堆積された活性領域層114と、活性領域層114上に堆積されたp-型半導体層116とを有する。誘電体酸化物層(図示せず)は、p-型半導体116層上に堆積されることが把握されるであろう。
SiO2層に組み込まれたあらゆる残留ガス分子および副産物が除去される。この場合、高密度化プロセスは、窒素雰囲気中で数時間の間、450℃にて行われる。高密度化後、PECVD SiO2層は、CMPプロセスを用いて平坦化される。
用いて形成される幾何学的構造体のタイプへの制限がもたらされるであろう。
1.プリメタル誘電体層(例えば、誘電体層148)に穴を作り、かつ、CMOSデバイスのコンタクト(例えば、124a,124b,124c)およびLED(例えば、先行して既にタングステンプラグ144によって伸ばされた)を伸ばすステップ;
2.第1の金属層を追加するステップ;
3.金属内誘電体層を追加するステップ;
4.金属内誘電体を通してさらなるビアを作り、第1の金属層金属をその後に続くいっそう高い金属層と接続するステップであり、ビアは金属CVDプロセスによって充填される。
望の表面粗さを達成して融着を促進するためには、PECVDプロセス後に化学的機械的平坦化(CMP)がさらに必要とされるであろうことが把握されるであろう。この点に関して、第1の層206上に堆積されたPECVD SiO2層は、平坦化プロセスのためのキャッピング層として役立ち、その後に続いて結合界面を提供するであろう。さらなる高密度化が(300℃~850℃の適温にて)実行され、酸化物堆積の最中にPECVD
SiO2層に組み込まれたあらゆる残留ガス分子および副産物が除去される。この場合、高密度化プロセスは、窒素雰囲気中で数時間の間、450℃にて行われる。高密度化後、PECVD SiO2層は、CMPプロセスを用いて平坦化される。
MOSデバイス層222下の酸化物層)に面するように互いに対して位置する。
1.プリメタル誘電体層(例えば、誘電体層248)に穴を作り、かつ、CMOSデバイスのコンタクト(例えば、224a,224b,224c)およびLED(例えば、先行して既にタングステンプラグ244によって伸ばされた)を伸ばすステップ;
2.第1の金属層を追加するステップ;
3.金属内誘電体層を追加するステップ;
4.金属内誘電体を通してさらなるビアを作り、第1の金属層金属をその後に続くいっそう高い金属層と接続するステップであり、ビアは金属CVDプロセスによって充填される。
イスの形成を可能としながら、層212および216の配向が逆にされてもよいことが把握されるであろう。換言すれば、代替的な実施形態では、層216はn-型半導体層であり、かつ、層212はp-型半導体層であり、「p-down」デバイス構造体を形成してもよい。この代替的な実施形態では、コンタクト236はp-コンタクトとなり、一方で、コンタクト238はn-コンタクトとなる。「p-up」および「p-down」構造体の両方は、p-n接合デバイスについて既知の/典型的な配向であることが把握されるであろう。
送プロセスを介して、Siウエハ上にあるCMOS制御回路に鉛直方向に統合される。
ンドルウエハと結合されている)は、アニールされて、ハンドルウエハと第1の層306との間の結合強度を増大および向上させてもよい。
a) Si上にGaN LEDがあるウエハについては、バッファー層は半導体材料(例えば、III-N合金)のみから成るであろうし;
b) 絶縁体上にGaN LEDがある(GaN-OI)ウエハについては、バッファー層は、少なくとも1つの誘電体層を含み(したがって、「オン-インシュレーター」記載)、かつ、場合によっては1つ以上の半導体層(例えば、III-N合金)を含むであろう。
は、第2のウエハ302の酸化物層326および第1のウエハ304のバッファー層310を接合することだけであり、それらの被覆酸化物層が接触し、その後でそれらを結合するようになっている(例えば、任意選択的にはアニーリングでさらに強化され得る融着または熱圧着を用いて)。
ース、ゲートおよびドレインコンタクト324a、324bおよび324cは、複数のLED338が製作されていないアクセスウインドウ334を介して複数のLEDの上からアクセス可能である。
1.プリメタル誘電体層(例えば、誘電体層348)に穴を作り、かつ、CMOSデバイスのコンタクト(例えば、324a,324b,324c)およびLED(例えば、先行して既にタングステンプラグ344によって伸ばされた)を伸ばすステップ;
2.第1の金属層を追加するステップ;
3.金属内誘電体層を追加するステップ;
4.金属内誘電体を通してさらなるビアを作り、第1の金属層金属をその後に続くいっそう高い金属層と接続するステップであり、ビアは金属CVDプロセスによって充填される。
ソース、ゲートおよびドレインコンタクト424a、424bおよび424cを有する。
a) Si上にGaN LEDがあるウエハについては、バッファー層は半導体材料(例えば、III-N合金)のみから成るであろうし;
b) 絶縁体上にGaN LEDがある(GaN-OI)ウエハについては、バッファー層は、少なくとも1つの誘電体層を含み(したがって、「オン-インシュレーター」記載)、かつ、場合によっては1つ以上の半導体層(例えば、III-N合金)を含むであろう。
含まれるCMOSデバイスの各トランジスタのそれぞれのソース、ゲートおよびドレインコンタクト424a、424bおよび424cへのアクセスが提供される。上記のように、アクセスウインドウ434は、複数のLED432によって未使用である第1の層206の部分が除去されたときに形成される。
1.プリメタル誘電体層(例えば、誘電体層448)に穴を作り、かつ、CMOSデバイスのコンタクト(例えば、424a,424b,424c)およびLED(例えば、先行して既にタングステンプラグ444によって伸ばされた)を伸ばすステップ;
2.第1の金属層を追加するステップ;
3.金属内誘電体層を追加するステップ;
4.金属内誘電体を通してさらなるビアを作り、第1の金属層金属をその後に続くいっそう高い金属層と接続するステップであり、ビアは金属CVDプロセスによって充填される。
形成されている。
a) 活性領域を通してエッチングするが、n-層は手付かずのまま残すこと(例えば、図1Cにおける層112を参照)
b) n-層を部分的にエッチングすること
c) n-層を完全にエッチングするが、バッファー層は手付かずのまま残すこと(例えば、図2Bにおける層212を参照)
d) 構成要素であるバッファー層のうちの1つ以上をエッチングすること(部分的に/完全に)(例えば、図3Cにおける層310を参照)である。
置され得る。このことは、場合によっては、ディスプレイのPPIおよび有効口径(全表面積に対する発光面積の割合)を増大させ得る。CMOS回路のコンタクトは、複数のLEDの上からアクセス可能なままであるべきことが把握されるであろう。すなわち、複数のLEDは、それらがCMOSデバイスのソース-ゲート-ドレインコンタクトと重複しないように位置する。
は材料の1つ以上の層が堆積されてもよい前記構造体を意味するものとして広く解釈されるべきである。基板は、その上に堆積された材料の1つ以上の層を有していてもよい。基板は、その上に堆積された、例えば誘電体層、金属層などであるがそれらに限定されない材料の1つ以上の層を有するウエハを有していてもよい。
ような用語は、用いられるときはいつでも、それらが、かかる用語の後に列挙された要素/構成要素を、明確には列挙されていないその他の構成要素に加えて広く含む非限定的な記述言語であることを意図する。さらに、「約」、「ほぼ」などのような用語は、用いられるときはいつでも、典型的には、合理的なばらつき(例えば、開示された値の±5%のばらつき、または、開示された値の±4%のばらつき、または、開示された値の±3%のばらつき、開示された値の±2%のばらつき、または、開示された値の±1%のばらつき)を意味する。
Claims (15)
- ピクセル化ディスプレイ用多層構造体を形成する方法であって、当該方法は:
第1の基板上に堆積された第1の層を有する第1のウエハを提供することを有し、前記の第1の層は、複数のp-n接合LED(発光デバイス)を形成するための非シリコン系半導体材料を有し;
第2の基板上に堆積された第2の層に形成されたシリコン系CMOS(相補型金属酸化物半導体)デバイスを有する第2の部分的に処理済みのウエハを提供することを有し、前記CMOSデバイスは、前記の複数のLEDを制御するためのものであり;かつ、
前記の第1および第2のウエハを結合して、複合ウエハを形成することを有し;
前記の第1および第2のウエハを結合して、前記複合ウエハを形成することは:
前記の第1の基板とは反対側の前記の第1のウエハの側の上で、前記の第1のウエハにハンドルウエハを結合することを有し;
前記の第1のウエハから前記の第1の基板を除去することを有し;かつ、
前記の第2のウエハに前記の第1のウエハを結合することを有し、前記の第1の基板が除去された前記の第1のウエハの側が、前記の第2の基板とは反対側の前記の第2のウエハの側に結合される、
前記方法。 - さらに、
前記の複数のLEDおよびCMOSデバイスが互いに実質的に重複しない様式で、前記の第1の層において前記の複数のLEDを製作することを有し、前記の第1の層の未使用部分が除去されたときには前記CMOSデバイスのコンタクトが露出されるようになっている、
請求項1に記載の方法。 - 前記の複数のLEDを製作することが、同じ高さのn-コンタクトおよびp-コンタクトを製作することを有し、前記n-コンタクトおよびp-コンタクトが、実質的に同じレベルにあるようになっている、請求項2に記載の方法。
- 前記CMOSデバイスが電気的コンタクトを有し、当該方法がさらに、前記CMOSデバイスの前記コンタクト上にタングステンプラグを形成することを有し、前記タングステンプラグが、前記の複数のLEDの前記n-コンタクトおよびp-コンタクトと同じレベルにあるように前記CMOSデバイスの前記コンタクトを伸ばすようになっている、請求項3に記載の方法。
- さらに、
前記の第2の基板とは反対側の表面上の前記複合ウエハ上に誘電体層を堆積させることを有し;
前記複合ウエハの上面が実質的に平坦であるように前記誘電体層を平坦化することを有し;かつ、
多層金属化プロセスを用いて前記CMOSデバイスおよび前記の複数のLEDを接続することを有する、
請求項4に記載の方法。 - 前記CMOSデバイスおよび前記の複数のLEDを接続することが、CMOSバックエンドオブライン多層金属化プロセスを用いて前記CMOSデバイスおよび前記の複数のLEDを接続することを有する、請求項5に記載の方法。
- 前記の第1の層の前記未使用部分を除去することが、前記の第1の基板から前記ハンドルウエハを除去して前記の第1の層を露出させることを有し、かつ、その後で前記の第1の層の前記未使用部分を除去することを有する、請求項2~6のいずれか一項に記載の方法。
- 前記の第1のウエハを提供することが、前記の第1の基板上に堆積された前記の第1の層に形成された複数のLEDを有する第1の部分的に処理済みのウエハを提供することを有し;かつ、
前記の複数のLEDが同じ高さのn-コンタクトおよびp-コンタクトを有し、前記n-コンタクトおよびp-コンタクトが、実質的に同じレベルにあるようになっている、
請求項1に記載の方法。 - 前記の複数のLEDおよびCMOSデバイスが互いに実質的に重複しない様式で、前記の第1の基板が除去された前記の第1のウエハの前記側が、前記の第2の基板とは反対側の前記の第2のウエハの前記側に結合され、前記の第1の層の未使用部分が除去されたときには、前記CMOSデバイスのコンタクトが露出されるようになっている、請求項8に記載の方法。
- 前記CMOSデバイスが電気的コンタクトを有し、当該方法がさらに、前記CMOSデバイスの前記コンタクト上にタングステンプラグを形成することを有し、前記タングステンプラグが、前記の複数のLEDの前記n-コンタクトおよびp-コンタクトと同じレベルにあるように前記CMOSデバイスの前記コンタクトを伸ばすようになっている、請求項9に記載の方法。
- さらに、
前記の第2の基板とは反対側の表面上の前記複合ウエハ上に誘電体層を堆積させることを有し;
前記複合ウエハの上面が実質的に平坦であるように前記誘電体層を平坦化することを有し;かつ、
多層金属化プロセスを用いて前記CMOSデバイスおよび前記の複数のLEDを接続することを有する、
請求項10に記載の方法。 - 前記CMOSデバイスおよび前記の複数のLEDを接続することが、CMOSバックエンドオブライン多層金属化プロセスを用いて前記CMOSデバイスおよび前記の複数のLEDを接続することを有する、請求項11に記載の方法。
- 前記の第1の層の前記未使用部分を除去することが、前記の第1の基板から前記ハンドルウエハを除去して前記の第1の層を露出させることを有し、かつ、その後で前記の第1の層の前記未使用部分を除去することを有する、請求項9~12のいずれか一項に記載の方法。
- 前記の第1の層が、III-V族半導体材料、II-VI族半導体材料またはIV族半導体材料を有する、請求項1~13のいずれか一項に記載の方法。
- ピクセル化ディスプレイ用多層構造体であって、当該多層構造体は:
複数のp-n接合LED(発光デバイス)を形成するための非シリコン系半導体材料を有する第1の層を有し;
基板を有し;
前記基板上に第2の層を有し、該第2の層は、前記の複数のLEDを制御するためのシリコン系CMOS(相補型金属酸化物半導体)デバイスを有し;かつ、
前記の第1の層は、前記基板とは反対側の前記の第2の層の側で前記の第2の層の上に堆積され、前記の第1の層と前記の第2の層との間には結合層が堆積される、
前記多層構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022003185A JP7374441B2 (ja) | 2017-01-13 | 2022-01-12 | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762445877P | 2017-01-13 | 2017-01-13 | |
US62/445,877 | 2017-01-13 | ||
PCT/SG2018/050016 WO2018132070A1 (en) | 2017-01-13 | 2018-01-12 | A method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022003185A Division JP7374441B2 (ja) | 2017-01-13 | 2022-01-12 | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020507107A JP2020507107A (ja) | 2020-03-05 |
JP7079940B2 true JP7079940B2 (ja) | 2022-06-03 |
Family
ID=62840255
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019536268A Active JP7079940B2 (ja) | 2017-01-13 | 2018-01-12 | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
JP2022003185A Active JP7374441B2 (ja) | 2017-01-13 | 2022-01-12 | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022003185A Active JP7374441B2 (ja) | 2017-01-13 | 2022-01-12 | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10847553B2 (ja) |
EP (1) | EP3568873B1 (ja) |
JP (2) | JP7079940B2 (ja) |
TW (2) | TWI754718B (ja) |
WO (1) | WO2018132070A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020076452A1 (en) * | 2018-10-10 | 2020-04-16 | Glo Ab | Vertical stacks of light emitting diodes and control transistors and method of making thereof |
CN113439343A (zh) * | 2019-03-22 | 2021-09-24 | 日亚化学工业株式会社 | 图像显示装置的制造方法和图像显示装置 |
KR20220006052A (ko) * | 2019-05-08 | 2022-01-14 | 니치아 카가쿠 고교 가부시키가이샤 | 화상 표시 장치의 제조 방법 및 화상 표시 장치 |
GB2617283B (en) * | 2019-06-28 | 2024-03-27 | Massachusetts Inst Technology | Method of fabricating an integrated structure for an optoelectronic device and integrated structure for an optoelectronic device |
US20220246670A1 (en) * | 2019-06-28 | 2022-08-04 | Massachusetts Institute Of Technology | Integrated structure for an optoelectronic device and method of fabricating the same |
EP3998644A4 (en) * | 2019-07-10 | 2023-08-09 | Nichia Corporation | METHOD FOR MAKING IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE |
JP7428919B2 (ja) | 2019-07-25 | 2024-02-07 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
WO2021020393A1 (ja) * | 2019-07-30 | 2021-02-04 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
TWI736982B (zh) * | 2019-09-17 | 2021-08-21 | 李蕙如 | 主動式rgb發光二極體像素元件 |
CN115699140A (zh) * | 2020-06-18 | 2023-02-03 | 日亚化学工业株式会社 | 图像显示装置的制造方法以及图像显示装置 |
JP7523738B2 (ja) | 2020-09-18 | 2024-07-29 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
JP7531089B2 (ja) | 2020-09-18 | 2024-08-09 | 日亜化学工業株式会社 | 画像表示装置の製造方法および画像表示装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076523A (ja) | 2000-08-23 | 2002-03-15 | Xerox Corp | 窒化物レーザダイオード構造及びその製造方法 |
JP2004506336A (ja) | 2000-08-04 | 2004-02-26 | アンバーウェーブ システムズ コーポレイション | モノリシックoeic用埋め込み光電子材料を備えたシリコンウエハ |
CN102054666A (zh) | 2009-10-29 | 2011-05-11 | 华映视讯(吴江)有限公司 | 半导体元件的制造方法 |
US20120012871A1 (en) | 2010-07-15 | 2012-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting device |
JP2013069970A (ja) | 2011-09-26 | 2013-04-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体積層基板およびその製造方法 |
JP2015517216A (ja) | 2012-04-04 | 2015-06-18 | マサチューセッツ インスティテュート オブ テクノロジー | Cmosと非シリコン素子とのモノリシック一体化 |
WO2016007088A1 (en) | 2014-07-08 | 2016-01-14 | Massachusetts Institute Of Technology | Method of manufacturing a substrate |
CN105390446A (zh) | 2015-11-26 | 2016-03-09 | 上海集成电路研发中心有限公司 | 一种三维cmos集成电路的制备方法 |
JP2017508279A (ja) | 2014-01-14 | 2017-03-23 | マサチューセッツ インスティテュート オブ テクノロジー | 集積回路を形成する方法およびそれに関連する集積回路 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
KR101118649B1 (ko) * | 2005-01-24 | 2012-03-06 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 형성 방법 |
JP5010814B2 (ja) | 2005-07-07 | 2012-08-29 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 有機el表示装置の製造方法 |
JP5243256B2 (ja) * | 2005-11-01 | 2013-07-24 | マサチューセッツ インスティテュート オブ テクノロジー | モノリシックに集積化された半導体材料およびデバイス |
US9024349B2 (en) * | 2007-01-22 | 2015-05-05 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
US20090173956A1 (en) * | 2007-12-14 | 2009-07-09 | Philips Lumileds Lighting Company, Llc | Contact for a semiconductor light emitting device |
US8284145B2 (en) | 2007-12-21 | 2012-10-09 | Sitronix Technology Corp. | Liquid crystal display driver and liquid crystal display driving method for improving brightness uniformity |
US8089091B2 (en) * | 2009-06-18 | 2012-01-03 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with a contact formed on a textured surface |
KR101776926B1 (ko) * | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP2011171778A (ja) * | 2011-06-09 | 2011-09-01 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
JP5743806B2 (ja) * | 2011-08-23 | 2015-07-01 | シャープ株式会社 | 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法 |
US8865507B2 (en) * | 2011-09-16 | 2014-10-21 | Sionyx, Inc. | Integrated visible and infrared imager devices and associated methods |
WO2013090310A1 (en) * | 2011-12-12 | 2013-06-20 | Sensor Electronic Technology, Inc. | Ultraviolet reflective contact |
JP5837006B2 (ja) * | 2013-07-16 | 2015-12-24 | 株式会社東芝 | 光半導体装置の製造方法 |
KR102227085B1 (ko) * | 2014-03-05 | 2021-03-12 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
GB201420452D0 (en) | 2014-11-18 | 2014-12-31 | Mled Ltd | Integrated colour led micro-display |
TWI572025B (zh) * | 2015-01-15 | 2017-02-21 | 財團法人工業技術研究院 | 半導體發光元件及其製作方法 |
TWI563490B (en) * | 2015-12-04 | 2016-12-21 | Ind Tech Res Inst | Display pixel and display panel |
US9911877B2 (en) * | 2016-01-14 | 2018-03-06 | Advanced Semiconductor Engineering, Inc. | Electronic device, package structure and method of manufacturing the same |
US10784325B2 (en) * | 2016-12-23 | 2020-09-22 | Intel Corporation | Saddle channel thin film transistor for driving micro LEDs or OLEDs in ultrahigh resolution displays |
-
2018
- 2018-01-12 EP EP18738582.8A patent/EP3568873B1/en active Active
- 2018-01-12 WO PCT/SG2018/050016 patent/WO2018132070A1/en unknown
- 2018-01-12 US US16/477,095 patent/US10847553B2/en active Active
- 2018-01-12 JP JP2019536268A patent/JP7079940B2/ja active Active
- 2018-02-02 TW TW107103909A patent/TWI754718B/zh active
- 2018-02-02 TW TW111102570A patent/TWI797967B/zh active
-
2022
- 2022-01-12 JP JP2022003185A patent/JP7374441B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004506336A (ja) | 2000-08-04 | 2004-02-26 | アンバーウェーブ システムズ コーポレイション | モノリシックoeic用埋め込み光電子材料を備えたシリコンウエハ |
JP2002076523A (ja) | 2000-08-23 | 2002-03-15 | Xerox Corp | 窒化物レーザダイオード構造及びその製造方法 |
CN102054666A (zh) | 2009-10-29 | 2011-05-11 | 华映视讯(吴江)有限公司 | 半导体元件的制造方法 |
US20120012871A1 (en) | 2010-07-15 | 2012-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting device |
JP2013069970A (ja) | 2011-09-26 | 2013-04-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体積層基板およびその製造方法 |
JP2015517216A (ja) | 2012-04-04 | 2015-06-18 | マサチューセッツ インスティテュート オブ テクノロジー | Cmosと非シリコン素子とのモノリシック一体化 |
JP2017508279A (ja) | 2014-01-14 | 2017-03-23 | マサチューセッツ インスティテュート オブ テクノロジー | 集積回路を形成する方法およびそれに関連する集積回路 |
WO2016007088A1 (en) | 2014-07-08 | 2016-01-14 | Massachusetts Institute Of Technology | Method of manufacturing a substrate |
CN105390446A (zh) | 2015-11-26 | 2016-03-09 | 上海集成电路研发中心有限公司 | 一种三维cmos集成电路的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201931564A (zh) | 2019-08-01 |
EP3568873A1 (en) | 2019-11-20 |
JP7374441B2 (ja) | 2023-11-07 |
JP2020507107A (ja) | 2020-03-05 |
TWI797967B (zh) | 2023-04-01 |
US20190355766A1 (en) | 2019-11-21 |
TW202221888A (zh) | 2022-06-01 |
US10847553B2 (en) | 2020-11-24 |
TWI754718B (zh) | 2022-02-11 |
EP3568873A4 (en) | 2020-10-28 |
JP2022058584A (ja) | 2022-04-12 |
WO2018132070A1 (en) | 2018-07-19 |
EP3568873B1 (en) | 2023-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7079940B2 (ja) | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 | |
US11329034B2 (en) | Direct-bonded LED structure contacts and substrate contacts | |
US10685945B2 (en) | Illuminated faceplate and method for producing such an illuminated faceplate | |
US12068428B2 (en) | Vertical solid state devices | |
Liu et al. | 360 PPI flip-chip mounted active matrix addressable light emitting diode on silicon (LEDoS) micro-displays | |
US10468361B2 (en) | Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive | |
CN106486577A (zh) | 微型发光二极管装置 | |
KR102495758B1 (ko) | 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치 | |
US10923023B1 (en) | Stacked hybrid micro LED pixel architecture | |
US20220173273A1 (en) | Micro light-emitting diode structure and micro light-emitting diode display device using the same | |
US11018122B1 (en) | Area-efficient subpixel apparatus | |
WO2019226246A1 (en) | Pixel architectures for low power micro light-emitting diode displays | |
WO2024037537A1 (zh) | 集成式封装 | |
JP7313384B2 (ja) | 光電子デバイス | |
US20220149228A1 (en) | Image display device manufacturing method and image display device | |
KR20240024260A (ko) | 모놀리식적 집적 탑 게이트 박막 트랜지스터 및 발광 다이오드 및 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20191031 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20191031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20191031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7079940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |