TW202221888A - 形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構 - Google Patents

形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構 Download PDF

Info

Publication number
TW202221888A
TW202221888A TW111102570A TW111102570A TW202221888A TW 202221888 A TW202221888 A TW 202221888A TW 111102570 A TW111102570 A TW 111102570A TW 111102570 A TW111102570 A TW 111102570A TW 202221888 A TW202221888 A TW 202221888A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
contacts
leds
substrate
Prior art date
Application number
TW111102570A
Other languages
English (en)
Other versions
TWI797967B (zh
Inventor
張利
永堅 李
樹仁 蔡
尤金 菲茲拉德
小眀 謝
健學 張
曲勇
為 舒
光雄 李
王冰
Original Assignee
美國麻省理工學院
新加坡南洋理工大學
新加坡國立大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國麻省理工學院, 新加坡南洋理工大學, 新加坡國立大學 filed Critical 美國麻省理工學院
Publication of TW202221888A publication Critical patent/TW202221888A/zh
Application granted granted Critical
Publication of TWI797967B publication Critical patent/TWI797967B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本發明提供一種形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構。該方法包括提供第一晶圓，該第一晶圓包括安置在第一基板上方之第一層，該等第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料；提供第二經部分處理之晶圓，該第二晶圓包括形成於安置在第二基板上方之第二層中之矽基CMOS (互補式金屬氧化物半導體)裝置，該等CMOS裝置係用於控制LED；及經由雙重接合轉移製程將該第一晶圓及該第二晶圓接合以形成複合晶圓。

Description

形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構
本發明廣泛上係關於一種形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構。
近年來，隨著個人移動裝置及個人電腦爆發式增長，數位顯示技術亦經歷同步快速發展。 在當今盛行的像素化顯示器之諸多類型中，呈LCD (液晶顯示器)形式之固態實施變得日益突出。通常，該等顯示器使用TFT (薄膜電晶體)以控制各像素，及使用發光二極體作為用於顯示器之背光。另一流行實施為OLED (有機LED)及TFT實施。 然而，該等流行LCD-TFT及OLED-TFT實施遭遇相對較大電路面積、差電功效率、較慢刷新率及低亮度之問題。 特定言之，LCD-TFT及OLED-TFT實施需要專用於解決LCD或OLED與TFT間之不均一性問題的相對複雜的電路設計，從而導致更大電路面積。該等亮度不均一性問題之實例可參見例如US 20070008251A1及US 8284145 B2。 另外，該等LCD-TFT及OLED TFT實施遭遇相對高的電流洩漏，此會引起驅動電路之存儲電容無效放電，從而導致功率損失。 傳統LCD-TFT及OLED-TFT實施之所得的調變帶寬亦僅限於幾kHz。因此，需要較快速刷新率之顯示器應用相應地受到限制。 因此，需要一種形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構，其尋求解決至少一個上述問題。
根據第一態樣，提供一種形成用於像素化顯示器之多層結構之方法，該方法包括提供包括第一晶圓，該第一晶圓安置在第一基板上方之第一層，該等第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料；提供第二經部分處理之晶圓，該第二晶圓包括形成於安置在第二基板上方之第二層中之矽基CMOS (互補式金屬氧化物半導體)裝置，該等CMOS裝置係用於控制LED；及經由雙重接合轉移製程將該第一晶圓及該第二晶圓接合以形成複合晶圓。 將第一晶圓及第二晶圓接合以形成複合晶圓可包括在該第二晶圓之與該第二基板相對的表面上，將操作晶圓接合至該第二晶圓；自該第二晶圓移除該第二基板；及將該第二晶圓接合在該第一晶圓的頂部上，其中該第二晶圓之已移除該第二基板所處的表面係接合至該第一晶圓之與該第一基板相對的表面。 該方法可進一步包括移除該等第二層之未被CMOS裝置使用的部分，以形成窗使得該等第一層暴露；及在移除該等窗後在該等第一層中製造該等LED。 製造LED可包括製造具有相同高度之n-接點及p-接點，使得該等n-接點及該等p-接點實質上在同一水平處可及。 該方法可進一步包括在該等n-接點及該等p-接點上形成鎢插塞，使得該等鎢插塞延伸該等n-接點及該等p-接點至與該等CMOS裝置之接點相同的水平。 該方法可進一步包括在該複合晶圓之與第一基板相對的表面上沉積介電層；將該介電層平面化使得該複合晶圓的頂表面實質上水平；及利用多層金屬化製程將該等CMOS裝置及該等LED連接。 將CMOS裝置及LED連接可包括利用CMOS後端生產線(back-end-of-line)多層金屬化製程將該CMOS裝置及LED連接。 提供第一晶圓可包括提供第一經部分處理之晶圓，該第一晶圓包括形成於安置在第一基板上方之第一層中之LED；其中該等LED包括具有相同高度之n-接點及p-接點，使得該等n-接點及該等p-接點實質上處在同一水平。 將第一晶圓及第二晶圓接合以形成複合晶圓可包括在該第二晶圓之與該第二基板相對之側面上，將操作晶圓接合至該第二晶圓；自該第二晶圓移除該第二基板；將該第二晶圓接合在該第一晶圓的頂部上，其中該第二晶圓之已移除該第二基板所處之側面係接合至該第一晶圓之與該第一基板相對之側面，接合方式為在LED及CMOS裝置實質上不彼此重疊的情況下，使得該等LED之部分在移除該等第二層之未使用部分時暴露。 該方法可進一步包括在n-接點及p-接點上形成鎢插塞，使得該等鎢插塞延伸該等n-接點及p-接點至與該等CMOS裝置之接點相同的水平。 該方法可進一步包括在複合晶圓之與第一基板相對的表面上沉積介電層；將該介電層平面化使得該複合晶圓的頂表面實質上水平；及利用多層金屬化製程將CMOS裝置及LED連接。 將CMOS裝置及LED連接可包括利用CMOS後端生產線多層金屬化製程將CMOS裝置及LED連接。 將第一晶圓及第二晶圓接合以形成複合晶圓可包括在該第一晶圓之與第一基板相對的側面上，將操作晶圓接合至該第一晶圓；自該第一晶圓移除該第一基板；及將該第一晶圓接合在該第二晶圓的頂部上，其中該第一晶圓之已移除該第一基板所處之側面係接合至該第二晶圓之與第二基板相對之側面。 該方法可進一步包括在第一層中製造LED，製造方式為在LED及CMOS裝置實質上不彼此重疊的情況下，使得該等CMOS裝置之接點在移除該等第一層之未使用部分時暴露。 製造LED可包括製造具相同高度之n-接點及p-接點，使得該等n-接點及p-接點實質上處在同一水平。 該方法可進一步包括在CMOS裝置之接點上形成鎢插塞，使得該等鎢插塞延伸該等CMOS裝置之該等接點至與n-接點及p-接點相同的水平。 該方法可進一步包括在複合晶圓之與第二基板相對的表面上沉積介電層；將該介電層平面化使得該複合晶圓的頂表面實質上水平；及利用多層金屬化製程將CMOS裝置及LED連接。 將CMOS裝置及LED連接可包括利用CMOS後端生產線多層金屬化製程將該CMOS裝置及LED連接。 提供第一晶圓可包括提供第一經部分處理之晶圓，該第一晶圓包括形成於沉積在第一基板上方之第一層中之LED；及其中該等LED包括具有相同高度之n-接點及p-接點，使得該等n-接點及p-接點實質上處在同一水平。 將第一晶圓及第二晶圓接合以形成複合晶圓可包括：在該第一晶圓之與第一基板相對之側面上，將操作晶圓接合至該第一晶圓；自該第一晶圓移除該第一基板；及將該第一晶圓接合在該第二晶圓的頂部上，其中該第一晶圓之已移除該第一基板所處之側面係接合至該第二晶圓之與第二基板相對之側面，接合方式為在LED及CMOS裝置實質上不彼此重疊的情況下，使得該等CMOS裝置之接點在移除該等第一層之未使用部分時暴露。 該方法可進一步包括在該等CMOS裝置之該等接點上形成鎢插塞，使得該等鎢插塞延伸該等CMOS裝置之該等接點至與n-接點及p-接點相同的水平。 該方法可進一步包括在複合晶圓之與第二基板相對的表面上沉積介電層；將該介電層平面化使得該複合晶圓的頂表面為實質上水平；及利用多層金屬化製程將CMOS裝置及LED連接。 將CMOS裝置及LED連接可包括利用CMOS後端生產線多層金屬化製程將該CMOS裝置及LED連接。 該等第一層可包括III-V族半導體材料、II-VI族半導體材料或IV族半導體材料。 根據第二態樣，提供一種用於像素化顯示器之多層結構，該多層結構包括第一層，該第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料；第二層，該第二層包括用於控制LED之矽基CMOS (互補式金屬氧化物半導體)裝置；其中該等第一層及該等第二層係獲自各自的第一晶圓及第二晶圓，該第一晶圓及該第二晶圓係經由雙重接合轉移製程接合在一起以形成複合晶圓。
本文中所述之示例性實施例可應用於微像素化半導體發光裝置技術。該等發光裝置(LED)可包括可個別定址之微米或奈米級像素之陣列。該等發光裝置由與發光裝置相同的晶圓片上的CMOS電路控制。藉由CMOS電路控制LED包括LED之驅動及定址。 本發明之實例實施例亦提供一種形成用於像素化顯示器之多層結構之方法。該方法包括提供第一晶圓之步驟，該第一晶圓包括安置在第一基板上方之第一層，該等第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料。該方法進一步包括提供第二經部分處理之晶圓之步驟，該第二晶圓包括形成於安置在第二基板上方之第二層中之矽基CMOS (互補式金屬氧化物半導體)裝置，該等CMOS裝置係用於控制LED。另外，該方法進一步包括經由雙重接合轉移製程將第一晶圓及第二晶圓接合以形成複合晶圓之步驟。 本發明之實例實施例亦提供一種用於像素化顯示器之多層結構，該多層結構包括第一層，該第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料；第二層，該第二層包括用於控制LED之矽基CMOS (互變式金屬氧化物半導體)裝置；其中該第一層及第二層係獲自各自的第一晶圓及第二晶圓，該第一晶圓及第二晶圓係經由雙重接合轉移製程接合在一起以形成複合晶圓。 圖1A至1D說明一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。在該實例實施例中，CMOS控制電路/裝置係經由雙重接合轉移製程在未經處理之半導體發光裝置(即，裝置層)的頂部上轉移。 換言之，僅在將第一晶圓與第二晶圓接合之後，製造該等發光裝置。在與第二晶圓接合之前，該第一晶圓包括適用於形成呈例如生長於Si (或其他基板)上之二極體或雷射二極體形式之半導體發光裝置之層。就接合而言，該第一晶圓經由雙重接合轉移製程垂直集積至Si晶圓上之CMOS控制電路。在接合後，為了使適用於形成半導體發光裝置之層暴露且可及，在包括CMOS控制電路/裝置之第二晶圓上開啟窗，使得可製得發光裝置。 圖1A顯示一個實例實施例中之第一晶圓102及第二晶圓104。第一晶圓102包括用於形成安置在第一基板108上方之發光裝置之未經處理之層106。層106包括安置在基板層108上方之緩衝層110、安置在緩衝層110上方之n-型半導體層112、安置在n-型半導體層112上方之主動區域層114及安置在主動區域層114上方之p-型半導體層116。應瞭解介電氧化物層(未顯示)係安置在p-型半導體116層上方。 第二晶圓104為經部分處理之晶圓，其中CMOS (互補式金屬氧化物半導體)裝置已形成於安置在第二基板118上方之第二層120中。該等第二層包括CMOS裝置層122、以及CMOS裝置之各電晶體之源極接點、閘極接點及汲極接點124a、124b及124c。第二晶圓104進一步包括形成於第二晶圓104之各自頂層上方之介電層126。就第二晶圓104而言，介電層126囊封接點124a、124b及124c。該等介電層可包括SiO 2，其中可內含SiNx。 第一晶圓102及第二晶圓104經由雙重接合轉移製程接合在一起。 在該實例實施例中，第一晶圓102包括(且以下列由上而下的取向配置)：介電材料層(未顯示)、用於形成LED之第一層106 (其不同於矽)及例如矽材料之基板層108。使用電漿增強化學氣相沉積(PECVD)在第一層106上沉積第一晶圓102之介電材料層。為簡明起見，該介電材料層在後文中稱為PECVD SiO 2層。 應瞭解，雖然該等實例實施例界定藉由PECVD沉積介電層，但可實施替代沉積技術。例如，在一個替代實施例中，可實施PETEOS (TEOS氧化物的電漿增強沉積)、HDP (高密度電漿) CVD或類似方法。 在該實例實施例中，第一層106包括III-V族半導體材料，其可包括(例如)：GaN、InGaP、AlGaAs、InGaAsP、InGaN、AlGaN、GaAs、InGaAs或其任何適宜組合、或類似者。因此，第一晶圓102亦可稱為III-V/Si (例如InGaAs/GaAs/Si或GaN/Si)晶圓。可利用金屬有機化學氣相沉積(MOCVD)或分子束磊晶法(MBE)磊晶生長InGaAs/GaAs/Ge/Si及GaN/Si晶圓兩者。 應瞭解，在PECVD製程之後，表面粗糙度可係相對較高，及因此，可在PECVD製程後進一步需要化學機械平面化(CMP)以達成所需的例如小於1 nm的表面粗糙度，以有利於熔合接合。就此而言，沉積在第一層106上之PECVD SiO 2層可充作用於平面化製程之覆蓋層，以及於隨後提供接合介面。(在介於300℃與850℃之間之適宜溫度下)進行額外的緻密化以消除任何殘餘氣體分子及在氧化物沉積期間併入至PECVD SiO 2層中之副產物。在此情況中，在氮氣環境中，在450℃下進行緻密化製程幾小時。在緻密化後，使用CMP製程將PECVD SiO 2層平面化。 應瞭解，第一層106可包括其他半導體材料族群，諸如II-VI族及IV族半導體材料，其可包括例如BAlN、BGaN、BInN、BInGaN、AlN、ZnO或MgZnO。 根據該雙重接合轉移製程，先(例如使用晶圓接合機)將操作晶圓(未顯示)接合至第二晶圓104以使能移除第二基板118之層。具體而言，將操作晶圓接合至第二晶圓104之與第二基板118相對的表面。操作基板可由矽形成，然不排除使用其他適宜材料。第二晶圓104 (現與操作晶圓接合)可經退火以增加及增強操作晶圓與CMOS裝置層120之間之接合強度。 接下來，自第二晶圓104移除第二基板118。特定言之，使用機械研磨，及然後接著沉積(例如旋塗)保護材料(例如ProTEK®B3-25、二氧化矽或氮化矽)之層，至少部分地移除第二基板118。於隨後，第二晶圓(與操作晶圓接合的)係經濕式-或乾式-蝕刻以實質上移除第二基板118之任何殘餘部分(藉由機械研磨未移除的)。應明瞭，介電氧化物層(未顯示)可提供在第二基板118與CMOS裝置層122之間以在濕式-蝕刻製程期間充作蝕刻-停止層。在移除第二基板118之層下，將第二晶圓視為暫時轉移至操作晶圓。在蝕刻後，使用氧電漿自操作晶圓移除保護材料。或者，可使用適宜溶劑，諸如丙酮、甲基異戊基酮(MIAK)或甲基乙基酮(MEK)移除保護材料之塗層。 於隨後，該第二晶圓備妥以待與第一晶圓接合。為準備進行該第二接合步驟，先將第二晶圓104及第一晶圓102相對於彼此定位使得該第一晶圓之與第一基板108相對的表面(例如，在p-型層116上方之氧化物層)面向該第二晶圓之已移除該第二基板118所處的表面(例如，在CMOS裝置層122之下之氧化物層)。 在該實施例中，出於說明之目的，將第二晶圓104定位於第一晶圓102以上，因此，應明瞭第一晶圓102及第二晶圓104以彼此對徑配置於該位置中。一般地，接合所要求的所有係將第一晶圓102之層116及第二晶圓104之CMOS裝置層122放在一起，使得其覆蓋氧化物層相接觸及接著將其接合(例如使用熔合接合或熱壓縮接合，此可視需要利用退火進一步強化)。 不失一般性地，藉由第一晶圓102及第二晶圓104之該種接合以形成組合晶圓130。該接合可被視為將第二晶圓104接合在第一晶圓102的頂部上，其中第二晶圓104之已移除第二基板118所處的表面係接合至第一晶圓102之與第一基板108相對的表面。在該接合製程中，第一晶圓102及第二晶圓104之各自經接合的表面包含氧化物層(未顯示於圖1A中)，其充作接合介質/接合劑128，現如圖1B中所顯示。 接下來，自組合晶圓130移除操作晶圓以暴露CMOS裝置層122之至少一部分(例如整個表面)，該至少一部分可經進一步處理以用於預期應用。特定言之，使用機械研磨移除操作晶圓及接著經濕式蝕刻以實質上移除操作晶圓之不可由機械研磨移除的任何殘餘部分。 圖1B顯示該實例實施例中之組合晶圓130，其包括經接合之第一晶圓及已移除第二基板118之第二晶圓。接合介質/接合劑128擱在第一晶圓與第二晶圓間，CMOS裝置層120與第一未經處理之LED層106間之接合介面之間。 關於雙重接合轉移製程技術之詳細資訊述於美國專利第US 9,530,763B2號及PCT公開案第WO 2016/007088號中，及該等專利係以全文引用之方式併入本文中。 在已形成組合晶圓後，可開始製造在第一晶圓之第一層106內的發光裝置。圖1C顯示該實例實施例中之組合晶圓130，其包括已完成發光裝置132之製造的經接合之第一晶圓及第二晶圓。 一種製造發光裝置之示例性方法如下。 首先，在CMOS晶圓之第二層120上開啟窗134使得用於形成LED 132之第一層暴露且自複合晶圓以上可及。應瞭解，窗134允許移除第二層之未被CMOS裝置使用的部分以及接合介質128之中介區段。此可使用熟習此項技術者已知及因此為簡明起見而未詳細述於本文中之典型微影術及蝕刻技術來達成。 一旦第一層暴露且可及，可使用熟習此項技術者已知及因此為簡明起見而未詳細述於本文中之微影技術(諸如臺面蝕刻、n-接點形成、p-接點形成、SiO 2沉積)及平面化步驟之組合來形成LED。分別製造LED 132之n-接點136及p-接點138，其中n-接點136及p-接點138二者的表面具有近似相同高度，使得n-接點136及p-接點138從複合晶圓130以上在實質上相對於基板108之同一水平142處可及。 此後，在n-接點136及p-接點138上沉積鎢插塞144使得其延伸以從複合晶圓130以上在實質上相對於基板108之與CMOS裝置之接點124a、124b及124c相同之水平146處可及。然後使複合或集積晶圓130以介電質148 (例如，SiO 2)沉積並平面化。 應瞭解，可立刻進行鎢沉積及於隨後蝕刻除去鎢之未在接點136及138以上之非所欲部分。然而，可能會導致製程產率相關問題及針對利用鎢沉積形成的幾何結構之類型之限制。 因此，在該實例實施例中，在上述鎢插塞形成/沉積之前，在整個晶圓130上方沉積新的介電層(例如，PECVD SiO 2層)並平面化。此後，於沉積鎢插塞144於其中之n-接點136及p-接點138上方的PECVD SiO 2中開啟新的窗。因為沉積係圍包製程(即，在整個晶圓130上方)，故可於沉積之後進行蝕刻及/或化學機械拋光(CMP)步驟，該步驟之目的係拋光或機械研磨除去/移除材料(而非平面化)使得移除位於上述窗(該窗中形成鎢插塞144)外部的過量鎢。應進一步瞭解，雖然圖1C及1D顯示實質上矩形鎢插塞/墊144，但該實例實施例中之鎢插塞/墊144可包括呈例如梳(即，向下延伸進入接點136及138中之「齒」)形式之最佳化結構。可僅利用額外的SiO 2沉積及平面化及上述窗開啟步驟形成該等最佳化複雜結構。 最後，使用多層金屬化製程以將CMOS裝置及發光裝置電連接來形成所需電路，該多層金屬化製程可包括(但不限於)標準或現有的CMOS後端生產線(BEOL)製程，該所需電路之示意性實例顯示於圖5中。例如，該BEOL製程可進一步包括以下步驟： 1. 在前金屬介電層(例如，介電層148)中製造孔及延伸CMOS裝置之接點(例如，124a、124b、124c)及LED (例如，前面已經藉由鎢插塞144延伸)； 2. 添加第一金屬層； 3. 添加金屬內介電層。 4. 製造穿過金屬內介電質的其他通孔以將該第一金屬層金屬與隨後更高之金屬層連接，其中藉由金屬CVD製程填充該等通孔。 應瞭解，在適用或需要的情況下，可藉由重複步驟2至4添加其他金屬層。 圖1D顯示該實例實施例中之複合晶圓130，其包括經接合之第一晶圓及第二晶圓，其中已完成發光裝置132之製造，並且介於CMOS裝置與發光裝置之間之金屬(例如，鎢)互連件150已形成。可添加最後鈍化層以保護晶片。 應瞭解，雖然顯示於圖1中之實例實施例顯示「p-在上」裝置結構，其中p-型半導體層116安置在n-型半導體層112以上，但可反轉層112及116之取向同時仍允許形成發光裝置。換言之，在一個替代實施例中，層116可為n-型半導體層，及層112可為p-型半導體層以形成「p-在下」裝置結構。在該替代實施例中，接點136變成p-接點，而接點138變成n-接點。應瞭解，「p-在上」及「p-在下」結構為p-n接面裝置之已知/典型取向。 圖2A至2D說明另一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。在該實例實施例中，經由對準之雙重接合轉移製程將CMOS控制電路/裝置轉移在經處理之半導體發光裝置(即裝置層)的頂部上。 換言之，在與第二晶圓接合之前已製得發光裝置。該第一晶圓包括呈例如生長於Si (或其他基板)上之二極體或雷射二極體形式之經製造發光裝置。就接合而言，因為發光裝置已經製造，為了在LED與CMOS裝置之間形成金屬互連件(呈例如藉由蝕刻CMOS層及接合介質製得的鎢通孔之形式)，第一晶圓及第二晶圓之接合經對準以確保經垂直集積之CMOS控制電路不實質上與經製造LED重疊，使得LED之部分從第二晶圓以上可及。 圖2A顯示一個實例實施例中之第一晶圓202及第二晶圓204。第一晶圓202包括經部分處理之層206，其中發光裝置232已預先經製造且安置在第一基板208上方。 在製造LED 232前，第一晶圓202係類似於如圖1A中所說明之晶圓102。意即，層206最初時包括安置在基板層208上方之緩衝層210、安置在緩衝層210上方之n-型半導體層212、安置在n-型半導體層212上方之主動區域層214及安置在主動區域層214上方之p-型半導體層216。 於製造期間，使用熟練技術者已知及因此為簡明起見未在本文中詳細描述之微影技術(如臺面蝕刻、n-接點形成、p-接點形成、SiO 2沉積)及平面化步驟之組合來形成LED 232。較佳地，分別製造LED 232之n-接點236及p-接點238，其中n-接點236及p-接點238二者的表面具有近似相同的高度，使得n-接點236及p-接點238從第一晶圓202以上在實質上相對於基板208之同一水平242處可及。應瞭解，介電氧化物層安置在第一晶圓202上方以完成第一晶圓202上之LED 232之製造。 在該實例實施例中，利用電漿增強化學氣相沉積(PECVD)在第一層206上沉積第一晶圓202之介電材料之層。為簡明起見，在後文中，介電材料之層稱為PECVD SiO 2層。 在該實例實施例中，第一層206包括III-V族半導體材料，其可包括(例如)：GaN、InGaP、AlGaAs、InGaAsP、InGaN、AlGaN、GaAs、InGaAs或其任何適宜組合、或類似者。因此，第一晶圓202亦可稱為III-V/Si (例如InGaAs/GaAs/Si或GaN/Si)晶圓。可利用金屬有機化學氣相沉積(MOCVD)或分子束磊晶法(MBE)磊晶生長InGaAs/GaAs/Ge/Si及GaN/Si晶圓兩者。 應明瞭，在PECVD製程後，表面粗糙度可係相對較高，及因此，可在PECVD製程後進一步需要化學機械平面化(CMP)以達成例如小於1 nm之所需表面粗糙度，以有利於熔合接合。就此而言，沉積在第一層206上之PECVD SiO 2層可充作用於平面化製程之覆蓋層，以及於隨後提供接合介面。 (在介於300℃與850℃之間之適宜溫度下) 進行額外的緻密化以消除任何殘餘氣體分子及在氧化物沉積期間併入至PECVD SiO 2層中之副產物。在此情況中，在氮氣環境中，於450℃下進行緻密化製程幾小時。在緻密化後，利用CMP製程將PECVD SiO 2層平面化。 應瞭解，第一層206可包括其他半導體材料族群，諸如II-VI族及IV族半導體材料，其可包括例如BAlN、BGaN、BInN、BInGaN、AlN、ZnO或MgZnO。 第二晶圓204為經部分處理之晶圓，其中CMOS (互補式金屬氧化物半導體)裝置已形成於安置在第二基板218上方之第二層220中。該等第二層包括CMOS裝置層222以及CMOS裝置之各電晶體之源極接點、閘極接點及汲極接點224a、224b及224c。第一晶圓202及第二晶圓204進一步包括形成於第一晶圓202及第二晶圓204之各自頂層上方之各自介電層227、226。就第二晶圓204而言，介電層226囊封接點224a、224b及224c。該等介電層可包括SiO 2，其中可內含SiNx。 第一晶圓202及第二晶圓204係經由雙重接合轉移製程接合在一起。根據該雙重接合轉移製程，先(例如使用晶圓接合機)將操作晶圓(未顯示)接合至第二晶圓204以使能移除第二基板218之層。具體而言，將操作晶圓接合至第二晶圓204之與第二基板218相對的表面。操作基板可由矽形成，但不排除使用其他適宜材料。第二晶圓204(現與操作晶圓接合)可經退火以增加或增強操作晶圓與CMOS裝置層220之間之接合強度。 接下來，自第二晶圓204移除第二基板218。特定言之，使用機械研磨，及然後接著沉積(例如旋塗)保護材料(例如，ProTEK®B3-25、二氧化矽或氮化矽)之層，至少部分地移除第二基板218。於隨後，第二晶圓(與操作晶圓接合)係經濕式-或乾式蝕刻以實質上移除第二基板218之任何殘餘部分(藉由機械研磨未移除的)。應明瞭，介電氧化物層(未顯示)可提供在第二基板218與CMOS裝置層222之間以在濕式-蝕刻製程期間充作蝕刻-停止層。在移除第二基板218之層下，將第二晶圓視為暫時轉移至操作晶圓。在蝕刻後，使用氧電漿自操作晶圓移除保護材料。或者，可使用適宜溶劑，諸如丙酮、甲基異戊基酮(MIAK)或甲基乙基酮(MEK)移除保護材料之塗層。 於隨後，第二晶圓備妥以待與第一晶圓接合。為準備進行該第二接合步驟，先將第二晶圓204及第一晶圓202相對於彼此定位使得第一晶圓之與第一基板208相對的表面(例如，在p-型層216上方之氧化物層)面向第二晶圓之已移除該第二基板218所處的表面(例如，在CMOS裝置層222之下之氧化物層)。 在該實施例中，出於說明之目的，將第二晶圓204定位於第一晶圓202以上，因此，應明瞭第一晶圓202及第二晶圓204以彼此對徑配置於該位置中。一般地，接合所要求的所有係將第一晶圓202之層216及第二晶圓204之CMOS裝置層222放在一起，使得其覆蓋氧化物層相接觸及接著將其接合(例如使用熔合接合或熱壓縮接合，此可視需要利用退火進一步強化)。 不失一般性地，藉由第一晶圓202及第二晶圓204之該種接合以形成組合晶圓230。該接合可被視為將第二晶圓204接合在第一晶圓202的頂部上，其中第二晶圓204之已移除第二基板218所處的表面係接合至第一晶圓202之與第一基板208相對的表面。在該接合製程中，第一晶圓202及第二晶圓204之各自經接合的表面包含氧化物層，其可充作接合介質/接合劑228，現如圖2B中所顯示。 在該實例實施例中，在接合製程前已製得LED 232及CMOS裝置。因此，在接合製程期間，必須進行LED 232及CMOS裝置之對準。換言之，將第二晶圓204接合在第一晶圓202的頂部上，其中該第二晶圓之已移除第二基板218所處之側面係接合至該第一晶圓之與該第一基板相對之側面，接合方式為在LED 232及CMOS裝置實質上不彼此重疊的情況下，使得在移除第二層220之未使用部分240 (未被CMOS裝置使用)時，LED 232之部分可暴露且從複合晶圓230以上可及。 接下來，自組合晶圓230移除操作晶圓以暴露CMOS裝置層222之至少一部分(例如整個表面)，該至少一部分可經進一步處理以用於預期應用。特定言之，利用機械研磨移除操作晶圓且接著經濕式蝕刻以實質上移除操作晶圓之藉由機械研磨不可移除的任何殘餘部分。 圖2B顯示該實例實施例中之組合晶圓230，其包括經接合之第一晶圓及已移除第二基板218之第二晶圓。接合介質/接合劑228擱在第一晶圓與第二晶圓間，CMOS裝置層220與第一未經處理之LED層206間之接合介面之間。 關於雙重接合轉移製程之技術之詳細資訊述於美國專利第US 9,530,763B2號及PCT公開案第WO 2016/007088號，及該等專利係以全文引用之方式併入本文中。 此後，利用微影術及蝕刻技術，可移除第二層220之未使用部分240，及在n-接點236及p-接點238上沉積鎢插塞244使得其等延伸為從複合晶圓230以上在實質上與CMOS裝置之接點224a、224b及224c相同的水平246處可及，該水平係相對於基板208而言。 應瞭解，可立刻進行鎢沉積及於隨後蝕刻除去鎢之未在接點236及238以上之非所欲部分。然而，可能會導致製程產率相關問題及針對利用鎢沉積形成之幾何結構之類型之限制。 因此，在該實例實施例中，在上述鎢插塞形成/沉積之前，在整個晶圓230上方沉積新的介電層(例如，PECVD SiO 2層)並平面化。此後，於沉積鎢插塞244於其中的n-接點236及p-接點238上方的PECVD SiO 2中開啟新的窗。因為沉積係圍包製程(即，在整個晶圓230上方)，故可在沉積後進行蝕刻及/或化學機械拋光(CMP)步驟，該步驟之目的係拋光或機械研磨除去/移除材料(而非平面化)使得移除位於上述窗(該窗中形成鎢插塞244)外部的過量鎢。應進一步瞭解，雖然圖2C及2D顯示實質上矩形鎢插塞/墊244，但實際最佳化結構包括梳(即，向下延伸進入接點136及138中之「齒」)。可僅利用額外的SiO 2沉積及平面化及上述窗開啟步驟形成該等最佳化複雜結構。 然後，使經組合或集積之晶圓230沉積介電質248(例如，SiO 2)並平面化。圖2C顯示該實例實施例組合晶圓230，其包括第一晶圓及第二晶圓(其具有其各自經製造的LED 232及CMOS裝置)與鎢插塞244。 最後，利用多層金屬化製程以將CMOS裝置及發光裝置電連接來形成所需電路，該多層金屬化製程可包括(但不限於)標準或現有的CMOS後端生產線(BEOL)製程，該所需電路之示意性實例顯示於圖5中。例如，該BEOL製程可進一步包括以下步驟： 1. 在前金屬介電層(例如，介電層248)中製造孔及延伸CMOS裝置之接點(例如，224a、224b、224c)及LED (例如，前面已經藉由鎢插塞244延伸)； 2. 添加第一金屬層； 3. 添加金屬內介電層； 4. 製造穿過金屬內介電質的其他通孔以將該第一金屬層金屬與隨後的更高金屬層連接，其中藉由金屬CVD製程填充該等通孔。 應瞭解，在適用或需要的情況下，可藉由重複步驟2至4添加其他金屬層。 圖2D顯示該實例實施例中之組合晶圓230，其包括經接合之第一晶圓及第二晶圓，其中CMOS裝置與發光裝置之間已形成金屬(例如，鎢)互連件250。 應瞭解，雖然顯示於圖2中之該實例實施例顯示「p-在上」裝置結構，其中p-型半導體層216安置在n-型半導體層212以上，但可反轉層212及216之取向同時仍允許形成發光裝置。換言之，在一個替代實施例中，層216可為n-型半導體層，及層212可為p-型半導體層以形成「p-在下」裝置結構。在該替代實施例中，接點236變為p-接點，而接點238變為n-接點。應瞭解，「p-在上」及「p-在下」結構係p-n接面裝置之已知/典型取向。 應瞭解，如上文在圖1A至1D及圖2A至2B中所揭示的雙重接合轉移製程經有目的地設計，以利用3D晶圓堆疊在常用的矽基平臺上將III-V族化合物LED與Si-CMOS裝置單石集積以達成並排混合電路，而無需使用矽通孔(through-silicon-vias，TSV)。換言之，多層結構(如圖1B至1D及2B至2D中所顯示)為在通用單一矽平臺上併入Si-CMOS裝置及III-V族LED裝置之混合結構。因為LED之III-V族材料在所需的高溫環境中，分開自Si-CMOS裝置生長，而無需擔憂在該等高溫中損壞Si-CMOS裝置，所以可避免對Si-CMOS裝置之損壞。 圖1D及2D顯示用於像素化顯示器之多層結構之實例實施例。在該等實施例中，該等CMOS裝置形成於第二層(例如，圖1D、2D中分別係參考數字120、220)中，該第二層沉積在形成於第一層(圖1D、2D中分別係106、206)中之LED之上。該等第一層包括用於形成LED (發光裝置)之III-V族半導體材料，而該等第二層包括矽基CMOS裝置，該等CMOS (互補式金屬氧化物半導體)裝置係用於控制LED。自第一晶圓獲得第一層及自第二晶圓獲得第二層，其中該第一晶圓及第二晶圓經由雙重接合轉移製程接合在一起以形成複合晶圓，使得該第一層及該第二層現沉積在相同基板上。 在顯示於圖1D及2D中之該等實例實施例中，因為LED形成於低於第二層中之CMOS裝置之第一層中，故LED形成於第一層之部分中，該等部分直接在第二層之CMOS裝置未使用的部分下方。換言之，在自複合晶圓以上觀看時，LED及CMOS裝置實質上不彼此重疊。此可允許LED之該等部分暴露，使得在移除第二層之未使用部分(CMOS裝置未使用)時，提供LED可及。如圖1D及2D中所顯示，金屬互連件150、250可因此形成於其各自的第一層及第二層中之LED與CMOS之間。 圖3A至3D說明另一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。在該實例實施例中，將未經處理之半導體發光裝置(即裝置層)經由雙重接合轉移製程轉移在CMOS控制電路/裝置的頂部上。 換言之，僅在將第一晶圓與第二晶圓接合後才製得該等發光裝置。在與第二晶圓接合前，該第一晶圓包括適於形成呈例如生長於Si (或其他基板)上之二極體或雷射二極體形式之半導體發光裝置之層。就接合而言，該第一晶圓經由雙重接合轉移製程垂直集積至Si晶圓上之CMOS控制電路。 圖3A顯示一個實例實施例中之第一晶圓302及第二晶圓304。第一晶圓302包括用於形成安置在第一基板308上方之發光裝置的未經處理之層306。層306包括安置在基板層308上方之緩衝層310、安置在緩衝層310上方之n-型半導體層312、安置在n-型半導體層312上方之主動區域層314及安置在主動區域層314上方之p-型半導體層316。應瞭解，介電氧化物層(未顯示)安置在p-型半導體316層上方。 在該實例實施例中，第一層306包括III-V族半導體材料，其可包括(例如)：GaN、InGaP、AlGaAs、InGaAsP、InGaN、AlGaN、GaAs、InGaAs、或其任何適宜組合、或類似者。因此，第一晶圓302亦可稱為III-V/Si (例如，InGaAs/GaAs/Si或GaN/Si)晶圓。InGaAs/GaAs/Ge/Si及GaN/Si晶圓皆可使用金屬有機化學氣相沉積(MOCVD)或分子束磊晶法(MBE)磊晶生長。應瞭解，第一層306可包括其他半導體材料族群，諸如II-VI族及IV族半導體材料，其可包括例如BAlN、BGaN、BInN、BInGaN、AlN、ZnO或MgZnO。 第二晶圓304為經部分處理之晶圓，其中CMOS (互變式金屬氧化物半導體)裝置已形成於安置在第二基板318上方之第二層320中。該等第二層包括CMOS裝置層322及以CMOS裝置之各電晶體之源極接點、閘極接點及汲極接點324a、324b及324c。 在該實例實施例中，該第二晶圓304包括(且以隨後的由上而下取向配置)：介電材料層326、包括形成於其中之CMOS裝置之第二層320及例如矽材料之基板層318。利用電漿增強化學氣相沉積(PECVD)在第二層320上沉積第二晶圓304之介電材料層。為簡明起見，介電材料層在後文中稱為PECVD SiO 2層326。應瞭解，在PECVD製程後，表面粗糙度可係相對較高，及因此，在PECVD製程後可能進一步需要化學機械平面化(CMP)以達成例如小於1 nm之所需表面粗糙度，以有利於熔合接合。就此而言，沉積於第二層320上之PECVD SiO 2層326可充作用於平面化製程及於隨後提供接合介面之覆蓋層。 (在介於300℃與850℃之間之適宜溫度下)進行額外緻密化以消除任何殘餘氣體分子及在氧化物沉積期間併入至PECVD SiO 2層326中之副產物。在此情況中，在氮氣環境中，在450℃下進行該緻密化製程幾小時。在緻密化後，利用CMP製程將PECVD SiO 2層326平面化。 將第一晶圓302及第二晶圓304經由雙重接合轉移製程接合在一起。根據該雙重接合轉移製程，先將操作晶圓(未顯示)與第一晶圓302 (例如，使用晶圓接合機)接合以移除第一基板308之層。具體而言，將操作晶圓接合至第一晶圓302之與第一基板308相對的表面(例如，在第一層306上或近接第一層306)。該操作基板可由矽形成，但不排斥使用其他適宜材料。第一晶圓302 (現與操作晶圓接合)可經退火以增加及增強該操作晶圓與第一層306間的接合強度。 接下來，自第一晶圓302移除第一基板308。特定言之，利用機械研磨，及然後，接著沉積(例如旋塗)保護材料(例如ProTEK®B3-25、二氧化矽或氮化矽)之層，至少部分地移除第一基板308。於隨後，第一晶圓(與操作晶圓接合)係經濕式-或乾式-蝕刻以實質上移除第一基板308之任何殘餘部分(藉由機械研磨未移除的)。在第一基板308與第一層306之間提供緩衝層310。 多種材料可用於緩衝層310，端視裝置及晶圓之類型/材料而定。就給定類型之裝置(例如GaN LED)而言，緩衝層可有兩種可能性，端視使用的晶圓302之類型而定。例如， a) 就在Si晶圓上之GaN LED而言，緩衝層將僅由半導體材料(例如，III-N合金)組成； b) 就在絕緣體(GaN-OI)晶圓上之GaN LED而言，緩衝層將包括至少一個介電層(因此，「在絕緣體上」描述)及可能之一或多個半導體層(即III-N合金)。 緩衝層310亦可充作例如濕式蝕刻製程期間之蝕刻停止層。在此種場景中，緩衝層310可包括例如介電蝕刻停止層(DESL)。然後，在緩衝層310中之該DESL亦可充作用於接合晶圓之覆蓋氧化物層。若需要，利用例如PECVD、旋塗玻璃、PETEOS等，將該DESL亦可改由新的覆蓋氧化物層替代。 為促進晶圓之接合，及在緩衝層310不包括DESL的情況下，在藉由時間-蝕刻(time-etching)移除基板308及緩衝劑310之非所需部分後，可利用PECVD、旋塗玻璃、PETEOS等沉積新的覆蓋氧化物層。 在移除第一基板308之層的情況下，第一晶圓被視作暫時轉移至操作晶圓。在蝕刻後，使用氧電漿自操作晶圓移除保護材料。或者，使用適宜溶劑，諸如丙酮、甲基異戊基酮(MIAK)或甲基乙基酮(MEK)，可移除保護材料之塗層。 於隨後，該第一晶圓備妥以待與第二晶圓接合。為準備進行該第二接合步驟，先將第一晶圓302及第二晶圓304相對於彼此定位使得第二晶圓之與第二基板318相對的表面(例如，在CMOS裝置層322上方之氧化物層)面向第一晶圓之已移除第一基板308的表面(例如，緩衝層310)。 在該實施例中，出於說明之目的，將第一晶圓302定位於第二晶圓304之上，因此，應明瞭第一晶圓302及第二晶圓304以彼此對徑配置於該位置。一般地，接合所要求的所有係將第二晶圓302之氧化物層326及第一晶圓304之緩衝層310放在一起，使得其覆蓋氧化物層相接觸及接著將其接合(例如使用熔合接合或熱壓縮接合，此可視需要利用退火進一步強化)。 不失一般性地，藉由第一晶圓302及第二晶圓304之該種接合以形成組合晶圓330 (圖3B)。該接合可被視為將第一晶圓302接合在第一晶圓304的頂部上，其中第一晶圓302之已移除該第一基板308所處的表面係接合至第二晶圓302之與第二基板318相對的表面。在該接合製程中，第一晶圓302及第二晶圓304之各自經接合的表面包含氧化物層，其可充作接合介質/接合劑328，現如圖3B中所顯示。 接下來，自組合晶圓330移除操作晶圓以暴露第一層306之p-型半導體層316之至少一部分(例如整個表面)，該至少一部分可經進一步處理以用於預期應用。特定言之，利用機械研磨移除操作晶圓且接著經濕式蝕刻以實質上移除操作晶圓之藉由機械研磨不可移除的任何殘餘部分。 圖3B顯示該實例實施例中之組合晶圓330，其包括經接合之第一晶圓及已移除第一基板308之第二晶圓。接合介質/接合劑328擱在第一晶圓與第二晶圓間，第一層306與CMOS裝置層及其覆蓋介電層326間之接合介面之間。 關於雙重接合轉移製程之技術之詳細資訊述於美國專利第US 9,530,763B2號及PCT公開案第WO 2016/007088號，及該等專利係以全文引用之方式併入本文中。 在形成組合晶圓後，可開始在第一晶圓之第一層306內製造發光裝置。圖3C顯示該實例實施例中之組合晶圓330，其包括已完成發光裝置332之製造的經接合的第一晶圓及第二晶圓。 LED 332之製造如下。可使用熟練技術者已知及因此為簡明起見未在本文中詳細描述之微影技術(如臺面蝕刻、n-接點形成、p-接點形成、SiO 2沉積)及平面化步驟之組合自第一層形成LED。分別製造LED 332之n-接點336及p-接點338，其中n-接點336及p-接點338二者的表面具有近似相同高度(相對於緩衝層而言)，使得n-接點336及p-接點338從第一晶圓302以上在實質上同一水平342處可及，該水平係相對於基板318而言。 在該實例實施例中，因為CMOS裝置埋在第一(LED)層306之下，故須要在其不直接與CMOS裝置之接點重疊或直接在CMOS裝置之接點上方所處的位置處進行製造，使得該等CMOS裝置(或至少其接點)在移除第一層之未使用部分時暴露。如圖3C中所顯示，CMOS裝置層320中之CMOS裝置之各電晶體之各自的源極接點、閘極接點及汲極接點324a、324b及324c從LED以上經由不製造LED 338的出入窗334可及。 此後，如圖3D中所說明，鎢(W)通孔或插塞344經由蝕刻上述(LED)層及接合介質328、W沉積、及W化學機械拋光(CMP)形成於CMOS裝置之接點324a、324b及324c上使得CMOS接點延伸為從晶圓330以上在實質上與n-接點336及p-接點338相同之水平342處可及，該水平342係相對於基板318而言。然後使組合或集積晶圓330沉積介電質348(例如，SiO 2)並平面化。 最後，使用多層金屬化製程以將CMOS裝置及發光裝置電連接來形成所需電路，該多層金屬化製程可包括(但不限於)標準或現有的CMOS後端生產線(BEOL)製程，該所需電路之示意性實例顯示於圖5中。例如，BEOL製程可進一步包括以下步驟： 1. 在前金屬介電層(例如，介電層348)中製造孔及延伸CMOS裝置之接點(例如，324a、324b、324c)及LED (例如，前面已經藉由鎢插塞344延伸)； 2. 添加第一金屬層； 3. 添加金屬內介電層。 4. 製造穿過金屬內介電質的其他通孔以將第一金屬層金屬與隨後的更高金屬層連接，其中藉由金屬CVD製程填充該等通孔。 應瞭解，在適用或需要的情況下，可藉由重複步驟2至4添加其他金屬層。 圖3E顯示該實例實施例中之組合晶圓330，其包括經接合之第一晶圓及第二晶圓，其中已完成發光裝置332之製造，且已形成介於CMOS裝置與發光裝置332之間之金屬(例如，鎢)互連件350。 應瞭解，雖然顯示於圖3中之實例實施例顯示「p-在上」裝置結構，其中p-型半導體層316安置在n-型半導體層312上方，但可反轉層312及316之取向同時仍允許形成發光裝置。換言之，在一個替代實施例中，層316可為n-型半導體層，及層312可為p-型半導體層以形成「p-在下」裝置結構。在該替代實施例中，接點336變成p-接點，而接點338變成n-接點。應瞭解，「p-在上」及「p-在下」結構為p-n接面裝置之已知/典型取向。 圖4A至4D說明另一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。在該實例實施例中，將經處理或經預先製造之半導體發光裝置(即裝置層)經由對準之雙重接合轉移製程轉移在CMOS控制電路/裝置的頂部上。 換言之，在與第二晶圓接合之前已製得發光裝置。該第一晶圓包括呈例如生長於Si (或其他基板)上之二極體或雷射二極體形式之經製造發光裝置。就接合而言，因為發光裝置已經製造，為了在LED與CMOS裝置之間形成金屬互連件(呈例如藉由蝕刻未使用的LED層及接合介質製得的鎢通孔或插塞之形式)，第一晶圓及第二晶圓之接合經對準以確保經製造的LED不實質上與經垂直集積之CMOS控制電路重疊，使得CMOS控制電路之接點從第一晶圓以上可及。 圖4A顯示一個實例實施例中之第一晶圓402及第二晶圓404。第一晶圓402包括經部分處理之層406，其中發光裝置432已經預先製造且安置在第一基板408上方。層406包括安置在基板層408上方之緩衝層410、安置在緩衝層410上方之n-型半導體層412、安置在n-型半導體層412上方之主動區域層414及安置在主動區域層414上方之p-型半導體層416。應瞭解，介電氧化物層(未顯示)安置在p-型半導體416層上方。 在該實例實施例中，第一層406包括III-V族半導體材料，其可包括(例如)：GaN、InGaP、AlGaAs、InGaAsP、InGaN、AlGaN、GaAs、InGaAs或其任何適宜組合、或類似者。因此，第一晶圓402亦可稱為III-V/Si (例如InGaAs/GaAs/Si或GaN/Si)晶圓。可利用金屬有機化學氣相沉積(MOCVD)或分子束磊晶法(MBE)磊晶生長InGaAs/GaAs/Ge/Si及GaN/Si晶圓兩者。應瞭解，第一層406可包括其他半導體材料族群，諸如II-VI族及IV族半導體材料，其可包括例如BAlN、BGaN、BInN、BInGaN、AlN、ZnO或MgZnO。 於製造期間，使用熟練技術者已知及因此為簡明起見未在本文中詳細描述之微影技術(如臺面蝕刻、n-接點形成、p-接點形成、SiO 2沉積)及平面化步驟之組合來形成LED 432。較佳地，分別製造LED 432之n-接點436及p-接點438，其中n-接點436及p-接點438二者的表面具有近似相同的高度，使得n-接點436及p-接點438從第一晶圓402以上在實質上同一水平442處可及，該水平442係相對於基板408而言。應瞭解，介電氧化物層安置在第一晶圓402上方，及進行CMP以將該表面實質上平面化，以完成第一晶圓402上之LED 432之製造。除了LED 432之製造外，第一晶圓402亦可包括為第二晶圓之CMOS接觸墊提供出入之通孔或出入窗434。可在臺面蝕刻步驟期間或在獨立步驟中建立該等通孔，及可涉及部分或完全移除在接合後將直接位於CMOS裝置以上之區域中之發光裝置材料以形成複合晶圓。 第二晶圓404為經部分處理之晶圓，其中CMOS (互補式金屬氧化物半導體)裝置已形成於安置在第二基板418上方之第二層420中。該等第二層包括CMOS裝置層422以及CMOS裝置之各電晶體之源極接點、閘極接點及汲極接點424a、424b及424c。 在該實例實施例中，第二晶圓404包括(且以隨後的由上而下取向配置)：介電材料層426、包括形成於其中之CMOS裝置之第二層420及例如矽材料之基板層418。利用電漿增強化學氣相沉積(PECVD)在第二層420上沉積第二晶圓404之介電材料層。為簡明起見，介電材料層在後文中稱為PECVD SiO 2層426。 應瞭解，在PECVD製程後，表面粗糙度可係相對較高，及因此，在PECVD製程後可能進一步需要化學機械平面化(CMP)以達成例如小於1 nm之所需表面粗糙度以有利於熔合接合。就此而言，可在第二層420上沉積PECVD SiO 2層426以充作用於平面化製程及於隨後提供接合介面之覆蓋層。(在介於400℃與850℃之間之適宜溫度下)進行額外緻密化以消除任何殘餘氣體分子及在氧化物沉積期間併入至PECVD SiO 2層426中之副產物。在此情況中，在氮氣環境中，於450℃下進行緻密化製程幾小時。在緻密化後，利用化學機械平面化(CMP)製程將PECVD SiO 2層426平面化。 將第一晶圓402及第二晶圓404經由雙重接合轉移製程接合在一起。根據該雙重接合轉移製程，先將操作晶圓(未顯示)與第一晶圓402(例如，使用晶圓接合機)接合以移除第一基板408之層。具體而言，將操作晶圓接合至第一晶圓402之與第一基板418相對的表面(例如，在第一層406上或近接第一層406)。操作基板可由矽形成，但不排除使用其他適宜材料。第一晶圓402 (現與操作晶圓接合)可經退火以增加及增強該操作晶圓與第一層406間的接合強度。 接下來，自第一晶圓402移除第一基板408。特定言之，利用機械研磨，及然後，接著沉積(例如旋塗)保護材料(例如，ProTEK®B3-25、二氧化矽或氮化矽)之層，至少部分地移除第一基板408。於隨後，第一晶圓(與操作晶圓接合)係經濕式-或乾式-蝕刻以實質上移除第一基板408之由機械研磨未移除的任何殘餘部分。 在第一基板408與第一層406之間提供緩衝層410。多種材料可用於緩衝層410，端視裝置及晶圓之類型/材料而定。就給定類型之裝置(例如GaN LED)而言，緩衝層可有兩種可能性，端視使用的晶圓402之類型而定。例如， a) 就在Si晶圓上之GaN LED而言，緩衝層將僅由半導體材料(例如，III-N合金)組成； b) 就在絕緣體(GaN-OI)晶圓上之GaN LED而言，緩衝層將包括至少一個介電層(因此，「絕緣體上」描述)及可能之一或多個半導體層(即III-N合金)。 緩衝層410亦可充作例如濕式蝕刻製程期間之蝕刻停止層。在此種場景中，緩衝層410可包括例如介電蝕刻停止層(DESL)。然後，在緩衝層410中之該DESL亦可充作用於接合晶圓之覆蓋氧化物層。若需要，利用例如PECVD、旋塗玻璃、PETEOS等，將該DESL亦可改由新的覆蓋氧化物層替代。 為促進晶圓之接合，及在緩衝層410不包括DESL的情況下，在藉由時間-蝕刻移除基板408及緩衝劑410之非所需部分後，可利用PECVD、旋塗玻璃、PETEOS等沉積新的覆蓋氧化物層。 在移除第一基板408之層的情況下，第一晶圓被視作暫時轉移至操作晶圓。在蝕刻後，使用氧電漿自操作晶圓移除保護材料。或者，使用適宜溶劑，諸如丙酮、甲基異戊基酮(MIAK)或甲基乙基酮(MEK)，可移除保護材料之塗層。 於隨後，該第一晶圓備妥以待與第二晶圓接合。為準備進行該第二接合步驟，先將第一晶圓402及第二晶圓404相對於彼此定位使得第二晶圓之與第二基板418相對的表面(例如，在CMOS裝置層422上方之氧化物層)面向第一晶圓之已移除第一基板408的表面(例如，緩衝層410)。 在該實施例中，出於說明之目的，將第一晶圓402定位於第二晶圓404之上，因此，應明瞭第一晶圓402及第二晶圓404以彼此對徑配置於該位置。一般地，接合所要求的所有係將第二晶圓402之氧化物層426及第一晶圓404之緩衝層410放在一起，使得其各自的覆蓋氧化物層相接觸及接著將其接合(例如使用熔合接合或熱壓縮接合，此可視需要利用退火進一步強化)。 不失一般性地，藉由第一晶圓402及第二晶圓404之該種接合以形成組合晶圓430 (圖4B)。該接合可被視為將第一晶圓402接合在第一晶圓404的頂部上，其中第一晶圓402之已移除第一基板408所處的表面係接合至第二晶圓402之與第二基板418相對的表面。在該接合製程中，第一晶圓402及第二晶圓404之各自經接合的表面包含氧化物層，其可充作接合介質/接合劑428，現如圖4B中所顯示。 在該實例實施例中，在接合製程前已製得LED 432及CMOS裝置。因此，在接合製程期間，必須進行LED 432及CMOS裝置之對準。換言之，將該第一晶圓402接合於第二晶圓402的頂部，其中該第一晶圓之已移除第一基板408之側係以LED 432不直接覆蓋CMOS裝置之接點或直接在CMOS裝置之接點之上，因此在移除第一層206之未使用的部分(未被LED 432使用的)時CMOS裝置之接點暴露的方式接合至該第二晶圓之與第二基板相對之側面。如所顯示，圖4B提供從LED 432上方進入至包括於CMOS裝置層中之CMOS裝置之各電晶體之各自的源極接點、閘極接點及汲極接點424a、424b及424c之出入窗434。如上所述，在移除第一層206之未被LED 432使用的部分時形成出入窗434。 接下來，自組合晶圓430移除操作晶圓以暴露覆蓋n-接點436及p-接點438之介電層，該介電層可經進一步處理以用於預期應用。特定言之，利用機械研磨移除操作晶圓且接著經濕式蝕刻以實質上移除操作晶圓之由機械研磨不可移除的任何殘餘部分。 圖4B顯示該實例實施例中之組合晶圓430，其包括經接合之第一晶圓及第二晶圓，其中已移除第一基板408。接合介質/接合劑428擱在第一晶圓與第二晶圓間，第一層406與CMOS裝置層及其覆蓋介電層426間之接合介面之間。 關於雙重接合轉移製程之技術之詳細資訊述於美國專利第US 9,530,763B2號及PCT公開案第WO 2016/007088號，及該等專利係以全文引用之方式併入本文中。 此後，如圖4C中所說明，鎢(W)通孔或插塞444經由蝕刻上述(LED)層及接合介質428、W沉積、及W化學機械拋光(CMP)形成於CMOS裝置之接點424a、424b及424c上使得CMOS接點延伸為從複合晶圓430以上以實質上與n-接點436及p-接點438相同之水平442處可及，該水平442係相對於基板418而言。然後使組合或集積晶圓430沉積介電質448 (例如，SiO 2)並平面化。 最後，使用多層金屬化製程以將CMOS裝置及發光裝置電連接來形成所需電路，該多層金屬化製程可包括(但不限於)標準或現有的CMOS後端生產線製程，該所需電路之示意性實例顯示於圖5中。例如，BEOL製程可進一步包括以下步驟： 1. 在前金屬介電層(例如，介電層448)中製造孔及延伸CMOS裝置之接點(例如，424a、424b、424c)及LED (例如，前面已經藉由鎢插塞444延伸)； 2. 添加第一金屬層； 3. 添加金屬內介電層。 4. 製造穿過金屬內介電質的其他通孔以將第一金屬層金屬與隨後的更高金屬層連接，其中藉由金屬CVD製程填充該等通孔。 應瞭解，在適用或需要的情況下，可藉由重複步驟2至4添加其他金屬層。 圖4D顯示該實例實施例中之組合晶圓430，其包括經接合之第一晶圓及第二晶圓，CMOS裝置與發光裝置432之間已形成金屬(例如，鎢)互連件450。 應瞭解，雖然顯示於圖4中之實例實施例顯示「p-在上」裝置結構，其中p-型半導體層416安置在n-型半導體層412上方，但可反轉層412及416之取向同時仍允許形成發光裝置。換言之，在一個替代實施例中，層416可為n-型半導體層，及層412可為p-型半導體層而形成「p-在下」裝置結構。在該替代實施例中，接點436變成p-接點，而接點438變成n-接點。應瞭解，「p-在上」及「p-在下」結構為p-n接面裝置之已知/典型取向。 圖3E及4D顯示用於像素化顯示器之多層結構之實例實施例。在該等實施例中，形成於第一層(分別係圖3E、4D中之306、406)中之LED安置在形成於第二層(例如，分別係圖3E、4D中之參考數字320、420)中之CMOS裝置上方。該等第一層包括用於形成LED (發光裝置)之III-V族半導體材料，而該等第二層包括矽基CMOS裝置，該等CMOS (互補式金屬氧化物半導體)裝置係用於控制LED。自第一晶圓獲得第一層及自第二晶圓獲得第二層，其中將該第一晶圓及第二晶圓經由雙重接合轉移製程接合在一起以形成複合晶圓，因此該第一層及該第二層現沉積在相同基板上。 在顯示於圖3E及4D中之該等實例實施例中，因為CMOS裝置形成於低於第一層中之LED的第二層中，故CMOS裝置形成於第二層之部分中，該等部分直接在第一層之未被LED使用的部分下方。換言之，在自複合晶圓以上觀看時，LED及CMOS裝置不彼此重疊。此可允許CMOS裝置暴露，使得在移除第一層之未使用部分(未被LED使用)時，提供接近CMOS之出入口。如圖3E及4E中所顯示，金屬互連件350、450可因此形成於其各自的第一層及第二層中之LED與CMOS之間。 可使用於任一上述實施例中所定義的製造方法來達成具有CMOS控制電路之LED(或雷射)之高密度主動陣列。 應瞭解，如該等實例實施例中所述及所顯示之各個層可基於裝置之應用進行圖案化，及因此可不同於如圖式中所說明般。例如，在圖1C中，n-層112未經圖案化(即，其跨整個晶圓係連續的)，而在圖2B中，n-層212係經圖案化。此係因為取決於應用(即，如何選擇以操作各個LED元件)，可以多種方法將一個LED與另一者「分離」： a) 蝕刻穿過主動區域但留下n-層未觸及(參見，例如，圖1C中之層112) b) 部分地蝕刻進入n-層中 c) 完全地蝕刻n-層但留下緩衝層未觸及(參見，例如，圖2B中之層212) d) (部分/完全地)蝕刻進入組成緩衝層中之一或多者中(參見，例如，圖3C中之層310)。 該選擇可影響LED如何電連接至電路元件之其餘部分，及亦可涉及製造製程穩固性/產率，及因此取決於電路設計及製程最佳化，可選擇不同選項。 圖5顯示一個實例實施例中之包括單一LED 502及驅動單元504之單位單元500之示意圖。在該實例實施例中，LED 502係基於III-V族半導體，而驅動單元係基於Si CMOS。 如圖5中所顯示，驅動單元504包括驅動FET (場效應電晶體) 506、切換FET 508及存儲電容器510。在該實例實施例中，該驅動FET為p-通道FET，其中其源極係電連接至電源Vdd 512及汲極係電連接至LED 502之輸入端。切換FET 508為p-通道FET，其中該切換FET之閘極及汲極分別電連接至定址信號Vdata 514及Vselect 516。切換FET 508之源極係電連接至驅動FET 506之閘極，及存儲電容器510係電連接在驅動FET之閘極與LED 502之輸出端之間。在操作中，當定址信號Vdata 514及Vselect 516激活時，打開驅動FET 506使得對LED 502提供電源。 應瞭解，全彩色紅、綠及藍(RGB)像素係由具有其個別驅動器之三組LED組成。圖6A顯示一個實例實施例中之用於全彩色像素之光罩佈局。出於更佳的清晰度，佈局600之個別組件顯示於圖6B至6F中。圖6B為顯示開啟的窗634 (與例如圖1C及1D之窗134對應)、及三個LED之n-接點636 (與圖1C及1D之n-接點136對應)及p-接點638 (與圖1C及1D之p-接點138對應)之佈局視圖。圖6C為顯示鎢插塞644a及644b (與圖1C及1D之插塞144對應)之佈局視圖。6D、6E及6F為顯示CMOS裝置及LED裝置之接點間連接之各別佈局視圖。圖6D為顯示CMOS第一金屬層650 (與圖1D中之數字150對應)之佈局視圖。圖6E為顯示CMOS多閘極624b (與圖1A中之數字124b對應)之佈局視圖。圖6F為顯示CMOS第二金屬層(未顯示於圖1中)之佈局。 就此種佈局而言，假設如上文在圖1至圖4中所述之方法係利用具有250 nm解析度之微影工具實施，則可輕易達成15 µm或更小之像素節距。圖7顯示一個實例實施例中之用於2 x 2彩色像素陣列之光罩佈局700。應瞭解，該2 x 2陣列包括顯示於圖6A中之像素中之四者。 在圖6及7中所說明的上述實施例中，描繪2 µm或更小的個別LED。該值經換算成約1700之像素/英寸(PPI)值。此外，可藉由利用具有更精細解析度之微影工具，及/或利用具有更小臨界尺寸之CMOS及III-V製程，進一步增加PPI。 此外，不像第一實施例及第二實施例，在第三實施例及第四實施例(圖3及4)中，可將該等CMOS控制電路(或CMOS裝置)直接放置在發光裝置下方。此可潛在性地增加顯示器之PPI及有效孔徑(發光面積與總表面積之比率)。應瞭解，CMOS電路之接點應保持從LED上方可及。換言之，該等LED經定位成使其等不與CMOS裝置之源極接點-閘極接點-汲極接點重疊。 圖8顯示一個實例實施例中之用於形成用於像素化顯示器之多層結構之方法800。在步驟802，提供第一晶圓，該第一晶圓包括安置在第一基板上方之第一層。該等第一層包括用於形成LED (發光裝置)之III-V族半導體材料。在步驟804，提供第二經部分處理之晶圓，該第二晶圓包括形成於安置在第二基板上方之第二層中之矽基CMOS (互補式金屬氧化物半導體)裝置。該等CMOS裝置係用於控制LED。在步驟806，經由雙重接合轉移製程將第一晶圓及第二晶圓接合以形成複合晶圓。 在實例實施例中，固態LED及Si-基CMOS之組合具有優於LCD/薄膜電晶體(TFT)/LED背光及有機LED (OLED)/TFT類型之顯示器之獨特優點。 首先，由於固態LED及Si CMOS驅動器之裝置特徵在晶圓規模上係固有均一的，故可避免致力於解決該等混合半導體裝置中不均勻性問題之複雜電路設計(其消耗更多CMOS電路面積)，從而允許更小的單位單元及更高的陣列解析度。 另外，CMOS切換電晶體具有低的電流洩漏，此防止存儲電容器放電。此為CMOS-積體固態LED提供功率效率上的優點。 第三，固態LED之3 dB調變帶寬係在100 MHz至1 GHz範圍內，而LCD及OLED限於幾kHz。因此，優先考慮快速刷新率之顯示器應用或控制方法不受顯示器組件之調變帶寬限制。 此外，固態LED證實高於OLED兩個數量級之幾10 6cd/m 2之高亮度。此可有利地允許利用本申請案之實例實施例使自發射投影系統成為可能。 另外，本申請案之例示性製程或架構允許使用標準CMOS後端製程不僅連接CMOS裝置(即習知技術)，而且連接CMOS裝置及其他(例如III-V族半導體裝置)。因CMOS後端互連技術發展良好且廣泛地使用，及具有可用於形成積體電路之最高密度互連技術，此係特別有利的。 另外，因為p-n接面(例如，III-V)半導體分開自Si CMOS裝置生長，可防止Si CMOS裝置暴露於為高品質III-V族材料生長所必需的高溫。 如本文中所使用，術語「基板」應廣泛地解讀為係指其上可沉積一或多種材料或一或多個材料層之結構。該基板可包括沉積於其上之一或多個材料層。該基板可包括晶圓，其包括沉積於其上之一或多個材料層(諸如(但不限於)例如介電層、金屬層等)。 術語「層」在用於描述結構時應廣泛地解讀為係指該結構之水平或厚度，其等與另一結構之另一水平或厚度區分開。該結構可與其他結構區分開及可包括相同或不同材料。該結構及其他結構可係相同或不同，只要其等可彼此區分開。層不受限於單一材料但可包括一或多種材料之一或多個子層或中間層，其本身亦可與相鄰層區分開。因此，當層係由個別子層或中間層形成時，個別子層或中間層各者之尺寸可係相同或不同。 如本發明中所使用，除非另外說明，否則術語「耦合」或「連接」意欲涵蓋直接連接或經由一或多種中間構件連接兩者。 本文中所使用的術語「與...締合」在指兩個元件時係指兩個元件間之寬泛關係。該關係包括(但不限於)物理、化學或電關係。例如，當元件A與元件B締合時，元件A及B可彼此直接或間接附接或元件A可包含元件B或反之亦然。 本文中所使用的術語「近接」在指兩個元件時係指一個元件親密近接另一個元件及可係(但不限於)該等元件彼此接觸或可進一步包括間隔安置在其間的一或多個其他元件的元件。 如本文中所使用，術語「以上」、「以下」、「下方(beneath)」、「下方(under)」、「上方」、「頂部」、「底部」及類似係指所描述之與晶圓或多層結構之基板有關之位置。例如，參照圖1A，相對於作為基底之基板108，p-型半導體層116安置在主動區域面積114「上方」或「以上」，而相對於作為基底之基板108，緩衝層110位於n-型半導體層112「下方(under/beneath/below)」。就第一層106而言，相對於作為基底之基板108，「頂」層係指p-型半導體層116，而「底」層係指緩衝層110。從晶圓「以上」可及特定水平係指允許特定水平從超過與基板相對之晶圓「頂部」可及。 術語「及/或」(例如，「X及/或Y」)應理解為意指「X及Y」或「X或Y」且應視為針對兩種含義或任一種含義提供明確支持。 此外，在本文之描述中，詞語「實質上」無論何時使用應理解為包括(但不限於)「整個地」或「完全地」及類似。此外，諸如「包括(comprising/comprise)」及類似之術語無論何時使用意欲為非限制性描述性語言，在於其廣泛地包括除了未明確列舉的其他組件外的在該等術語後所列舉的元件/組件。另外，諸如「約」、近似及類似之術語無論何時使用通常意指合理變差，例如所揭示值之+/-5%之變差、或所揭示值之4%之變差、或所揭示值之3%之變差、所揭示值之2%之變差或所揭示值之1%之變差。 另外，在本文之描述中，特定值可以某一範圍揭示。顯示某一範圍之端點的該等值意欲說明某一較佳範圍。無論何時已描述某一範圍，希望該範圍涵蓋及教示在該範圍內之所有可能的子範圍及個別數值。換言之，某一範圍之端點應解讀為不變的限制。例如，1%至5%之範圍之描述意欲明確揭示在該範圍內之子範圍1%至2%、1%至3%、1%至4%、2%至3%等及個別值(諸如1%、2%、3%、4%及5%)。上述明確揭示內容的意圖可應用於任何深度/寬度之範圍。 另外，當描述一些實施例時，本發明可揭示方法及/或製程為特定順序之步驟。然而，除非另有需要，否則應瞭解該方法或製程不應限於所揭示特定順序之步驟。其他順序之步驟可係可行的。本文中所揭示之特定順序之步驟不應被理解為過度限制。除非另有需要，否則本文中所揭示之方法及/或製程不應限於以書面順序進行的步驟。步驟之該順序可改變且仍維持落在本發明之範疇內。 熟習此項技術者從以下論述及若適用結合圖式更佳地理解及輕易明瞭本發明之實例實施例。應瞭解，可在不脫離本發明之範疇下作出與結構、電學及光學變化有關的其他修改。該等實例實施例不必相互排斥，因為一些可與一或多個實施例組合以形成新的例示性實施例。 熟習此項技術者應明瞭，可在不脫離本發明之如廣泛描述之範疇下對特定實施例作出其他變化及/或修改。因此，本發明實施例之所有態樣應視為例示性而非限制性。
102:第一晶圓 104:第二晶圓 106:第一層 108:第一基板 110:緩衝層 112:n-型半導體層 114:主動區域層 116:p-型半導體層 118:第二基板 120:第二層 122:互補式金屬氧化物半導體裝置層 124a:源極接點 124b:閘極接點 124c:汲極接點 126:介電層 128:接合介質/接合劑 130:組合晶圓/複合晶圓 132:發光裝置 134:窗 136:n-接點 138:p-接點 142:水平 144:鎢插塞 146:水平 148:介電層 150:互連件 202:第一晶圓 204:第二晶圓 206:第一層 208:第一基板 210:緩衝層 212:n-型半導體層 214:主動區域層 216:p-型半導體層 218:第二基板 220:第二層 222:互補式金屬氧化物半導體裝置層 224a:源極接點 224b:閘極接點 224c:汲極接點 226:介電層 227:介電層 228:接合介質/接合劑 230:組合晶圓/複合晶圓 232:發光裝置 236:n-接點 238:p-接點 242:水平 240:第二層202之未使用的部分 244:鎢插塞 246:水平 250:互連件 302:第一晶圓 304:第二晶圓 306:第一層 308:第一基板 310:緩衝層 312:n-型半導體層 314:主動區域層 316:p-型半導體層 318:第二基板 320:第二層 322:互補式金屬氧化物半導體裝置層 324a:源極接點 324b:閘極接點 324c:汲極接點 326:介電材料 328:接合介質/接合劑 330:組合晶圓/複合晶圓 332:發光裝置 334:出入窗 336:n-接點 338:p-接點 342:水平 344:鎢插塞 350:互連件 402:第一晶圓 404:第二晶圓 406:經部分處理之層 408:基板層 410:緩衝層 412:n-型半導體層 414:主動區域層 416:p-型半導體層 418:矽材料 420:第二層 422:互補式金屬氧化物半導體裝置層 424a:源極接點 424b:閘極接點 424c:汲極接點 426:介電材料 428:接合介質/接合劑 430:組合晶圓/複合晶圓 432:發光裝置 434:出入窗 436:n-接點 438:p-接點 442:水平 444:鎢插塞 450:互連件 500:單位單元 502:發光裝置 504:驅動單元 506:驅動場效應電晶體 508:切換場效應電晶體 510:存儲電容器 512:電源Vdd 514:定址信號Vdata 516:定址信號Vselect 600:佈局 634:開啟的窗 636:n-接點 638:p-接點 644:鎢插塞 644a、644b:鎢插塞 650:第一金屬層 700:光罩佈局 800:方法 802:提供第一晶圓，該第一晶圓包括安置在第一基板上方之第一層，該等第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料 804:提供第二經部分處理之晶圓，該第二晶圓包括形成於安置在第二基板上方之第二層中之矽基CMOS (互補式金屬氧化物半導體)裝置，該等CMOS裝置係用於控制LED 806:經由雙重接合轉移製程將第一晶圓及第二晶圓接合以形成複合晶圓
一般技術者從僅以舉例方式的以下書面描述，並且結合圖式，將更好地瞭解及輕易明白本發明之實例實施例，其中： 圖1A至1D說明一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。 圖2A至2D說明另一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。 圖3A至3E說明另一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。 圖4A至4D說明另一個實例實施例中之一種形成用於像素化顯示器之多層結構之方法。 圖5為一個實例實施例中之包括單一LED及驅動單元之單位單元之示意圖。 圖6A為一個實例實施例中之用於全彩色像素之光罩佈局。 圖6B至6F為顯示該實例實施例之個體組件之光罩佈局視圖。 圖7為一個實例實施例中之用於2 x 2彩色像素陣列之光罩佈局。 圖8顯示一個實例實施例中之一種用於形成用於像素化顯示器之多層結構的方法。
800:方法
802:提供第一晶圓，該第一晶圓包括安置在第一基板上方之第一層，該等第一層包括用於形成p-n接面LED(發光裝置)之非矽基半導體材料
804:提供第二經部分處理之晶圓，該第二晶圓包括形成於安置在第二基板上方之第二層中之矽基CMOS(互補式金屬氧化物半導體)裝置，該等CMOS裝置係用於控制LED
806:經由雙重接合轉移製程將第一晶圓及第二晶圓接合以形成複合晶圓

Claims (10)

  1. 一種形成用於像素化顯示器之多層結構之方法，該方法包括： 提供第一晶圓，該第一晶圓包括安置在第一基板上方之第一層，該等第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料； 提供第二經部分處理之晶圓，該第二晶圓包括形成於安置在第二基板上方之第二層中之矽基CMOS (互補式金屬氧化物半導體)裝置，該等CMOS裝置係用於控制該等LED； 將操作晶圓接合至該第二晶圓，該結合係位於該第二晶圓之與該第二基板相對之側面上； 自該第二晶圓移除該第二基板； 將該第二晶圓接合在該第一晶圓上，其中該第二晶圓之已移除該第二基板所處之表面係接合至該第一晶圓之與該第一基板相對之表面； 移除該等CMOS裝置未使用的該等第二層之部分，以形成暴露該等第一層之視窗；及 製造具有實質上相同高度的用於該等LED之n-接點及p-接點，使得該等n-接點及該等p-接點在該等視窗中之實質上相同的水平處可存取； 其中，該製造用於該等LED之n-接點及p-接點之步驟係在形成該等視窗之後在該等第一層中製造該等LED之期間進行；或 其中該第一晶圓包括第一部分處理晶圓，該第一部分處理晶圓包括形成在該安置在第一基板上方之第一層中的LED，且該等LED及該等CMOS裝置實質上彼此不重疊，及該製造用於該等LED之n-接點及p-接點之步驟係於在該第一部分處理晶圓中形成該等LED之期間進行。
  2. 如請求項1之方法，其中該等CMOS裝置包括電接點，該方法進一步包括在該等LED之該等n-接點及p-接點上形成鎢插塞，使得該等鎢插塞延伸該等LED之該等n-接點及p-接點至與該等CMOS裝置之該等接點相同的水平。
  3. 如請求項2之方法，其進一步包括 在該複合晶圓之與該第一基板相對的表面上沉積介電層； 將該介電層平面化使得該複合晶圓的頂表面為實質上水平；及 利用多層金屬化製程將該等CMOS裝置及該等LED連接。
  4. 如請求項3之方法，其中將該等CMOS裝置及該等LED連接包括利用CMOS後端生產線多層金屬化製程將該CMOS裝置及該等LED連接。
  5. 如請求項1之方法，其中該等CMOS裝置包括電接點，該方法進一步包括在該等LED之該等n-接點及p-接點上形成鎢插塞，使得該等鎢插塞延伸該等LED之該等n-接點及p-接點至與該等CMOS裝置之該等接點實質上相同的水平。
  6. 如請求項5之方法，其進一步包括 在該複合晶圓之與該第一基板相對的表面上沉積介電層； 將該介電層平面化使得該複合晶圓的頂表面為實質上水平；及 利用多層金屬化製程將該等CMOS裝置及該等LED連接。
  7. 如請求項6之方法，其中將該等CMOS裝置及該等p-n接面LED連接包括利用CMOS後端生產線多層金屬化製程將該CMOS裝置及該等LED連接。
  8. 如請求項1至7中任一項之方法，其中移除該等CMOS裝置未使用的該等第二層之部分以形成該等視窗之步驟包括從該第二基板移除該操作晶圓以暴露該等第二層，然後移除該等CMOS裝置未使用的該等第二層之部分以形成該等視窗。
  9. 如請求項1至8中任一項之方法，其中該等第一層包括III-V族半導體材料、II-VI族半導體材料或IV族半導體材料。
  10. 一種用於像素化顯示器之多層結構，該多層結構包括： 基板； 在該基板上方之第一層，該等第一層包括用於形成p-n接面LED (發光裝置)之非矽基半導體材料； 安置在該等第一層與該基板相對之側面上之第二層，該等第二層包括用於控制該等LED之矽基CMOS (互補式金屬氧化物半導體)裝置； 其中該等LED包含具有實質上相同高度之n-接點及p-接點，使得當藉由移除該等CMOS裝置未使用的該等第二層之部分而在該等第二層中形成視窗之後，該等n-接點及該等p-接點在該實質上相同的水平處可存取
TW111102570A 2017-01-13 2018-02-02 形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構 TWI797967B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762445877P 2017-01-13 2017-01-13
PCT/SG2018/050016 WO2018132070A1 (en) 2017-01-13 2018-01-12 A method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display
WOPCT/SG2018/050016 2018-01-12

Publications (2)

Publication Number Publication Date
TW202221888A true TW202221888A (zh) 2022-06-01
TWI797967B TWI797967B (zh) 2023-04-01

Family

ID=62840255

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111102570A TWI797967B (zh) 2017-01-13 2018-02-02 形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構
TW107103909A TWI754718B (zh) 2017-01-13 2018-02-02 形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107103909A TWI754718B (zh) 2017-01-13 2018-02-02 形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構

Country Status (5)

Country Link
US (1) US10847553B2 (zh)
EP (1) EP3568873B1 (zh)
JP (2) JP7079940B2 (zh)
TW (2) TWI797967B (zh)
WO (1) WO2018132070A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200119085A1 (en) * 2018-10-10 2020-04-16 Glo Ab Vertical stacks of light emitting diodes and control transistors and method of making thereof
JP7507373B2 (ja) * 2019-03-22 2024-06-28 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
KR20220006052A (ko) * 2019-05-08 2022-01-14 니치아 카가쿠 고교 가부시키가이샤 화상 표시 장치의 제조 방법 및 화상 표시 장치
CN113994486A (zh) * 2019-05-10 2022-01-28 日亚化学工业株式会社 图像显示装置的制造方法以及图像显示装置
WO2020263183A1 (en) * 2019-06-28 2020-12-30 Massachusetts Institute Of Technology Integrated structure for an optoelectronic device and method of fabricating the same
JP2022538982A (ja) * 2019-06-28 2022-09-07 マサチューセッツ インスティテュート オブ テクノロジー 光電子デバイス用集積構造体の製造方法及び光電子デバイス用集積構造体
EP3998644A4 (en) * 2019-07-10 2023-08-09 Nichia Corporation METHOD FOR MAKING IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE
WO2021014972A1 (ja) * 2019-07-25 2021-01-28 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
WO2021020393A1 (ja) * 2019-07-30 2021-02-04 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
TWI736982B (zh) * 2019-09-17 2021-08-21 李蕙如 主動式rgb發光二極體像素元件
JPWO2021095603A1 (zh) * 2019-11-11 2021-05-20
EP4170734A4 (en) * 2020-06-18 2024-06-19 Nichia Corporation METHOD FOR PRODUCING AN IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE
JP7531089B2 (ja) 2020-09-18 2024-08-09 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
JP7523738B2 (ja) 2020-09-18 2024-07-29 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6677655B2 (en) 2000-08-04 2004-01-13 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic OEIC
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
KR101118649B1 (ko) * 2005-01-24 2012-03-06 삼성전자주식회사 바이폴라 트랜지스터 및 그 형성 방법
JP5010814B2 (ja) 2005-07-07 2012-08-29 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置の製造方法
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
US8284145B2 (en) 2007-12-21 2012-10-09 Sitronix Technology Corp. Liquid crystal display driver and liquid crystal display driving method for improving brightness uniformity
US8089091B2 (en) * 2009-06-18 2012-01-03 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with a contact formed on a textured surface
CN102054666B (zh) 2009-10-29 2012-11-28 华映视讯（吴江）有限公司 半导体元件的制造方法
US8476659B2 (en) * 2010-07-15 2013-07-02 Tsmc Solid State Lighting Ltd. Light emitting device
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2011171778A (ja) * 2011-06-09 2011-09-01 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP5743806B2 (ja) * 2011-08-23 2015-07-01 シャープ株式会社 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
US8865507B2 (en) * 2011-09-16 2014-10-21 Sionyx, Inc. Integrated visible and infrared imager devices and associated methods
JP2013069970A (ja) 2011-09-26 2013-04-18 Nippon Telegr & Teleph Corp <Ntt> 半導体積層基板およびその製造方法
JP6167109B2 (ja) * 2011-12-12 2017-07-19 センサー エレクトロニック テクノロジー インコーポレイテッド 紫外線反射型コンタクト
WO2013152176A1 (en) 2012-04-04 2013-10-10 Massachusetts Institute Of Technology Monolithic integration of cmos and non-silicon devices
JP5837006B2 (ja) * 2013-07-16 2015-12-24 株式会社東芝 光半導体装置の製造方法
US9874689B2 (en) * 2014-01-14 2018-01-23 National University Of Singapore Method of forming an integrated circuit and related integrated circuit
KR102227085B1 (ko) * 2014-03-05 2021-03-12 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US10049947B2 (en) * 2014-07-08 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
GB201420452D0 (en) * 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
TWI572025B (zh) * 2015-01-15 2017-02-21 財團法人工業技術研究院 半導體發光元件及其製作方法
CN105390446B (zh) 2015-11-26 2018-10-16 上海集成电路研发中心有限公司 一种三维cmos集成电路的制备方法
TWI563490B (en) * 2015-12-04 2016-12-21 Ind Tech Res Inst Display pixel and display panel
US9911877B2 (en) * 2016-01-14 2018-03-06 Advanced Semiconductor Engineering, Inc. Electronic device, package structure and method of manufacturing the same
US10784325B2 (en) * 2016-12-23 2020-09-22 Intel Corporation Saddle channel thin film transistor for driving micro LEDs or OLEDs in ultrahigh resolution displays

Also Published As

Publication number Publication date
JP7079940B2 (ja) 2022-06-03
JP7374441B2 (ja) 2023-11-07
JP2022058584A (ja) 2022-04-12
EP3568873B1 (en) 2023-11-08
EP3568873A1 (en) 2019-11-20
EP3568873A4 (en) 2020-10-28
TWI754718B (zh) 2022-02-11
US10847553B2 (en) 2020-11-24
TWI797967B (zh) 2023-04-01
TW201931564A (zh) 2019-08-01
WO2018132070A1 (en) 2018-07-19
US20190355766A1 (en) 2019-11-21
JP2020507107A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
TWI754718B (zh) 形成用於像素化顯示器之多層結構之方法及用於像素化顯示器之多層結構
US11329034B2 (en) Direct-bonded LED structure contacts and substrate contacts
US10685945B2 (en) Illuminated faceplate and method for producing such an illuminated faceplate
US11527571B2 (en) Light emitting device with small footprint
US10923023B1 (en) Stacked hybrid micro LED pixel architecture
US11444121B2 (en) Pixel or display with sub pixels selected by antifuse programming
JP7561887B2 (ja) 発光アレイ
CN114171394A (zh) 半导体装置的制备方法和半导体装置
CN112397449A (zh) 光电子器件的制造方法
JP2022538982A (ja) 光電子デバイス用集積構造体の製造方法及び光電子デバイス用集積構造体
US11018122B1 (en) Area-efficient subpixel apparatus
US20240097087A1 (en) Method of Transferring Patterned Micro-LED Die onto a Silicon Carrier for Wafer-to-Wafer Hybrid Bonding to a CMOS Backplane
JP7313384B2 (ja) 光電子デバイス
US20210151421A1 (en) Light emitting device for display and display apparatus having the same