KR20220027951A - 광전자 장치를 위한 집적 구조물 및 그 제조 방법 - Google Patents

광전자 장치를 위한 집적 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR20220027951A
KR20220027951A KR1020227000963A KR20227000963A KR20220027951A KR 20220027951 A KR20220027951 A KR 20220027951A KR 1020227000963 A KR1020227000963 A KR 1020227000963A KR 20227000963 A KR20227000963 A KR 20227000963A KR 20220027951 A KR20220027951 A KR 20220027951A
Authority
KR
South Korea
Prior art keywords
optical elements
micro
device layer
integrated structure
reflector
Prior art date
Application number
KR1020227000963A
Other languages
English (en)
Inventor
이징 첸
리 장
케네스 엥 키안 리
유진 에이. 피츠제랄드
Original Assignee
메사추세츠 인스티튜트 오브 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메사추세츠 인스티튜트 오브 테크놀로지 filed Critical 메사추세츠 인스티튜트 오브 테크놀로지
Publication of KR20220027951A publication Critical patent/KR20220027951A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

광전자 장치를 위한 집적 구조물 및 광전자 장치를 위한 집적 구조물을 제조하는 방법이 개시된다. 상기 방법은 상기 광전자 장치를 위한 구동 회로를 구비하는 상보성 금속 산화물 반도체(CMOS) 백플레인을 제공하는 단계; 및 상기 CMOS 백플레인 상에 복수의 광학 요소들을 제공하는 단계를 포함하며, 여기서 상기 복수의 광학 요소들은 CMOS와 다른 물질계를 기반으로 하고, 다른 장치층들 내에 배치되며; 제1 결합 유전체가 상기 CMOS 백플레인 및 모놀리식 집적을 위한 상기 다른 장치층들 중의 제1의 것 사이에 제공되고; 제2 결합 유전체가 모놀리식 집적을 위한 상기 다른 장치층들 중의 각각의 것들 사이에 제공되며, 상기 제2 결합 유전체는 투명하다.

Description

광전자 장치를 위한 집적 구조물 및 그 제조 방법
본 발명은 폭넓게는 광전자 장치를 위한 집적 구조물 및 광전자 장치를 위한 집적 구조물을 제조하는 방법에 관한 것이며, 특히 CMOS 백플레인(backplane)을 구비하는 모놀리식 풀-컬러 액티브-매트릭스 마이크로-LED 마이크로 디스플레이를 위한 장치 아키텍처(architecture) 및 이를 제조하기 위한 웨이퍼-레벨 제조 방법에 관한 것이다.
본 명세서에 걸쳐 종래 기술에 대한 어떠한 언급 및/또는 논의도 이러한 종래 기술이 어떠한 방식으로도 해당 기술 분야에 잘 알려져 있거나, 통상적인 일반 기술로의 형태들로서 인정되는 것으로 간주되지는 않아야 할 것이다.
액정 디스플레이(LCD), 실리콘 액정 표시 장치(LCOS) 및 액티브-매트릭스 유기 발광 다이오드(AMOLED)를 포함하는 종래의 마이크로-디스플레이 기술들은 일반적으로 밝은 햇빛이 비치는 날에 영상들을 시청하기에는 오늘날의 증강 현실, AR 및 헤드-업 디스플레이(HUD)에 대해 충분히 밝지 않으며, 착용 기기들 내에 사용되기에 충분하게 효율적이거나 소형이지 않다. 반면에, 반도체 기반의 마이크로-LED 마이크로-디스플레이는 당연하게 휘도, 대비, 속도, 효율, 신뢰성 및 소형화에서 우수하며, 이는 요즈음에 착용 전자 기기들 및 자동차 장치들에 대해 크게 매력적으로 된다. 디지털 광 처리(DLP)와 같은 다른 기술들은 밝을 수 있지만, 폼팩터(form factor)와 전력 효율이 작용 장치들에 대해 이상적이지는 않다.
최근에, AR, HUD 등과 같은 근안 및 자동차 응용들을 위해 ＜10㎜의 피치 사이즈를 가지는 무기 마이크로-LED 마이크로 디스플레이에 대한 상당한 관심이 존재한다. 종래의 마이크로-디스플레이 기술들(DLP, LCOS, 유기 발광 다이오드, OLED 및 LCD)과 비교할 경우, 마이크로-LED 마이크로-디스플레이는 휘도, 속도, 효율, 신뢰성 및 소형화에서 당연히 우수하며, 이는 착용 전자 기기들 및 자동차 장치들에 대해 크게 매력적으로 된다.
비록 마이크로-LED 마이크로 디스플레이들이 잘 알려지고 승인된 핵심 기술들(III-V족 상보성 금속 산화물 반도체(CMOS) 기술들)을 바탕으로 하지만, 제조는 어려운 문제가 되어왔다. ＞50㎜의 보다 큰 피치 사이즈에서,
R, G, B 집적은 "피크 앤 플레이스(pick and place)" 접근 방식을 통해 이루어질 수 있다. 즉, 별도의 에피택시얼 웨이퍼들로부터의 개별적인 마이크로-LED들(예를 들어, R, G, B)이 대량 병렬 방식으로 상기 백플레인에 전달된다. 그러나 화소 크기가 ＜20㎛까지 축소될 때, 이러한 대량 전달 접근 방식들은 비현실적으로 된다. 대신에, 전체 마이크로-디스플레이가 저비용의 다량 생산을 위해 모놀리식 구조물(monolithic structure)로 웨이퍼 스케일로 제조되어야 한다. 그러나, 질화물계의 청색 및 녹색 LED들, 비화물계의 적색 LED들 및 실리콘계의 CMOS를 수반하는 복잡한 하이브리드 집적(hybrid integration)은 상당한 제조의 어려움들을 야기한다.
상기 모놀리식 R, G, B 집적의 어려움들을 해결하기 위한 대부분의 종래의 시도들은 발광 물질에 대한 혁신을 수반하지만, 다양한 실제의 한계들에 직면한다. 예를 들면, 글로(glo)는 풀-컬러 마이크로-디스플레이들을 위한 갈륨 질화물 나노-와이어 마이크로-LED 기술을 선도한다. 그러나 이들이 발광성 나노-와이어 팁들의 적은 충진율(즉, 광을 방출하는 나노-와이어 물질의 실제 체적이 전체 칩 크기의 적은 부분만이 됨)에 의해 제한됨에 따라, 그 휘도가 106 니트(nit)까지를 요구하는 최신의 AR 응용들에 대해 총체적으로 불충분하다[1]. 오스텐도(Ostendo)는 상이한 RGB 컬러들을 위해 3D 이종 전계 발광 LED 층들을 집적하려고 시도하고 있지만, R, G, B 방출의 독립적인 제어를 구현하는 데 제조의 어려움을 겪고 있다[2]. 또한, 대체로 낮은 효율을 가지며, 열악한 연색성을 가져오는 초광대역 스펙트럼을 가지는 갈륨 질화물 물질 플랫폼에 대해 적색 방출을 수득하기 위해 노력하는 기술들 모두에 주목할 가치가 있다. 많은 다른 기술들은 색 변환 기술, 즉 단색의 청색/보라색 마이크로-LED 어레이들에 대해 색상을 녹색 및 적색으로 하향 변환하기 위해 색 변환 양자점(quantum dot)들 또는 양자 우물(quantum well)들을 선택적으로 패터닝하는 과정에 노력을 기울이고 있다[3]. 그러나 완전한 색 변환 및 측벽 광 누출에 대한 두꺼운 두께의 요구 사항들은 특히 상기 마이크로-LED가 ＜5㎜까지 축소될 때에 이러한 접근 방식에서 공통적인 관심 사항들이다. 또한, 양자점들은 통상적으로 온-칩 집적을 실행 불가능하게 하는 열적 신뢰성 및 광화학적 안정성 문제들에 직면하고 있다. 이에 따라, 현재까지 어떻게 마이크로-LED 마이크로-디스플레이에 대한 색상을 얻을 것인가는 특히 대량 생산성이 논의될 때에 해결되지 않은 문제로 남아 있다.
모두 대량 제조에 대해 대체로 현실적이지 않은 앞서 설명한 기술을 이외에도, 또 다른 경합 기술, 즉 단색 마이크로-LED 어레이들에 대한 적절한 생산성을 나타내지만, RGB 통합에 대해 공정에서 상당한 어려움을 보이는 모놀리식 하이브리드 집적 기술이 존재한다[4]. 이는 집적 회로(IC) 웨이퍼 상에 R, G, B 에피택시얼(에피(epi))을 집적하기 위해 웨이퍼-레벨 금속 결합 기술을 활용하며, 각각의 결합 후에 상기 마이크로-LED들을 패터닝하기 위해 표준 반도체 공정을 이용한다. 상기 R, G, B 마이크로-LED 어레이들은 CMOS 백플레인 내의 구동 회로에 개별적으로 연결되는 각각의 마이크로-LED를 구비하여 인터레이스(interlace)되고 적층된다. 이러한 기술은 일련의 결점들, 예를 들어, 고온 및 고압의 금속 결합 프로세스로 인한 수율 손실, 화소 분리 동안의 금속 오염, 결합 금속과의 프로세스 양립성, 균형 결합 품질을 위한 금속 선택 및 광학적 반사율에 직면하고 있다. 또한, 현재의 제조 기반에 상기 프로세스를 적용하는 것은 결합층 내의 CMOS와 양립되지 않는 금속의 수반으로 인해 어렵다.
본 발명의 실시예들은 전술한 문제점들 중에서 적어도 하나의 해결을 추구한다.
본 발명의 제1 측면에 따르면, 광전자 장치(optoelectronic device)를 위한 집적 구조물이 제공되며, 상기 집적 구조물은,
상기 광전자 장치를 위한 구동 회로를 포함하는 상보성 금속 산화물 반도체(CMOS) 백플레인(backplane)을 포함하고;
상기 CMOS 백플레인 상의 복수의 광학 요소들을 포함하며, 여기서 상기 복수의 광학 요소들은 CMOS와 다른 물질계를 기반으로 하고, 다른 장치층(device layer)들 내에 배치되며;
제1 결합 유전체가 상기 CMOS 백플레인 및 모놀리식 집적(monolithic integration)을 위한 상기 다른 장치층들 중의 제1의 것 사이에 제공되고;
제2 결합 유전체가 모놀리식 집적을 위한 상기 다른 장치층들 중의 각각의 것들 사이에 제공되며, 상기 제2 결합 유전체는 투명하다.
본 발명의 제1 측면에 따르면, 광전자 장치를 위한 집적 구조물을 제조하는 방법이 제공되며, 상기 방법은,
상기 광전자 장치를 위한 구동 회로를 포함하는 상보성 금속 산화물 반도체(CMOS) 백플레인을 제공하는 단계; 및
상기 CMOS 백플레인 상에 복수의 광학 요소들을 제공하는 단계를 포함하며, 여기서 상기 복수의 광학 요소들은 CMOS와 다른 물질계를 기반으로 하고, 다른 장치층들 내에 배치되며;
제1 결합 유전체가 상기 CMOS 백플레인 및 모놀리식 집적을 위한 상기 다른 장치층들 중의 제1의 것 사이에 제공되고;
제2 결합 유전체가 모놀리식 집적을 위한 상기 다른 장치층들 중의 각각의 것들 사이에 제공되며, 상기 제2 결합 유전체는 투명하다.
본 발명의 실시예들은 예시적으로만 도시되는 첨부된 도면들과 함께 다음의 상세한 설명으로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 보다 잘 이해되고 보다 용이하게 명백해질 것이다.
도 1은 예시적인 실시예에 따라 투명한 유전체 결합 매체를 통해 집적되는 수직으로 적층된 R, G, B 마이크로-LED들을 구비하는 액티브-매트릭스 마이크로-LED 마이크로 디스플레이를 위한 화소 구조물의 형태로 광전자 장치를 위한 집적 구조물을 예시하는 개략적인 단면도를 나타낸다.
도 2는 다른 실시예들에 따른 화소 구조물 내의 전기적 상호 연결을 구현하기 위한 다른 구성들을 예시하는 개략적인 단면도를 나타낸다.
도 3은 예시적인 실시예들에서의 이용을 위한 마이크로-LED에 대한 다른 구조물들을 예시하는 개략적인 단면도를 나타낸다.
도 4는 예시적인 실시예에 따라 수직으로 인터레이스되는 R, G, B 마이크로-LED들을 구비하는 화소 구조물의 형태로 광전자 장치를 위한 집적 구조물을 예시하는 개략적인 단면도를 나타낸다.
도 5는 예시적인 실시예에 따라 투명한 유전체 결합 매체를 통해 집적되는 수직으로 적층된 R, G, B 마이크로-LED들을 구비하는 액티브-매트릭스 마이크로-LED 마이크로 디스플레이를 위한 화소 구조물의 형태로 광전자 장치를 위한 집적 구조물을 예시하는 개략적인 단면도를 나타낸다.
도 6은 다른 예시적인 실시예들에 따른 화소 구조물 내에 전기적 상호 연결을 구현하기 위한 다른 구성들을 예시하는 개략적인 단면도를 나타낸다.
도 7은 예시적인 실시예에 따라 수직하게 인터레이스되는 R, G, B 마이크로-LED들을 구비하는 화소 구조물의 형태로 광전자 장치를 위한 집적 구조물을 예시하는 개략적인 단면도를 나타낸다.
도 8a는 예시적인 실시예에 따라 CMOS 백플레인 상에 집적되는 적층된 R, G, B 마이크로-LED 층들을 구비하는 풀-컬러 마이크로-LED 어레이의 형태로 광전자 장치를 위한 집적 구조물을 예시하는 개략적인 단면도를 나타낸다.
도 8b는 예시적인 실시예에 따라 CMOS 백플레인 상에 집적되는 적층된 R, G, B 마이크로-LED 층들을 구비하는 풀-컬러 마이크로-LED 어레이의 형태로 광전자 장치를 위한 집적 구조물을 예시하는 개략적인 단면도를 나타낸다.
도 9는 예시적인 실시예에 따라 마이크로-렌즈들, 광학적 분리 트렌치, 중복 텅스텐 플러그, LED 바닥 상부의 패터닝된 마이크로-구조물, n-콘택층 상의 전류 확산 금속 패드를 포함하여 단일 RGB 화소 내의 집적되는 구조화를 예시하는 개략적인 단면도를 나타낸다.
도 10은 예시적인 실시예에 따른 제조 방법의 공정 단계들을 예시하는 개략적인 단면도를 나타낸다.
도 11은 예시적인 실시예에 따른 제조 방법의 공정 단계들을 예시하는 개략적인 단면도를 나타낸다.
도 12는 예시적인 실시예에 따른 제조 방법의 공정 단계들을 예시하는 개략적인 단면도를 나타낸다.
도 13은 예시적인 실시예에 따른 제조 방법의 공정 단계들을 예시하는 개략적인 단면도를 나타낸다.
도 14는 예시적인 실시예에 따른 광전자 장치를 위한 집적 구조물을 제조하는 방법을 예시하는 흐름도를 나타낸다.
본 발명의 실시예들은 색 변환 없이 모놀리식(monolithic) 풀-컬러 마이크로-LED 마이크로 디스플레이를 구현하기 위한 새로운 장치 아키텍처(architecture) 및 대량 생산 가능한 접근 방식을 제공한다. 예시적인 실시예에 따른 장치는 실리콘계의 액티브-매트릭스 디스플레이 백플레인(backplane)에 개별적으로 연결되고, 상기 백플레인 내의 화소 구동 회로에 의해 제어되는 마이크로-LED를 각기 구비하는 실리콘계의 액티브-매트릭스 디스플레이 백플레인 상에 집적되는 R, G, B 마이크로-LED 화소들의 어레이를 특징으로 한다. 각 화소는 하부의 적색 LED 및 상부의 청색 LED를 구비하는 수직으로 적층된 고유한 R, G, B 마이크로-LED들로 구성된다. 상기 R, G, B 마이크로-LED들은 투명한 유전체 매체, 통상적으로 SiO2를 통해 장대역 반사체(long-pass reflector)(예를 들어, 분배 브래그 반사체(distributed Bragg reflector)(DBR))와 함께 결합된다. 상기 반사체는 상기 마이크로-LED들로부터의 장파장의 광을 아래로 투과시키고, 상기 마이크로-LED들로부터의 단파장의 광을 위로 반사시킨다. 이러한 수직 구조는 임의의 모놀리식 RGB 집적 계획에서 통상적으로 직면하는 해상도 감소 문제를 효과적으로 처리하는 한편, 마이크로-LED 기술로 연색성 및 색 혼합을 최적화한다. 예시적인 실시예들에 따른 제조 방법은 유전체 웨이퍼 결합 프로세스를 통한 에피택시얼층(epitaxial layer)들의 다중 전달을 기초로 하는 웨이퍼-레벨 프로세스와 양립될 수 있는 상보성 금속 산화물 반도체(CMOS)이다. 각각의 색상 통합을 위해, 연속적인 에피택시얼 박막이 먼저 투명한 유전체 매체를 통해 IC 웨이퍼에 결합되며, 후속하여 마이크로-LED들 및 연관되는 전기적 연결들이 표준 반도체 공정을 이용하여 패터닝된다. 예시적인 실시예들에 따른 세부적인 프로세스 흐름은 CMOS와 호환될 수 있고, 대량 생산을 위해 현재의 파운드리들에 용이하게 전달되도록 설계된다.
예시적인 실시예들에 따른 제조 접근 방식은 종래 기술의 한계들을 모두 극복할 수 있다. 첫 번째로, 8-인치의 CMOS-호환 가능한 웨이퍼-레벨 프로세스가 예시적인 실시예들에 따라 제공될 수 있으며, 이는 저비용과 대규모의 대량 생산을 가능하게 할 수 있다. 두 번째로, 예시적인 실시예들에 따른 프로세스는 고도로 확립된 반도체 공정 및 상업적으로 입수 가능한 LED 에피택시얼 웨이퍼들을 필요로 하며, 이는 상기 프로세스를 현재의 파운드리들에 용이하게 전달할 수 있게 한다. 세 번째로, 정밀한 결합 정렬이 요구되지 않으며, 이에 따라 10,000ppi 정도로 높은 디스플레이 해상도가 예시적인 실시예들에 따라 실제로 구현될 수 있다.
장치 아키텍처의 측면에서, 본 발명의 실시예들은 상당한 이점들을 제공할 수 있다. 마이크로-LED의 방출 효율은 증가되는 측벽 비방사 재결합으로 인해 사이즈 축소에 따라 감소되는 것으로 알려져 있다. 이러한 감소는 ＜10㎜의 크기에서 기하급수적으로 된다. 상기 디스플레이 해상도와 타협하지 않고 동일한 칩 내에 R, G, B 마이크로-LED들을 수용하기 위하여, 현재의 실행은 상기 마이크로-LED 사이즈를 감소시키고, 이들을 인터레이스 방식(interlaced manner)으로 정렬시키는 것이다. 이렇게 함으로써, 휘도에서 상당한 감소의 결과를 부담한다. 예시적인 실시예들에 따른 장치 구조물은 이러한 문제를 효과적으로 소거할 수 있다. 한편, 예시적인 실시예들에 따른 장치 구조물은 최적의 색 혼합도 제공할 수 있으며, 집적 마이크로-광학체 설계에 대한 어려움들도 감소시킬 수 있다.
가시성 LED 이외에도, 비가시성 LED 또는 레이저들과 같은 다른 발광 장치들뿐만 아니라 광 검출 장치들도 범용성을 잃지 않고 예시적인 실시예들에 따라 적용될 수 있다.
도 1은 예시적인 실시예에 따른 투명한 유전체 결합 매체(111-113)를 통해 집적되는 수직으로 적층된 R, G, B 마이크로-LED들(101-103)을 구비하는 액티브-매트릭스 마이크로-LED 마이크로 디스플레이를 위한 화소 구조물(pixel structure)(100)을 예시하는 개략적인 단면도를 나타낸다. 상기 마이크로-LED들(101-103)의 각각의 하부 n-콘택들(121-123)은 상기 디스플레이 백플레인(124) 내의 구동 회로(도시되지 않음)에 개별적으로 연결되고, 동일한 색상의 상기 마이크로-LED들(101-103)의 각각의 상부 p-콘택들(131-133)은 공통 전극(도시되지 않음)에 연결된다. 다른 장치층(device layer)들로부터의 공통 전극들은 상호 연결될 수 있다.
상기 디스플레이 백플레인(124) 상의 예를 들어, Al, Cu 등으로 이루어질 수 있는 상기 상호 연결 금속 패드, 예를 들어, 141은 유리하게는 광학 반사체로 기능할 수 있다. 상기 마이크로-LED들(101-103)을 위한 상기 화소 구동 회로들에 대한 각각의 상호 연결들(141-143)이 상기 디스플레이 백플레인(124) 내에 제공된다.
상기 하부 콘택들(121-123)은 유리하게는 그 아래의 상기 마이크로-LED로부터 방출되는 광에 투명한 반사체들로 기능한다. 상기 하부 콘택들(121-123)은 도핑된 에피(epi) 및 상기 에피와 오믹 콘택을 형성하는 도전성 물질을 포함할 수 있다. 상기 광학 반사체들로 기능하는 하부 콘택들(121-123)은 바람직하게는 위의 상기 LED들로부터 방출되는 광에 대해 높은 광학적 반사율을 나타내고, 아래의 상기 LED들로부터 방출되는 광에 대해 높은 투과성을 나타낸다.
투명한 결합 유전체 매체(bonding dielectric medium)(111-113)는, 예를 들면, SiO2, SiN, 벤조시클로부텐(benzocyclobutene)(BCB) 등을 포함할 수 있다. 유전체 절연 충진물(filling)들(151-153), 예를 들면, SiO2, 스핀 온 글라스(spin on glass), BCB 등이 각각의 마이크로-LED(101-103)에 대해 제공된다.
상기 마이크로-LED들(101-103)에서, 다른 밴드 갭 에너지의 각각의 에피(161-163)가 사용되며, 각기 상부와 하부에서의 도핑된 에피 및 그 사이의 발광 에피, 예를 들어, 양자 우물(quantum well)로 이루어진다. 상기 상부 마이크로-LED(103) 내의 에피(163)는 가장 큰 밴드 갭 에너지를 가지며, 상기 하부 마이크로-LED(101)에서의 에피(161)는 가장 작은 밴드 갭 에너지를 가진다. 상기 에피(161-163) 장치들의 각각의 바닥 부분들은, 예를 들면, 텅스텐 플러그들의 형태로의 수직 상호 연결들, 예를 들어, 164, 예를 들면, Al, Cu 등으로 이루어진 상호 연결 금속 패드들, 예를 들어, 166 및 상기 마이크로-LED 하부 콘택들, 예를 들어, 123과 오믹 콘택을 형성하는 전기적 상호 연결들, 예를 들어, 168을 통해 상기 백플레인(124) 내의 화소 구동 회로에 개별적으로 연결된다. 상기 상호 연결, 예를 들어, 168은 수직/수평 연결(예를 들어, 금속, 텅스텐, 투명한 도전성 산화물)을 구현하는 도전성 물질, 패시베이션(passivation), 접착층들 등을 포함한다.
상기 마이크로-LED 마이크로 디스플레이의 동일한 층 내의 상기 마이크로-LED들(101-103)의 각각의 상부 콘택들(131-133)은 상기 마이크로-LED 상부 콘택들, 예를 들어, 133과 오믹 콘택을 형성하는 전기적 상호 연결들, 예를 들어, 170을 통해 공통 전극(도시되지 않음)에 전기적으로 연결된다. 상기 상호 연결들, 예를 들어, 170은 수직/수평 연결을 구현하는 도전성 물질(예를 들어, 금속, 텅스텐, 투명한 도전성 산화물), 패시베이션, 접착층 등을 포함한다.
도 2는 예시적인 실시예들에 따라 도 2에서는 참조 부호 200으로 나타내며, 모놀리식 집적(monolithic integration)을 위한 투명한 결합 유전체, 예를 들어, 201을 포함하는 화소 구조물(100) 내의 전기적 상호 연결을 구현하기 위한 다른 구성들을 예시하는 개략적인 단면도를 나타낸다. 또한, 투명한 충진물, 예를 들어, 203이 상기 장치층들 내에 다시 사용된다.
도 2에 나타낸 바와 같은 예시적인 실시예들에 따른 전기적 상호 연결을 위한 다른 구성들이 상기 화소 구조물(200) 내의 장치층들 중의 임의의 것에 일반적으로 적용될 수 있는 점에 유의한다. 이들은 결합되어 사용될 수 있으며, 다른 장치층들 사이에서 동일한 필요는 없다. 또한, 이들 구성들은 본 발명의 다른 실시예들에 따라 여기에 설명되는 다른 화소 구조물들에 적용될 수 있다.
예시적인 실시예들에 따른 제1 구성에서, 투명한 도전성 산화물(202)은 상기 마이크로-LED 에피(204)와 오믹 콘택을 형성한다. 패시베이션층(205)이 상기 하부 콘택(207)과의 전기적 절연을 위해 제공된다. 금속 패드/라인/네트(net)들(206, 208)은 상기 공통 전극(도시되지 않음)에 연결되는 전류 확산(current spreading) 구조물 기능한다. 상기 투명한 도전성 산화물(202)은 이러한 실시예에서 텅스텐 플러그(210)를 통해 상기 금속 라인/네트(208)에 순차적으로 연결되는 금속 패드(206)에 연결된다.
예시적인 실시예에 따른 다른 구성에서, 투명한 도전성 산화물(212)은 상기 마이크로-LED 에피(214)와 오믹 콘택을 형성한다. 상기 투명한 도전성 산화물(212)과 접촉되는 금속 패드/라인/네트들(216)은 상기 공통 전극(도시되지 않음)과 전기적 연결을 구현한다.
예시적인 실시예에 따른 다른 구성에서, 금속 패드(218)는 에피(220)와 오믹 콘택을 구현하고, 상기 공통 전극(도시되지 않음)과 전기적 연결을 위해 상기 마이크로-LED 에피(220) 상부 표면의 일부와 접촉된다.
상기 에피(214)에 대한 예시적인 실시예에 따른 상기 하부 콘택 상호 연결을 위해, 금속 패드/라인(222)이 직접적인 상호 연결을 구현하도록 이용된다. 절연 및 접착 구조물들은 도 2에 도시되지 않지만, 이들의 사용이 해당 기술 분야의 숙련자에게 이해될 수 있는 점에 유의한다.
상기 에피(220)에 대한 예시적인 실시예에 따른 상기 하부 콘택 상호 연결을 위한 다른 구성에서, 텅스텐 플러그(224)가 상기 하부 콘택(228) 상의 금속 패드(226)와 접촉하도록 이용된다. 도 2에서, 이러한 구성도 상기 에피(204)에 대한 하부 콘택 상호 연결을 위해 이용된다.
도 3은 예시적인 실시예들에 따른 상기 구조물(100, 200) 내의 마이크로-LED들을 위한 다른 구조물들의 세부 사항들을 예시하는 개략적인 단면도들을 나타낸다.
도 3에 예시한 바와 같은 예시적인 실시예들에 따른 상기 마이크로-LED들의 다른 구조들이 대체로 상기 구조물(100, 200) 내의 임의의 장치층에 적용될 수 있다. 이들은 결합되어 활용될 수 있으며, 다른 장치층들 사이에서 동일할 필요는 없다. 또한, 이들 구성들은 본 발명의 다른 실시예들에 따라 여기에 설명되는 다른 화소 구조물들에도 적용될 수 있다.
예시적인 실시예에 따른 하나의 구성에서, 상기 마이크로-LED(302)의 하부 콘택(300)은 도전성이고, 상기 도핑된 에피(306)와 오믹 콘택을 형성하는 비-에피층(non-epi layer)(304)을 포함한다. 상기 비-에피층(304)은 바람직하게는 상기 마이크로-LED(302)로부터 방출되는 광에 대해 높은 반사율을 나타낸다. 이러한 구성에서 상기 마이크로-LED 에피(308)는 해당 기술 분야의 숙련자에게 이해되는 바와 같이 도핑된 에피층들(306, 312) 사이에 개재되는 발광 에피층들(310)을 포함한다.
다른 예시적인 실시예에 따른 하나의 구성에서, 상기 마이크로-LED(302)의 하부 콘택(300)은, 예를 들면, DBR, 투명한 도전성 산화물, 금속 또는 이들의 조합을 포함할 수 있는 비-에피층(314)을 포함한다. 비-에피층(314)은 전류 확산을 위해 도전성이 될 수 있거나, 비도전성이 될 수 있다. 상기 비-에피층(314)은 바람직하게는 상기 마이크로-LED(302)로부터 방출되는 광에 대해 높은 반사율을 나타낸다. 이러한 구성에서 상기 마이크로-LED 에피(308)는 해당 기술 분야의 숙련자에게 이해되는 바와 같이 도핑된 에피층들(318, 320) 사이에 개재되는 발광 에피층들(316)을 포함한다.
도 4는 수평하게 인터레이스되는 R, G, B 마이크로-LED들(401-403)을 구비하는 다른 예시적인 실시예에 따른 화소 구조물(400)을 예시하는 개략적인 단면도를 나타낸다. 이러한 예시적인 실시예에서, 하부 장치층으로부터의 마이크로-LED, 예를 들어, 401을 위한 상호 연결 금속, 예를 들어, 404는 상부 장치층 내의 마이크로-LED들, 예를 들어, 402를 위한 하부 반사체로 기능한다. 다시, 예를 들면, SiO2, SiN, BCB 등으로 이루어지는 투명한 결합 유전체, 예를 들어, 407이 이러한 예시적인 실시예에서 수직으로 적층되는 상기 마이크로-LED들(401-403)을 집적시키기 위해 사용된다. 또한, 투명한 충진물, 예를 들어, 409가 상기 장치층들 내에 다시 사용된다.
보다 상세하게는, 이러한 예시적인 실시예에서, 상기 상호 연결 금속, 예를 들어, 404는 수평하게 인터레이스되게 배치되는 상기 마이크로-LED들(401-403)과 함께 상기 마이크로-LED들, 예를 들어, 402를 위한 투명하지 않은 하부 반사체로 기능할 수 있다. 상기 마이크로-LED들(401-403)이 수평으로 인터레이스되고, 상기 마이크로-LED 하부 콘택, 예를 들어, 406이 투명할 때, 상기 하부 장치층으로부터의 상기 상호 연결 금속, 예를 들어, 404가 앞서 언급한 바와 같이 상기 상부 장치층을 위한 하부 반사체로 이용될 수 있다. 상호 연결 금속 사이의 분리, 예를 들어, 404 및 마이크로-LED 에피, 예를 들어, 408은 바람직하게는 예시적인 실시예에 따라 최적의 반사 조건을 구현하기 위해 엔지니어링될 수 있다. 즉, 광학 검출 공명(optical detected resonance)(ODR) 구조물로 제공될 수 있다. 예시적인 실시예에서, 상기 마이크로-LED들 및 상호 연결들의 3D 배치는 바람직하게는 충진율 및 전류 부하 용량을 최대화하기 위해 최적화된다. R, G, B 마이크로-LED들(401-403)이 수평으로 인터레이스될 때, 상기 상부층으로부터 상기 하부층까지의 색상 연속성은 상기 화소 구조물(100, 200)에 대해 앞서 설명한 바와 같이 B, G, R이 될 필요는 없다.
상기 수평하게 인터레이스되는 구성 및 중첩되는 구성(도 1 및 도 2와 비교)이 다른 예시적인 실시예들에서 동일한 마이크로-LED 마이크로 디스플레이 내에 동시에 구현될 수 있는 점에 유의한다.
상기 화소 구조물(400)에서, 상기 하부 콘택, 예를 들어, 410은 여전히 반사체로서 기능하도록 구현될 수 있다. 예를 들면, DBR과 같은 비-에피층(도 3과 비교)인 마이크로 구조물이 하부 반사 및 광 추출을 더욱 향상시키기 위해 여전히 구현될 수 있다. 투명한 전류 확산층들(current spreading layers)(도 2와 비교)이 선택적으로 포함될 수 있다. 공통 전극(도시되지 않음)을 위해 상호 연결 금속 패드/라인/네트, 예를 들어, 412가 동일한 장치층 내의 마이크로-LED들, 예를 들어, 403의 상부-콘택들을 공통 전극(도시되지 않음)에 연결하기 위해 예시적인 실시예에서 제공된다. 다른 장치층들로부터의 공통 전극들은 상호 연결될 수 있다.
도 5는 예시적인 실시예에 따라 투명한 유전체 결합 매체를 통해 집적되는 수직하게 적층된 R, G, B 마이크로-LED들을 구비하는 액티브-매트릭스 마이크로-LED 마이크로 디스플레이를 위한 화소 구조물(500)을 예시하는 개략적인 단면도를 나타낸다. 각각의 마이크로-LED, 예를 들어, 504의 상부 p-콘택, 예를 들어, 예를 들어, 502는 상기 디스플레이 백플레인(506) 내의 구동 회로(도시되지 않음)에 개별적으로 연결된다. 동일한 색상의 각각의 마이크로-LED, 예를 들어, 504의 하부 n-콘택, 예를 들어, 508은 p-콘택 상호 연결(들), 예를 들어, 512를 위한 개구 윈도우(들), 예를 들어, 510와 함께 연속적이다. 또한, 투명한 충진물, 예를 들어, 513이 상기 장치층들 내에 다시 사용된다.
이러한 예시적인 실시예에서, 상부의 마이크로-LED 에피, 예를 들어, 514는 아래의 마이크로-LED 에피, 예를 들어, 516보다 큰 밴드 갭 에너지를 가진다.
다시 말하면, 예를 들면, SiO2, SiN, BCB 등으로 이루어진 투명한 결합 유전체, 예를 들어, 518이 이러한 예시적인 실시예에서 수직으로 적층되는 마이크로-LED들(504, 520, 522)을 집적시키기 위해 이용된다.
이러한 실시예에서, 상기 하부 n-콘택, 예를 들어, 508은 전기적으로 도전성이고, 그 아래의 상기 마이크로-LED, 예를 들어, 516으로부터 방출되는 광에 대해 광학적으로 투명한 공통 전극층으로 구현된다. 상기 n-콘택, 예를 들어, 508은 상기 마이크로-LED 에피, 예를 들어, 514의 도핑된 부분들의 일부와 상기 마이크로-LED 에피, 예를 들어, 514와 오믹 콘택을 형성하고, 바람직하게는 상부의 상기 LED들, 예를 들어, 504로부터 방출되는 광에 대해 높은 광학 반사율 및 그 아래의 상기 LED들, 예를 들어, 520로부터 방출되는 광에 대해 높은 투과성울 나타내는 광학 반사체로 기능하는 도전성 물질을 포함할 수 있다. 이러한 실시예에서, 상기 n-콘택, 예를 들어, 508은 전기적으로 연속적이다.
상기 하부 마이크로-LED(522) 층을 위해, 투명하지 않은 금속이 광학 반사체로서 기능하는 상기 오믹 n-콘택(524)으로 구현될 수 있다.
선택적인 분리 트렌치(trench)들이 화소들 사이의 광학적 크로스 토크(optical cross talk)를 방지하기 위해 상기 콘택들, 예를 들어, 508, 524의 층들 내에 포함될 수 있다. 금속 패드들, 라인들, 또는 네트들이 상기 전류 확산을 향상시키기 위해 상기 n-콘택들, 예를 들어, 508, 524의 층들의 상부에 직접 접촉되도록 패터닝될 수 있다.
상기 p-콘택들, 예를 들어, 502는 오믹 콘택, 수직 상호 연결들, 예를 들어, 512, 수평 상호 연결들, 패시베이션, 접착 등을 포함하는 적절한 조성을 구비하는 상기 전기적 상호 연결을 제공한다. 상기 p-콘택의 도전성 부분, 예를 들어, 502는 하나 또는 그 이상의 전기적으로 도전성인 물질들, 예를 들어, 금속 또는 투명한 도전성 물질 등을 포함할 수 있다.
도 6은 예시적인 실시예들에 따라 도 6에서 참조 부호 600으로 나타내며, 모놀리식 집적을 위한 투명한 결합 유전체, 예를 들어, 601을 포함하는 화소 구조물(500) 내의 전기적 상호 연결을 구현하기 위한 다른 구성들을 예시하는 개략적인 단면도를 나타낸다. 또한, 투명한 충진물, 예를 들어, 603이 상기 장치층들 내에 다시 사용된다.
도 6에 예시한 바와 같은 전기적 상호 연결을 위한 다른 구성들이 상기 화소 구조물(600) 내의 상기 장치층들 중의 임의의 것에 일반적으로 적용될 수 있는 점에 유의한다. 이들은 결합되어 활용될 수 있으며, 다른 장치층들 사이에서 동일할 필요는 없다. 또한, 이들 구성들은 본 발명의 다른 실시예들에 따른 다른 화소 구조물들에도 적용 가능하다.
예시적인 실시예에 따른 일 구성에서, 금속 또는 투명한 도전성 산화물 상호 연결(602)이 상기 마이크로-LED(604) 상부 콘택 및 상기 디스플레이 백플레인(606) 내의 구동 회로(도시되지 않음)를 직접적으로 연결하도록 사용된다.
예시적인 실시예에 따른 일 구성에서, 투명한 도전성 산화물(608)은 상기 마이크로-LED 에피(610)와 오믹 콘택을 형성하도록 사용된다. 상기 투명한 도전성 산화물(608)과 접촉되는 금속 패드(612)는 상기 텅스텐 플러그(614)와 전기적 연결을 구현한다.
다른 예시적인 실시예에 따른 하나의 구성에서, 금속 패드(616)는 상기 마이크로-LED 에피(618) 상부 표면의 일부에 접촉되며, 상기 마이크로-LED 에피(618)와 오믹 콘택을 형성한다. 상기 금속 패드(616)는 수직 상호 연결을 위해 이용되는 텅스텐 플러그(620)와 연결된다.
도 7은 예시적인 실시예에 따른 수평하게 인터레이스되는 R, G, B 마이크로-LED들을 구비하는 화소 구조물(700)을 예시하는 개략적인 단면도를 나타낸다. 이러한 실시예에서, 상기 상호 연결 금속 패드, 예를 들어, 702는 상부의 층 내의 상기 마이크로-LED들, 예를 들어, 704를 위한 하부 반사체로 기능한다. 다시, 투명한 결합 유전체, 예를 들어, 703이 모놀리식 집적을 위해 사용된다. 또한, 투명한 충진물, 예를 들어, 707이 상기 장치층들 내에 다시 사용된다.
보다 상세하게는, 상기 마이크로-LED들(704-706)이 수평하게 인터레이스될 때, 상기 하부 장치층으로부터의 상호 연결 금속 패드, 예를 들어, 702는 상부 장치층에서 상기 마이크로-LED, 예를 들어, 704를 위한 하부 반사체로 활용될 수 있다. 상기 금속 패드, 예를 들어, 702 및 상기 마이크로-LED 에피, 예를 들어, 708 사이의 분리는 바람직하게는 최적의 반사 조건을 구현하기 위해, 즉 ODR 구조를 제공하도록 엔지니어링될 수 있다. 예시적인 실시예에서, 상기 마이크로-LED들 및 상호 연결들의 3D 배치는 충진율 및 전류 부하 용량을 최대화하도록 최적화된다. R, G, B 마이크로-LED들이 수평하게 인터레이스될 때, 상부층으로부터 하부층까지의 색상 연속성이 B, G, R이 될 필요는 없다.
수평하게 인터레이스되는 마이크로-LED들 및 중첩되는 마이크로-LED들(도 5 및 도 6과 비교)이 동일한 마이크로-LED 마이크로 디스플레이 내에 동시에 구현될 수 있는 점에 유의한다. R, G, B 마이크로-LED들(704-706)이 이러한 예시적인 실시예에서 수평하게 인터레이스될 때, 상기 상부층으로부터 상기 하부층까지의 색상 연속성이 B, G, R이 될 필요가 없는 점에 유의한다.
상기 화소 구조물(700)에서, 상기 하부 콘택, 예를 들어, 710은 여전히 반사체로거 기능하도록 구현될 수 있다. 예를 들면, DBR과 같은 비-에피층(도 3과 비교)인 마이크로 구조가 이러한 예시적인 실시예에서 하부 반사 및 광 추출을 더욱 향상시키기 위해 여전히 구현될 수 있다. 투명한 전류 확산층(들)(도 6과 비교)이 바람직하게 사용된다.
도 8a는 예시적인 실시예에 따른 CMOS 백플레인(804) 상에 집적되는 적층된 R, G, B 마이크로-LED(801-803) 층들을 구비하는 풀-컬러 마이크로-LED 어레이(800)를 예시하는 개략적인 단면도이다. 각각의 마이크로-LED(801-803)는 상기 CMOS 백플레인(804) 내의 화소 구동 회로(도시되지 않음)에 개별적으로 연결되며, 동일한 장치층 내에서 마이크로-LED들과 공통 바이어스(common bias)를 공유한다. 풀-컬러 마이크로 LED 어레이의 다른 실시예들에서, 상술한 예시적인 실시예들에 따라 인터레이스되는 화소 구조물이 이용될 수 있다. 예시적인 실시예들에 따른 장치층들의 집적을 위해 사용되는 결합 유전체가 도 8에는 명시적으로 도시되지 않는 점에 유의한다. 대신에, 상기 결합 유전체는 투명한 충진물, 예를 들어, 도8a의 806과 "병합(merge)"된다. 동일한 장치층의 마이크로-LED들, 예를 들어, 803의 상부 콘택들, 예를 들어, 808은 도 8a에 라인(810)으로 나타낸 바와 같이 공통 전극에 연결된다. 상응하는 바이어스 전압들(Vbias1, Vbias2, Vbias3)은 해당 기술 분야의 숙련자에게 이해되는 바와 같이 상기 CMOS 구동 회로 설계에 따라 동일할 수 있거나, 다를 수 있다.
도 8b는 예시적인 실시예에 따라 CMOS 백플레인(854) 상에 집적되는 적층된 R, G, B 마이크로-LED(851-853) 층들을 구비하는 풀-컬러 마이크로-LED 어레이(850)를 예시하는 개략적인 단면도를 나타낸다. 각각의 마이크로-LED(851-853)는 상기 CMOS 백플레인(854) 내의 화소 구동 회로(도시되지 않음)에 개별적으로 연결되며, 동일한 장치층 내의 마이크로-LED들과 공통 바이어스를 공유한다. 풀-컬러 마이크로-LED 어레이의 다른 실시예들에서, 상술한 예시적인 실시예들에 따른 인터레이스되는 화소 구조물이 이용될 수 있다. 예시적인 실시예들에 따른 장치층들의 집적을 위해 사용되는 결합 유전체가 도 8b에는 명확하게 도시되지 않는 점에 유의한다. 대신에, 상기 결합 유전체는 도 8b에서 투명한 충진물, 예를 들어, 856과 "병합"된다.
동일한 장치층의 마이크로-LED들, 예를 들어, 851의 하부 콘택들, 예를 들어, 858은 도 8b에 라인(860)으로 나타낸 바와 같이 공통 전극에 연결된다. 상응하는 바이어스 전압들(Vbias1, Vbias2, Vbias3)은 해당 기술 분야의 숙련자에게 이해되는 바와 같이 상기 CMOS 구동 회로 설계에 따라 동일할 수 있거나, 상이할 수 있다.
도 9는 예시적인 실시예에 따른 마이크로-렌즈(902), 광학적 분리 트렌치(904), 중복 텅스텐 플러그, 예를 들어, 906, 하부의 마이크로-LED, 예를 들어, 910 상의 마이크로-구조물 패턴을 구비하는 후면 반사체, 예를 들어, 908, 그리고 n-콘택, 예를 들어, 914의 층상의 전류 확산 금속 패드, 예를 들어, 912를 포함하는 단일의 RGB 화소(900) 내의 집적되는 구조화를 예시하는 개략적인 단면도를 나타낸다. 다양한 실시예들에서, 집적 화소 구조물이 모두를 포함할 필요는 없지만, 예를 들어, 제조의 복잡성 및 요구되는 장치 성능에 따라 이들 특징들의 임의의 결합이 될 있다.
예시적인 실시예들에 따른 장치층들의 집적을 위해 사용되는 결합 유전체가 도 9에는 명확하게 도시되지 않는 점에 유의한다. 대신에, 상기 결합 유전체는 도 9에서 투명한 충진물, 예를 들어, 915와 "병합"된다.
스페이서(spacer)(916)가 마이크로-렌즈(902) 및 상기 LED들, 예를 들어, 910 투명한 오믹 콘택(예를 들어, ITO), 마이크로 구조물 패턴을 구비하는 상기 투명한 후면 반사체, 예를 들어, 908(예를 들어, DBR) 사이의 분리를 조정하기 위해 제공될 수 있다. 상기 중복 텅스텐 플러그, 예를 들어, 906이 화소 간 크로스 토크를 방지하도록 광 차단을 위해 제공될 수 있다. 상기 n-콘택, 예를 들어, 914와 직접 접촉되는 예를 들면, Al인 금속 패드, 예를 들어, 912가 상기 전류 확산을 증진시키기 위해 제공될 수 있다. 광학적 분리 트렌치, 예를 들어, 904는 공통 n-콘택, 예를 들어, 914의 층을 통한 식각으로 형성될 수 있다. 상기 트렌치, 예를 들어, 904는 각각의 장치층 내의 모든 마이크로-LED들 사이의 전류 연속성을 보장하기 위해 폐쇄 루프(closed loop)를 형성하지 않는 세그먼트들을 특징들로 한다. 전류 확산, 오믹 콘택인 상기 하부 장치층을 위한 마이크로-패턴을 구비하는 후면 반사체층(908)이 투명하지 않은 금속을 포함할 수 있는 점에 유의한다. 하부 장치층의 에피(920)를 통해 식각되는 광학적 분리 트렌치(918)가 제공될 수 있으며, 하부 전류 확산 오믹 콘택인 후면 반사체층(921)에서 정지될 수 있다.
상기 CMOS 백플레인(922)의 IC 전극 패드(924)는 상기 전류 확산 오믹 콘택인 후면 반사체층(921)이 투명할 경우에 하부 마이크로-LED(926)를 위한 광학 반사체로 기능할 수 있다.
도 10은 예로서 상기 화소 구조물(100, 200)을 제조하기 위한 예시적인 실시예에 따른 제조 프로세스를 예시하는 개략적인 단면도들을 나타내며, 화소 구조물들(400, 500, 600, 700, 900)을 구현하기 위해 동일한 절차가 수행될 수 있는 점에 유의한다. 유사하게, 동일한 절차가 상기 풀-컬러 마이크로-LED 어레이(800, 850)를 구현하기 위해 실행될 수 있다.
막 성장된 에피 기판 또는 핸들(handle) 웨이퍼가 될 수 있는 기판(1000) 상에, 통합된 발광층들(예를 들어, 양자 우물) 및 상기 발광층들의 상부와 하부의 도핑된 콘택층을 구비하는 에피택시얼 물질(1002)이 제공된다. 콘택 및 반사체층(1004)도 제공되며, 도핑된 에피의 일부, 상기 에피와 오믹 콘택을 형성하는 도전성 물질, 원하는 반사 및 투과 특성들을 가지는 광학 반사체, 그리고 마이크로-구조물들(브래그 격자(Bragg grating) 구조들 또는 광자 결정 구조물들과 같이 주기적이거나, 비주기적인)을 포함할 수 있다.
R, G, B를 위해 독립적인 구동 회로를 구비하는 화소 세트(1006)가 상호 연결을 위해 제공되는 전기적 패드들, 예를 들어, 1010을 구비하는 CMOS 구동 회로 웨이퍼(1008) 내에 제공된다.
투명한 결합 유전체(1011)로의 유전체 웨이퍼 결합이 기판(1000) 제거, 상기 구조물(1012)의 산출을 수반하여 상기 기판(1000)(똑바로) 및 상기 CMOS 구동 회로 웨이퍼(1008)(거꾸로) 사이에 이용된다.
도 11을 참조하면, 건식 식각이 상기 마이크로-LED, 예를 들어, 1014와 CMOS 구동 회로 웨이퍼(1008) 내의 구동 회로 사이의 전기적 연결, 예를 들어, 1018의 구현과 집적되는 다음의 장치층(들) 내의 마이크로-LED들(도시되지 않음)을 위한 수직 상호 연결들, 예를 들어, 1020(예를 들면, 텅스텐 플러그)의 동시 형성을 포함하여 상기 마이크로-LED, 예를 들어, 1014 에피(1016)에 대한 오믹 콘택의 구현을 수반하여 마이크로-LED들, 예를 들어, 1014을 화소로 나누기 위해 사용된다. 또한, 투명한 충진물, 예를 들어, 1021이 상기 장치층들 내에 제공된다.
도 12를 참조하면, 상기 제2 에피-층(1022)과 콘택 및 반사체층(1024)은 기판 제거를 포함하여 도 10을 참조하여 설명한 CMOS 구동 회로 웨이퍼(1008) 및 기판(1000) 사이의 상기 유전체 웨이퍼 결합에 대응되는 투명한 결합 유전체(1025)를 이용한 유전체 웨이퍼 결합을 통해 집적된다. 다음에, 제2 장치층의 마이크로-LED들, 예를 들어, 1026이 패터닝되고, 상기 제1 장치층에 대해 도 10을 참조하여 앞서 설명한 경우에 대응되는 연관된 전기적 연결 및 오믹 콘택들이 형성된다.
도 13을 참조하면, 제3 에피-층(1028)과 콘택 및 반사체층(1030)이 다시 기판 제거를 포함하여 도 10을 참조하여 설명한 CMOS 구동 회로 웨이퍼(1008) 및 기판(1000) 사이의 상기 유전체 웨이퍼 결합에 대응되는 투명한 결합 유전체(1031)를 이용한 유전체 웨이퍼 결합을 통해 집적된다. 다음에, 제3 장치층의 마이크로-LED들, 예를 들어, 1032가 패터닝되고, 상기 제1 장치층에 대해 도 10을 참조하여 앞서 설명한 경우에 대응되는 연관된 전기적 연결 및 오믹 콘택들이 형성된다.
일 실시예에서, 광전자 장치(optoelectronic device)를 위한 집적 구조물(integrated structure)이 제공되며, 상기 집적 구조물은 상기 광전자 장치를 위한 구동 회로를 포함하는 상보성 금속 산화물 반도체(CMOS) 백플레인을 포함하고; 상기 CMOS 백플레인 상의 복수의 광학 요소들을 포함하며, 상기 복수의 광학 요소들은 CMOS와 다른 물질계를 기반으로 하고, 다른 장치층들 내에 배치되며; 상기 CMOS 백플레인 및 모놀리식 집적을 위한 상기 다른 장치층들 중의 제1의 것 사이에 제공되는 제1 결합 유전체를 포함하고; 모놀리식 집적을 위한 상기 다른 장치층들 중의 각각의 것들 사이에 제공되는 제2 결합 유전체를 포함하며, 상기 제2 결합 유전체는 투명하다.
상기 제2 결합 유전체는 상기 제1 결합 유전체와 동일할 수 있다.
각각의 장치층은 상기 각각의 장치층 내의 제1 광학 요소 아래에 배치되는 반사체를 포함할 수 있으며, 상기 반사체는 제1 광학 요소의 제1 동작 파장(operating wavelength) 범위에서 반사하도록 구성된다. 상기 반사체는 하부 장치층 내의 제2 광학 요소의 제2 동작 파장 범위에서 투과하도록 구성된다. 상기 반사체는 분배 브래그 반사체(DBR)를 포함할 수 있다. 각각의 장치층 내의 전기적 상호 연결 금속의 적어도 일부는 상기 반사체로 기능할 수 있다.
동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들은 공통 상부 전극에 연결될 수 있으며, 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들은 상기 구동 회로에 개별적으로 연결된다.
상기 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들은 공통 전극에 연결될 수 있으며, 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들은 상기 구동 회로에 개별적으로 연결된다. 상기 집적 구조물은 상기 공통 전극의 전기적 연속성을 중단시키지 않고 상기 동일한 장치층 내의 상기 광학 요소들 사이에 광학적 분리를 구현하기 위해 상기 공통 하부 전극을 통해 상기 동일한 장치층 내의 상기 광학 요소들 사이에 패터닝되는 마이크로-트렌치들을 포함할 수 있다. 상기 집적 구조물은 전류 확산을 향상시키기 위해 직접적인 전기적 접촉으로 상기 공통 전극 상에 패터닝되는 금속 패드들, 라인들 또는 네트를 포함할 수 있다.
상기 집적 구조물은 상기 광학 요소들로부터의 광 추출을 향상시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 패터닝되는 마이크로-구조물들을 포함할 수 있다.
상기 집적 구조물은 상기 광학 요소들로부터의 광의 방출 방향성을 증가시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 패터닝되는 광자 결정 구조물을 포함할 수 있다.
다른 장치층 내의 상기 광학 요소들의 적어도 일부는 수평하게 인터레이스될 수 있다.
다른 장치층 내의 상기 광학 요소들의 적어도 일부는 적어도 부분적으로 중첩될 수 있다. 상기 광학 장치들은 색 혼합을 향상시키기 위한 화소 배치로 적어도 부분적으로 중첩되는 RGB 마이크로-발광 다이오드들인 마이크로-LED들을 포함할 수 있다.
상기 집적 구조물은 화학적 기계적 평탄화 기반의 콘택, 텅스텐 플러그 및 금속 패드로 이루어지는 그룹의 하나 또는 그 이상을 포함하는 전기적 상호 연결들을 더 포함할 수 있다.
상기 집적 구조물은 광 평행을 보조하기 위해 적어도 하나의 마이크로-렌즈를 더 포함할 수 있다.
상기 집적 구조물은 인접하는 광학 요소들 사이의 크로스 토크를 방지하기 위해 하나 또는 그 이상의 중복 텅스텐 플러그들을 포함할 수 있다.
도 14는 예시적인 실시예들에 따른 광전자 장치를 위한 집적 구조물을 제조하는 방법을 예시하는 흐름도(1400)를 나타낸다. 단계 1402에서, 상기 광전자 장치를 위한 구동 회로를 포함하는 상보성 금속 산화물 반도체(CMOS) 백플레인이 제공된다. 단계 1404에서, 복수의 광학 요소들이 상기 CMOS 백플레인 상에 제공되며, 여기서 상기 복수의 광학 요소들은 상기 CMOS와 다른 물질계를 기반으로 하고, 다른 장치층들 내에 배치된다. 단계 1406에서, 제1 결합 유전체가 상기 CMOS 백플레인 및 모놀리식 집적을 위한 상기 다른 장치층들 중의 제1의 것 사이에 제공된다. 단계 1408에서, 제2 결합 유전체가 모놀리식 집적을 위한 상기 다른 장치층들 중의 각각의 것들 사이에 제공되며, 상기 제2 결합 유전체는 투명하다.
상기 제2 결합 유전체는 상기 제1 결합 유전체와 동일할 수 있다.
상기 방법은 각각의 장치층 내에, 상기 각각의 장치층 내의 제1 광학 요소 아래에 배치되는 반사체를 제공하는 단계를 포함할 수 있으며, 여기서 상기 반사체는 제1 광학 요소의 제1 동작 파장 범위에서 반사하도록 구성된다. 상기 반사체는 하부 장치층 내의 제2 광학 요소의 제2 동작 파장 범위에서 투과하도록 구성될 수 있다. 상기 반사체는 분배 브래그 반사체(DBR)를 포함할 수 있다.
상기 방법은 각각의 장치층 내에, 전기적 상호 연결 금속을 제공하는 단계를 포함할 수 있으며, 여기서 상기 전기적 상호 연결 금속의 적어도 일부는 상기 반사체로 기능한다.
상기 방법은 동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들을 공통 상부 전극에 연결하는 단계 및 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들을 상기 구동 회로에 개별적으로 연결하는 단계를 포함할 수 있다.
상기 방법은 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들을 공통 전극에 연결하는 단계 및 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들을 상기 구동 회로에 개별적으로 연결하는 단계를 포함할 수 있다. 상기 방법은 상기 공통 전극의 전기적 연속성을 중단시키지 않고 상기 동일한 장치층 내의 상기 광학 요소들 사이에 광학적 분리를 구현하기 위해 상기 공통 하부 전극을 통해 상기 동일한 장치층 내의 상기 광학 요소들 사이에 마이크로-트렌치들을 패터닝하는 단계를 포함할 수 있다. 상기 방법은 전류 확산을 향상시키기 위해 직접적인 전기적 접촉으로 상기 공통 전극 상에 금속 패드들, 라인들 또는 네트를 패터닝하는 단계를 포함할 수 있다.
상기 방법은 상기 광학 요소들로부터의 광 추출을 향상시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 마이크로-구조물들을 패터닝하는 단계를 포함할 수 있다.
상기 방법은 상기 광학 요소들로부터의 광의 방출 방향성을 증가시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 광자 결정 구조물을 패터닝하는 단계를 포함할 수 있다.
상기 방법은 다른 장치층 내의 상기 광학 요소들의 적어도 일부를 수평하게 인터레이스하는 단계를 포함할 수 있다.
상기 방법은 다른 장치층 내의 상기 광학 요소들의 적어도 일부를 적어도 부분적으로 중첩시키는 단계를 포함할 수 있다. 상기 방법은 색 혼합을 향상시키기 위한 화소 배치로 RGB 마이크로-발광 다이오드들인 마이크로-LED들을 적어도 부분적으로 중첩시키는 단계를 포함할 수 있다.
상기 방법은 화학적 기계적 평탄화 기반의 콘택, 텅스텐 플러그 및 금속 패드로 이루어지는 그룹의 하나 또는 그 이상을 포함하는 전기적 상호 연결들을 제공하는 단계를 더 포함할 수 있다.
상기 방법은 광 평행을 보조하기 위해 적어도 하나의 마이크로-렌즈를 제공하는 단계를 더 포함할 수 있다.
상기 방법은 인접하는 광학 요소들 사이의 크로스 토크를 방지하기 위해 하나 또는 그 이상의 중복 텅스텐 플러그들을 제공하는 단계를 포함할 수 있다.
산업상 응용들
예시적인 실시예들에 따른 상기 모놀리식 풀-컬러 액티브-매트릭스 마이크로-LED 마이크로-디스플레이는 특히, 이에 한정되는 것은 아니지만, 간결하고, 효율적이며, 고해상도(＞1000ppi)이고, 고휘도(＞500,000 니트)의 풀-컬러 마이크로-디스플레이를 요구하는 AR, HUD 등에 적합할 수 있다. 또한, 넓은 응용 예들로서 이동 또는 착용 비디오 프로젝터에 사용될 수 있다.
앞서의 상기 시스템들과 방법들의 예시되는 실시예들의 상세한 설명이 완전하거나, 상기 시스템들과 방법들을 개시된 정확한 형태들로 한정하도록 의도되는 것은 아니다. 상기 시스템 구성 요소들 및 방법들에 대한 특정한 실시예들 및 예들이 여기에 예시의 목적들을 위해 설명되지만, 다양한 균등한 변경들이 관련 기술 분야의 숙련자가 인지할 수 있는 바와 같이 상기 시스템들, 구성 요소들 및 방법들의 범주 내에서 가능할 것이다. 여기에 제공되는 시스템들과 방법들에서의 교시들은 상술한 시스템들과 방법들에 대해서만이 아니라 다른 처리 시스템들과 방법들에도 적용될 수 있다.
예를 들면, 예시적인 실시예들에 따른 장치 아키텍처 및 제조 접근 방식은 임의의 다른 반도체 장치를 포함하여 상기 CMOS 웨이퍼 상의 다른 물질계들의 광전자 장치의 하이브리드 집적, 예를 들면, 백색 레이저를 방출하기 위한 R, G, B 수직 공동 표면 방출 레이저(VCSEL)의 적층 또는 비디오 투영 및 3D 스캐닝을 위한 가시성 및 적외선(IR) LED들의 집적을 요구하는 임의의 다른 장치들에 구현될 수 있다. 또한, 발광 장치들 이외에도 본 발명의 실시예들은 디스플레이 및 센서를 위한 초점면 어레이 또는 하이브리드 집적와 같은 광 검출 시스템들에 구현될 수 있다.
상술한 다양한 실시예들의 요소들과 작용들은 다른 실시예들을 제공하도록 결합될 수 있다. 이들 및 다른 변경들은 앞서의 상세한 설명의 관점에서 상기 시스템들과 방법들에 구현될 수 있다.
대체로, 첨부된 특허 청구 범위에서, 사용되는 용어들이 상기 시스템들과 방법들을 본문과 특허 청구 범위에 개시된 특정한 실시예들에 한정하는 것으로 간주되지 않아야 하며, 특허 청구 범위의 범주 이내에서 동작되는 모든 처리 시스템들을 포함하는 것으로 간주되어야 할 것이다. 이에 따라, 상기 시스템들과 방법들은 개시된 사항들에 한정되는 것은 아니며, 대신에 상기 시스템들과 방법들의 범주는 특허 청구 범위에 의해 전체적으로 결정되어야 할 것이다.
본문에서 명확하게 다르게 요구되지 않는 한, 본문과 특허 청구 범위 전체에서 "구비하는", "포함하는" 및 이와 유사한 표현들은 배타적이거나 철저한 의미와는 반대되는 포괄적인 의미, 다시 말하면 "이에 한정되는 것은 아니지만, 포함하는"의 의미로 간주되어야 할 것이다. 단수 또는 복수로 사용되는 표현들도 각기 복수 또는 단수를 포괄한다. 또한, "여기서", "이하에서", "앞서", "다음에" 등과 같은 표현들 및 유사한 의미의 표현들은 본문에서 전체적으로 이해되며, 본문의 어떤 특정한 부분들을 지칭하지는 않는다. "또는"이라는 표현이 둘 또는 그 이상의 사항들의 열거에서 참조로 사용될 때, 이러한 표현은 열거되는 사항들 중의 임의의 것, 열거되는 사항들 중의 모두 및 열거되는 사항들의 임의의 결합을 모두 포함하는 것으로 해석된다.
참조 문헌
[1] Y. Robin 등의 "Insight into the performance of multi-color InGaN/GaN nanorod light emitting diodes"(Scientific Reports 8, 7311(2018))
[2] El-Ghoroury 등의 미국 공개 특허 제2016/0359086(2016)호(발명의 명칭: "Light emitting structures with multiple uniformly populated active layers").
[3] H.-V. Han 등의 "Resonant-enhanced full-color emission of quantum-dot-based micro LED display technology"(Optics Express 23, 32504(2015))
[4] Chong 등의 국제 공개 특허 제WO 2018/175338(2018)호(발명의 명칭: "Making Semiconductor devices by stacking strata of micro LEDs")

Claims (36)

  1. 광전자 장치(optoelectronic device)를 위한 집적 구조물에 있어서,
    상기 광전자 장치를 위한 구동 회로를 포함하는 상보성 금속 산화물 반도체(CMOS) 백플레인(backplane)을 포함하고;
    상기 CMOS 백플레인 상의 복수의 광학 요소(optical element)들을 포함하며, 상기 복수의 광학 요소들은 CMOS와 다른 물질계를 기반으로 하고, 다른 장치층(device layer)들 내에 배치되며;
    상기 CMOS 백플레인 및 모놀리식 집적(monolithic integration)을 위한 상기 다른 장치층들 중의 제1의 것 사이에 제공되는 제1 결합 유전체를 포함하고;
    모놀리식 집적을 위한 상기 다른 장치층들 중의 각각의 것들 사이에 제공되는 제2 결합 유전체를 포함하며, 상기 제2 결합 유전체는 투명한 것을 특징으로 하는 집적 구조물.
  2. 제1항에 있어서, 상기 제2 결합 유전체는 상기 제1 결합 유전체와 동일한 것을 특징으로 하는 집적 구조물.
  3. 제1항 또는 제2항에 있어서, 각각의 장치층은 상기 각각의 장치층 내의 제1 광학 요소 아래에 배치되는 반사체를 포함하며, 상기 반사체는 제1 광학 요소의 제1 동작 파장 범위에서 반사하도록 구성되는 것을 특징으로 하는 집적 구조물.
  4. 제3항에 있어서, 상기 반사체는 하부 장치층 내의 제2 광학 요소의 제2 동작 파장 범위에서 투과하도록 구성되는 것을 특징으로 하는 집적 구조물.
  5. 제3항 또는 제4항에 있어서, 상기 반사체는 분배 브래그 반사체(distributed Bragg reflector)(DBR)를 포함하는 것을 특징으로 하는 집적 구조물.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 각각의 장치층 내의 전기적 상호 연결 금속의 적어도 일부는 상기 반사체로 기능하는 것을 특징으로 하는 집적 구조물.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들은 공통 상부 전극에 연결되며, 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들은 상기 구동 회로에 개별적으로 연결되는 것을 특징으로 하는 집적 구조물.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들은 공통 전극에 연결되며, 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들은 상기 구동 회로에 개별적으로 연결되는 것을 특징으로 하는 집적 구조물.
  9. 제8항에 있어서, 상기 공통 전극의 전기적 연속성을 중단시키지 않고 상기 동일한 장치층 내의 상기 광학 요소들 사이에 광학적 분리를 구현하기 위해 상기 공통 하부 전극을 통해 상기 동일한 장치층 내의 상기 광학 요소들 사이에 패터닝되는 마이크로-트렌치들을 포함하는 것을 특징으로 하는 집적 구조물.
  10. 제8항 또는 제9항에 있어서, 전류 확산(current spreading)을 향상시키기 위해 직접적인 전기적 접촉으로 상기 공통 전극 상에 패터닝되는 금속 패드들, 라인들 또는 네트(net)를 포함하는 것을 특징으로 하는 집적 구조물.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 광학 요소들로부터의 광 추출을 향상시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 패터닝되는 마이크로-구조물들을 포함하는 것을 특징으로 하는 집적 구조물.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 광학 요소들로부터의 광의 방출 방향성을 증가시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 패터닝되는 광자 결정 구조물을 더 포함하는 것을 특징으로 하는 집적 구조물.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 다른 장치층 내의 상기 광학 요소들의 적어도 일부는 수평하게 인터레이스되는(interlaced) 것을 특징으로 하는 집적 구조물.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 다른 장치층 내의 상기 광학 요소들의 적어도 일부는 적어도 부분적으로 중첩되는 것을 특징으로 하는 집적 구조물.
  15. 제14항에 있어서, 상기 광학 장치들은 색 혼합을 향상시키기 위한 화소 배치로 적어도 부분적으로 중첩되는 RGB 마이크로-발광 다이오드들인 마이크로-LED들을 포함하는 것을 특징으로 하는 집적 구조물.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 화학적 기계적 평탄화 기반의 콘택, 텅스텐 플러그 및 금속 패드로 이루어지는 그룹의 하나 또는 그 이상을 포함하는 전기적 상호 연결들을 더 포함하는 것을 특징으로 하는 집적 구조물.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 광 평행을 보조하기 위해 적어도 하나의 마이크로-렌즈를 더 포함하는 것을 특징으로 하는 집적 구조물.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 인접하는 광학 요소들 사이의 크로스 토크(cross talk)를 방지하기 위해 하나 또는 그 이상의 중복 텅스텐 플러그들을 포함하는 것을 특징으로 하는 집적 구조물.
  19. 광전자 장치를 위한 집적 구조물을 제조하는 방법에 있어서,
    상기 광전자 장치를 위한 구동 회로를 포함하는 상보성 금속 산화물 반도체(CMOS) 백플레인을 제공하는 단계; 및
    상기 CMOS 백플레인 상에 복수의 광학 요소들을 제공하는 단계를 포함하며, 상기 복수의 광학 요소들은 CMOS와 다른 물질계를 기반으로 하고, 다른 장치층들 내에 배치되며;
    제1 결합 유전체가 상기 CMOS 백플레인 및 모놀리식 집적을 위한 상기 다른 장치층들 중의 제1의 것 사이에 제공되고;
    제2 결합 유전체가 모놀리식 집적을 위한 상기 다른 장치층들 중의 각각의 것들 사이에 제공되며, 상기 제2 결합 유전체는 투명한 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 제2 결합 유전체는 상기 제1 결합 유전체와 동일한 것을 특징으로 하는 방법.
  21. 제19항 또는 제20항에 있어서, 각각의 장치층 내에, 상기 각각의 장치층 내의 제1 광학 요소 아래에 배치되는 반사체를 제공하는 단계를 포함하며, 상기 반사체는 제1 광학 요소의 제1 동작 파장 범위에서 반사하도록 구성되는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 상기 반사체는 하부 장치층 내의 제2 광학 요소의 제2 동작 파장 범위에서 투과하도록 구성되는 것을 특징으로 하는 방법.
  23. 제21항 또는 제22항에 있어서, 상기 반사체는 분배 브래그 반사체(DBR)를 포함하는 것을 특징으로 하는 방법.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서, 각각의 장치층 내에, 전기적 상호 연결 금속을 제공하는 단계를 포함하며, 상기 전기적 상호 연결 금속의 적어도 일부는 상기 반사체로 기능하는 것을 특징으로 하는 방법.
  25. 제19항 내지 제24항 중 어느 한 항에 있어서, 동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들을 공통 상부 전극에 연결하는 단계 및 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들을 상기 구동 회로에 개별적으로 연결하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제19항 내지 제24항 중 어느 한 항에 있어서, 동일한 장치층 내의 상기 광학 요소들의 각각의 하부 콘택들을 공통 전극에 연결하는 단계 및 상기 동일한 장치층 내의 상기 광학 요소들의 각각의 상부 콘택들을 상기 구동 회로에 개별적으로 연결하는 단계를 포함하는 것을 특징으로 하는 방법.
  27. 제26항에 있어서, 상기 공통 전극의 전기적 연속성을 중단시키지 않고 상기 동일한 장치층 내의 상기 광학 요소들 사이에 광학적 분리를 구현하기 위해 상기 공통 하부 전극을 통해 상기 동일한 장치층 내의 상기 광학 요소들 사이에 마이크로-트렌치들을 패터닝하는 단계를 포함하는 것을 특징으로 하는 방법.
  28. 제26항 또는 제27항에 있어서, 전류 확산을 향상시키기 위해 직접적인 전기적 접촉으로 상기 공통 전극 상에 금속 패드들, 라인들 또는 네트를 패터닝하는 단계를 포함하는 것을 특징으로 하는 방법.
  29. 제25항 내지 제28항 중 어느 한 항에 있어서, 상기 광학 요소들로부터의 광 추출을 향상시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 마이크로-구조물들을 패터닝하는 단계를 포함하는 것을 특징으로 하는 방법.
  30. 제25항 내지 제29항 중 어느 한 항에 있어서, 상기 광학 요소들로부터의 광의 방출 방향성을 증가시키기 위해 상기 광학 요소들의 각각의 하부 층들 상에 광자 결정 구조물을 패터닝하는 단계를 포함하는 것을 특징으로 하는 방법.
  31. 제19항 내지 제30항 중 어느 한 항에 있어서, 다른 장치층 내의 상기 광학 요소들의 적어도 일부를 수평하게 인터레이스하는 단계를 포함하는 것을 특징으로 하는 방법.
  32. 제19항 내지 제31항 중 어느 한 항에 있어서, 다른 장치층 내의 상기 광학 요소들의 적어도 일부를 적어도 부분적으로 중첩시키는 단계를 포함하는 것을 특징으로 하는 방법.
  33. 제32항에 있어서, 색 혼합을 향상시키기 위한 화소 배치로 RGB 마이크로-발광 다이오드들인 마이크로-LED들을 적어도 부분적으로 중첩시키는 단계를 포함하는 것을 특징으로 하는 방법.
  34. 제19항 내지 제33항 중 어느 한 항에 있어서, 화학적 기계적 평탄화 기반의 콘택, 텅스텐 플러그 및 금속 패드로 이루어지는 그룹의 하나 또는 그 이상을 포함하는 전기적 상호 연결들을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  35. 제19항 내지 제34항 중 어느 한 항에 있어서, 광 평행을 보조하기 위해 적어도 하나의 마이크로-렌즈를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  36. 제19항 내지 제35항 중 어느 한 항에 있어서, 인접하는 광학 요소들 사이의 크로스 토크를 방지하기 위해 하나 또는 그 이상의 중복 텅스텐 플러그들을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020227000963A 2019-06-28 2020-06-24 광전자 장치를 위한 집적 구조물 및 그 제조 방법 KR20220027951A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10201906072T 2019-06-28
SG10201906072T 2019-06-28
PCT/SG2020/050357 WO2020263183A1 (en) 2019-06-28 2020-06-24 Integrated structure for an optoelectronic device and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20220027951A true KR20220027951A (ko) 2022-03-08

Family

ID=74062098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227000963A KR20220027951A (ko) 2019-06-28 2020-06-24 광전자 장치를 위한 집적 구조물 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20220246670A1 (ko)
JP (1) JP2022539712A (ko)
KR (1) KR20220027951A (ko)
GB (1) GB2600045B (ko)
WO (1) WO2020263183A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210351226A1 (en) * 2020-05-05 2021-11-11 Raysolve Optoelectronics (Suzhou) Company Limited Full color light emitting diode structure and method for manufacturing the same
CN113655660A (zh) * 2021-08-18 2021-11-16 惠州视维新技术有限公司 背光模组、显示屏和背光模组的制作方法
JP2023032326A (ja) * 2021-08-26 2023-03-09 沖電気工業株式会社 発光装置、半導体構造体、薄膜層製造方法及び発光装置製造方法
KR20240054972A (ko) * 2021-09-03 2024-04-26 소니그룹주식회사 발광 디바이스 및 전자 기기
CN113964151B (zh) * 2021-10-29 2023-01-31 季华实验室 一种全彩微型显示器件及其制备方法
TWI777853B (zh) 2021-11-17 2022-09-11 隆達電子股份有限公司 封裝結構及其形成方法
CN115394762A (zh) * 2022-05-17 2022-11-25 诺视科技(苏州)有限公司 一种具有透明衬底的像素级分立器件及其制作方法
FR3137242A1 (fr) * 2022-06-28 2023-12-29 Aledia Dispositif optoélectronique et procédé de fabrication
EP4303926A1 (en) * 2022-07-06 2024-01-10 Micledi Microdisplays BV Method for manufacturing polychrome devices and polychrome display device
WO2024008403A1 (en) * 2022-07-06 2024-01-11 Micledi Microdisplays Bv Method for manufacturing polychrome devices and polychrome display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022901A (ja) * 2002-06-18 2004-01-22 Seiko Epson Corp 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
JP6254827B2 (ja) * 2013-11-11 2017-12-27 日本放送協会 積層型集積回路及びその製造方法
EP3568873B1 (en) * 2017-01-13 2023-11-08 Massachusetts Institute of Technology A method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display
KR102304400B1 (ko) * 2017-03-20 2021-09-24 제이드 버드 디스플레이(상하이) 리미티드 마이크로 led 층을 적층하여 반도체 장치를 제조
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same

Also Published As

Publication number Publication date
US20220246670A1 (en) 2022-08-04
GB2600045B (en) 2023-12-20
WO2020263183A1 (en) 2020-12-30
GB2600045A (en) 2022-04-20
JP2022539712A (ja) 2022-09-13

Similar Documents

Publication Publication Date Title
KR20220027951A (ko) 광전자 장치를 위한 집적 구조물 및 그 제조 방법
JP7248828B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
US10367122B2 (en) Integrated colour LED micro-display
CN110518107B (zh) 微发光元件、图像显示元件及其形成方法
CN111615749A (zh) 基于微型led的显示面板
CN111525006A (zh) 发光堆叠件和具有该发光堆叠件的显示装置
CN110556395A (zh) 微型发光元件、图像显示元件及其制造方法
CN112117356B (zh) 一种全彩有源寻址Micro-LED芯片结构及其制作方法
KR20220024706A (ko) 동축 다색 led를 위한 시스템들 및 방법들
US11798974B2 (en) Light emitting device for display and display apparatus having the same
AU2021282566A1 (en) Systems and methods for multi-color led pixel unit with horizontal light emission
WO2020257680A1 (en) Systems and methods for multi-color led pixel unit
US11482566B2 (en) Light emitting device for display and display apparatus having the same
US11935911B2 (en) Double color micro LED display panel
TW202145601A (zh) 具有堆疊接合結構之多彩發光二極體(led)之系統及方法
US20220352423A1 (en) Method of fabricating an integrated structure for an optoelectronic device and integrated structure for an optoelectronic device
US11476296B2 (en) Double color micro LED display panel
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
KR102669057B1 (ko) 반사체가 적용된 마이크로디스플레이 패널 제조 방법
WO2024093239A1 (zh) 显示屏及其制备方法、电子设备
CN117995871A (zh) 显示器件及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination