CN115394762A - 一种具有透明衬底的像素级分立器件及其制作方法 - Google Patents

一种具有透明衬底的像素级分立器件及其制作方法 Download PDF

Info

Publication number
CN115394762A
CN115394762A CN202210539822.1A CN202210539822A CN115394762A CN 115394762 A CN115394762 A CN 115394762A CN 202210539822 A CN202210539822 A CN 202210539822A CN 115394762 A CN115394762 A CN 115394762A
Authority
CN
China
Prior art keywords
layer
electrical connection
ohmic contact
connection structure
type ohmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210539822.1A
Other languages
English (en)
Inventor
王亚洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novos Technology Suzhou Co ltd
Original Assignee
Novos Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novos Technology Suzhou Co ltd filed Critical Novos Technology Suzhou Co ltd
Priority to CN202210539822.1A priority Critical patent/CN115394762A/zh
Publication of CN115394762A publication Critical patent/CN115394762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请公开一种具有透明衬底的像素级分立器件及其制作方法，该具有透明衬底的像素级分立器件通过在透明背板上设置至少一层垂直堆叠的器件层的方式实现水平方向上像素尺寸的压缩，避免了像素密度的损失，并减小了水平方向上的像素的布置数量，从而减小了巨量转移时的芯片转移数量从而提高精度及良率；以及，本申请中的器件主体中垂直堆叠的各器件层采用共阴极，可简化结构并提高垂直方向上器件层的堆叠数量或形成冗余电路；以及，本申请通过设置透明衬底以及将焊盘设置在与透明衬底相对两端面的方式，能有效构建正反面均能出光的分立器件，且结构可靠，便于与下游封装产品对接。

Description

一种具有透明衬底的像素级分立器件及其制作方法
技术领域
本申请涉及半导体分立器件技术领域，尤其涉及一种具有透明衬底的 像素级分立器件及其制作方法。
背景技术
在具有透明衬底的像素级分立器件领域，需要通过巨量转移将红绿蓝 三色芯片水平转移并放置在同一个背板上，再将背板切开作为彩色化像素， 这样体积增大后可以更方便进行使用，如图1所示。结合图2所示的Fan out 扇出封装与驱动背板，实现自带驱动的平面型彩色化Micro-LED像素，该 集成方式包括发光单元与驱动的水平集成以及垂直集成，如图3、4所示。 因此巨量转移中如何保证精度及良率99.99％为当前行业痛点。
另外，在同样像素尺寸下，水平集成的像素因水平分布的子像素和子 像素的间隔影响，每个子像素的尺寸压缩，会出现同样的发光单元尺寸下 出现亮度影响和尺寸效应影响带来的亮度损失。以及，水平集成的像素受 每个子像素限制和子像素间隔影响，像素级器件的整体尺寸下潜空间有限， 如，采用10μm的子像素水平堆叠，母像素具有透明衬底的像素级分立器件 的尺寸会超过30μm(包括CV子像素间隔会超过40μm)。
因此，需要寻找一种在同等像素尺寸下能有效克服巨量转移所带来的 产品缺陷并能有效提高亮度的具有透明衬底的像素级分立器件。
申请内容
本申请的目的在于提供一种具有透明衬底的像素级分立器件及其制作 方法，能有效避免巨量转移，且能有效提高产品亮度。
为实现上述申请目的，本申请第一方面提出一种具有透明衬底的像素 级分立器件，所述具有透明衬底的像素级分立器件包括：
透明衬底；
器件主体，所述器件主体设于所述透明衬底一侧，所述器件主体包括 第一器件层；
至少两个焊盘，所述至少两个焊盘设于所述器件主体远离所述透明衬 底的一侧，且所述至少两个焊盘包括N个阳极焊盘及一个阴极焊盘，N≥1；
所述器件主体中的任一器件层分别与相应一个阳极焊盘连接，所述器 件主体中的每一器件层均与所述阴极焊盘连接。
在一种较佳的实施方式中，所述第一器件层包括第一化合物发光层、 第一阳极电气连接结构及第一阴极电气连接结构；
所述第一化合物发光层包括依次贴合设置的第一P型欧姆接触层、第一 化合物半导体层及第一N型欧姆接触层，所述第一P型欧姆接触层设于所述 第一化合物半导体层朝向所述透明衬底的一侧，且所述第一P型欧姆接触层 的面积大于所述第一化合物半导体层的面积；
所述第一阳极电气连接结构设于所述第一化合物半导体层侧向，且所 述第一阳极电气连接结构一端与所述第一P型欧姆接触层连接，另一端与相 应的第一阳极焊盘连接；
所述第一阴极电气连接结构一端与所述第一N型欧姆接触层连接，另一 端与所述阴极焊盘连接。
在一种较佳的实施方式中，所述第一器件层还包括第一键合层，所述 第一键合层设于所述透明衬底与所述第一P型欧姆接触层之间；
所述第一键合层采用透明绝缘材料制成。
在一种较佳的实施方式中，所述第一器件层还包括第一绝缘包裹层， 所述第一绝缘包裹层采用透明绝缘材料制成；
所述第一绝缘包裹层包裹所述第一键合层、所述第一化合物发光层、 所述第一阴极电气连接结构及所述第一阳极电气连接结构。
在一种较佳的实施方式中，其特征在于，所述器件主体还包括第二器 件层，所述第二器件层叠设于所述第一器件层远离所述透明衬底的一侧；
所述第二器件层包括第二化合物发光层、第二阳极电气连接结构及第 二阴极电气连接结构；
所述第二化合物发光层包括依次贴合设置的第二P型欧姆接触层、第二 化合物半导体层及第二N型欧姆接触层，所述第二P型欧姆接触层设于所述 第二化合物半导体层朝向所述第一器件层的一侧，且所述第二欧姆接触层 的面积大于所述第二化合物半导体层的面积；
所述第二阳极电气连接结构设于所述第二化合物半导体层侧向，且所 述第二阳极电气连接结构一端与所述第二P型欧姆接触层连接，另一端与相 应的第二阳极焊盘连接；
所述第二阴极电气连接结构一端与所述第二N型欧姆接触层连接，另一 端与所述阴极焊盘连接。
在一种较佳的实施方式中，所述器件主体还包括第三器件层，所述第 三器件层叠设于所述第二器件层远离所述第一器件层的一侧；
所述第三器件层包括第三化合物发光层、第三阳极电气连接结构及第 三阴极电气连接结构；
所述第三化合物发光层包括依次贴合设置的第三P型欧姆接触层、第三 化合物半导体层及第三N型欧姆接触层，所述第三P型欧姆接触层设于所述 第三化合物半导体层朝向所述第二器件层的一侧，且所述第三欧姆接触层 的面积大于所述第三化合物半导体层的面积；
所述第三阳极电气连接结构设于所述第三化合物半导体层侧向，且所 述第三阳极电气连接结构一端与所述第三P型欧姆接触层连接，另一端与相 应的第三阳极焊盘连接；
所述第三阴极电气连接结构一端与所述第三N型欧姆接触层连接，另一 端与所述阴极焊盘连接。
本申请第二方面还提出一种具有透明衬底的像素级分立器件的制作方 法，所述制作方法包括：
准备透明衬底；
在所述透明衬底上依次堆叠并构造N层器件层以形成器件主体，N≥1；
在所述器件主体远离所述透明衬底的一侧设置至少两个焊盘，所述至 少两个焊盘包括N个阳极焊盘及一个阴极焊盘，任一器件层分别与相应的 阳极焊盘连接，每一器件层均与所述阴极焊盘连接。
在一种较佳的实施方式中，所述在所述透明衬底上依次堆叠并构造N 层器件层以形成器件主体包括堆叠并构造第一器件层，包括：
在所述透明背板一侧表面整面镀透明绝缘材料，在第一化合物发光层 的第一P型欧姆接触层的一侧表面镀透明绝缘材料，通过透明绝缘材料将所 述透明背板与所述第一化合物发光层键合并在两者之间形成第一键合层；
将所述第一化合物半导体的衬底去除及外延减薄以露出所述第一化合 物发光层的第一N型欧姆接触层；
对所述第一化合物发光层进行图形化刻蚀去除部分第一化合物半导体 层以裸露相应部分第一P型欧姆接触层；
对所述第一化合物半导体层进行整面包裹钝化形成第一包裹钝化层；
对所述第一包裹钝化层进行图形化刻蚀，刻蚀至所述第一P型欧姆接触 层形成第一阳极电气连接通道，刻蚀至所述第一N型欧姆接触层形成第一 阴极电气连接通道；
采用金属镀膜分别形成第一阳极电气连接结构及第一阴极电气连接结 构，所述第一阳极电气连接结构与所述第一P型欧姆接触层连接，所述第一 阴极电气连接结构与所述第一N型欧姆接触层连接，以完成第一器件层的 构造。
在一种较佳的实施方式中，在完成所述第一器件层的堆叠及构造后， 所述在所述透明衬底上依次堆叠并构造N层器件层以形成器件主体还包括 堆叠并构造第二器件层，包括：
在所述第一器件层远离所述透明背板的一侧表面整面镀透明绝缘材 料，在第二化合物发光层的第二P型欧姆接触层的一侧表面镀透明绝缘材 料，通过透明绝缘材料将所述透明背板与所述第二化合物发光层键合并在 两者之间形成第二键合层；
将所述第二化合物半导体的衬底去除及外延减薄以露出所述第二化合 物发光层的第二N型欧姆接触层；
对所述第二化合物发光层进行图形化刻蚀去除部分第二化合物半导体 层以裸露相应部分第二P型欧姆接触层；
对位于所述第一阳极电气连接通道的延伸方向上的所述第二键合层刻 蚀形成相应的第一通道，对位于所述第一阴极电气连接通道的延伸方向上 的所述第二化合物发光层及所述第二键合层刻蚀形成相应的第二通道；；
对所述第二化合物半导体层进行整面包裹钝化形成第二绝缘包裹层；
对所述第二绝缘包裹层进行图形化刻蚀，刻蚀至所述第二P型欧姆接触 层形成相应的第二阳极电气连接通道、刻蚀至所述第二N型欧姆接触层形 成第二阴极电气连接通道、刻蚀至所述第一阳极电气连接结构形成第一阳 极延伸通道，刻蚀至所述第一阴极电气连接结构形成第二阴极延伸通道；
采用金属镀膜分别形成第二阳极电气连接结构、第二阴极电气连接结 构、第一阴极电气连接延伸结构及第一阳极电气连接延伸结构，所述第二 阳极电气连接结构与所述第二P型欧姆接触层连接，所述第二阴极电气连接 结构与所述第一N型欧姆接触层连接，所述第一阴极电气连接延伸结构与 所述第一阴极电气连接结构连接，所述第一阳极电气连接延伸结构与所述 第一阳极电气连接结构连接，以完成第二器件层的堆叠。
在一种较佳的实施方式中，所述在所述器件主体远离所述透明衬底的 一侧设置至少两个焊盘，包括：
在所述器件主体远离所述透明衬底的一侧镀设金属镀层；
采用图形化刻蚀在与任一阳极电气连接结构连接的至少一个阳极焊 盘，以及与所有阴极电气连接结构连接的阴极焊盘。
与现有技术相比，本申请具有如下有益效果：
本申请提供一种具有透明衬底的像素级分立器件及其制作方法，该具 有透明衬底的像素级分立器件包括透明衬底；器件主体，器件主体设于透 明衬底一侧，器件主体包括第一器件层；至少两个焊盘，至少两个焊盘设 于器件主体远离透明衬底的一侧，且至少两个焊盘包括N个阳极焊盘及一 个阴极焊盘，N≥1；器件主体中的任一器件层分别与相应一个阳极焊盘连 接，器件主体中的每一器件层均与阴极焊盘连接；本申请通过在透明背板上设置至少一层垂直堆叠的器件层的方式实现水平方向上像素尺寸的压 缩，避免了像素密度的损失，并减小了水平方向上的像素的布置数量，从 而减小了巨量转移时的芯片转移数量从而提高精度及良率；以及，本申请 中的器件主体中垂直堆叠的各器件层采用共阴极，可简化结构并提高垂直 方向上器件层的堆叠数量或形成冗余电路；以及，本申请通过设置透明衬 底以及将焊盘设置在与透明衬底相对两端面的方式，能有效构建正反面均 能出光的分立器件，且结构可靠，便于与下游封装产品对接。
附图说明
图1～4是背景技术中涉及的分立器件的结构示意图；
图5是实施例中具有透明衬底的像素级分立器件的俯视图(一层器件 层)；
图6是图5中A-A方向的剖视图；
图7是实施例中具有透明衬底的像素级分立器件的俯视图(二层器件 层)；
图8是图7中B-B方向的剖视图；
图9是实施例中具有透明衬底的像素级分立器件的俯视图(三层器件 层)；
图10是图9中C-C方向的剖视图。
附图标记：
100-具有透明衬底的像素级分立器件，10-透明衬底，20-器件主体，30- 第一器件层，31-第一化合物发光层，311-第一P型欧姆接触层，312-第一化 合物半导体层，32-第一阳极电气连接结构，33-第一阴极电气连接结构， 34-第一键合层，35-第一绝缘包裹层，36-第一阴极电气连接延伸结构，37- 第一阳极电气连接延伸结构，40-第二器件层，41-第二化合物发光层，411- 第二P型欧姆接触层，412-第二化合物半导体层，42-第二阳极电气连接结 构，43-第二阴极电气连接结构，44-第二键合层，45-第二绝缘包裹层，50- 第三器件层，51-第三化合物发光层，511-第三P型欧姆接触层，512-第三化 合物半导体层，52-第三阳极电气连接结构，53-第三阴极电气连接结构， 54-第三键合层，55-第三绝缘包裹层，60-阴极焊盘，70-第一阳极焊盘，80- 第二阳极焊盘，90-第三阳极焊盘。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实 施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显 然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。 基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提 下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等 指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于 描述本明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定 的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此 外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对 重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第 二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描 述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术 语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可 以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可 以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连 通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申 请中的具体含义。
实施例1
如图5～10所示，本实施例提供一种具有透明衬底的像素级分立器件 100，该具有透明衬底的像素级分立器件100包括透明衬底10、器件主体20 及至少两个焊盘，且透明衬底10、至少两个焊盘分别贴设于器件主体20的 相对的两侧面。
具体地，透明衬底10可以为玻璃、蓝宝石等具有一定透光性的无源衬 底。器件主体20设于透明衬底10一侧，器件主体20包括N层器件层，N≥1。 在一种实施方式中，器件主体20包括第一器件层30；在另一种实施方式中， 器件主体20包括自透明衬底10表面依次堆叠的第一器件层30、第二器件层 40；在又一种实施方式中，器件主体20包括自透明衬底10表面依次堆叠的 第一器件层30、第二器件层40、第三器件层50。当然，在合理的可实施范围内，本实施例对于N的上限不作限制。至少两个焊盘设于器件主体20远 离透明衬底10的一侧，且至少两个焊盘包括N个阳极焊盘及一个阴极焊盘。 器件主体20中的任一器件层分别与相应一个阳极焊盘连接，器件主体20中 的每一器件层均与阴极焊盘60连接以实现该分立器件所有器件层的阴极共 极。
需要说明的是，当器件主体20包括至少两层器件层时，每一层器件层 包括的化合物半导体层的材料可以各不相同或至少两层相同；当各不相同 时，可实现多色显示，且每一器件层所对应连接的阳极焊盘不同；当至少 两层相同时，相同的两层器件层可实现垂直方向上的冗余结构，从而实现 性能增强或作为冗余结构进行像素良率保障，且相同的器件层与同一阳极 焊盘连接。至少两层相同与各不相同的结构相比，只需要调整器件层结构、阳极焊盘位置等即可实现。
在一种实施方式中，器件主体20仅包括第一器件层30。
如图5、6所示，第一器件层30包括第一化合物发光层31、第一阳极电 气连接结构32、第一阴极电气连接结构33、第一键合层34及第一绝缘包裹 层35。
第一化合物发光层31包括依次贴合设置的第一P型欧姆接触层311、第 一化合物半导体层312及第一N型欧姆接触层，其中的第一P型欧姆接触层 311设于第一化合物半导体层312朝向透明衬底10的一侧，且第一P型欧姆接 触层311的面积大于第一化合物半导体层312的面积。
其中，第一P型欧姆接触层311超出第一化合物半导体层312部分，用于 与后续第一阳极电气连接结构32对应连接。本实施例中超出部分的面积大 小及结构可根据实际的布置调整，本实施例不作限制。
第一化合物发光层31优选为化合物晶圆，材质为两种或两种以上元素 以确定的原子配比形成的化合物，并具有确定的禁带宽度和能带结构等半 导体性质。化合物晶圆包括晶态无机化合物(如III-V族、II-VI族化合物半导 体)、有机化合物(如有机半导体)和氧化物半导体中的至少一种。其中，第 一P型欧姆接触层311是在第一化合物半导体层312的P接触层进行P型欧姆 接触薄膜形成，其中的P型接触材料可以是ITO等透明导电材料，也可以是 Ni、Au、Ag等金属材料的叠层或者合金。
第一阳极电气连接结构32设于第一化合物半导体层312侧向，且第一阳 极电气连接结构32一端与第一P型欧姆接触层311连接，另一端穿过第一化 合物发光层31与相应的第一阳极焊盘70连接。第一阴极电气连接结构33一 端与第一N型欧姆接触层连接，另一端穿过第一绝缘包裹层35与阴极焊盘 60连接。
第一键合层34设于透明衬底10与第一P型欧姆接触层311之间，且第一 键合层34采用透明绝缘材料制成，如SiO2、氧化钛、Si3N4、Al2O3、AlN等 介电质材料的单层或叠对，或者SU8、BCB等有机材料。第一绝缘包裹层 35包裹第一键合层34、第一化合物发光层31、第一阴极电气连接结构33及 第一阳极电气连接结构32，同样的，第一绝缘包裹层35采用透明绝缘材料 制成。通常的，第一键合层34的面积超过第一化合物发光层31，以确保第 一化合物发光层31完全包覆于第一绝缘包裹层内以提高结构可靠性及安全 性。
需要说明的是，本实施例中涉及的第一阳极焊盘70、阴极焊盘6等焊盘 并不以图示结构为限制，可以为椎体结构、台阶型结构、圆柱体结构、长 方体结构等。以及，焊盘可以为实心结构或空心结构。以及，焊盘可以采 用金、钛、钨、铝、铂的一种或多种的合金或叠层。以及，焊盘相对位置 的布设应符合下游封装产品的装配位置要求，如阵列式布置或轴对称设置 等。在一种较佳的实施方式中，继续参照图5、6所示，第一阳极焊盘70、 阴极焊盘60成排设置，故第一阳极电气连接结构32、第一阴极电气连接结 构33分别设于第一器件层30的两侧。
在另一种实施方式中，器件主体20包括依次堆叠的第一器件层30、第 二器件层40，其中第一器件层30的堆叠及构造与上述描述相类似。
第二器件层40叠设于第一器件层30远离透明衬底10的一侧。第二器件 层40包括第二化合物发光层41、第二阳极电气连接结构42、第二阴极电气 连接结构43、第二键合层44及第二绝缘包裹层45，且第二器件层40包括的 层结构与第一器件层30相似。其中，第二阴极电气连接结构43与第一阴极 电气连接结构33相邻设置，且均与阴极焊盘60连接实现共阴极。
具体地，第二化合物发光层41包括依次贴合设置的第二P型欧姆接触层 411、第二化合物半导体层412及第二N型欧姆接触层，第二P型欧姆接触层 411设于第二化合物半导体层412朝向第一器件层30的一侧，且第二欧姆接 触层441的面积大于第二化合物半导体层412的面积，超出部分用于与第二 阳极电气连接结构42连接。第二阳极电气连接结构42设于第二化合物半导 体层412侧向，且第二阳极电气连接结构42一端与第二P型欧姆接触层411 连接，另一端穿过第二化合物发光层41与相应的第二阳极焊盘80连接。需 要说明的是，任一电气连接层的阳极电气连接结构仅与其所在器件层的P 型欧姆接触层连接。
第二阴极电气连接结构43一端与第二N型欧姆接触层连接，另一端穿过 第二绝缘包裹层45与阴极焊盘60连接。
需要说明的是，由于在第一器件层30表面继续堆叠了第二器件层40， 故该第一器件层30中的第一阳极电气连接结构32无法直接与第一阳极焊盘 70连接，第一阴极电气连接结构33无法直接与阴极焊盘60连接。因此，第 一器件层30还包括第一阴极电气连接延伸结构36及第一阳极电气连接延伸 结构37。其中，第一阴极电气连接延伸结构36一端与第一阴极电气连接结 构33连接，另一端穿过第二键合层44及第二绝缘包裹层45与阴极焊盘60连 接。以及，第一阳极电气连接延伸结构37一端与第一阴极电气连接结构33 连接，另一端穿过第二键合层44及第二绝缘包裹层45与阴极焊盘60连接。
为减小该像素级分立器件100在水平方向上的面积，在一种较佳的实施 方式中，如图7、8所示为其俯视图，阴极焊盘60、第一阳极焊盘70、第二 阳极焊盘80呈品字形排布，且第一阳极焊盘70、第二阳极焊盘80相较于阴 极焊盘60的对称轴对称设置。如图8所示为沿图7中B-B剖面线的剖面展开 图，可见第一阴极电气连接延伸结构36依次穿过第二键合层44、第二化合 物发光层41及第二绝缘包裹层45并与阴极焊盘60连接，以实现第一器件层30与阴极焊盘60的连接。因此，在多层堆叠中，下层的电气连接结构或电 气连接延伸结构选择地穿过位于其上层的键合层、合物发光层或绝缘包裹 层，本实施例对此不作特定的限制。
如图9、10所示，在又一种优选的实施方式中，器件主体20包括依次堆 叠的第一器件层30、第二器件层40、第三器件层50。其中第一器件层30、 第二器件层40的堆叠方式可借鉴上方描述。
第三器件层50叠设于第二器件层40远离第一器件层30的一侧。第三器 件层50包括第三化合物发光层51、第三阳极电气连接结构52、第三阴极电 气连接结构53、第三键合层54及第三绝缘包裹层55。
进一步，第三化合物发光层51包括依次贴合设置的第三P型欧姆接触层 511、第三化合物半导体层512及第二N型欧姆接触层，第三P型欧姆接触层 513设于第三化合物半导体层512朝向第二器件层40的一侧，且第三欧姆接 触层513的面积大于第三化合物半导体层512的面积。第一P型欧姆接触层311、第二P型欧姆接触层411及第三P型欧姆接触层511错位设置，边缘超过 第三化合物半导体层51的部分均用于与相应的阳极电气连接就结构连接， 同样的，任一电气连接层的阳极电气连接结构仅与其所在器件层的P型欧姆 接触层连接。
第三阳极电气连接结构52设于第三化合物半导体层512侧向，且第三阳 极电气连接结构52一端与第三P型欧姆接触层511连接，另一端与相应的第 三阳极焊盘80连接。第三阴极电气连接结构53一端与第二N型欧姆接触层 连接，另一端与阴极焊盘60连接。
在一种优选的实施方式中，如图9所示，阴极焊盘60、第一阳极焊盘70、 第二阳极焊盘80、第三阳极焊盘90呈阵列式排布。如图10所示为沿图9中 C-C剖面线的剖面展开图，与包括两层器件层的结构相类似的，第一N型欧 姆接触层、第二N型欧姆接触层、第二N型欧姆接触层分别通过设于相应P 型欧姆接触层边缘的阳极电气连接结构与相应的阳极焊盘连接，第一P型欧 姆接触层311、第二P型欧姆接触层411、第三P型欧姆接触层511分别通过相 邻设置的相应阴极电气连接结构与同一阴极焊盘60连接。
对于第一器件层30、第二器件层40而言，其还包括相应电气连接延伸 结构，分别穿过位于其上方的器件层而与相应的焊盘连接。
当然，根据实际需求，该分立器件100还包括第四器件层、第五器件层 等，本实施例对此不作限制。
优选的，由于该分立器件在实际使用时，透明位于最外层，故除最后 堆叠的器件层以外的任一层器件层中，其键合层中可以引入光筛、光增强 结构，该结构需对后一层的化合物半导体层进行匹配，保证后一层化合物 半导体发出光的波长能够透过，同时也可以可对后一层化合物的光进行筛 选，选取特定波段的光透过，以及可以当前层的键合材料可以对其本身或 后一层有光学增强功能，如偏振、反射等。
对应于上述的具有透明衬底的像素级分立器件，本实施例还提供一种 像素分立器件的制作方法，该制作方法包括如下步骤：
S1、准备透明衬底；
S2、在透明衬底上依次堆叠并构造N层器件层以形成器件主体，N≥1；
S3、在器件主体远离透明衬底的一侧设置至少两个焊盘，至少两个焊 盘包括N个阳极焊盘及一个阴极焊盘，任一器件层分别与相应的一个阳极 焊盘连接，每一器件层均与阴极焊盘连接。
当该像素级分立器件仅包括第一器件层时，步骤S2包括：
S21、在透明背板一侧表面整面镀透明绝缘材料，在第一化合物发光层 的第一P型欧姆接触层的一侧表面镀透明绝缘材料，通过透明绝缘材料将透 明背板与第一化合物发光层键合并在两者之间形成第一键合层；
在步骤S21之前，步骤S2还包括预先准备第一化合物半导体。当然，本 实施例对于第一化合物半导体的类型不作限制，但是化合物半导体类型与 衬底需要相对应。
示例性的，若衬底为N-GaAs，红光为AlGaInP体系，层结构如下表1所 示：
表1
Layer name Material
P contact P-GaAs
MQW AlGaInP
N contact N-AlGaInP
Etch Stop N-AlGaInP
Substrate N-GaAs
若是InGaN体系，层结构可以如下表2或表3所示，并且这两种同时可以 作为蓝光、绿光等波长化合物结构。
表2
Layer name Material
P contact P-GaAs
MQW InGaN&GaN
N contact GaN
Etch Stop AlN&GaN
Substrate Si
表3
Layer name Material
P contact P-GaN
MQW InGaN&GaN
N contact GaN
Etch Stop InGaN
Substrate GaN
S22、将第一化合物半导体的衬底去除及外延减薄以露出第一化合物发 光层的第一N型欧姆接触层；
S23、对第一化合物发光层进行图形化刻蚀去除部分第一化合物半导体 层以裸露相应部分第一P型欧姆接触层；
S24、对第一化合物半导体层进行整面包裹钝化形成第一包裹钝化层； 第一包裹钝化层可以是氧化硅、氮化硅、氧化铝等无机介电质材料或者 SU8、聚酰亚胺等有机介电质材料等，本实施例对此不作限制。
S25、对第一包裹钝化层进行图形化刻蚀，刻蚀至第一P型欧姆接触层 形成第一阳极电气连接通道，刻蚀至第一N型欧姆接触层形成第一阴极电 气连接通道；
S26、采用金属镀膜分别形成第一阳极电气连接结构及第一阴极电气连 接结构，第一阳极电气连接结构与第一P型欧姆接触层连接，第一阴极电气 连接结构与第一N型欧姆接触层连接，以完成第一器件层的构造。
当器件主体包括依次堆叠的第一器件层及第二器件层时，在上述步骤 S21～S26基础上，步骤S2还包括：
S27、在第一器件层远离透明背板的一侧表面整面镀透明绝缘材料，在 第二化合物发光层的第二P型欧姆接触层的一侧表面镀透明绝缘材料，通过 透明绝缘材料将透明背板与第二化合物发光层键合并在两者之间形成第二 键合层；
S28、将第二化合物半导体的衬底去除及外延减薄以露出第二化合物发 光层的第二N型欧姆接触层；
S29、对第二化合物发光层进行图形化刻蚀去除部分第二化合物半导体 层以裸露相应部分第二P型欧姆接触层；
S210、对位于第一阳极电气连接通道的延伸方向上的第二键合层刻蚀 形成相应的第一通道，对位于第一阴极电气连接通道的延伸方向上的第二 化合物发光层及第二键合层刻蚀形成相应的第二通道；；
S211、对第二化合物半导体层进行整面包裹钝化形成第二绝缘包裹层；
S212、对第二绝缘包裹层进行图形化刻蚀，刻蚀至第二P型欧姆接触层 形成相应的第二阳极电气连接通道、刻蚀至第二N型欧姆接触层形成第二 阴极电气连接通道、刻蚀至第一阳极电气连接结构形成第一阳极延伸通道， 刻蚀至第一阴极电气连接结构形成第二阴极延伸通道；
S212、采用金属镀膜分别形成第二阳极电气连接结构、第二阴极电气 连接结构、第一阴极电气连接延伸结构及第一阳极电气连接延伸结构，第 二阳极电气连接结构与第二P型欧姆接触层连接，第二阴极电气连接结构与 第一N型欧姆接触层连接，第一阴极电气连接延伸结构与第一阴极电气连 接结构连接，第一阳极电气连接延伸结构与第一阳极电气连接结构连接， 以完成第二器件层的堆叠。
当然，当器件主体还包括第三器件层或更多器件层时，重复上述步骤 S27～S212即可，本实施例将不作重复性描述。
如前描述，本实施例对于每一器件层的化合物半导体层不作限制，如， 当第一化合物半导体层为红光化合物，第二化合物半导体层为绿光化合物， 第三化合物半导体层为蓝光化合物。又如，该第二化合物半导体层与第二 键合层中引入蓝光光筛(Colorfilter)，该光筛仅允许特定波长区间的蓝光 透过，避免厚层短波波长化合物发光时对蓝光的光致发光激发。
以及，步骤S3具体包括：
S31、在器件主体远离透明衬底的一侧镀设金属镀层；
S32、采用图形化刻蚀在与任一阳极电气连接结构连接的至少一个阳极 焊盘，以及与所有阴极电气连接结构连接的阴极焊盘，完成该像素级分立 器件的制作。
在一种优选的实施方式中，当器件主体中仅堆叠第一器件层时，步骤 S26与步骤S3同步完成。当器件主体中堆叠至少两层器件主体时，步骤S212 与步骤S3同步完成。
综上，本实施例提供的基于透明衬底的像素级分立器件及其制作方法， 通过在透明背板上设置至少一层垂直堆叠的器件层的方式实现水平方向上 像素尺寸的压缩，避免了像素密度的损失，并减小了水平方向上的像素的 布置数量，从而减小了巨量转移时的芯片转移数量从而提高精度及良率；
以及，本实施例中的器件主体中垂直堆叠的各器件层采用共阴极，可 简化结构并提高垂直方向上器件层的堆叠数量或形成冗余电路；
以及，本实施例通过设置透明衬底以及将焊盘设置在与透明衬底相对 两端面的方式，能有效构建正反面均能出光的分立器件，且结构可靠，便 于与下游封装产品对接。
上述所有可选技术方案，可以采用任意结合形成本申请的可选实施例， 即可将任意多个实施例进行组合，从而获得应对不同应用场景的需求，均 在本申请的保护范围内，在此不再一一赘述。
需要说明的是，以上所述仅为本申请的较佳实施例，并不用以限制本 申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进 等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种具有透明衬底的像素级分立器件，其特征在于，所述具有透明衬底的像素级分立器件包括：
透明衬底；
器件主体，所述器件主体设于所述透明衬底一侧，所述器件主体包括第一器件层；
至少两个焊盘，所述至少两个焊盘设于所述器件主体远离所述透明衬底的一侧，且所述至少两个焊盘包括N个阳极焊盘及一个阴极焊盘，N≥1；
所述器件主体中的任一器件层分别与相应一个阳极焊盘连接，所述器件主体中的每一器件层均与所述阴极焊盘连接。
2.如权利要求1所述的具有透明衬底的像素级分立器件，其特征在于，所述第一器件层包括第一化合物发光层、第一阳极电气连接结构及第一阴极电气连接结构；
所述第一化合物发光层包括依次贴合设置的第一P型欧姆接触层、第一化合物半导体层及第一N型欧姆接触层，所述第一P型欧姆接触层设于所述第一化合物半导体层朝向所述透明衬底的一侧，且所述第一P型欧姆接触层的面积大于所述第一化合物半导体层的面积；
所述第一阳极电气连接结构设于所述第一化合物半导体层侧向，且所述第一阳极电气连接结构一端与所述第一P型欧姆接触层连接，另一端与相应的第一阳极焊盘连接；
所述第一阴极电气连接结构一端与所述第一N型欧姆接触层连接，另一端与所述阴极焊盘连接。
3.如权利要求2所述的具有透明衬底的像素级分立器件，其特征在于，所述第一器件层还包括第一键合层，所述第一键合层设于所述透明衬底与所述第一P型欧姆接触层之间；
所述第一键合层采用透明绝缘材料制成。
4.如权利要求2所述的具有透明衬底的像素级分立器件，其特征在于，所述第一器件层还包括第一绝缘包裹层，所述第一绝缘包裹层采用透明绝缘材料制成；
所述第一绝缘包裹层包裹所述第一键合层、所述第一化合物发光层、所述第一阴极电气连接结构及所述第一阳极电气连接结构。
5.如权利要求2～4任意一项所述的具有透明衬底的像素级分立器件，其特征在于，所述器件主体还包括第二器件层，所述第二器件层叠设于所述第一器件层远离所述透明衬底的一侧；
所述第二器件层包括第二化合物发光层、第二阳极电气连接结构及第二阴极电气连接结构；
所述第二化合物发光层包括依次贴合设置的第二P型欧姆接触层、第二化合物半导体层及第二N型欧姆接触层，所述第二P型欧姆接触层设于所述第二化合物半导体层朝向所述第一器件层的一侧，且所述第二欧姆接触层的面积大于所述第二化合物半导体层的面积；
所述第二阳极电气连接结构设于所述第二化合物半导体层侧向，且所述第二阳极电气连接结构一端与所述第二P型欧姆接触层连接，另一端与相应的第二阳极焊盘连接；
所述第二阴极电气连接结构一端与所述第二N型欧姆接触层连接，另一端与所述阴极焊盘连接。
6.如权利要求5所述的具有透明衬底的像素级分立器件，其特征在于，所述器件主体还包括第三器件层，所述第三器件层叠设于所述第二器件层远离所述第一器件层的一侧；
所述第三器件层包括第三化合物发光层、第三阳极电气连接结构及第三阴极电气连接结构；
所述第三化合物发光层包括依次贴合设置的第三P型欧姆接触层、第三化合物半导体层及第三N型欧姆接触层，所述第三P型欧姆接触层设于所述第三化合物半导体层朝向所述第二器件层的一侧，且所述第三欧姆接触层的面积大于所述第三化合物半导体层的面积；
所述第三阳极电气连接结构设于所述第三化合物半导体层侧向，且所述第三阳极电气连接结构一端与所述第三P型欧姆接触层连接，另一端与相应的第三阳极焊盘连接；
所述第三阴极电气连接结构一端与所述第三N型欧姆接触层连接，另一端与所述阴极焊盘连接。
7.一种如权利要求1～6任意一项所述具有透明衬底的像素级分立器件的制作方法，其特征在于，所述制作方法包括：
准备透明衬底；
在所述透明衬底上依次堆叠并构造N层器件层以形成器件主体，N≥1；
在所述器件主体远离所述透明衬底的一侧设置至少两个焊盘，所述至少两个焊盘包括N个阳极焊盘及一个阴极焊盘，任一器件层分别与相应的一个阳极焊盘连接，每一器件层均与所述阴极焊盘连接。
8.如权利要求7所述的制作方法，其特征在于，所述在所述透明衬底上依次堆叠并构造N层器件层以形成器件主体包括堆叠并构造第一器件层，包括：
在所述透明背板一侧表面整面镀透明绝缘材料，在第一化合物发光层的第一P型欧姆接触层的一侧表面镀透明绝缘材料，通过透明绝缘材料将所述透明背板与所述第一化合物发光层键合并在两者之间形成第一键合层；
将所述第一化合物半导体的衬底去除及外延减薄以露出所述第一化合物发光层的第一N型欧姆接触层；
对所述第一化合物发光层进行图形化刻蚀去除部分第一化合物半导体层以裸露相应部分第一P型欧姆接触层；
对所述第一化合物半导体层进行整面包裹钝化形成第一包裹钝化层；
对所述第一包裹钝化层进行图形化刻蚀，刻蚀至所述第一P型欧姆接触层形成第一阳极电气连接通道，刻蚀至所述第一N型欧姆接触层形成第一阴极电气连接通道；
采用金属镀膜分别形成第一阳极电气连接结构及第一阴极电气连接结构，所述第一阳极电气连接结构与所述第一P型欧姆接触层连接，所述第一阴极电气连接结构与所述第一N型欧姆接触层连接，以完成第一器件层的构造。
9.如权利要求8所述的制作方法，其特征在于，在完成所述第一器件层的堆叠及构造后，所述在所述透明衬底上依次堆叠并构造N层器件层以形成器件主体还包括堆叠并构造第二器件层，包括：
在所述第一器件层远离所述透明背板的一侧表面整面镀透明绝缘材料，在第二化合物发光层的第二P型欧姆接触层的一侧表面镀透明绝缘材料，通过透明绝缘材料将所述透明背板与所述第二化合物发光层键合并在两者之间形成第二键合层；
将所述第二化合物半导体的衬底去除及外延减薄以露出所述第二化合物发光层的第二N型欧姆接触层；
对所述第二化合物发光层进行图形化刻蚀去除部分第二化合物半导体层以裸露相应部分第二P型欧姆接触层；
对位于所述第一阳极电气连接通道的延伸方向上的所述第二键合层刻蚀形成相应的第一通道，对位于所述第一阴极电气连接通道的延伸方向上的所述第二化合物发光层及所述第二键合层刻蚀形成相应的第二通道；；
对所述第二化合物半导体层进行整面包裹钝化形成第二绝缘包裹层；
对所述第二绝缘包裹层进行图形化刻蚀，刻蚀至所述第二P型欧姆接触层形成相应的第二阳极电气连接通道、刻蚀至所述第二N型欧姆接触层形成第二阴极电气连接通道、刻蚀至所述第一阳极电气连接结构形成第一阳极延伸通道，刻蚀至所述第一阴极电气连接结构形成第二阴极延伸通道；
采用金属镀膜分别形成第二阳极电气连接结构、第二阴极电气连接结构、第一阴极电气连接延伸结构及第一阳极电气连接延伸结构，所述第二阳极电气连接结构与所述第二P型欧姆接触层连接，所述第二阴极电气连接结构与所述第一N型欧姆接触层连接，所述第一阴极电气连接延伸结构与所述第一阴极电气连接结构连接，所述第一阳极电气连接延伸结构与所述第一阳极电气连接结构连接，以完成第二器件层的堆叠。
10.如权利要求7所述的制作方法，其特征在于，所述在所述器件主体远离所述透明衬底的一侧设置至少两个焊盘，包括：
在所述器件主体远离所述透明衬底的一侧镀设金属镀层；
采用图形化刻蚀在与任一阳极电气连接结构连接的至少一个阳极焊盘，以及与所有阴极电气连接结构连接的阴极焊盘。
CN202210539822.1A 2022-05-17 2022-05-17 一种具有透明衬底的像素级分立器件及其制作方法 Pending CN115394762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210539822.1A CN115394762A (zh) 2022-05-17 2022-05-17 一种具有透明衬底的像素级分立器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210539822.1A CN115394762A (zh) 2022-05-17 2022-05-17 一种具有透明衬底的像素级分立器件及其制作方法

Publications (1)

Publication Number Publication Date
CN115394762A true CN115394762A (zh) 2022-11-25

Family

ID=84115458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210539822.1A Pending CN115394762A (zh) 2022-05-17 2022-05-17 一种具有透明衬底的像素级分立器件及其制作方法

Country Status (1)

Country Link
CN (1) CN115394762A (zh)

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100103A (en) * 1998-05-21 2000-08-08 Electronics And Telecommunications Research Institute Highly integrated multicolor light emitting device and a method for manufacturing the same
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
US20110089401A1 (en) * 2008-06-16 2011-04-21 Showa Denko K.K. Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp
WO2011162236A1 (ja) * 2010-06-22 2011-12-29 住友電気工業株式会社 基板、基板の製造方法および発光素子
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
CN102694107A (zh) * 2011-03-22 2012-09-26 首尔Opto仪器股份有限公司 发光二极管封装件
WO2013094519A1 (ja) * 2011-12-19 2013-06-27 昭和電工株式会社 発光ダイオード及びその製造方法
CN103227169A (zh) * 2008-08-05 2013-07-31 三星电子株式会社 发光器件
US20160336482A1 (en) * 2015-05-12 2016-11-17 Epistar Corporation Light-emitting device
US20190148596A1 (en) * 2016-07-15 2019-05-16 Seoul Viosys Co., Ltd. Ultraviolet light emitting diode
US20190206927A1 (en) * 2018-01-02 2019-07-04 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US20190206849A1 (en) * 2018-01-03 2019-07-04 Seoul Viosys Co., Ltd. Light emitting device with led stack for display and display apparatus having the same
CN111244242A (zh) * 2020-03-06 2020-06-05 厦门乾照半导体科技有限公司 高反射led倒装芯片及其制作方法、封装结构
US20200212017A1 (en) * 2017-06-26 2020-07-02 Lumens Co., Ltd. Led pixel device having chip stack structure
US20200258872A1 (en) * 2019-02-08 2020-08-13 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US20200402964A1 (en) * 2019-06-24 2020-12-24 Sundiode Korea Multi-junction led with eutectic bonding and method of manufacturing the same
WO2020263183A1 (en) * 2019-06-28 2020-12-30 Massachusetts Institute Of Technology Integrated structure for an optoelectronic device and method of fabricating the same
CN212517197U (zh) * 2019-08-07 2021-02-09 首尔伟傲世有限公司 发光二极管显示面板以及具有其的显示装置
US20210098526A1 (en) * 2019-09-27 2021-04-01 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US20210126043A1 (en) * 2019-10-29 2021-04-29 Seoul Viosys Co., Ltd Led display apparatus
CN113594316A (zh) * 2021-06-07 2021-11-02 华灿光电(苏州）有限公司 红黄光发光二极管芯片及其制备方法
US20210384181A1 (en) * 2020-06-03 2021-12-09 Jade Bird Display (shanghai) Limited Systems and methods for multi-color led pixel unit with vertical light emission
CN113851502A (zh) * 2020-06-10 2021-12-28 华为机器有限公司 显示面板、显示装置及显示面板的制备方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100103A (en) * 1998-05-21 2000-08-08 Electronics And Telecommunications Research Institute Highly integrated multicolor light emitting device and a method for manufacturing the same
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
US20110089401A1 (en) * 2008-06-16 2011-04-21 Showa Denko K.K. Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp
CN103227169A (zh) * 2008-08-05 2013-07-31 三星电子株式会社 发光器件
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
WO2011162236A1 (ja) * 2010-06-22 2011-12-29 住友電気工業株式会社 基板、基板の製造方法および発光素子
CN102694107A (zh) * 2011-03-22 2012-09-26 首尔Opto仪器股份有限公司 发光二极管封装件
WO2013094519A1 (ja) * 2011-12-19 2013-06-27 昭和電工株式会社 発光ダイオード及びその製造方法
US20160336482A1 (en) * 2015-05-12 2016-11-17 Epistar Corporation Light-emitting device
US20190148596A1 (en) * 2016-07-15 2019-05-16 Seoul Viosys Co., Ltd. Ultraviolet light emitting diode
US20200212017A1 (en) * 2017-06-26 2020-07-02 Lumens Co., Ltd. Led pixel device having chip stack structure
US20190206927A1 (en) * 2018-01-02 2019-07-04 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US20190206849A1 (en) * 2018-01-03 2019-07-04 Seoul Viosys Co., Ltd. Light emitting device with led stack for display and display apparatus having the same
US20200258872A1 (en) * 2019-02-08 2020-08-13 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US20200402964A1 (en) * 2019-06-24 2020-12-24 Sundiode Korea Multi-junction led with eutectic bonding and method of manufacturing the same
WO2020263183A1 (en) * 2019-06-28 2020-12-30 Massachusetts Institute Of Technology Integrated structure for an optoelectronic device and method of fabricating the same
CN212517197U (zh) * 2019-08-07 2021-02-09 首尔伟傲世有限公司 发光二极管显示面板以及具有其的显示装置
US20210098526A1 (en) * 2019-09-27 2021-04-01 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US20210126043A1 (en) * 2019-10-29 2021-04-29 Seoul Viosys Co., Ltd Led display apparatus
CN111244242A (zh) * 2020-03-06 2020-06-05 厦门乾照半导体科技有限公司 高反射led倒装芯片及其制作方法、封装结构
US20210384181A1 (en) * 2020-06-03 2021-12-09 Jade Bird Display (shanghai) Limited Systems and methods for multi-color led pixel unit with vertical light emission
CN113851502A (zh) * 2020-06-10 2021-12-28 华为机器有限公司 显示面板、显示装置及显示面板的制备方法
CN113594316A (zh) * 2021-06-07 2021-11-02 华灿光电(苏州）有限公司 红黄光发光二极管芯片及其制备方法

Similar Documents

Publication Publication Date Title
US11804511B2 (en) Light emitting device with LED stack for display and display apparatus having the same
US7192797B2 (en) Light emitting device and manufacture method thereof
US8796703B2 (en) Display device capable of emitting light from opposite sides
US6703253B2 (en) Method for producing semiconductor light emitting device and semiconductor light emitting device produced by such method
US8847267B2 (en) Light emitting diode with metal piles and multi-passivation layers and its manufacturing method
TWI529966B (zh) 半導體發光裝置
US20230402571A1 (en) Light emitting device including multiple light emitting parts
EP2390933A1 (en) Semiconductor light emitting device
JP4148494B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
US11908977B2 (en) Semiconductor light-emitting device including a reflector layer having a multi-layered structure
US20110163293A1 (en) Vertical Light-Emitting Diode and Manufacture Method Thereof
CN114899286B (zh) 一种像素级分立器件及其制作方法
JP4923693B2 (ja) 半導体発光素子と半導体発光装置
CN114334923A (zh) 显示屏、Micro-LED显示基板及其制备方法
CN115064528A (zh) 用于半导体器件的像素单元及其制作方法、微显示屏
CN114899298B (zh) 一种像素单元及其制作方法、微显示屏、分立器件
JP7447304B2 (ja) モノリシック電子デバイス
CN115084107B (zh) 一种像素级分立器件及其制作方法
CN115394762A (zh) 一种具有透明衬底的像素级分立器件及其制作方法
US20210351324A1 (en) Light-emitting element and image displaying apparatus
EP3288078A1 (en) Light emitting device
CN114864777A (zh) Led芯片及其制备方法
JP2001127343A (ja) 複合発光素子及びその製造方法
JP2001044502A (ja) 複合発光素子及びその製造方法
WO2023207004A1 (zh) 半导体器件用像素单元及制作方法、微显示屏、分立器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination