JP2001127343A - 複合発光素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 化合物半導体ＧａＡｌＡｓを活性層とする発
光素子の活性層で発光した光が、効率よく外部に取り出
しが可能な発光素子の構造及び良品率のよい製造方法の
提供。 【解決手段】 半導体発光素子１とこれを導通搭載する
サブマウント素子２との組合せによる複合発光素子であ
って、活性層６をＧａＡｌＡｓとするとともに、主光取
り出し面までの層にＧａＡｓを含まない半導体積層構造
とし、且つ半導体発光素子１に設けるｐ側及びｎ側の電
極９，１０をサブマウント素子２への搭載面側に備える
ことによって主光取り出し面の発光面積を確保するとと
もに、ｐ側電極を反射率の良い電極材料で形成すること
により、光取り出し効率を上げる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光取り出し効率を
向上させた半導体発光素子に係り、とくに化合物半導体
ＧａＡｌＡｓを活性層とする半導体発光素子及びその製
造方法に関する。

【０００２】

【従来の技術】基板の上に化合物半導体を積層して構成
される各種の半導体発光素子の中で、化合物半導体Ｇａ
ＡｌＡｓを活性層とする半導体発光素子は、高輝度の赤
色及び赤外の発光ダイオード及び赤外レーザーダイオー
ドとして製品化されている。このようなＧａＡｌＡｓを
活性層とするものでは、ＧａＡｓを基板とし、液層エピ
タキシャルの徐冷法でＧａＡｌＡｓのＡｌ混晶比を変え
た層を積層することによりダブルヘテロ構造とし、エピ
タキシャル成長の後に活性層からの光を吸収するＧａＡ
ｓ基板を除去することによって高輝度化が既に達成され
ている。

【０００３】製品化されている高輝度赤色の半導体発光
素子の構造の一例を図７に示す。この半導体発光素子５
０は液相成長法の徐冷法により、Ｚｎをドーピングした
ｐ型ＧａＡｓ基板の表面に、Ａｌ混晶比ｘ＝０．７のＭ
ｇをドーピングしたｐ型Ｇａ _1-xＡｌ_xＡｓ層５２を約６
０μｍ、その上にｘ＝０．７５のＭｇをドーピングした
ｐ型のＧａ_1-xＡｌ_xＡｓクラッド層５３を約３０μｍ、
その上にｘ＝０．３７のノンドープＧａ_1-xＡｌ_xＡｓ活
性層５４を１〜２μｍ、その上にｘ＝０．８のＴｅをド
ーピングしたｎ型のＧａ_1-xＡｌ_xＡｓクラッド層５５を
約２０μｍ、その上に耐水性向上のためにｘ＝０．６の
Ｔｅをドーピングしたｎ型のＧａ_1-xＡｌ_xＡｓキャップ
層５６を約５μｍの膜厚で順に積層し、ダブルヘテロ構
造としたものである。

【０００４】Ａｌ混晶比ｘ＝０．３７の活性層から発光
される光の波長は、６６０ｎｍの赤色で、この光は、キ
ャップ層５６側及びＧａＡｓ基板側に向かうが、ＧａＡ
ｓ基板は、この波長の光を吸収するため光の取り出し効
率を悪くする。そこで、エピタキシャル層成長後にこの
ＧａＡｓ基板は除去される。基板を除去後のエピタキシ
ャル層のトータル膜厚は約１２０μｍ程度である。

【０００５】そして、光取り出し面であるｎ型のＧａ
_1-xＡｌ_xＡｓキャップ層５６側には、ＡｕとＧｅの合金
層とＡｕ層からなるｎ側電極６０が、直径１５０μｍの
円を中央に配置した形状で形成され、ｐ型Ｇａ_1-xＡｌ_x
Ａｓ層５２側には、ＡｕとＺｎの合金層からなるｐ側電
極（裏面電極）６１が、直径５０μｍの円を裏面に均等
に点在させた形状で形成されている。

【０００６】ダイシングダメージによる劣化を防ぐため
に、予めチップの周囲にメサ溝６２をキャップ層５６の
表面からｐ型クラッド層５３の途中まで約５０μｍの深
さで形成し、残りの層をダイシングによりチップ化す
る。チップサイズは、一辺が０．３３ｍｍの正方形であ
る。メサ溝６２のために光を発光する活性層５４は一辺
が０．３１ｍｍに小さくなっている。

【０００７】ここで、ノンドープＧａＡｌＡｓ活性層５
４を挟むクラッド層５３，５５は活性層５４よりＡｌ混
晶比ｘを高くすることにより、活性層５４に対する電子
及び正孔の閉じ込めが行なわれる。また、キャップ層５
６は、Ａｌ混晶比ｘを下げることにより、高温高湿中で
の通電でＡｌが侵され輝度が下がるのを防いでいる。

【０００８】また、クラッド層５３，５５及びキャップ
層５６は、ともに活性層５４から発光される光に対して
透明である。

【０００９】

【発明が解決しようとする課題】図７に示す従来の半導
体発光素子５０をリードフレームやプリント基板などに
搭載し発光させる場合、活性層５４から天面側に向かう
光は、キャップ層５６の上面を主光取り出し面として取
り出される。ところが、この主光取り出し面の中央には
ｎ側電極６０が形成されているので、このｎ側電極６０
が占める面積に相当して光の取り出しが邪魔される。そ
して、ｎ側電極６０はワイヤボンディングのために或る
下限の広さを持つ必要があるので、ｎ側電極６０の干渉
による光取り出しのロスの割合は、半導体発光素子５０
のチップサイズが小さくなるに従って大きくなる。たと
えば、一辺が０．３３ｍｍ角のチップサイズであれば、
チップ化するためのダイシング代等を考慮すると光取り
出しのロスは１８％程度にもなり、発光輝度への影響は
無視できない。

【００１０】また、活性層５４から下に向かう光は、一
部はｐ側電極６１に到達するが、ｐ型ＧａＡｌＡｓ層５
２とｐ側電極６１との界面には光を吸収する合金層が形
成されているためにｐ側電極６１での反射率は小さい。
また、一部はリードフレームのマウント部へのボンディ
ングに使用されている銀ペーストにより反射されるが、
銀ペーストには無数の光を閉じこめる洞窟が存在し、反
射率は小さくなる。つまり、従来の構造では天面側に光
を効率よく反射させる構造となっていない。

【００１１】このように、従来の半導体発光素子５０の
構造では、赤外から赤色の高輝度の発光機能に産業上の
十分な有用性が見い出せるものの、光の吸収による発光
効率の低下は避けられず、これを回避するための有効な
製造方法も確立されていない。

【００１２】また、従来の半導体発光素子５０の製造方
法では、ＧａＡｓ基板除去後のウエハーの厚みは１２０
μｍ程度と薄くなるために、電極を形成する工程やチッ
プ化して砲弾型のランプやチップＬＥＤに組み立てる工
程において、その薄さのためにウエハー割れやチップ割
れが発生し、工程歩留まりを悪くする原因となってい
る。

【００１３】本発明において解決すべき課題は、活性層
で発光した光が、天面側の電極にも邪魔されることな
く、また、下に向かう光を効率よく天面側に反射させ外
部に取り出しが可能な発光素子の構造及び良品率のよい
製造方法を提供することにある。

【００１４】

【課題を解決するための手段】本発明の複合発光素子は
サブマウント素子と半導体発光素子とを重ね合わせて導
通させた複合発光素子であって、前記半導体発光素子
は、ＧａＡｌＡｓを活性層とし、該活性層を挟んで、赤
の光を透過する第１及び第２導電型半導体層を積層した
ダブルヘテロ構造で、第１導電型半導体層を上に向けて
その上面を主光取り出し面とするとともに、下面には第
１導電型半導体領域に接続する第１電極及び第２導電型
半導体領域に接続する第２電極をそれぞれ備え、前記サ
ブマウント素子は、基板の上面に２つの電極を形成し、
該２つの電極は前記半導体発光素子の第１及び第２電極
に対向する配置とし、更に前記半導体発光素子及びサブ
マウント素子の対向する電極どうしをマイクロバンプに
より接続したことを特徴とする。

【００１５】このような構成の複合発光素子とすること
により、第１及び第２導電型半導体層はともに活性層か
らの光に対して透明であり、主光取り出し面上には光を
遮る電極がないために、効率の良い光の取り出しが可能
となる。

【００１６】また、本発明の製造方法は、第１導電型Ｇ
ａＡｓ基板上に、少なくとも前記第１導電型半導体層
と、前記ＧａＡｌＡｓの活性層と、第２導電型半導体層
を順次積層形成する第１の工程と、前記第２導電型半導
体領域の一部を除去して、前記第１導電型半導体領域の
一部を露出させ、該露出部の上に第１の金属膜からなる
前記第１電極を形成し、前記第２導電型半導体領域の上
に第２の金属膜からなる前記第２電極を形成する第２の
工程と、前記半導体発光素子またはサブマウント素子の
対向する電極上にマイクロバンプを形成する第３の工程
と、前記半導体発光素子とサブマウント素子の対向する
電極間をマイクロバンプを介して電気的に接続する第４
の工程と、前記活性層から発光される光を吸収する前記
第１導電型ＧａＡｓ基板を除去する第５の工程とを備え
たことを特徴とする。

【００１７】このような製造方法であれば、ＧａＡｓ基
板の除去は、サブマウント素子に接合された後に行うの
で、電極形成工程やチップ接合工程においての割れの心
配はなく、またランプなどへの組立工程においてもサブ
マウント素子があるために割れの問題はない。光の取り
出し効率の良いフェイスダウン構造の複合発光素子を歩
留まり良く製造することができる。

【００１８】

【発明の実施の形態】請求項１に記載の発明は、サブマ
ウント素子と半導体発光素子とを重ね合わせて導通させ
た複合発光素子であって、前記半導体発光素子は、Ｇａ
ＡｌＡｓを活性層とし、該活性層を挟んで、赤の光を透
過する第１及び第２導電型半導体層を積層したダブルヘ
テロ構造で、第１導電型半導体層を上に向けてその上面
を主光取り出し面とするとともに、下面には第１導電型
半導体領域に接続する第１電極及び第２導電型半導体領
域に接続する第２電極をそれぞれ備え、前記サブマウン
ト素子は、基板の上面に２つの電極を形成し、該２つの
電極は前記半導体発光素子の第１及び第２電極に対向す
る配置とし、更に、前記半導体発光素子及びサブマウン
ト素子の対向する電極どうしをマイクロバンプにより接
続したことを特徴とする複合発光素子であり、このよう
な構成の複合発光素子とすることにより、第１及び第２
導電型半導体層はともに活性層からの光に対して透明で
あり、また主光取り出し面となる第１導電型半導体層に
は、光取り出しの邪魔となる電極は存在しないので、光
の取り出し効率を上げるという作用がある。

【００１９】請求項２記載の発明は、前記半導体発光素
子の第１及び第２導電型半導体層が前記活性層よりＡｌ
混晶比の大きいＧａＡｌＡｓの単層膜または積層膜から
なる請求項１記載の複合発光素子であり、この第１導電
型半導体層は、光の取り出し面となる層であるため活性
層からの光を透過し、かつ前記第１の工程でこの層の上
に活性層が形成されるため格子整合が可能であることが
必要である。また第２導電型半導体層は、活性層からの
光に対して透明である必要があるが、活性層よりＡｌ混
晶比の大きいＧａＡｌＡｓであればこれらをすべて満足
することができるという作用がある。

【００２０】請求項３に記載の発明は、前記半導体発光
素子の活性層と第２導電型半導体層との総層厚が、５μ
ｍ以下であることを特徴とする請求項１又は２記載の複
合発光素子であり、第２導電型半導体領域の一部を除去
して、第１導電型半導体領域の一部を露出させ、この露
出部の上に形成される第１電極と第２導電型半導体領域
の上に形成される第２電極との段差が５μｍを越えると
半導体発光素子及びサブマウント素子の対向する電極ど
うしをマイクロバンプにより接続するチップ接合工程が
困難になるため、前記総層厚を５μｍ以下にすることに
より、安定したチップ接合が可能になるという作用があ
る。

【００２１】請求項４に記載の発明は、前記半導体発光
素子の第２電極が、Ａｕ及びＡｕの合金から成るオーミ
ックコンタクト領域とＡｌやＡｇから成る反射領域から
構成されていることを特徴とする請求項１，２又は３記
載の複合発光素子であり、この第２電極は、発光層とな
る活性層の下に来るので光の反射鏡として働くことが好
ましいが、オーミックコンタクトをとるための領域以外
を反射率の良いＡｌやＡｇで被覆することにより、反射
率を良くし、光取り出し効率を上げるという作用があ
る。

【００２２】請求項５に記載の発明は、請求項１に記載
の複合発光素子の製造方法であって、第１導電型ＧａＡ
ｓ基板上に、少なくとも前記第１導電型半導体層と、前
記ＧａＡｌＡｓの活性層と、第２導電型半導体層を順次
積層形成する第１の工程と、前記第２導電型半導体領域
の一部を除去して、前記第１導電型半導体領域の一部を
露出させ、該露出部の上に第１の金属膜からなる前記第
１電極を形成し、前記第２導電型半導体領域の上に第２
の金属膜からなる前記第２電極を形成する第２の工程
と、前記半導体発光素子またはサブマウント素子の対向
する電極上にマイクロバンプを形成する第３の工程と、
前記半導体発光素子とサブマウント素子の対向する電極
間をマイクロバンプを介して電気的に接続する第４の工
程と、前記活性層から発光される光を吸収する前記第１
導電型ＧａＡｓ基板を除去する第５の工程とを備えたこ
とを特徴とする複合発光素子の製造方法であり、このよ
うな製造方法であれば、ＧａＡｓ基板の除去は、サブマ
ウント素子に接合された後に行うので、電極形成工程や
チップ接合工程及びランプなどへの組立工程においても
割れの問題はなく、光の取り出し効率の良いフェイスダ
ウン構造の複合発光素子を歩留まり良く製造することが
できるという作用がある。

【００２３】以下に、本発明の実施の形態を図面を参照
しながら説明する。

【００２４】図１及び図２は本発明の一実施の形態によ
る複合発光素子の製造方法の工程を順に示す概略図、図
３は本発明の製造方法によって得られた複合発光素子の
概略縦断面図である。

【００２５】本発明の複合発光素子は、ＧａＡｌＡｓの
活性層を持つ半導体発光素子１とこれを導通搭載するサ
ブマウント素子２との組合せとしたものである。そし
て、半導体発光素子１は図１に示す工程により製造さ
れ、サブマウント素子２との複合化による最終製品は図
２に示す工程により製造される。

【００２６】まず、半導体発光素子１の製造について順
に説明する。

【００２７】図１に示すように、従来の液相成長法と同
様な方法により、Ｚｎをドーピングしたｐ型ＧａＡｓ基
板３の表面に、Ａｌ混晶比ｘ＝０．７のＭｇをドーピン
グしたｐ型Ｇａ_1-xＡｌ_xＡｓ層４を約５０μｍ、その上
にｘ＝０．７５のＭｇをドーピングしたｐ型のＧａ_1-x
Ａｌ_xＡｓクラッド層５を約２０μｍ、その上にｘ＝
０．３７のノンドープＧａ_1-xＡｌ_xＡｓ活性層６を１〜
２μｍ、その上にｘ＝０．８のＴｅをドーピングしたｎ
型のＧａ_1-xＡｌ_xＡｓクラッド層７を約２μｍ、その上
に耐水性向上のためにｘ＝０．６のＴｅをドーピングし
たｎ型のＧａ_1-xＡｌ_xＡｓキャップ層８を約１〜２μｍ
の膜厚で順に積層し、ダブルヘテロ構造を形成する（第
１の工程）。そして、従来と同じく活性層６を挟むクラ
ッド層５，７は、活性層６よりＡｌ混晶比を高くするこ
とにより電子及び正孔の閉じ込めを行う。このクラッド
層５，７とｐ型ＧａＡｌＡｓ層４及びキャップ層８は、
ともに活性層６から発光される光に対して透明である。

【００２８】次に、ダブルヘテロ構造が形成されたウエ
ハーのキャップ層８の表面にフォトリソグラフ工程によ
りレジストでパターンを形成し、メサ溝とｐ側電極を形
成する部分を除いた表面をレジスト膜で被覆する。次
に、レジストが被覆されていないメサ溝とｐ側電極形成
部分をエッチングし、キャップ層８とｎ型クラッド層７
及びＧａＡｌＡｓの活性層６を除去し、ｐ型クラッド層
５を表面に露出させる。そして、レジストを除去した
後、ウエハーの表面に露出したｐ型ＧａＡｌＡｓのクラ
ッド層５上にスパッタ蒸着機でＡｕとＺｎの合金層とＡ
ｕ層からなるｐ側電極９（第１電極）を１．５μｍの膜
厚で形成し、その後、ｎ型ＧａＡｌＡｓのキャップ層８
上にスパッタ蒸着機でＡｕとＧｅの合金層とＡｕ層から
なるｎ側電極１０（第２電極）を１．５μｍの膜厚で形
成する（第２の工程）。ｎ側電極１０形成の際、Ａｕと
Ｇｅの合金層とＡｕ層は、ｐ側電極９上にも残すため、
ｐ側電極９の膜厚はＡｕとＺｎの合金層とＡｕ層の１．
５μｍとＡｕとＧｅの合金層とＡｕ層の１．５μｍの合
計で３μｍの膜厚となり、ｐ側電極９とｎ側電極１０の
段差は３．５μｍとなる。

【００２９】この第２の工程の後、ウエハーをダイシン
グ等により発光素子単位にチップ化することで、図１の
第２の工程で示す半導体発光素子１ａが得られる。

【００３０】次に、ｎ型ＳｉウエハーＷ（図２参照）を
利用してサブマウント素子２を形成する。ｎ型Ｓｉウエ
ハーＷから製造されるサブマウント素子２は、図３に示
すように、半導体発光素子１を搭載する側の表面に２つ
の独立したＡｌ電極を形成している。これらの電極のう
ちの一方は、ｎ型ＳｉウエハーＷのＳｉとＡｌ電極との
間に絶縁膜１１を挟んで形成された電極１２であり、こ
の電極１２には一体に連ねてボンディングパッド領域１
２ａも形成されている。また、他方の電極は、ｎ型Ｓｉ
ウエハーＷのＳｉと導通をとって形成された電極１３で
あり、ｎ型ＳｉウエハーＷの底面側に形成された裏面電
極１４とＳｉを介しても導通している。

【００３１】このようなｎ型ＳｉウエハーＷに電極１
２，１３を形成した後には、図２の第３の工程で示すよ
うに、これらの電極１２，１３の表面にマイクロバンプ
１５，１６をそれぞれ形成する。マイクロバンプ１５，
１６は、メッキバンプ法またはスタッドバンプ法で形成
する (第３の工程) 。

【００３２】次に、図２の第４の工程で示すように、サ
ブマウント素子２のパターンを一様に形成したｎ型Ｓｉ
ウエハーＷの上方から、サブマウント素子２の電極１
２，１３が半導体発光素子１ａのｐ側及びｎ側電極９，
１０と向かい合うような姿勢の関係として実装する。す
なわち、半導体発光素子１ａをバキュームによって保持
してｎ型ＳｉウエハーＷ上に接近させ、マイクロバンプ
１５，１６を挟んで接触させ超音波，荷重，熱を加えて
接合させる（第４の工程）。このとき、エポキシ樹脂を
間に充填して接合させてもよく、その場合、すべての半
導体発光素子を接合後、ベーキングによりエポキシ樹脂
を硬化させる。

【００３３】次に、半導体発光素子１のＧａＡｓ基板３
をエッチングによって取り除く。このエッチング工程で
は、特にサブマウント素子２のＡｌの電極１２，１３お
よび半導体発光素子１のｐ側及びｎ側電極９，１０を保
護するために、レジストの保護膜で被覆する。そして、
Ｈ₃ＰＯ₄とＨ₂Ｏ₂を混合したエッチング液及びＮＨ₄Ｏ
ＨとＨ₂Ｏ₂を混合したエッチング液を用いて、ＧａＡｓ
基板３をエッチングして除去する（第５の工程）。

【００３４】次に、レジスト除去後、ｎ型Ｓｉウエハー
ＷをダイサーＤによってダイシングする（第６の工程）
ことにより、図３に示す半導体発光素子１とサブマウン
ト素子２とによる複合発光素子が得られる。

【００３５】以上の製造方法によって得られた複合発光
素子は、サブマウント素子２の裏面電極１４側をリード
フレームのマウント部にダイスボンディングするととも
に上面の電極１２のボンディングパッド領域１２ａにワ
イヤーボンディングするアセンブリーにより実装され
る。そして、リードフレーム側から通電されると、半導
体発光素子１の発光層である活性層６が発光し、透明ま
たは光透過性のｐ型クラッド層５を抜けてｐ型ＧａＡｌ
Ａｓ層４からその上面を主光取り出し面として光を放出
する。

【００３６】一方、活性層６からの光は、主光取り出し
面側から放出されるだけでなく、側方及び下方の透明ま
たは光透過性のｎ型クラッド層７を抜けてキャップ層８
から下向きにも放出される。そこで、図３において半導
体発光素子１の下面に形成されるｎ側電極１０を反射率
の高い金属で形成しておけば、活性層６からの光はこの
ｎ側電極１０によって反射され、上方の主光取り出し面
側に向かう光に加えられる。したがって、活性層６から
発光される光は、これを吸収する層すなわちＧａＡｓ層
の基板等がないうえに、ｎ側電極１０を利用した反射光
も得られるので、主光取り出し面からの光取り出し効率
を挙げることができる。しかも、主光取り出し面のｐ型
ＧａＡｌＡｓ層４の表面には電極等の光を遮る部材がな
いので、発光面を広く確保できこれによっても光取り出
し効率の向上を図ることができる。

【００３７】ここで、ｎ型ＧａＡｌＡｓのキャップ層８
のｎ側電極１０の材料として用いているＡｕとＧｅの合
金は、オーミックコンタクトをとるためには良い材料で
あるが、ＧａＡｌＡｓの界面に光を吸収する合金層が形
成されるので、反射率の良い電極ではない。そこで、図
４に示すようにオーミックコンタクトを取るための領域
１０ａにＡｕとＧｅの合金とＡｕの電極を形成し、熱処
理をした後、反射率の良いＡｌ電極１０ｂを蒸着しｎ側
電極１０を形成する。このような構成とすることにより
良好なオーミックコンタクトと反射率を両立することが
できる。

【００３８】図５は本発明の製造方法の別の実施の形態
であってｎ型ＳｉウエハーＷへのマイクロバンプ１５，
１６の形成から半導体発光素子１の実装及びダイシング
までの工程を示す概略図である。

【００３９】図５に示す製造方法は、半導体発光素子１
の単体を１個ずつハンドリングしてｎ型ＳｉウエハーＷ
上に実装するのに代えて、複数の半導体発光素子１のパ
ターンを含むブロックチップの単位で実装し、製造効率
を上げることを目的としたものである。

【００４０】ブロックチップの例としては、図６の概略
平面図に示すものが利用できる。すなわち、同図の
（ａ）は１個のブロックチップ２１に３個の半導体発光
素子１のパターンを形成したもの、同図の（ｂ）は１個
のブロックチップ２２に６個の半導体発光素子１のパタ
ーンを形成したものである。いずれの例においても、図
１で示した製造方法により、ウエハーの素子パターンの
上にｐ側及びｎ側電極９，１０を形成した後、ダイシン
グによって図６の（ａ）または（ｂ）の形状のブロック
チップ２１，２２が得られる。

【００４１】なお、図６の（ａ）のブロックチップ２１
では半導体発光素子１の平面姿勢を同じにしたものを３
個配列したパターンである。これに対し、図６の（ｂ）
のブロックチップ２２では、３個の半導体発光素子１の
群を２列配置とするとともに各列の半導体発光素子１を
鏡面対称となる関係のパターンとしている。鏡面対称を
１８０度回転した点対称としても良い。

【００４２】ブロックチップ２１，２２の製造は図１で
説明した第１及び第２の工程と同様であり、半導体発光
素子１の単体としてダイシングするのではなく、図６の
（ａ）または（ｂ）のブロックチップ２１，２２の単体
としてダイシングしたものをｎ型ＳｉウエハーＷに実装
する。そして、図５に示す第３の工程では、ｎ型Ｓｉウ
エハーＷに形成したサブマウント素子のパターンに合わ
せてマイクロバンプ１５，１６を形成する。この工程も
図２で示した第３の工程と同じである。

【００４３】ここで、図５の製造工程は、図６の（ｂ）
に示すブロックチップ２２をｎ型ＳｉウエハーＷに実装
する例であり、マイクロバンプ１５，１６は１個の半導
体発光素子１に対応させて２個ずつの組を２列配置し、
これらの２個ずつの組を奥行き方向に３列配置したパタ
ーンとして形成されている。そして、ブロックチップ２
２は、図６の（ｂ）の長辺方向（図において左右方向）
を図５の第４の工程においてｎ型ＳｉウエハーＷの奥行
き方向に合わせて実装する。このような実装では、１回
の実装工程で６個の半導体発光素子１のパターンをｎ型
ＳｉウエハーＷに搭載でき、図２で示した実装に比べる
と６倍程度も工程時間を短縮できる。

【００４４】ブロックチップ２２の実装の後は、図２の
工程と同様にブロックチップ２２からＧａＡｓ基板３を
エッチングして除去する（第５の工程）。そして、レジ
スト除去後、ｎ型ＳｉウエハーＷとブロックチップ２２
とを同時にダイサーＤによってダイシングする（第６の
工程）ことにより、図２で示した工程による場合と同様
に、図３の半導体素子１とサブマウント素子２とによる
複合発光素子が得られる。

【００４５】

【発明の効果】本発明では、活性層で発光した光が、Ｇ
ａＡｓ基板で吸収されることなく、また、天面側の電極
にも邪魔されることなく、さらに半導体発光素子のｎ側
電極を反射鏡にすることにより効率よく外部に取り出す
ことができ、発光効率が格段に向上した製品を提供でき
る。

【００４６】また、本発明の製造方法であれば、サブマ
ウント素子に実装後に半導体発光素子のＧａＡｓ基板を
除去するので、ＧａＡｓ基板除去後にウエハー厚が薄く
なり、ウエハー割れや組み立て時にチップ割が発生し、
歩留まりが悪くなるという従来構造の半導体発光素子の
製造方法の問題点を解消することができる。

【図面の簡単な説明】

【図１】本発明の複合発光素子の製造方法において半導
体発光素子の製造工程までを示す概略図

【図２】本発明の複合発光素子の製造方法においてｎ型
Ｓｉウエハーへのマイクロバンプの形成からダイシング
までの工程を示す概略図

【図３】図１及び図２の工程によって得られた本発明の
複合発光素子の概略を示す縦断面図

【図４】本発明の反射率の良いｎ側電極とした半導体発
光素子の概略であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＡ−Ａ線矢視による縦断面図

【図５】本発明の複合素子の製造方法において複数の半
導体発光素子パターンを形成したブロックチップを使用
する例であって、ｎ型Ｓｉウエハーへのマイクロバンプ
の形成からダイシングまでの工程を示す概略図

【図６】図５の製造工程に使用するブロックチップの概
略平面図

【図７】化合物半導体ＧａＡｌＡｓを活性層とする発光
素子の従来の構造を示す断面図

【符号の説明】

１ 半導体発光素子 ２ サブマウント素子 ３ ｐ型ＧａＡｓ基板 ４ ｐ型ＧａＡｌＡｓ層 ５ ｐ型ＧａＡｌＡｓのクラッド層 ６ 活性層 ７ ｎ型ＧａＡｌＡｓのクラッド層 ８ ｎ型ＧａＡｌＡｓのキャップ層 ９ ｐ側電極 １０ ｎ側電極 １０ａ オーミックコンタクト領域 １０ｂ Ａｌ電極 １１ 絶縁膜 １２ 電極 １２ａ ボンディングパッド領域 １３ 電極 １４ 裏面電極 １５，１６ マイクロバンプ ２１，２２ ブロックチップ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 サブマウント素子と半導体発光素子とを
   重ね合わせて導通させた複合発光素子であって、 前記半導体発光素子は、ＧａＡｌＡｓを活性層とし、該
   活性層を挟んで、赤の光を透過する第１及び第２導電型
   半導体層を積層したダブルヘテロ構造で、第１導電型半
   導体層を上に向けてその上面を主光取り出し面とすると
   ともに、下面には第１導電型半導体領域に接続する第１
   電極及び第２導電型半導体領域に接続する第２電極をそ
   れぞれ備え、 前記サブマウント素子は、基板の上面に２つの電極を形
   成し、該２つの電極は前記半導体発光素子の第１及び第
   ２電極に対向する配置とし、 更に、前記半導体発光素子及びサブマウント素子の対向
   する電極どうしをマイクロバンプにより接続したことを
   特徴とする複合発光素子。
2. 【請求項２】 前記半導体発光素子の第１及び第２導電
   型半導体層が、前記活性層よりＡｌ混晶比の大きいＧａ
   ＡｌＡｓの単層膜または積層膜からなる請求項１記載の
   複合発光素子。
3. 【請求項３】 前記半導体発光素子の活性層と第２導電
   型半導体層との総層厚が、５μｍ以下であることを特徴
   とする請求項１又は２記載の複合発光素子。
4. 【請求項４】 前記半導体発光素子の第２電極が、Ａｕ
   及びＡｕの合金から成るオーミックコンタクト領域とＡ
   ｌやＡｇから成る反射領域から構成されていることを特
   徴とする請求項１，２又は３記載の複合発光素子。
5. 【請求項５】 請求項１に記載の複合発光素子の製造方
   法であって、 第１導電型ＧａＡｓ基板上に、少なくとも前記第１導電
   型半導体層と、前記ＧａＡｌＡｓの活性層と、第２導電
   型半導体層を順次積層形成する第１の工程と、 前記第２導電型半導体領域の一部を除去して、前記第１
   導電型半導体領域の一部を露出させ、該露出部の上に第
   １の金属膜からなる前記第１電極を形成し、前記第２導
   電型半導体領域の上に第２の金属膜からなる前記第２電
   極を形成する第２の工程と、 前記半導体発光素子またはサブマウント素子の対向する
   電極上にマイクロバンプを形成する第３の工程と、 前記半導体発光素子とサブマウント素子の対向する電極
   間をマイクロバンプを介して電気的に接続する第４の工
   程と、 前記活性層から発光される光を吸収する前記第１導電型
   ＧａＡｓ基板を除去する第５の工程とを備えたことを特
   徴とする複合発光素子の製造方法。