KR20040006056A - 발광 다이오드 및 그 플립칩 공정방법 - Google Patents

발광 다이오드 및 그 플립칩 공정방법 Download PDF

Info

Publication number
KR20040006056A
KR20040006056A KR1020020039568A KR20020039568A KR20040006056A KR 20040006056 A KR20040006056 A KR 20040006056A KR 1020020039568 A KR1020020039568 A KR 1020020039568A KR 20020039568 A KR20020039568 A KR 20020039568A KR 20040006056 A KR20040006056 A KR 20040006056A
Authority
KR
South Korea
Prior art keywords
electrode
led
thin film
led chip
pcb
Prior art date
Application number
KR1020020039568A
Other languages
English (en)
Inventor
추성호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020020039568A priority Critical patent/KR20040006056A/ko
Publication of KR20040006056A publication Critical patent/KR20040006056A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 LED 디바이스를 경박 단소화 할 수 있으며, 반사전극을 사용하여 광효율을 향상시킨 발광 다이오드 및 그 플립칩 공정방법을 개시한다. 개시된 본 발명은 신호처리를 담당하는 PCB 상에 제 1 전극 포트와 제 2 전극 포트를 형성하는 단계; 상기 제 1 전극 포트 상에 LED 칩의 어레이 전 영역 폭의 크기를 갖는 박막 페이스트를 형성하고, 상기 제 2 전극 포트 상에 일정한 두께를 갖는 박막 페이스트를 형성하는 단계; 및 상기 LED 칩의 제 1 전극과 제 2 전극을 상기 박막 페이스트와 얼라인 시킨 다음, 합착하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 2 전극 포트 상에 형성하는 상기 박막 페이스트의 두께는 상기 LED 칩의 제 1 전극과 제 2 전극의 단차와 대응되는 두께인 것을 특징으로 한다.

Description

발광 다이오드 및 그 플립칩 공정방법{LIGHT EMITTING DIODE AND METHOD FOR PROCESSING FLIP CHIP OF LED}
본 발명은 발광 다이오드 실장 공정에 관한 것으로, 보다 구체적으로는 LED 칩을 경박 단소화하여 실장할 수 있고, 방출되는 광효율을 향상시키면서 발생하는 열에 의한 열화를 방지할 수 있는 발광 다이오드 및 그 플립칩(FLIP-CHIP) 공정방법에 관한 것이다.
일반적으로, 발광다이오드(Light Emitting Diode: 이하 LED라고 함)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜 신호를 보내고 받는데, 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용된다.
상기 LED의 동작원리는 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극(Positive-negative)의 접합(junction) 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데, 전자와 정공의 결합에 의하여 에너지 준위가 떨어져 빛이 방출되는 것이다.
또한, LED는 보편적으로 0.25㎟로 매우 작으며 크기로 제작되며, 엑폭시 몰드와 리드 프레임 및 PCB에 실장된 구조를 하고 있다. 현재 가장 보편적으로 사용하는 LED는 5㎜(T 1 3/4) 플라스틱 패키지(Package)나 특정 응용 분야에 따라 새로운 형태의 패키지를 개발하고 있다. LED에서 방출하는 빛의 색깔은 반도체 칩 구성원소의 배합에 따라 파장을 만들며 이러한 파장이 빛의 색깔을 결정 짓는다.
특히, LED는 정보 통신 기기의 소형화, 슬림화(slim) 추세에 따라 기기의 각종 부품인 저항, 콘덴서, 노이즈 필터 등은 더욱 소형화되고 있으며 PCB(Printed Circuit Board: 이하 PCB라고 함) 기판에 직접 장착하기 위하여 표면실장소자(Surface Mount Device)형으로 만들어지고 있다.
이에 따라 표시소자로 사용되고 있는 LED 램프도 SMD 형으로 개발되고 있다. 이러한 SMD는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
그리고, 최근 들어 반도체 소자에 대한 고밀도 집적화 기술이 발전되고 수요자들이 보다 컴팩트한 전자제품을 선호함에 따라 표면실장기술(SMT)이 널리 사용되고, 반도체 소자의 패키징 기술도BGA(Ball Grid Arrary), 와이어 본딩, 플립칩 본딩 등 설치 공간을 최소화하는 기술이 채택되고 있다.
도 1은 종래 기술에 따른 LED 칩이 와이어 본딩에 의하여 실장된 모습을 도시한 평면도이다.
도 1에 도시된 바와 같이, LED 어셈블리(10)는 신호처리를 위한 회로가 패터닝된 PCB(Printed Circuit Board: 2))와, 상기 PCB(2) 양측 가장자리 상에 배치된 P전극(1)과 N전극(3)과, 상기 PCB(2) 중심에 베이스(7)를 사이에 두고 결합된 LED칩(5)과, 상기 LED 칩(5) 상에 상기 PCB(2)와 전기적 콘택을 위하여 와이어(wire:8)로 본딩(bonding))되어 있다.
상기 PCB(2) 중심 상에 상기 LED 칩(5)을 실장하기 위하여 상기 베이스(7)를 상기 PCB(2) 상에 실장한다. 상기 베이스(7)는 상기 LED 칩(5)이 상기 PCB(2) 상에 실장될 때, 상기 LED 칩(5)과 PCB(2)가 전기적으로 절연될 수 있도록 하기 위해서 배치된다.
또한, 상기 LED 칩(5)과 상기 PCB(2)을 전기적으로 콘택 시키기 위하여 상기 PCB(2) 가장자리에 배치된 상기 P전극(1)과 N전극(3)을 상기 PCB(2) 중심부까지 형성한다.
상기 베이스(7) 상에 실장한 상기 LED 칩(5)과 상기 PCB(2) 상에 형성된 P전극(1), N전극(3)을 콘택시키기 위하여 상기 와이어(8) 본딩을 실시한다.
상기 LED 칩(5)은 사파이어 기판 상에 반도체 층을 성장한 것으로 서 N형 질화 갈륨층, 엑티브층, P형 질화갈륨층이 형성되어 있고, 각각에는 상기 PCB(2) 양측 가장자리 상에 배치되어 있는 상기 P전극(1)과 N전극(3)과 콘택을 위한 상기 P전극 포트와 N전극 포트가 형성되어 있다.
도 2는 종래 기술에 따른 LED 칩이 와이어 본딩에 의하여 실장된 모습을 도시한 평면도이다.
도 2에 도시된 바와 같이, PCB(2) 상에 형성된 P전극(1)과 N전극(3) 상에 와이어(8) 본딩이 형성되어 있다. 상기 P전극(1)과 N전극(3)에 형성된 와이어(8)는 LED 칩(10) 상의 표면에 본딩되어 있다. 상기 LED 칩(10)은 상기 PCB(2) 상의 중심에 형성된 베이스(2) 상에 페이스트(9)를 사이에 두고 합착된 구조를 하고 있다.
상기 페이스트(9)는 Ag금속을 사용하며, 상기 베이스(7) 상에 Ag 금속을 도포하고, 상기 LED 칩(10)을 얼라인(align) 시킨 후 열을 가하여 합착한다.
상기 LED 칩(10) 상에 형성되는 상기 와이어(8)는 Au계 금속이고, 사파이어 기판(11) 상에 성장한 상기 LED 칩(10)의 P전극 포트와 N전극 포트(도 3에서 18, 19) 직접 콘택하여 실장하게 된다.
도 3은 일반적으로 제조되고 있는 LED 칩의 구조를 도시한 단면도이다.
도 3에 도시된 바와 같이, 사파이어 기판(11) 상에 N형 질화갈륨층(12)을 성장시킨 다음, 상기 N형 질화갈륨층(12)이 형성된 일측에 N전극 포트(19)를 형성한다. 상기 사파이어 기판(11) 상에 3족 계열의 원소를 박막 성장하기 위하여는 일반적으로 금속유기화확기상증착법(Mrtal Organic Chemical Vapor Deposition: MOCVD)을 사용하고, 성장압력은 200토르(torr)로 일정하게 유지한다.
n형 도펀트를 형성하기 위해서는 사수호화 실리콘(SiH4)가스를 이용한 실리콘이 사용되었다. 모든 삼원계 질화물 박막 성장은 수소 가스 분위기 하에서 이루어지는데, 질화갈륨을 성장하기 위해서는 질소 가스를 사용한다.
상기 N형 질화갈륨층(12)이 성장되면, 상기 N형 질화갈륨층(12) 상에 엑티브층(15)을 성장시킨다. 상기 엑티브층(15)을 발광 영역으로서 질화인듐갈륨으로된 발광체 물질을 첨가한 반도체 층이다. 상기 엑티브층(15)이 성장되면, 계속해서 P형 질화갈륨층(17)을 형성한다.
상기 P형 질화갈륨층(17)은 상기 N형 질화갈륨층(12)과 대조되는 것으로 질화갈륨층에 형성되면, p형 도펀트를 첨가한다. 그러므로 상기 N형 질화갈륨층(12)은 외부에 인가되는 전압에 의하여 전자들이 이동하고, 상대적으로 상기 P형 질화갈륨층(17)은 외부에 인가되는 전압에 의하여 정공들이 이동하여 서로 결합하여 발광하게 된다.
상기 P형 질화갈륨층(17) 상에 투명한 ITO 금속계열의 투과층(TM: 16)을 형성하여 상기 엑티브층(15)에서 발생하는 광을 투과시켜 외부로 발광하게 된다.
그러나, 상기와 같은 방법에 의하여 LED 칩을 실장하는 방법은 다음과 같은 문제가 있다.
첫째 LED 칩 각각에 와이어 본딩(bonding)을 하는 것은 많은 시간이 요구될 뿐 만 아니라, LED를 제조하는 제조 비용 면에서도 많은 손실을 야기한다.
둘째 LED 칩고 PCB 와의 전기적 콘택을 위하여 실시하는 와이어 본딩으로 인하여 경박 단소화에 일정한 한계가 있게 된다.
셋째 일반적으로 P형 전극은 LED에서 발광하는 빛을 투과시키기 위하여 투명한 금속으로된 투과층을 형성하는데, 상기 투과층 상에 형성되는 P전극에 의하여 빛이 투과율을 떨어트리는 문제가 있다.
본 발명은, LED 칩을 플립칙 방식에 의하여 실장할 때, 발생되는 열을 외부로 방출시키는데 용이하고, 전기적 접촉 성질을 향상시키면서 LED 어셈블리의 경박 단소화 및 광효율 특성을 개선시킬 수 있는 발광 다이오드의 플립칩 공정방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 LED 칩이 와이어 본딩에 의하여 실장된 모습을 도시한 평면도.
도 2는 종래 기술에 따른 LED 칩이 와이어 본딩에 의하여 실장된 모습을 도시한 평면도.
도 3은 일반적으로 제조되고 있는 LED 칩의 구조를 도시한 단면도.
도 4는 본 발명에 따른 LED 칩이 플립칩 방식에 따라 실장된 모습을 도시한 평면도.
도 5는 본 발명에 따른 LED 칩이 플립칩 방식에 따라 실장된 모습을 도시한 단면도.
도 6은 도 5에서의 A영역의 확대된 단면도.
도 7은 본 발명에 따라 LED 칩에 플립칩 방식에 따라 실장된 경우 광효율을 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명*
30: LED 어셈블리31: P전극 포트
33: N전극 포트35: LED 칩
38: 박막 페이스트41: 사파이어 기판
42: N형 질화갈륨층45: 엑티브층(ACTIVE)
47: P형 질화갈륨층46: P전극
49: N전극
상기한 목적을 달성하기 위한, 본 발명에 따른 발광 다이오드의 플립칩 공정방법은,
신호처리를 담당하는 PCB 상에 제 1 전극 포트와 제 2 전극 포트를 형성하는 단계;
상기 제 1 전극 포트 상에 LED 칩의 어레이 전 영역 폭의 크기를 갖는 박막 페이스트를 형성하고, 상기 제 2 전극 포트 상에 일정한 두께를 갖는 박막 페이스트를 형성하는 단계; 및
상기 LED 칩의 제 1 전극과 제 2 전극을 상기 박막 페이스트와 얼라인 시킨 다음, 합착하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 2 전극 포트 상에 형성하는 상기 박막 페이스트의 두께는 상기 LED 칩의 제 1 전극과 제 2 전극의 단차와 대응되는 두께인 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의한 발광 다이오드는,
LED 구성요소들을 지지하는 사파이어 기판;
상기 사파이어 기판 상에 성장되어 제 2 전극을 통하여 인가되는 전압에 의하여 전자를 주입하는 전자주입층;
상기 전자 주입층 상의 엑티브 영역 상에 제 1 전극을 통하여 인가되는 전압에 의하여 정공을 주입하는 정공주입층;
상기 전자주입층과 정공주입층에서 주입되는 전자와 정공이 결합하여 발광하는 엑티브층; 및
상기 정공주입층과 제 1 전극 사이에 배치되어 반사율이 높은 금속 재질로 되어 있는 반사층을 포함하는 것을 특징으로 한다.
여기서, 상기 반사층은 AL계, Ag, Au계 금속인 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4는 본 발명에 따른 LED 칩이 플립칩 방식에 따라 실장된 모습을 도시한 평면도이다.
도 4에 도시된 바와 같이, LED 어셈블리(30)는 신호처리를 위한 회로가 패터닝된 PCB(Printed Circuit Board: 32)와, 상기 PCB(32) 양측 가장자리 상에 마주하도록 대향 배치되면서 일정 부분이 각각 상기 PCB(32) 중심 영역까지 형성된 P전극 포트(31)와 N전극 포트(33), 상기 PCB(32) 중심까지 형성된 상기 P전극 포트(31)와 N전극 포트(33) 상에 직접 결합된 LED 칩(35)으로 구성되어 있다.
상기 PCB(32) 가장자리에 형성되어 있는 상기 P전극 포트(31)와 N전극 포트(35)의 형상은 상기 PCB(32) 양측 가장자리로부터 각각 상기 PCB(32) 중심부 영역까지 형성되어 있고, 상기 LED 칩(35)을 상기 PCB(32) 중심부 영역까지 형성된 상기 P전극 포트(31)와 N전극 포트(33)에 얼라인 시킨 후 합착 시킨다.
도 5는 본 발명에 따른 LED 칩이 플립칩 방식에 따라 실장된 모습을 도시한 단면도이다.
도 5에 도시된 바와 같이, LED 어셈블리(30)는 PCB(32)의 가장자리 상에 각각 P전극 포트(31)와 N전극 포트(33)가 형성되어 있고, 상기 P전극 포트(31)와 N전극 포트(33)는 중심부에서 일정한 폭을 가지면서 상기 PCB(32) 중심 영역까지 확장 형성되어 있다. 따라서, 상기 P전극 포트(31)와 N전극 포트(35)는 상기 PCB(32) 중심 영역에서 일정거리 이격한다.
그런 다음, 상기 PCB(32) 중심 영역에 형성된 상기 P전극 포트(31)와 N전극 포트(35) 상에 전기 도금 방법 또는 전자 빔 증착 방법을 이용하여 10㎛이하의 박막 페이스트(38)를 형성한다.
상기 전기 도금 방법은 양극과 음극이 인가된 전극 상에 이온화된 금속들이 표면 상에 달라 붙도록하여 박막을 형성하는 방법이다.
또한, 상기 전자 빔 증착 방법은 증착 물질을 양극으로 하고, 음극 필라멘트에서 수천 볼트로 전자를 가속하여 집중 전극을 통하여 증착 물질에 충돌시킨다. 충돌된 전자의 운동에너지를 열 에너지로 바꾼 다음, 증착 물질을 국부적으로 가열하여 증발시키는 방법을 사용하여 박막을 형성하는 방법이다.
상기 전기 도금법 또는 전기 빔 증착 방법에 의한 박막 페이스트는 상기 LED 칩의 P전극 및 N전극 상에 형성하거나, 상기 PCB 기판 상에 형성된 P전극 포트 및 N전극 포트 상에 형성 될 수 있다.
상기 박막 페이스트(38)는 상기 LED 칩(35)에 형성된 P전극 과 N전극 (도 6의 46, 49)의 단차에 의하여 두께를 각각 다르게 형성한다.
상기 박막 페이스트(38)로 사용되는 금속은 PbSn계, AuSn과 같은 리드프리(Lead Free) 솔더를 사용하여 박막을 형성하며, 상기 LED 칩(35)을 상기 PCB(32) 중심 영역에 형성된 P전극 포트(31)와 N전극 포트(35) 상에 얼라인 시킨 후 열과 압력을 가하여 합착한다.
상기와 같이 상기 LED 칩(35)과 P전극(31) 및 N전극(33)을 상기 박막 페이스트(38)를 사용하여 합착하는 구조이므로 별도의 와이어 본딩이 필요 없게 된다. 상기 와이어가 차지하는 공간을 확보할 수 있으므로, LED 어셈블리의 두께를 보다 얇게 형성하거나, 소형화 할 수 있게 된다.
또한, 상기 박막 페이스트(38)가 상기 LED 칩(35)의 P전극및 N전극 상에 증착되거나, 상기 PCB(32) 상에 형성된 P전극 포트(31)와 N전극 포트(33) 상에 증착되므로 전기적 콘택율을 높일 수 있다.
도 6은 도 5에서의 A영역의 확대된 단면도이다.
도 6에 도시된 바와 같이, LED 칩을 제조할 때 반사층(48)을 단차가 형성된 발광부 전 면적에 반사율이 높은 금속을 사용하여 형성한다.
즉, 일정 두께를 갖는 사파이어 기판(41) 상의 N형 질화갈륨층(42)을 성장시킨 다음, 상기 N형 질화갈륨층(42)을 중심으로 일측에 N전극(49)를 형성한다.
상기 N형 질화갈륨층(42)과 같이 3족 계열의 원소를 박막 성장하기 위하여는 일반적으로 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD)을 사용하고, 성장 압력은 200토르(torr)로 일정하게 유지한다.
n형 도펀트를 형성하기 위하여는 사수호화 실리콘(SiH4)가스를 이용한 실리콘이 사용되었다. 모든 삼원계 질화물 박막 성장은 수소 가스 분위기 하에서 이루어 지는데, 질화갈륨을 성장하기 위해서는 질소 가스를 사용한다.
상기 N형 질화갈륨층(42)이 성장되면, 상기 N형 질화갈륨 상에 엑티브층(45)을 성장시킨다. 상기 엑티브층(45)을 발광 영역으로서 질화인듐갈륨으로된 발광체 물질을 첨가한 반도체 층이다. 상기 엑티브층(45)이 성장되면, 계속해서 P형 질화갈륨층(47)을 형성한다.
상기 P형 질화갈륨층(47)은 상기 N형 질화갈륨층(42)과 대조되는 것으로 질화갈륨층에 형성되면, p형 도펀트를 첨가한다. 그러므로 상기 N형 질화갈륨층(42)은 외부에 인가되는 전압에 의하여 전자들이 이동하고, 상대적으로 상기 P형 질화갈륨층(47)은 외부에 인가되는 전압에 의하여 정공들이 이동하여 서로 결합하여 발광하게 된다.
상기 P형 질화갈륨층(47)이 형성되면 반사율이 높은 비투과성 Al계 금속, Au 또는 Ag계 금속을 사용하여 반사층(48)을 형성하여, 플립칙 방식에 의하여 LED를 실장할 때, 상기 엑티브층(45)에서 발광되는 빛이 반사되어 사파이어 기판(41)으로 발산하도록 한다.
상기 반사층 상에는 P전극(46)를 형성하여 PCB의 P전극과 박막 솔더에 의하여 전기적으로 콘택되도록 한다.
그러므로 상기 사파이어 기판(41) 상에 형성된 LED 칩(35)의 구조는 LED의 베이스 역할을 하는 사파이어 기판(41)과, N전극(49)와 반사율이 높은 불투명 반사층(48), P전극(46), 외부로부터 인가되는 전압에 의하여 전자를 공급하는 N형 질화갈륨층(42), 외부로부터 인가되는 전압에 의하여 정공을 공급하는 P형 질화갈륨층(47)과, 상기 N형 질화갈륨층(42) 및 P형 질화갈륨층(47)으로부터 공급하는 전자와 정공들이 결합하여 발광하는 엑티브층(45)으로 구성되어 있다.
상기 반사층(48)은 LED 칩(35)의 발광 영역의 전 표면상에 형성되어 있어, 플립칩(flip-chip) 방식에 의한 상기 LED 칩(35) 실장시 발생하는 광을 반사시켜 LED의 광효율을 향상시킨다.
도 7은 본 발명에 따라 LED 칩에 플립칩 방식에 따라 실장된 경우 광효율을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, PCB 상에 형성된 P전극 포트와 N전극 포트 상에 LED 칩이 결합되어 있는 LED 어셈블리에 전압을 인가하여 발광시킨다. 상기 LED 칩의 P전극에 (+)전압을 인가하고, N전극에 (-)전압을 인가한다. 상기 LED 칩의 P전극에서는 (+)전압으로 인하여 정공 주입층과 전송층을 통과하여 다수개의 정공들이 엑티브 영역에 유입되고, 상기 LED 칩의 N전극(49)에서는 전자 주입층과 전송층을 통과하여 다수개의 전자들이 엑티브층(45) 영역에 유입된다.
상기 엑티브 영역에 유입된 정공과 전자들은 서로 결합하여 빛을 발산한다.
LED는 플립칩 방식에 의하여 실장되어 있으므로, 발생하는 빛은 상기 사파이어 기판(41)을 통하여 외부로 발산하는 빛과, P전극(46) 하부에 배치되어 있는 반사층(48)에 의하여 반사되어진 빛이 또한 상기 사파이어 기판(41)을 통하여 발산된다.
따라서, 종래에는 엑티브 영역에서 발생한 빛이 외부로 발산할 때, P전극포트에 의하여 차단되어 광효율이 좋지 않았지만, 플립칩 방식의 원리를 이용하여 반사층과 P전극를 모두 반사율이 높은 금속으로 배치함으로써 하부로 나가는 빛을 모두 외부로 발산하도록 하였다.
또한, 박막 솔더에 의하여 발생하는 열을 용이하게 하부 PCB의 P전극 포트와 N전극 포트로 분산할 수 있어 열화 현상을 방지할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 LED 칩을 PCB 상에 전기적으로 콘택할 때 박막 페이스트를 형성하고, 플립칙 방식에 따라 실장함으로써 LED 디바이스의 두께를 줄일 수 있는 효과가 있다.
아울러, LED 칩에 반사율이 뛰어난 금속으로된 반사층을 P전극 하부에 배치함으로써 플립칩 방식에 따른 높은 광효율을 얻을 수 있다.
또한, 박막 페이스트의 면적에따라 발생하는 빠른 시간내에 PCB 상으로 열을 방출시킬 수 있으므로 열화 현상을 방지할 수 있다.
그리고, 와이어 본딩 공정을 제거할 수 있으므로 LED 디바이스 제조 단가를 절감할 수 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 신호처리를 담당하는 PCB 상에 제 1 전극 포트와 제 2 전극 포트를 형성하는 단계;
    상기 제 1 전극 포트 상에 LED 칩의 어레이 전 영역 폭의 크기를 갖는 박막 페이스트를 형성하고, 상기 제 2 전극 포트 상에 일정한 두께를 갖는 박막 페이스트를 형성하는 단계; 및
    상기 LED 칩의 제 1 전극과 제 2 전극을 상기 박막 페이스트와 얼라인 시킨 다음, 합착하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 플립칩 공정방법.
  2. 제 1 항에 있어서,
    상기 제 2 전극 포트 상에 형성하는 상기 박막 페이스트의 두께는 상기 LED 칩의 제 1 전극과 제 2 전극의 단차와 대응되는 두께인 것을 특징으로 하는 발광 다이오드의 플립칩 공정방법.
  3. LED 구성요소들을 지지하는 사파이어 기판;
    상기 사파이어 기판 상에 성장되어 제 2 전극을 통하여 인가되는 전압에 의하여 전자를 주입하는 전자주입층;
    상기 전자 주입층 상의 엑티브 영역 상에 제 1 전극을 통하여 인가되는 전압에 의하여 정공을 주입하는 정공주입층;
    상기 전자주입층과 정공주입층에서 주입되는 전자와 정공이 결합하여 발광하는 엑티브층; 및
    상기 정공주입층과 제 1 전극 사이에 배치되어 반사율이 높은 금속 재질로 되어 있는 반사층을 포함하는 것을 특징으로 하는 발광 다이오드.
  4. 제 3 항에 있어서,
    상기 반사층은 AL계, Ag, Au계 금속인 것을 특징으로 하는 발광 다이오드.
KR1020020039568A 2002-07-09 2002-07-09 발광 다이오드 및 그 플립칩 공정방법 KR20040006056A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039568A KR20040006056A (ko) 2002-07-09 2002-07-09 발광 다이오드 및 그 플립칩 공정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039568A KR20040006056A (ko) 2002-07-09 2002-07-09 발광 다이오드 및 그 플립칩 공정방법

Publications (1)

Publication Number Publication Date
KR20040006056A true KR20040006056A (ko) 2004-01-24

Family

ID=37315979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039568A KR20040006056A (ko) 2002-07-09 2002-07-09 발광 다이오드 및 그 플립칩 공정방법

Country Status (1)

Country Link
KR (1) KR20040006056A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621871B1 (ko) * 2005-02-21 2006-09-19 광주과학기술원 플립칩 구조 ⅲ-질화물계 반도체 발광소자
KR100773538B1 (ko) * 2004-10-07 2007-11-07 삼성전자주식회사 반사 전극 및 이를 구비하는 화합물 반도체 발광소자
KR101221643B1 (ko) * 2012-03-09 2013-01-21 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186598A (ja) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP2001044502A (ja) * 1999-07-28 2001-02-16 Matsushita Electronics Industry Corp 複合発光素子及びその製造方法
JP2001127343A (ja) * 1999-10-27 2001-05-11 Matsushita Electronics Industry Corp 複合発光素子及びその製造方法
JP2001168444A (ja) * 1999-12-09 2001-06-22 Sony Corp 半導体発光素子、その製造方法および配設基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186598A (ja) * 1997-12-15 1999-07-09 Hewlett Packard Co <Hp> 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP2001044502A (ja) * 1999-07-28 2001-02-16 Matsushita Electronics Industry Corp 複合発光素子及びその製造方法
JP2001127343A (ja) * 1999-10-27 2001-05-11 Matsushita Electronics Industry Corp 複合発光素子及びその製造方法
JP2001168444A (ja) * 1999-12-09 2001-06-22 Sony Corp 半導体発光素子、その製造方法および配設基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773538B1 (ko) * 2004-10-07 2007-11-07 삼성전자주식회사 반사 전극 및 이를 구비하는 화합물 반도체 발광소자
KR100621871B1 (ko) * 2005-02-21 2006-09-19 광주과학기술원 플립칩 구조 ⅲ-질화물계 반도체 발광소자
KR101221643B1 (ko) * 2012-03-09 2013-01-21 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
CN109075184B (zh) 发光二极管
US8610145B2 (en) Light emitting device
EP2551903B1 (en) Light emitting device package and lighting system including the same
US10431567B2 (en) White ceramic LED package
KR100634307B1 (ko) 발광 소자 및 이의 제조 방법
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
US10177286B2 (en) Light emitting element package having three regions
KR100652133B1 (ko) 플립칩 구조의 발광 소자
CN111164753B (zh) 半导体装置及包括该半导体装置的前照灯
US10163870B2 (en) Light emitting device package and light emitting device package module
US20140217436A1 (en) Submount-free light emitting diode (led) components and methods of fabricating same
EP2355196A2 (en) Light emitting device package, method of manufacturing the same, and lighting system
WO2006011740A1 (en) Semiconductor emitting light and method for manufacturing semiconductor emitting light
KR20050049066A (ko) 발광 다이오드 및 그 제조방법
KR101034055B1 (ko) 발광 다이오드 및 그 제조방법
KR20040006056A (ko) 발광 다이오드 및 그 플립칩 공정방법
KR100707100B1 (ko) 발광 다이오드 및 그 제조방법
KR20060027134A (ko) 발광 다이오드 및 그 제조방법
KR101047680B1 (ko) 발광 다이오드 및 그 제조방법
KR20130025457A (ko) 발광소자
KR101154706B1 (ko) 발광 다이오드
KR101109516B1 (ko) 광 모듈 및 그 제조 방법
KR20060009683A (ko) 발광 다이오드 및 그 제조방법
KR100986464B1 (ko) 발광 다이오드 및 그 제조방법
KR101824885B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090108

Effective date: 20100330