JP2007335462A - 半導体複合素子およびその製造方法 - Google Patents

半導体複合素子およびその製造方法 Download PDF

Info

Publication number
JP2007335462A
JP2007335462A JP2006162534A JP2006162534A JP2007335462A JP 2007335462 A JP2007335462 A JP 2007335462A JP 2006162534 A JP2006162534 A JP 2006162534A JP 2006162534 A JP2006162534 A JP 2006162534A JP 2007335462 A JP2007335462 A JP 2007335462A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
semiconductor
electrode
common substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006162534A
Other languages
English (en)
Inventor
Yasuhiro Tada
康広 多田
Akihiko Hanya
明彦 半谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2006162534A priority Critical patent/JP2007335462A/ja
Priority to US11/761,080 priority patent/US7880180B2/en
Priority to CN2007101091949A priority patent/CN101090108B/zh
Priority to KR1020070057154A priority patent/KR101271373B1/ko
Publication of JP2007335462A publication Critical patent/JP2007335462A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

【課題】放熱性、混色性、信頼性に優れ、実装に際して選択性の自由度が大きい半導体複合素子を提供することにある。
【解決手段】共通基板６上に電極を介して発光部を含むエピタキシャル成長層９からなる第一の半導体発光素子３を形成すると共に、前記共通基板６上に設けられた発光素子接合用電極１２上に発光部を含む第二の半導体発光素子５を実装するようにして実現した。
【選択図】図２

Description

本発明は、半導体複合素子およびその製造方法に関するものであり、詳しくは、同一基板上の面方向に複数の発光部を有する半導体複合素子およびその製造方法に関する。
従来、半導体材料からなる同一基板上あるいは同一素子上に夫々発光スペクトルが異なる複数の発光部を設けてなる半導体発光光源について、例えば以下に挙げるものが提案されている。
それは、（１）同一基板上に夫々発光スペクトルが異なる活性層（発光層）を有する半導体結晶層を順次成長させる半導体発光素子、（例えば、特許文献１参照。）、（２）同一基板上に夫々発光スペクトルが異なる発光層を有する半導体結晶層を順次または同時に成長させるＬＥＤディスプレイ（例えば、特許文献２参照。）、（３）Ｓｉダイオード素子上にＧａＮ系ＬＥＤ素子をマイクロバンプを介してフェイスダウンで搭載した半導体発光素子（例えば、特許文献３参照。）、（４）Ｓｉダイオード素子上に夫々赤色光、緑色光および青色光を発光するフリップチップ型の半導体発光素子をマイクロバンプを介して搭載したフルカラー半導体発光素子（例えば、特許文献４参照。）である。
特許第３２９８３９０号公報 特開２００４−７９９３３号公報 国際公開第９８−３４２８５パンフレット 特開平１１−３０７８１８号公報
（１）の従来例においては、形成する発光層の数が増加するにつれてエピタキシャル成長工程の工数が飛躍的に増加する。その結果、リードタイムが長くなるために生産性が低下して製造コストの高騰を招くと共に、全ての成長工程における夫々の成長条件について良好な再現性を確保することが非常に困難となり、そのため夫々の発光素子に形成された各発光層の発光スペクトルにばらつきが発生して発光素子全体からの出射光は色調ばらつきの大きいものとなってしまい、色調の制御が難しいという問題がある。
また、（２）の従来例においては、化合物半導体の組成比率および成長温度を制御することによって所望する複数の発光スペクトルの発光層を選択的に順次または同時に形成するものである。この場合、各発光層を形成する成長領域に対して選択的に組成制御と温度制御とを共に高精度で行なうことは高度な技術を要するものであり、そのため、この方法によって色調ばらつきの少ないＬＥＤディスプレイを実現することは困難である。
更に、（３）の従来例においては、Ｓｉダイオード素子上に、上側電極にワイヤボンドが必要なＬＥＤ素子を実装する場合、ワイヤボンド時の熱、圧力および振動等によってＳｉダイオード素子とＬＥＤ素子とを接続するマイクロバンプに応力が加わり、接続強度および電気的特性に係わる信頼性を損なうことになる。そのため、ＬＥＤ素子はフェイスダウンの実装が可能な構造のもののみに限られ、ＬＥＤ素子選択の自由度が制限される。また、ＬＥＤ素子の実装時に該ＬＥＤ素子とＳｉダイオード素子に加わる負荷を抑制するために実装条件に一定の制約を設ける必要がある。その場合、素子間の接合強度が下がって信頼性を低下させることが懸念される。
更にまた、（４）の従来例においては、独立した半導体発光素子を実装しているために互いに隣接する素子間の間隔が大きくなり、混色性の良くないものとなってしまう。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、放熱性、混色性、信頼性に優れ、実装に際して選択性の自由度が大きい半導体複合素子を提供することにある。
上記課題を解決するために、本発明の請求項１に記載された発明は、共通基板上の一部に発光部を含むエピタキシャル成長層が設けられた第一の半導体発光素子と、
前記共通基板上において前記エピタキシャル成長層の接合されていない１ヶ所以上の切欠部、または、前記切欠部において前記共通基板上に設けられた１ヶ所以上の凹部に実装した第二の半導体発光素子と、を備えた半導体複合素子であって、
前記第一の半導体発光素子は、前記エピタキシャル成長層が直接あるいは接合層を介して共通基板上に接合されたことを特徴とするものである。
本発明の請求項２に記載された発明は、請求項１において、前記第一の半導体発光素子は、前記共通基板とは異なる成長基板上に形成された発光部を含むエピタキシャル成長層を、前記共通基板上に接合されたことを特徴とするものである。
本発明の請求項３に記載された発明は、請求項１〜２において、前記接合層は、前記エピタキシャル成長層に接して形成されるオーミック電極層、金属からなる接合材料層を有することを特徴とするものである。
本発明の請求項４に記載された発明は、請求項１〜３において、前記切欠部において、共通基板上には前記接合層の一部または全部が、第一の半導体発光素子における接合層と連続して、あるいは分離して形成されることを特徴とするものである。
本発明の請求項５に記載された発明は、請求項１〜４において、前記第一の半導体発光素子と前記第二の半導体発光素子の発光の発光スペクトルは、互いに異なることを特徴とするものである。
本発明の請求項６に記載された発明は、請求項１〜５において、前記凹部のうち少なくとも１つの凹部内に少なくとも一種の蛍光体を含有する透光性樹脂が充填されることを特徴とするものである。
本発明の請求項７に記載された発明は、成長基板上に発光部を含むエピタキシャル成長層を形成する工程と、
前記エピタキシャル成長層上に第一の電極部を形成する工程と、
共通基板の両面の夫々に第二の電極部および第三の電極部を形成する工程と、
前記第一の電極部と前記第二の電極部を貼り合わせて第一の半導体発光素子を形成する工程と、
前記第一の半導体発光素子の前記エピタキシャル成長層側から、前記エピタキシャル成長と前記共通基板との間または前記共通基板に達する１ヶ所以上の切欠部、あるいは、前記共通基板に達した切欠部に設けられた凹部を形成する工程と、
前記切欠部または凹部内底面に第五の電極部を形成する工程と、
前記切欠部または凹部内に第二の半導体発光素子を実装する工程と、を備えたことを特徴とするものである。
本発明の半導体複合素子は、共通基板上に電極を介して発光部を含むエピタキシャル成長層からなる第一の半導体発光素子を形成すると共に、前記共通基板上に設けられた電極上に発光部を含む第二の半導体発光素子を実装するようにした。
そのため、放熱性、混色性、信頼性に優れ、実装に際して選択性の自由度が大きい半導体複合素子を実現することができた。
放熱性、混色性、信頼性に優れ、実装に際して選択性の自由度が大きい半導体複合素子を実現する目的を、共通基板上に電極を介して発光部を含むエピタキシャル成長層からなる第一の半導体発光素子を形成すると共に、前記共通基板上に設けられた電極上に発光部を含む第二の半導体発光素子を実装するようにして実現した。
本発明の実施形態を図１〜図１５を参照しながら詳細に説明する。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
図１は本発明の半導体複合素子に係わる実施例１の平面図、図２は図１のＡ−Ａ断面図である。
本実施例の半導体複合素子（以降、複合素子と略称する）１は第一の発光領域２を構成する第一の半導体発光素子（以降、第一の発光素子と略称する）３と、第二の発光領域４を構成する第二の半導体発光素子（以降、第二の発光素子と略称する）５からなっている。
第一の発光素子３は、Ｓｉ、Ａｌ２Ｏ３、ＳｉＣおよびＧａＰ等の中から所望の諸特性（例えば、高導電性、高透過性、高熱伝導性および高強度など）を備えた素材を適宜選択して共通基板６とし、該共通基板６の一方の面側に第一の外部接続用電極７が形成されている。この第一の外部接続用電極７は共通基板６側よりＴｉ、Ｎｉからなる濡れ層およびＡｕからなる外部接続用電極層の順で構成されている。
一方、共通基板６の他方の面側には該共通基板６側から順次、後述する接合層８、発光層を含むエピタキシャル成長層（以下、成長層と略称する）９およびＡｕＧｅＮｉからなる第二の外部接続用電極１０が形成されている。第二の外部接続用電極１０は光出射面側となるため光の出射をできる限り阻害しないように細線電極でも良いし全面を透明電極としてもよい。
第一の発光素子３は角部に成長層９の形成されていない切欠部１１が設けられ、切欠部は、第二の外部接続用電極１０側から成長層９を経て共通基板６に至る。切欠部１１の底面に露出した共通基板６上には第二の発光素子５を載置・接合する発光素子接合用電極１２が形成されている。発光素子接合用電極１２は良好な導電性を確保するためにＡｕあるいはＡｕＺｎからなっている。
選択された第二の発光素子５に形成された下側電極１３と共通基板６上の切欠部１１に形成された発光素子接合用電極１２との共晶結合によって、第二の発光素子５が第一の発光素子３に設けられた切欠部１１内に固定されると共に、両電極間の電気的な導通が図られている。なお、第二の発光素子５には下側電極１３に対向する面側に上側電極１４が形成されている。
上記構成の半導体複合素子１の内部結線は図３および図４の両方が可能である。そのうち、図３で示す内部結線にする場合は、第一の発光素子３を第一の外部接続用電極７がＮ電極、第二の外部接続用電極１０がＰ電極となるような構成とし、第二の発光素子５を下側電極１３がＮ電極、上側電極１４がＰ電極となるような構成とする。
一方、図４で示す内部結線にする場合は、第一の発光素子３を第一の外部接続用電極７がＰ電極、第二の外部接続用電極１０がＮ電極となるような構成とし、第二の発光素子５を下側電極１３がＰ電極、上側電極１４がＮ電極となるような構成とすると、所望するいずれかの内部結線が可能となる。
図５は本発明の半導体複合素子に係わる実施例２の平面図、図６は図５のＡ−Ａ断面図、図７は実装図である。
本実施例は第一の発光素子３の対向する２箇所の角部に第二の外部接続用電極１０側から成長層９を経て共通基板６に至る切欠部１１が設けられ、切欠部１１の底面に露出した共通基板６面から更に共通基板６内に至る切欠部１５が設けられている。
切欠部１５の内底面には発光素子接合用電極１２が形成され、第二の発光素子５に形成された下側電極１３と第一の発光素子３に形成された発光素子接合用電極１２との共晶結合によって、第二の発光素子５が第一の発光素子３の切欠部１５内に固定されると共に、両電極間の電気的な導通が図られている。
なお、その他の構成は上記実施例１と同様であるので説明は省略する。
図７は本実施例をマザー基板に実装した状態を示している。半導体複合素子１はマザー基板１６上に、半導体複合素子１の第一の外部接続用電極７とマザー基板１６の配線パターン１７とをはんだ、導電性接着剤などの導電接合部材（図示せず）で接合した状態で固定され、夫々の電極同士は電気的に導通している。
そして、第一の発光素子３の第二の外部接続用電極１０および第二の発光素子５の上側電極１４は夫々ボンディングワイヤ１８を介してマザー基板１６の分離された配線パターン１７に接続されている。
第二の発光素子５が実装された切欠部１５内には、少なくとも１種以上の蛍光体を含有する透光性樹脂からなる封止樹脂１９が充填されて第二の発光素子５が樹脂封止されている。封止樹脂１９を構成する透光性樹脂は第二の発光素子５を水分、塵埃およびガス等の外部環境から保護すると共に、第二の発光素子５の光出射面と封止樹脂１９が界面を形成することによって、第二の発光素子５の光出射面と界面を形成する部材の屈折率を該第二の発光素子５の光出射面を形成する半導体材料の屈折率に近づけて、第二の発光素子５の光出射面から封止樹脂１９内に入射する発光光の光取出し効率を向上させる役割を担っている。
また、封止樹脂１９を構成する蛍光体は第二の発光素子５から出射された光の一部で蛍光体を励起して励起光よりも長い波長の光に波長変換し、励起光と波長変換された光の加法混色によって第二の発光素子５から出射された光とは異なる色度の光を照射するような働きをする。その結果、第一の発光素子３からの光と第二の発光素子５からの光と蛍光体を適宜選択して組み合わせることにより所望する色度の光を発する半導体複合素子１を実現することができる。
更に、半導体複合素子１およびボンディングワイヤ１８を透光性樹脂からなる封止樹脂で樹脂封止することも可能である。その場合、封止樹脂は上記同様に半導体複合素子１を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤ１８を振動及び衝撃等の機械的応力から保護すると共に、半導体複合素子１の発光光を半導体複合素子１の光出射面から透光性樹脂内に効率良く出射させる機能も有している。
図８は本発明の半導体複合素子に係わる実施例３の断面図、図９および図１０は実装図である。
本実施例は、上記実施例２に対して、第一の半導体発光素子３の第二の外部接続用電極１０及び第二の半導体発光素子５の上側電極１４の夫々の上端面が同一平面上に位置するようにしている。そして、各電極１０、１４の位置関係を確保するために、第一の発光素子３は該第一の発光素子３の厚みを第二の発光素子５の厚みよりも厚く、且つ共通基板６に設けられる切欠部１５の深さは第二の発光素子５の厚みを考慮して作製される。
そして、第二の外部接続用電極１０上にはＡｕ等からなるバンプボール２８ａ及び第二の半導体発光素子５上には同じくＡｕ等からなるバンプボール２８ｂが形成され、バンプボール２８ａ、２８ｂの夫々の上端が同一平面上に位置している。
なお、図８においては第二の発光素子５の、一対の電極は上側電極１４と下側電極１３とからなっているが、一対の電極を共に第二の発光素子５の上側に設けてもよい。この場合、第二の発光素子５の上側に設けた２つの電極の夫々の上端面および第一の半導体発光素子３の第二の外部接続用電極１０の上端面は同一平面上に位置する。またバンプボール２８ｂの夫々の上端およびバンプボール２８ａの上端が同一平面上に位置している。
なお、その他の構成は上記実施例２と同様であるので説明は省略する。
図９は本実施例をマザー基板と透明基板とで挟んで実装した状態を示している。半導体複合素子１はマザー基板１６上に、半導体複合素子１の第一の外部接続用電極７とマザー基板１６の配線パターン１７とをはんだ、導電性接着剤などの導電接合部材（図示せず）で接合した状態で固定され、夫々の電極同士は電気的に導通している。また、第一の発光素子３のバンプボール２８ａおよび第二の発光素子５のバンプボール２８ｂは透明基板２９に形成された配線パターン（図示せず）に接合されて電気的に導通している。
そして、第一の発光素子３および第二の発光素子５の夫々から出射した光は透明基板２９を透過して透明基板２９外に照射される。透明基板２９は、所望のデバイスに応じて各種加工(例えば、レンズ加工、拡散処理加工など)を施すことができる。
このような実装方法が可能になるのは、実施例２に対して、第一の半導体発光素子３の第二の外部接続用電極１０および第二の半導体発光素子５の上側電極１４の夫々の上端面を同一平面上に位置させるとともに、第一の半導体発光素子３の第二の外部接続用電極１０上に設けられたバンプボール２８ａおよび第二の半導体発光素子５の上側電極１４上に設けられたバンプボール２８ｂの夫々の上端を同一平面上に位置するようにしたためである。
図１０は本実施例をマザー基板に実装した状態を示している。半導体複合素子１はマザー基板１６上に、第一の発光素子３のバンプボール２８ａおよび第二の発光素子５のバンプボール２８ｂの夫々とマザー基板１６の配線パターン１７を接合した状態で固定されて電気的に導通している。
そして、第一の発光素子３に部分的に形成された第一の外部接続用電極７はボンディングワイヤ１８を介してマザー基板１６のバンプボール２８ａ、２８ｂが接合された配線パターン１７とは分離された他の配線パターン１７に接合されて電気的に導通している。
この場合、第一の発光素子３の共通基板６は透光性を有する半導体材料からなっており、エピタキシャル成長層９内で発光された光のうち、第一の外部接続用電極７側に向かう光は共通基板６を透過して共通基板６外に照射され、マザー基板１６側に向かう光はマザー基板１６の表面で反射されて第一の発光素子３内を透過して同様に共通基板６外に照射される。
よって、この実装方法は発光光の外部取り出し効率を高めるものであり、マザー基板１６の半導体複合素子１が実装される面に印刷等により反射層を設けることで更に光取り出し効率を高めることができる。
このような実装方法が可能になるのは、上記同様に実施例２に対して、第一の半導体発光素子３の第二の外部接続用電極１０および第二の半導体発光素子５の上側電極１４の夫々の上端面を同一平面上に位置させるとともに、第一の半導体発光素子３の第二の外部接続用電極１０上に設けられたバンプボール２８ａおよび第二の半導体発光素子５の上側電極１４上に設けられたバンプボール２８ｂの夫々の上端を同一平面上に位置するようにしたためである。
本発明の半導体複合素子１は一般的に使用されるパッケージに実装することが可能である。例えば、図１１示す表面実装型のパッケージ、図１２のような砲弾型のパッケージ等である。
次に、本発明の半導体複合素子の製造方法について図１３を参照しながら説明する。まず、（ａ）の工程において成長基板２０を用意する。成長基板２０は後述するエピタキシャル成長素材と格子定数の整合が可能である素材が使用され、赤色発光の発光層を形成する場合はＧａＡｓ系半導体が用いられる。
（ｂ）の工程において、成長基板２０上に発光層を含むエピタキシャル成長層９を形成する。エピタキシャル成長層９の素材は、ＡｌＧａＩｎＰ系半導体が用いられる。
（ｃ）の工程において、エピタキシャル成長層９の上に、後の工程により接合層８の一部となる、ＡｕＺｎあるいはＡｕ等からなるオーミック電極層、およびＡｕＳｎ等の共晶材料からなる接合材料層を有する第一の電極部２１を形成する。この場合、第一の電極部２１のエピタキシャル成長層９に接する側にＳｉＯ２による反射層を部分的に設けること等も可能である。
上記（ａ）〜（ｃ）の工程とは別に（ｄ）の工程において、共通基板６を用意する。共通基板６の材料は、例えば、Ｓｉ系半導体が用いられる。この場合、ＧａＡｓ系の成長基板２０よりも熱伝導度が高く、導電性が良好であればＳｉ系半導体に限られるものではない。さらに、例えば、Ａｌ２Ｏ３、ＳｉＣおよびＧａＰ等の中から所望の半導体複合素子に応じて、所望の諸特性（例えば、高導電性、高透過性、高熱伝導性および高強度など）を備えた素材が使用可能である。
更に、（ｅ）の工程において、共通基板６の一方の面に接合層８の一部となる第二の電極部２２、他方の面に第一の外部接続用電極７となる第三の電極部２３を形成する。第二の電極部２２は共通基板６側からＴｉ、Ｎｉからなる濡れ層、Ａｕからなる接合用金属層から形成し、第三の電極部２３は、Ｔｉ、Ｎｉからなる濡れ層、Ａｕからなる外部接続用金属層から形成される。
次に、（ａ）〜（ｃ）の工程処理が終了した成長基板２０と（ｄ）、（ｅ）の工程処理が終了した共通基板６を集結し、（ｆ）の工程に移る。
（ｆ）の工程において、成長基板２０の第一の電極部２１と共通基板６の第二の電極部２２を対峙させる。
（ｇ）の工程において、成長基板２０の第一の電極部２１と共通基板６の第二の電極部２２とを互いに接触させ、加熱しながら圧力を加えることによって両電極部２１、２２を貼り合わせる。主に、第一の電極部２１に備えられたＡｕＳｎからなる接合層と、第二の電極部２２に備えられたＡｕからなる接合用金属層とが溶融および混合し、貼り合わせた部分は接合層８となる。なお、共通基板６とエピタキシャル成長層９の間にバリア層、光反射層、濡れ層、密着層など、所望の発光素子特性に応じた層を設けることができる。また、これらの層は、予め上記第一の電極部に備えることができる。さらに、上記（ｇ）の工程のようにＡｕＳｎ等の共晶材料を介して貼り合わせを行うこと以外にも、はんだ材料を介して貼り合わせること、樹脂接着剤による貼り合わせ、または、金属材料を介さずに熱圧着のみによる貼り合わせ（この場合、電極部２１、２２、および接合層８を形成されない）も可能である。
（ｈ）の工程において、成長基板２０をエッチング等の方法で除去する。なお、半導体複合素子によっては、本工程を行なわずに成長基板を残すことも可能である。
（ｉ）の工程において、エピタキシャル成長層９上の所定の位置に複数の、ＡｕＧｅＮｉ等からなり第二の外部接続用電極１０となる第四の電極部２４を形成して合金化する。
（ｊ）の工程において、所定の位置に所定の形状および大きさで複数の、エピタキシャル成長層９から接合層８を経て共通基板６に至る切欠部１５をエッチング等によって形成する。この工程処理は上記工程（ｈ）において成長基板２０の除去と同時に行なうことも可能である。さらに、共通基板内に至る凹部を形成することも可能である。また、切欠部１５は、必ずしも共通基板６に至る必要はなく、エピタキシャル成長層９と共通基板６との間に位置する接合層８に達するものであってもよい。なお、上記工程（ｂ）において、凹部となる領域について、予めエピタキシャル成長層９を設けず、上記工程（ｊ）を不要とすることも可能である。
（ｋ）の工程において、夫々の切欠部１５の底面２５にＡｕＺｎあるいはＡｕ等からなり発光素子接合用電極１２となる第五の電極部２６を形成する。この場合、上記工程（ｊ）において形成する切欠部１５をエピタキシャル成長層９内に止めて接合層８をそのまま残すと、この工程は不要となる。
（ｌ）の工程において、第五の電極部２６上に第二の発光素子５となる発光素子２７を共晶あるいはバンプ等の方法によって実装する。第二の半導体発光素子５としてフリップチップ型の半導体発光素子を実装する場合には（図示せず）、半導体発光素子の電極と第五の電極部２６とをバンプを介して実装する。
（ｍ）の工程において、所定のダイシング位置を設定する。
（ｎ）の工程において、ダイシングで切断、個片化することによって半導体複合素子１が完成する。なお、（ｌ）の工程をなくして、ダイシング後の個片化したものに発光素子２７を実装する工程の流れも可能である。
また、発光素子２７を実装する切欠部１５は（ｃ）の工程のあとに、共通基板６側の切欠部１５を形成する位置に前以て貫通孔を形成する工程を設け、これを共通基板６側に貼り合わせることによって形成するようにしてもよい。すると、切欠部１５を形成する工程と第五の電極部２６を形成する工程を削除することができる。
上記第二の発光素子５はＬＥＤ素子が相当し、発光層の構造により単純なＰＮ接合構造、シングルヘテロ（ＳＨ）構造、ダブルへテロ（ＤＨ）構造および量子井戸構造等に分類されるが、その中で所望の半導体複合素子１を実現するのに最適な発光素子が選択される。
また、半導体複合素子１を構成する第一の発光素子３と第二の発光素子５との組み合わせは任意に設定できる。例えば、異なる発光スペクトルを有する発光素子の組み合わせにより多色発光が可能な半導体複合素子１、同一発光スペクトルを有する発光素子の組み合わせにより光出力制御および配向制御が可能な半導体複合素子１が夫々実現する。
また、共通基板６上に実装する第二の発光素子５の数および配置は任意に設定できる。例えば、半導体複合素子１からの光の色度むらを抑制するためには、半導体複合素子１の中心に対して点対称の位置に配置すると効果的である。また、切欠部または凹部を設ける位置は、角部に限定されるものでもない。さらに、第一の発光素子３は、第二の発光素子５に応じて、形状および大きさを設定することができ、特に、第二の発光素子の形状に沿った所望の形状として形成することができる。
また、共通基板６の第五の電極部２６（発光素子接合用電極１２）と第二の発光素子５の下側電極１３との接合は任意であり、例えば、共晶接合あるいは図１４に示すようなＡｕ等からなるバンプボール２８を介するフリップチップ実装等が可能である。特に、第一の半導体発光素子の発光領域と第二の半導体発光素子との距離を小さくする観点から、フリップチップ実装を用いることが望ましい。
更に、第一の発光素子３の第一の外部接続用電極７と第二の発光素子５の下側電極１３は同一導電型となっている。従って、第一の発光素子３の第二の外部接続用電極１０と第二の発光素子５の上側電極１４も同一導電型である。
以上、本発明の半導体複合素子に係わる実施例および製造方法について説明したが、以下に実施例を含めた効果について説明する。
（１）放熱性について
発光層を含むエピタキシャル成長層の素材（例えば、ＧａＡｓ系半導体）よりも熱伝導度が高い素材（エピタキシャル成長層がＧａＡｓ系半導体の場合、例えば、Ｓｉ系半導体）からなる共通基板上に第二の発光素子（ＬＥＤ素子）を実装することができる。そのため、ＬＥＤ素子をエピタキシャル成長層上に実装するよりもＬＥＤの自己発熱を効率的に外部（例えば実装基板側）に移動させることができ、放熱効果を向上させることができる。
（２）混色性について
夫々異なる発光スペクトルの光を発する複数の発光部を設けて各発光部からの光の加法混色によって任意の色度の光を得る場合、色度むらが少ない良好な混色性を確保するためには互いに隣接する発光部間の距離を短くすることが必要である。
上記の通り、本発明において、第一の発光素子３は、第二の発光素子５に応じて、形状および大きさを設定することができ、特に、第二の発光素子の形状に沿った所望の形状として形成することができる。そのため、本発明の半導体複合素子は、両発光素子間（発光領域間）に無駄なスペースを発生させることなく作製できるため、明らかに混色性が優れるものである。
ところで、発光素子を基材上に実装する場合に該発光素子と基材の夫々の電極同士は、共晶材料、はんだ、バンプボールおよび導電性ペースト等のいずれかを介して接続される。
また、発光素子の実装においては、ナイロン系などの反射性の高い白色の樹脂パッケージを使用することによって、樹脂パッケージの反射を利用して発光素子から発せられた光を照射光として有効に活用するように構成される。
そこで、樹脂パッケージに発光素子を実装するに際しては、上記共晶材料、はんだ、バンプボールおよび導電性ペースト等のいずれかの材料の使用が考えられるが、現実には使用条件によって制約が加わり、なかには不適当な材料もある。
例えば、ＡｕＳｎ等の素材からなる共晶結合は一般的に２８０℃程度の加熱が必要とされる。ところが、この共晶結合時の熱は樹脂パッケージにも加わり、樹脂パッケージが熱により劣化（茶色、黄色等に変色）して反射率が低下してしまう。その結果、発光素子からの発光光の外部への取出し効率が低下して輝度低下を生じることになる。
そこで、このような問題を回避するために、使用条件が共晶温度よりも低い導電性ペースト（銀ペースト）が使用される。導電性ペーストの硬化温度は１６０℃程度であるため樹脂パッケージを劣化させることはなく、高輝度を確保することができる。
ところが、導電性ペーストを使用して独立した複数の発光素子を実装した場合、導電性ペーストの実装時の拡がりが他の接合材料に比べて広いために、次のような問題が生じる。それは、図１６に示すように、発光素子の大きさが０．３ｍｍ□のとき導電性ペーストの拡がりは直径０．５ｍｍφとなり、これを夫々正三角形の頂点の位置に配置するとすると、互いに隣り合う導電性ペースト同士間の距離をそれらがショートしない最低距離０．１ｍｍに設定すると、互いに隣り合う発光素子間の距離は最低でも０．２２ｍｍとなる。
一方、本発明の半導体複合素子は、共通基板と第二の発光素子の接合に共晶材料あるいはバンプボールが使用できるために図１５に示すような構成となる。それは、共通基板上に上記同様０．３ｍｍ□の第二の発光素子を共晶接合によって実装すると、第一の発光素子と第二の発光素子の距離を０．１ｍｍとすることができ、更にバンプボールを介するフリップ実装では０．０５ｍｍに短縮することができる。
そこで、図１６および図１５の夫々を構成する各発光素子同士がそれぞれ発光スペクトルの異なる光を発光する素子である場合、互いに隣り合う発光素子間の距離が短い本発明の半導体複合素子の方が混色性に優れていることは明らかである。
なお、本発明の半導体複合素子を樹脂パッケージに実装する場合は導電性ペースト等が使用されるが、その時点ではすでに良好な混色性は確保されているので上記のような問題は発生しない。
（３）品質安定性について
本発明の半導体複合素子は、従来のような共通基板上に夫々発光層を含む複数の成長層を形成する方向とは違って、光学特性、電気特性等の諸特性を選別した第二の発光素子を共通基板に実装することができる。よって、特性ばらつきの少ない半導体複合素子を良好な再現性によって作製することができる。例えば、第一の発光素子の発光に合わせて選別した第二の発光素子を組み合わせることにより、半導体複合素子の色調制御を容易とすることができる。
（４）発光素子の選択の自由度について
本発明の半導体複合素子は、第二の半導体発光素子を共通基板に実装する方法として、上述したように共晶結合およびバンプボールを介するフリップチップ実装等の種々の実装方法が可能である。よって、第二の半導体発光素子もそれに対応する、対向する夫々の面側に一対の電極を備えたタイプと、一方の面側に一対の電極を備えたタイプの両方の発光素子が使用できる。また、第二の半導体発光素子５がワイヤボンドが必要な上側電極１４を有する場合においても、第一の半導体発光素子の信頼性を損なうことがない。このように種々の実装方法を選択することができるため、使用できる発光素子の範囲が広がって選択の自由度が増大する。
（５）高輝度化について
本発明の半導体複合素子でフルカラーの発光素子を構成する場合は、第一の発光素子を緑色（Ｇ）発光素子とし、赤色（Ｒ）発光素子および青色（Ｂ）発光素子の２つの素子を第二の発光素子として共通基板に実装することが望ましい。
それは、Ｒ・Ｇ・Ｂの光の加法混色で白色（Ｗ）を形成する場合、一般的にＲ・Ｇ・Ｂ夫々の光量比率をＲ：Ｇ：Ｂ＝３：６：１とすることが適当とされており、緑色光が最も多くの光量を必要とする。
ところが、現状では緑色発光の発光素子は他の素子に比べて発光効率が劣る。そこで、白色発光の発光装置は通常、緑色発光素子に他の発光素子よりも多くの電流を流すことによって光量を増やし、Ｒ・Ｇ・Ｂの光量バランスをとるようにしている。
但し、赤色発光、緑色発光および青色発光の各発光素子の発光面積が略同一の場合、定格電流は緑色発光素子によって決まり、そのとき赤色発光素子および青色発光素子には僅かな電流しか流せなくなる。そのため、白色光が得られたとしても輝度が低いものとなってしまう。
それに対し、本発明の半導体複合素子においては、上述したように発光面積の大きい第一の発光素子を緑色発光素子とし、該緑色発光素子よりも発光面積の小さい赤色発光素子および青色発光素子の２つの素子を第二の発光素子として共通基板に実装するようにした。そのため、発光面の電流密度を略同一に保った状態で緑色光の光量を増加させることが可能となり、信頼性を維持しながら高輝度化を実現することができる。
なお、本発明の半導体複合素子は、携帯電話などの携帯機器の液晶バックライト、車載用機器液晶バックライト、ＴＶ、ＰＣなどのモニタ用液晶バックライトおよび各種インジケータ等の光源として使用が可能である。
本発明の半導体複合素子に係わる実施例１の平面図である。 図１のＡ−Ａ断面図である。 本発明の半導体複合素子に係わる実施例１の内部結線図である。 同じく、本発明の半導体複合素子に係わる実施例１の他の内部結線図である。 本発明の半導体複合素子に係わる実施例２の平面図である。 図５のＡ−Ａ断面図である。 本発明の半導体複合素子に係わる実施例２の実装図である。 本発明の半導体複合素子に係わる実施例３の断面図である。 本発明の半導体複合素子に係わる実施例３の実装図である。 本発明の半導体複合素子に係わる実施例３の他の実装図である。 本発明の半導体複合素子の実装図である。 同じく、本発明の半導体複合素子の他の実装図である。 本発明の半導体複合素子の製造工程図である。 本発明の半導体複合素子の部分断面図である。 本発明の半導体複合素子の実装図である。 従来の半導体発光素子の実装図である。
符号の説明
１ 半導体複合素子
２ 第一の発光領域
３ 第一の半導体発光素子
４ 第二の発光領域
５ 第二の半導体発光素子
６ 共通基板
７ 第一の外部接続用電極
８ 接合層
９ エピタキシャル成長層
１０ 第二の外部接続用電極
１１ 切欠部
１２ 発光素子接合用電極
１３ 下側電極
１４ 上側電極
１５ 切欠部
１６ マザー基板
１７ 配線パターン
１８ ボンディングワイヤ
１９ 封止樹脂
２０ 成長基板
２１ 第一の電極部
２２ 第二の電極部
２３ 第三の電極部
２４ 第四の電極部
２５ 底面
２６ 第五の電極部
２７ 発光素子
２８ バンプボール
２８ａ、２８ｂ バンプボール
２９ 透明基板

Claims (7)

  1. 共通基板上の一部に発光部を含むエピタキシャル成長層が設けられた第一の半導体発光素子と、
    前記共通基板上において前記エピタキシャル成長層の接合されていない１ヶ所以上の切欠部、または、前記切欠部において前記共通基板上に設けられた１ヶ所以上の凹部に実装した第二の半導体発光素子と、を備えた半導体複合素子であって、
    前記第一の半導体発光素子は、前記エピタキシャル成長層が直接あるいは接合層を介して共通基板上に接合されたことを特徴とする半導体複合素子。
  2. 前記第一の半導体発光素子は、前記共通基板とは異なる成長基板上に形成された発光部を含むエピタキシャル成長層を、前記共通基板上に接合されたことを特徴とする請求項１に記載の半導体複合素子。
  3. 前記接合層は、前記エピタキシャル成長層に接して形成されるオーミック電極層、金属からなる接合材料層を有することを特徴とする請求項１〜２に記載の半導体複合素子。
  4. 前記切欠部において、共通基板上には前記接合層の一部または全部が、第一の半導体発光素子における接合層と連続して、あるいは分離して形成されることを特徴とする請求項１〜３に記載の半導体複合素子。
  5. 前記第一の半導体発光素子と前記第二の半導体発光素子の発光の発光スペクトルは、互いに異なることを特徴とする請求項１〜４に記載の半導体複合素子。
  6. 前記凹部のうち少なくとも１つの凹部内に少なくとも一種の蛍光体を含有する透光性樹脂が充填されることを特徴とする請求項１〜５に記載の半導体複合素子。
  7. 成長基板上に発光部を含むエピタキシャル成長層を形成する工程と、
    前記エピタキシャル成長層上に第一の電極部を形成する工程と、
    共通基板の両面の夫々に第二の電極部および第三の電極部を形成する工程と、
    前記第一の電極部と前記第二の電極部を貼り合わせて第一の半導体発光素子を形成する工程と、
    前記第一の半導体発光素子の前記エピタキシャル成長層側から、前記エピタキシャル成長と前記共通基板との間または前記共通基板に達する１ヶ所以上の切欠部、あるいは、前記共通基板に達した切欠部に設けられた凹部を形成する工程と、
    前記切欠部または凹部内底面に第五の電極部を形成する工程と、
    前記切欠部または凹部内に第二の半導体発光素子を実装する工程と、を備えたことを特徴とする半導体複合素子の製造方法。
JP2006162534A 2006-06-12 2006-06-12 半導体複合素子およびその製造方法 Pending JP2007335462A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006162534A JP2007335462A (ja) 2006-06-12 2006-06-12 半導体複合素子およびその製造方法
US11/761,080 US7880180B2 (en) 2006-06-12 2007-06-11 Composite semiconductor device and method of manufacturing the same
CN2007101091949A CN101090108B (zh) 2006-06-12 2007-06-12 半导体复合器件及其制造方法
KR1020070057154A KR101271373B1 (ko) 2006-06-12 2007-06-12 반도체 복합 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162534A JP2007335462A (ja) 2006-06-12 2006-06-12 半導体複合素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007335462A true JP2007335462A (ja) 2007-12-27

Family

ID=38820967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162534A Pending JP2007335462A (ja) 2006-06-12 2006-06-12 半導体複合素子およびその製造方法

Country Status (4)

Country Link
US (1) US7880180B2 (ja)
JP (1) JP2007335462A (ja)
KR (1) KR101271373B1 (ja)
CN (1) CN101090108B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047011A1 (ja) * 2015-09-15 2017-03-23 信越半導体株式会社 発光素子の実装方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103286B2 (ja) * 2007-06-12 2012-12-19 富士フイルム株式会社 バックライトユニット及び液晶表示装置
US8735913B2 (en) * 2011-04-01 2014-05-27 Visera Technologies Company Limited Light emitting semiconductor structure
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
FR3068515B1 (fr) * 2017-06-30 2019-10-25 Aledia Dispositif optoélectronique comprenant des diodes électroluminescentes
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
KR20240021587A (ko) * 2022-08-10 2024-02-19 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356116A (ja) * 2003-05-26 2004-12-16 Citizen Electronics Co Ltd 発光ダイオード
WO2005013365A2 (en) * 2003-07-30 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, light emitting module, and lighting apparatus
JP2006128425A (ja) * 2004-10-29 2006-05-18 Shin Etsu Handotai Co Ltd 発光素子および発光素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298390B2 (ja) 1995-12-11 2002-07-02 日亜化学工業株式会社 窒化物半導体多色発光素子の製造方法
WO1998034285A1 (fr) 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
JP3893735B2 (ja) 1998-04-24 2007-03-14 松下電器産業株式会社 発光装置
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
US6936856B2 (en) * 2002-01-15 2005-08-30 Osram Opto Semiconductors Gmbh Multi substrate organic light emitting devices
JP2004079933A (ja) 2002-08-22 2004-03-11 Ishikawajima Harima Heavy Ind Co Ltd Ｌｅｄディスプレイとその製造方法
JP4280050B2 (ja) * 2002-10-07 2009-06-17 シチズン電子株式会社 白色発光装置
US7009199B2 (en) * 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
KR100586944B1 (ko) * 2003-12-26 2006-06-07 삼성전기주식회사 고출력 발광다이오드 패키지 및 제조방법
JP4747726B2 (ja) * 2004-09-09 2011-08-17 豊田合成株式会社 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356116A (ja) * 2003-05-26 2004-12-16 Citizen Electronics Co Ltd 発光ダイオード
WO2005013365A2 (en) * 2003-07-30 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, light emitting module, and lighting apparatus
JP2006128425A (ja) * 2004-10-29 2006-05-18 Shin Etsu Handotai Co Ltd 発光素子および発光素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047011A1 (ja) * 2015-09-15 2017-03-23 信越半導体株式会社 発光素子の実装方法
JPWO2017047011A1 (ja) * 2015-09-15 2018-04-26 信越半導体株式会社 発光素子の実装方法
TWI702733B (zh) * 2015-09-15 2020-08-21 日商信越半導體股份有限公司 發光元件的安裝方法

Also Published As

Publication number Publication date
KR101271373B1 (ko) 2013-06-07
CN101090108A (zh) 2007-12-19
US7880180B2 (en) 2011-02-01
KR20070118552A (ko) 2007-12-17
CN101090108B (zh) 2011-01-19
US20070284566A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
US10326059B2 (en) Thin film light emitting diode
US8735934B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
US9419186B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
CN102194971B (zh) 发光装置封装元件及其制造方法
TWI543399B (zh) 半導體發光裝置
JP2016171164A (ja) 半導体発光装置
JP2009059883A (ja) 発光装置
JP2009506527A (ja) カラー変換器を備えた発光ダイオードおよびレーザーダイオードのための電気接触システム
KR100667504B1 (ko) 발광 소자의 패키지 및 그의 제조 방법
JPH0864872A (ja) 半導体発光素子、およびその製造方法
JP2007066939A (ja) 半導体発光装置
JP2007335462A (ja) 半導体複合素子およびその製造方法
JP2001298216A (ja) 表面実装型の半導体発光装置
TWI458140B (zh) 發光裝置封裝元件
JP2007095807A (ja) 発光装置及びその製造方法
JP2013062416A (ja) 半導体発光装置およびその製造方法
KR20120105950A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP2007324275A (ja) 発光装置
US7858991B2 (en) Light emitting device with magnetic field
TWI395346B (zh) 發光元件的封裝結構
JPH11112025A (ja) チップ型発光素子
JP2007324204A (ja) 発光装置
JP4443397B2 (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
JP2006128457A (ja) 発光素子および発光装置
KR100735371B1 (ko) 백색 발광소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108