CN101090108B - 半导体复合器件及其制造方法 - Google Patents

半导体复合器件及其制造方法 Download PDF

Info

Publication number
CN101090108B
CN101090108B CN2007101091949A CN200710109194A CN101090108B CN 101090108 B CN101090108 B CN 101090108B CN 2007101091949 A CN2007101091949 A CN 2007101091949A CN 200710109194 A CN200710109194 A CN 200710109194A CN 101090108 B CN101090108 B CN 101090108B
Authority
CN
China
Prior art keywords
semiconductor device
light emitting
electrode
emitting semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101091949A
Other languages
English (en)
Other versions
CN101090108A (zh
Inventor
多田康广
半谷明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN101090108A publication Critical patent/CN101090108A/zh
Application granted granted Critical
Publication of CN101090108B publication Critical patent/CN101090108B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种半导体复合器件，其包括共用基板；第一半导体发光器件；以及第二半导体发光器件。所述第一半导体发光器件被构造成包括直接地或经由接合层而形成在所述共用基板的一部分上的、包含发光层的外延生长层。所述第二半导体发光器件设置在所述外延生长层并不接合的至少一个位置处的槽中或者设置在形成于至少一个位置处的所述槽的凹部中。本发明还提供了具有这种结构的半导体复合器件的制造方法。

Description

半导体复合器件及其制造方法
技术领域
本发明涉及半导体复合器件及其制造方法。更具体地讲，本发明涉及在同一基板上包括多个发光单元的半导体复合器件及其制造方法。
背景技术
已经提出了半导体发光源，其包括形成在由半导体材料制成的同一基板上或形成在同一器件上(如下所列)的多个发光单元，所述发光单元具有相应不同的发射光谱。
它们包括：(1)半导体复合发光器件，其包括半导体晶体层，所述半导体晶体层具有依次生长在同一基板上的多个活性层(发光层)，其中所述活性层具有相应不同的发射光谱(例如，见日本专利公开文献1：No.3298390)；(2)LED显示器，其包括半导体晶体层，所述半导体晶体层具有依次或同时生长在同一基板上的发光层，其中所述发光层具有相应不同的发射光谱(例如，见日本专利公开文献2：JP 2004-7993 3A)；(3)半导体发光器件，其包括经由微凸块面向下安装在Si二极管上的GaN基LED(例如，见专利公开文献3：WO 98/34285)；以及(4)全色半导体发光器件，其包括经由微凸块安装在Si二极管上的、可操作成发射红光、绿光和蓝光的、倒装芯片(flip-chip)型的半导体发光器件(例如，见专利公开文献4：JP 11-307818A)。
在以上现有技术(1)中，发光层的数量增加广泛地增加了外延生长过程中的步骤。这导致了延长的供货时间，以及降低的可生产性和暴增的生产成本，并且使得在所有生长过程中对于对应的生长状态很难确保优异的可重复生产性。因而，发光层造成了发射光谱的变化，并且因而，从最终的半导体复合发光器件发出的光的色调具有很大差异，这使得很难控制色调，因而成为一个问题。
在以上现有技术(2)中，与化合物半导体有关的构成比(composition ratio)和生长温度可以被控制，以形成这样的发光层，其具有依次选择性或同时的多个期望的发射光谱。在这种情况中，针对用于在此形成发光层的生长区域的选择性构成控制以及温度控制这两者的高精度实施需要高技术。因而，这种方法很难实现色调很少差异的LED显示器。
在以上现有技术(3)中，如果安装在Si二极管上的LED具有线材接合所需的上侧电极，则与线材接合有关的热量、压力和振动在微凸块上施加应力，其中所述微凸块将Si二极管与LED相连。该应力削弱了与连接强度和电特性有关的可靠性。因而，LED被限于具有适于面向下安装的结构的LED，该结构限制了LED选择的灵活性。另外，在安装LED时施加在LED和Si二极管上的负载的抑制需要安装状态中的特定的限制。在这种情况中，各器件之间的接合强度可降低，从而可能使可靠性变差。
在以上现有技术(4)中，半导体发光器件单独地被安装。因而，相邻的器件之间的间隔被延长，以使得混色的特性变差。
发明内容
本发明已经解决了现有技术中的问题，并且目的是提供一种半导体复合器件，其在热辐射、混色、质量稳定性以及可靠性方面优异，在安装时具有发光器件的较高的亮度以及较大的选择灵活性。
本发明提供了一种半导体复合器件，其包括：共用基板；第一半导体发光器件；以及第二半导体发光器件，
所述第一半导体发光器件被构造成包括直接或经由接合层形成在所述共用基板的一部分上的、包含发光层的外延生长层，并且
所述第二半导体发光器件设置在不与所述外延生长层接合的至少一个位置处的槽中，或者设置在形成于至少一个位置处的所述槽内的凹部中。
在本发明的一个方面中，所述第二半导体发光器件可包括形成在不同于所述共用基板的生长基板上的、包含发光层的外延生长层；并且所述第二半导体发光器件经由接合电极而接合至所述共用基板。
在本发明的一个方面中，所述第一半导体发光器件中的所述接合层可包括欧姆电极层以及由金属构成的接合材料层，并且所述接合层形成为与所述第一半导体发光器件中的外延生长层接触。
在本发明的一个方面中，用于接合所述第二半导体发光器件的接合电极与所述第一半导体发光器件中的接合层部分或全部连续地、或与所述第一半导体发光器件中的接合层分开地形成在所述共用基板上的槽中。
在本发明的一个方面中，所述第一半导体发光器件和所述第二半导体发光器件可具有相应不同的发射光谱。
在本发明的一个方面中，所述半导体复合器件还可包括还包括透光树脂，其包含充满将所述第二半导体发光器件设置于其中的至少一个凹部中的至少一种磷光体。
本发明还涉及一种半导体复合器件的制造方法，其包括以下步骤：
在生长基板上形成包含发光层的外延生长层；
在所述外延生长层上形成第一电极；
在共用基板的两个表面上分别形成第二电极和第三电极；
将所述第一电极和所述第二电极接合在一起；
在将所述生长基板从所述接合的组件去除或不去除生长基板以形成第一半导体发光器件之前，邻近所述外延生长层，在所述接合的组件的表面上形成第四电极；
在一个或多个位置形成凹部，其从所述第一半导体发光器件中的外延生长层延伸至所述第一电极、所述第二电极或所述共用基板，或者还在延伸至所述共用基板的槽中形成凹部；
在所述槽或所述凹部的内侧底部上形成第五电极；并且
将第二半导体发光器件安装在所述槽或所述凹部中。
根据本发明，可以实现这样的半导体复合器件，其在热辐射、混色、质量稳定性以及可靠性方面优异，在安装时具有发光器件的较高的亮度以及较大的选择灵活性。
附图说明
图1是根据本发明半导体复合器件的实施例1的俯视图；
图2是沿图1的A-A的剖视图；
图3是根据本发明半导体复合器件的实施例1的内部线路图；
图4是根据本发明半导体复合器件的实施例1的另一内部线路图；
图5是根据本发明半导体复合器件的实施例2的俯视图；
图6是沿图5的A-A的剖视图；
图7是根据本发明半导体复合器件的实施例2的安装示意图；
图8是根据本发明半导体复合器件的实施例3的剖视图；
图9是根据本发明半导体复合器件的实施例3的安装示意图；
图10是根据本发明半导体复合器件的实施例3的另一安装示意图；
图11是本发明半导体复合器件的安装示意图；
图12是本发明半导体复合器件的另一安装示意图；
图13示出了制造本发明半导体复合器件的工艺步骤；
图14是本发明半导体复合器件的局部剖视图；
图15是本发明半导体复合器件的安装示意图；
图16是传统的半导体复合器件的安装示意图。
具体实施方式
现在参看图1至15将详细说明本发明的各实施例。以下说明的实施例是本发明的特别优选的实例，并且给出了不同的技术上的优选的限制，尽管本发明的范围并不限于这些实施例，而以下说明中的任何特定的表述并不是限制本发明。
实施例1
图1是根据本发明半导体复合器件的实施例1的俯视图，并且图2是沿图1的A-A的剖视图。
半导体复合器件(semiconductor composite device，以后简称为“复合器件”)1包括第一半导体发光器件(此后简称为“第一发光器件”)3，其用于构成第一发光区域2；以及第二半导体发光器件(此后称为“第二发光器件”)5，其用于构成第二发光区域4。
第一发光器件3如下被构造。材料适当地选自具有期望的特性(例如，高导电率、高透射率、高导热率以及高强度)的Si、Al2O3、SiC和GaP，以形成共用基板6。在共用基板6的一个表面上形成第一外连接电极7。第一外连接电极7自共用基板6依次包括Ti或Ni的湿层以及Au的外连接电极层。
在共用基板6的另一表面上，自共用基板6依次形成包含发光层的外延生长层(此后简称为“生长层”)9以及由AuGeNi合金构成的第二外连接电极10。第二外连接电极10用作为出光表面，并且因此是由细丝电极或完全透明的而尽可能不阻挡出光的电极构成。
在共用基板6上形成槽11，而其中不形成生长层9。槽11是第二外连接电极10和生长层9不出现在其中的区域。在共用基板6上，形成通过槽11的底部而暴露的发光器件接合电极12，以便安装和接合第二发光器件5。发光器件接合电极12是由Au或AuZn构成，以确保优异的导电性。
位于第二发光器件5上的下侧电极13与形成在共用基板6上的槽11中的发光器件接合电极12之间的共晶会接将第二发光器件5固定在槽11中。这还可实现两个电极之间的导电。第二发光器件5具有形成在与下侧电极13相反的另一侧上的上侧电极14。
如上所述构成的半导体复合器件1以如图3和4所示的两种方式被内部接线。在一方面，如果如图3所示内部接线，则第一发光器件3被构造成第一外连接电极7用作为N-电极，而第二外连接电极10用作为P-电极。在这种情况中，第二发光器件5被构造成，下侧电极13用作为N-电极，而上侧电极14用作为P-电极。
在另一方面，如果如图4所示内部接线，则第一发光器件3被构造成，第一外连接电极7用作为P-电极，而第二外连接电极1 0用作为N-电极。在这种情况中，第二发光器件5被构造成，下侧电极13用作为P-电极，而上侧电极1 4用作为N-电极。
实施例2
图5是根据本发明半导体复合器件的实施例2的俯视图，图6是沿图5的A-A的剖视图，并且图7是安装图。
在本发明中，在共用基板6的两个相反的位置处，相应的槽11形成在第一发光器件3中，在所述位置不存在第二外连接电极10和生长层9。凹部15以通过每个槽11的底部暴露的方式形成在共用基板6中。
第二发光器件接合电极12在凹部15的内侧底部上形成。第二发光器件5上的下侧电极13与接合电极12之间的共晶会接将第二发光器件5固定在凹部15中，并且还实现了两个电极之间的导电。
其它结构与上述实施例1类似，并且在以下的说明中省略。
图7示出了安装在母板上的本实施例的半导体复合器件。半导体复合器件1固定在母板16上，从而半导体复合器件1上的第一外连接电极7经由诸如焊料和导电粘合剂(未示出)的导电接合材料被接合至母板16上的引线图案17。这些电极彼此相互导电。
第一发光器件3上的第二外连接电极10和第二发光器件5上的上侧电极14经由对应的接合引线18连接至母板16上的单独的引线图案17。
第二发光器件5安装在其中的凹部15充满由透光树脂构成的密封树脂19，其中所述透光树脂包含至少一种或多种磷光体，以密封第二发光器件5。构成密封树脂19的透光树脂保护第二发光器件5免受诸如水、灰尘和气体的外部环境的影响。与第二发光器件5的出光表面形成界面的密封树脂19的折射率可被制造成与形成第二发光器件的出光表面的半导体材料的折射率接近。在这种情况中，可以提高从由第二发光器件5的出光表面行进的发射的光提取到密封树脂19中的效率。
包含在密封树脂19中的磷光体通过从第二发光器件5发出的光的一部分被激发，并且将其转换成具有高于所发出的光的波长的光。由于发出的光与转换的光的附加的混色，这可操作成，释放具有与从第二发光器件5发出的光相比不同色度的光。因此，来自第一发光器件3的光、来自第二发光器件5的光以及磷光体的合适选择的组合可实现发射具有期望色度的光的半导体复合器件。
还可以将半导体复合器件1和接合引线18密封在由透光树脂构成的密封树脂内。在这种情况中，密封树脂保护半导体复合器件1免受诸如水、灰尘和气体的外部环境影响，这与上述类似，并且还保护接合引线18免受诸如振动和冲击的机械应力的影响。另外，还具有这样的功能，即高效地引导从半导体复合器件1释放的光通过半导体复合器件1的出光表面进入透光树脂中。
实施例3
图8是根据本发明半导体复合器件的实施例3的剖视图，并且图9和10是安装图。
在该实施例3中，与实施例2不同，第一发光器件3上的第二外连接电极10和第二发光器件5上的上侧电极14具有位于同一平面上的对应的上侧表面。为了确保电极10与14之间的位置关系，第一发光器件3被制造成，其厚度大于第二发光器件5的厚度。另外，考虑第二发光器件5的厚度而确定形成在共用基板6内的凹部15的深度。
在第二外连接电极10上形成由Au等构成的凸点球(bumpball)28a，并且在第二发光器件5上形成同样由Au等构成的凸点球28b。凸点球28a和28b具有位于同一平面上的对应的上侧端部。
在图8中，位于第二发光器件5上的成对的电极是由上侧电极14和下侧电极13构成，尽管该对电极可设置在第二发光器件5的上侧上。在这种情况中，设在第二发光器件5的上侧和第一发光器件3上的第二外连接电极10的上侧表面上的两个电极的上侧表面位于同一表面上。
其它结构与上述实施例2类似，并从以下说明中省略。
图9示出了以夹层的方式安装在母板与透明基板之间的该实施例的半导体复合器件。半导体复合器件1固定在母板16上，从而半导体复合器件1上的第一外连接电极7经由诸如焊料和导电粘合剂(未示出)的导电接合材料被接合至母板16上的引线图案17。这些电极设置成彼此相互导电。第一发光器件3上的凸点球28a和第二发光器件5上的凸点球28b接合至形成在透明基板29上的引线图案(未示出)，并且设置成彼此相互导电。
从第一发光器件3和第二发光器件5发出的光通过透明基板29释放至透明基板29的外侧。不同的工艺(例如透镜处理工艺和扩散工艺)根据期望的器件可被应用至透明基板29。
这种安装方法可能实现，这是因为第一发光器件3上的第二外连接电极10和第二发光器件5上的上侧电极14具有位于同一平面上的对应的上侧表面。另外，设置在第一发光器件3上的第二外连接电极10上的凸点球28a和设置在第二发光器件5上的上侧电极14上的凸点球28b具有位于同一平面上的对应上侧端部。
图10示出了安装在母板上的该实施例3的半导体复合器件。半导体复合器件1固定在母板16上，以便导电，从而第一发光器件3上的凸点球28a和第二发光器件5上的凸点球28b接合至母板16上的对应的引线图案17。
局部形成在第一发光器件3上的第一外连接电极7经由接合引线18接合至另一引线图案17，以便导电，其中所述另一引线图案独立于接合至母板16上的凸点球28a、28b的引线图案17。
在这种情况中，第一发光器件3中的共用基板6是由具有透光性的半导体材料构成。因此，在从外延生长层9内发出的光中，朝向第一外连接电极7行进的光通过共用基板6释放至共用基板6的外侧。另外，朝向母板1 6行进的光在母板16的表面上被反射，并且类似地通过共用基板6释放至共用基板6的外侧。
因此，该安装方法可提高提取发射的光至外侧的效率。通过所设置的反射层，可进一步提高光提取效率，例如，所述反射层印制在半导体复合器件1所安装的母板16的表面上。
这种安装方法可以实现，因为第一发光器件3上的第二外连接电极10和第二发光器件5上的上侧电极14具有位于同一平面上的对应的上侧表面。另外，设置在第一发光器件3上的第二外连接电极10上的凸点球28a和设置在第二发光器件5上的上侧电极14上的凸点球28b具有位于同一平面上的对应的上侧端部。
本发明的半导体复合器件1可安装在通用的封装内。例如，其包括如图11所示的表面安装封装以及如图12所示的炮弹形封装(bullet-shaped package)。
参看图13，接下来说明本发明的半导体发光器件的制造方法。首先，在步骤(a)中，制备生长基板20。生长基板20是由这样的材料制成，其具有可与随后说明的外延生长材料匹配的晶格常数。如果形成用于红光发射的发光层，则采用GaAs基半导体。
在步骤(b)中，在生长基板20上形成包含发光层的外延生长层9。外延生长层9可由AlGaInP基半导体制成。
在步骤(c)中，在外延生长层9上形成第一电极21。第一电极包括AuZn或Au的欧姆电极层以及由诸如AuSn的共晶材料构成的接合材料层，并且在以下的步骤中成为接合层8的一部分。在这种情况中，SiO2的反射层可局部设置在抵靠着外延生长层9的第一电极21的一侧上。
在步骤(d)中，除了步骤(a)至(c)以外，制备共用基板6。共用基板6可由Si基半导体制成。在这种情况中，材料并不限于Si基半导体，只要其导热率比GaAs基生长基板20高，并且导电性比GaAs基生长基板20好。此外，具有期望的特性(例如，高导电性、高透过性、高导热性以及高强度)的材料可选自Al2O3、SiC以及GaP，以便根据目标半导体复合器件进行使用。
此外，在步骤(e)中，在共用基板6的一个表面上形成将转化成接合层8的一部分的第二电极22，并且在另一表面上形成将转化成第一外连接电极7的第三电极23。第二电极22包括从共用基板6依次形成的Ti或Ni的湿层(wet layer)以及Au的接合金属层。第三电极23包括从共用基板6依次形成的Ti或Ni的湿层以及Au的外连接金属层。
接着，在完成了步骤(a)至(c)的工艺之后的生长基板20以及在完成了步骤(d)至(e)的工艺之后的共用基板6被组装并且转移至步骤(f)。
在步骤(f)中，生长基板20上的第一电极21与共用基板6上的第二电极22相对。
在步骤(g)中，生长基板20上的第一电极21与共用基板6上的第二电极22彼此相互接触，并且被加热和加压以将电极21和22这两者接合在一起。在这种情况中，包含在第一电极21中的AuSn的接合层以及包含在第二电极22中的Au的接合金属层主要被熔化和混合，从而接合的部分成为接合层8。可以根据期望的发光器件特性设置各层，例如障碍层、光反射层、湿层以及紧密接触层，它们位于共用基板6与外延生长层9之间。这些层可之前设置在第一电极上。此外，而不是经由诸如上述步骤(g)中的AuSn的共晶材料将两者接合在一起，还可以经由钎焊材料将两者接合在一起或者经由树脂粘合剂将两者接合在一起。可选地，可仅通过热压接处理(thermal crimping)而以不用在它们之间夹置金属材料的方式将两者接合在一起(在这种情况中，并不形成电极21、22和接合层8)。
在步骤(h)中，通过蚀刻等的方法去除生长基板20。取决于半导体复合器件，可不执行该步骤以留下生长基板。
在步骤(i)中，在外延生长层9上的特定位置处形成由AuGeNi等构成的并将转化成第二外连接电极10的多个第四电极24，并且被合金化处理(alloyed)。
在步骤(j)中，通过蚀刻等方式在特定的位置形成具有特定形状和尺寸的多个槽11，同时从外延生长层9延伸通过接合层8到达共用基板6。步骤(j)中的工艺可与上述步骤(h)中的生长基板20的去除同时被完成。还可以在共用基板中形成凹部。槽11并不总是需要到达共用基板，但可被形成到达位于外延生长层9与共用基板6之间的接合层8。在上述步骤(b)中，外延生长层9不可之前设置在将转化成凹部的区域内，从而省略上述步骤(j)。
在步骤(k)中，在每个凹部11的底部25上形成由AuZn或Au构成的并且将转化成发光器件接合电极12的第五电极26。在这种情况中，如果在上述步骤(j)中形成的槽11在外延生长层9中被停止，以留下接合层8，则该步骤并不是期望的。
在步骤(1)中，在第五电极26上通过利用共熔合金或凸块的方法安装将转化成第二发光器件5的发光器件27。如果倒装芯片型的半导体发光器件被安装作为第二半导体发光器件5(未示出)，则在第五电极26上经由凸块安装半导体发光器件上的电极。
在步骤(m)中，设置特定的切割(dicing)位置。
在步骤(n)中，组件被切割成单片，以完成半导体复合器件1。还可以省略步骤(1)，并建立用于将发光器件27安装在切割的单片上的一系列步骤。
用于接收安装在其中的发光器件27的槽11可通过以下方式形成，即提供形成通过副组件的孔的步骤，其是在该位置的步骤(c)之后完成的，从而在其中形成槽11。然后，该副组件与共用基板6接合，从而在共用基板上在通孔所在的位置形成槽。在这种情况中，可省略形成槽11的步骤以及形成第五电极26的步骤。
第二发光器件5对应于LED，其根据发光层的结构被归类成简单PN结型结构、单异质(single-hetero)(SH)结构、双异质(DH)结构以及量子阱(quantum well)结构。从这些选择合适的发光器件，以完成期望的半导体复合器件1。
为了构成半导体复合器件1，可任意地设定第一发光器件3与第二发光器件5的组合。例如，可以通过具有不同的发射光谱的发光器件的组合实现适于发射多色光的半导体复合器件。还可以通过具有同一发射光谱的发光器件的组合实现适于完成光输出控制和分布控制的半导体复合器件。
可任意地设定安装在共用基板6上的第二发光器件5的数量和布置结构。例如，为了抑制来自半导体复合器件1的光的色度的差异，它们相对于半导体复合器件1的中心布置在对称的位置上。用于设置槽或凹部的位置并不限于如图所示共用基板的角落。可根据第二发光器件5设置第一半导体发光器件3的形状和尺寸。特别地，可按照第二发光器件5的形状形成期望的形状。
共用基板6上的第五电极26(发光器件接合电极1 2)以及第二发光器件5上的下侧电极13可任意地彼此相互接合。例如，可以通过夹置如图14所示的Au等的凸点球28实现共晶会接或倒装芯片安装。特别地，从缩短第一发光器件与第二发光器件中的发光区域之间的距离的观点看，使用倒装芯片安装是期望的。
第一发光器件3上的第一外连接电极7与第二发光器件5上的下侧电极13具有同一导电类型。因而，第一发光器件3上的第二外连接电极10与第二发光器件5上的上侧电极14也具有同一导电类型。
如上所述是根据本发明的半导体复合器件和制造方法的实施例。以下的说明是针对本发明和各实施例所实现的效果。
(1)热辐射(放热性)
第二发光器件(LED)可安装在共用基板上，其是由导热率比包含发光层的外延生长层的材料(例如，GaAs基半导体)更高的材料构成。(如果外延生长层是由GaAs基半导体构成，则共用基板是由Si基半导体构成)。因而，多于安装在外延生长层上的LED，自产生的热量可高效地从LED传递至外部(例如，传递至母板)，因而提高了热辐射的效果。
(2)混色性
可设置多个发光单元，它们适于操作成发射具有不同的发射光谱的光，以通过来自发光单元的光的附加的混色获得任意色度的光。在这种情况中，为了确保色度更小差异的优异的混色，需要的是缩短相邻的发光单元之间的距离。
如上所述，在本发明中，可根据第二发光器件5设置第一发光器件3的形状和尺寸。特别地，其可按照第二发光器件5的形状而形成期望的形状。因而，本发明的半导体复合器件可被制造成在两个发光器件之间(发光区域之间)并不留下任何无用的空间，并且因而，混色明显是优异的。
在发光器件安装在基板上时，发光器件上的电极与基板上的对应电极经由共晶材料、焊料、凸点球和导电胶之一被连接。
在安装发光器件时，可使用高反射性、白塑料壳体，例如尼龙基的壳体，以高效地利用从发光器件发射的光作为照明光，这是借助于使用来自塑料壳体的反射。
在将发光器件安装在塑料壳体中时，可以考虑使用上述共晶材料、焊料、凸点球和导电胶之一，尽管实际上，用于赋予留下某些材料的限制的状态不是合适的。
例如，诸如AuSn材料的共晶会接大体上需要在大约280℃加热。共晶会接的热量还作用在塑料壳体上，并且热学变质塑料壳体(改变颜色为棕色或黄色)，以降低反射率。结果，将来自发光器件的发射的光提取至外部的效率降低，并造成亮度的下降。
采用导电胶(银胶)，其设置成在低于共晶温度的温度使用的状态，以避免这种问题。导电胶具有大约160℃的硬化温度。因而，可以确保较高的亮度，而并不变质塑料壳体。
如果使用导电胶以安装多个单独的发光器件，则在安装时导电胶的扩散宽于其它接合材料，并且因此造成以下问题。即，在发光器件具有0.3mm×0.3mm的尺寸时，如图16所示，导电胶的扩散具有0.5mm的直径。因而，如果三个发光器件相应地位于直角三角形的顶点上，则相邻的导电胶之间的距离可设定为0.1mm的最小距离，以防止它们短路。在这种情况中，相邻的发光器件之间的距离最小为0.22mm。
在另一方面，本发明的半导体复合材料如图15所示被构造，因为在共用基板与第二发光器件之间的接合中可采用共晶材料或凸点球。即，如果通过如上所述的共晶会接的方式在共用基板上安装0.3mm×0.3mm的第二发光器件，则第一发光器件与第二发光器件之间的距离可制造为0.1mm。此外，利用夹置凸点球的倒装安装可将其缩短至0.05mm。
如果如图1 5和16所示构成的发光器件是发射具有不同的发射光谱的光的器件，则本发明的、具有相邻的发光器件之间较短距离的半导体复合器件明显地混色更好。
如果本发明的半导体复合材料安装在塑料壳体中，则使用导电胶，尽管此时已经确保了有利的混色，并且因此并不造成上述问题。
(3)质量稳定性
在本发明的半导体复合器件中，具有诸如光学特性和电特性的选定的特性的第二发光器件可安装在共用基板上。这与用于形成多个生长层的方向不同，其中所述多个生长层分别包含作为现有技术的共用基板上的发光层。因此，可以制造特性较少差异并且重复生产性优异的半导体复合器件。例如，根据光从发光器件的发射选定的第二发光器件的组合可有助于半导体复合器件的色调控制。
(4)发光器件的选择的灵活性
在本发明的半导体复合器件中，通过以下方法可在共用基板上安装第二半导体发光器件，其中所述方法例如为共晶会接和如上所述利用凸点球的倒装芯片安装的不同的方法。根据这些方法，第二半导体发光器件可以是以下类型发光器件中的一种，即包括一对位于相反侧上的电极的类型，以及包括一对位于一侧上的电极的类型。即使第二半导体发光器件5具有需要引线接合的上侧电极14，也不可削弱第一半导体发光器件的可靠性。由于可以以这种方式选择不同的安装方法，所以可使用的发光器件的范围被扩大，从而增加了选择的灵活性。
(5)高亮度
本发明的半导体复合器件可被用于构成全色发光器件。在这种情况中，优选地，绿光(G)发光器件作为第一发光器件安装在共用基板上，并且两个器件或者红光(R)发光器件和蓝光(B)发光器件作为第二发光器件。
在白光(W)通过R、G、B光的附加的混色而形成时，大致合适的是，将R、G、B光的量的比例确定为R∶G∶B＝3∶6∶1。绿光需要最大量的光。
在电流的状态中，然而，绿光发光器件劣于其它器件的发光效率。因而，用于发射白光的器件在绿光发光器件中比在其它发光器件中供应更大的电流，以保持R、G、B光的量平衡。
如果红光、绿光和蓝光发光器件具有几乎相同的发射区域，则可通过绿光发光器件确定额定电流，并且仅仅允许微小的电流，以在此时流入红光和蓝光发光器件中。因而，白光具有较低的亮度，尽管其可被获得。
相反地，在本发明的半导体复合器件中，如上所述，发射区域较大的第一发光器件作为绿光发光器件安装在共用基板上，并且两个器件或者红光和蓝光发光器件，它们的发射区域小于绿光发光器件，作为第二发光器件。因而，可以增加绿光的量，同时将发射表面中的电流密度保持几乎未变，因而实现了高亮度，而同时保持稳定性。
本发明的半导体复合器件可用作为诸如手机的移动器具的LED背光；车辆器具中的LCD背光；TV和PC监视器中的LCD背光；以及不同指示器中的光源。

Claims (7)

1.一种半导体复合器件，包括：
共用基板；第一半导体发光器件；以及第二半导体发光器件，
所述第一半导体发光器件被构造成包括直接或经由接合层形成在所述共用基板的一部分上的、包含发光层的外延生长层，
所述第二半导体发光器件设置在不与所述外延生长层接合的至少一个位置处的槽中，或者设置在形成于至少一个位置处的所述槽内的凹部中，并且
所述第二半导体发光器件包括形成在不同于所述共用基板的生长基板上的、包含发光层的外延生长层；并且所述第二半导体发光器件经由接合电极而接合至所述共用基板。
2.根据权利要求1所述的半导体复合器件，其特征在于，在所述第一半导体发光器件上被包含的外延生长层形成在不同于所述共用基板的针对第一半导体发光器件的生长基板上。
3.根据权利要求1或2所述的半导体复合器件，其特征在于，所述第一半导体发光器件中的所述接合层包括欧姆电极层以及由金属构成的接合材料层，并且所述接合层形成为与所述第一半导体发光器件中的外延生长层接触。
4.根据权利要求1或2所述的半导体复合器件，其特征在于，用于接合所述第二半导体发光器件的接合电极与所述第一半导体发光器件中的接合层部分或全部连续地、或与所述第一半导体发光器件中的接合层分开地形成在所述共用基板上的槽中。
5.根据权利要求1或2所述的半导体复合器件，其特征在于，所述第一半导体发光器件和所述第二半导体发光器件具有各自不同的发射光谱。
6.根据权利要求1或2所述的半导体复合器件，其特征在于，还包括透光树脂，其包含充满将所述第二半导体发光器件设置于其中的至少一个凹部中的至少一种磷光体。
7.一种半导体复合器件的制造方法，其包括以下步骤：
在生长基板上形成包含发光层的外延生长层；
在所述外延生长层上形成第一电极；
在共用基板的两个表面上分别形成第二电极和第三电极；
将所述第一电极和所述第二电极接合在一起；
在将所述生长基板从所述接合的组件去除或不去除生长基板以形成第一半导体发光器件之后，邻近所述外延生长层，在所述接合的组件的表面上形成第四电极；
在一个或多个位置形成凹部，其从所述第一半导体发光器件中的外延生长层延伸至所述第一电极、所述第二电极或所述共用基板，或者还在延伸至所述共用基板的槽中形成凹部；
在所述槽或所述凹部的内侧底部上形成第五电极；并且
将第二半导体发光器件安装在所述槽或所述凹部中。
CN2007101091949A 2006-06-12 2007-06-12 半导体复合器件及其制造方法 Expired - Fee Related CN101090108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP162534/2006 2006-06-12
JP2006162534A JP2007335462A (ja) 2006-06-12 2006-06-12 半導体複合素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN101090108A CN101090108A (zh) 2007-12-19
CN101090108B true CN101090108B (zh) 2011-01-19

Family

ID=38820967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101091949A Expired - Fee Related CN101090108B (zh) 2006-06-12 2007-06-12 半导体复合器件及其制造方法

Country Status (4)

Country Link
US (1) US7880180B2 (zh)
JP (1) JP2007335462A (zh)
KR (1) KR101271373B1 (zh)
CN (1) CN101090108B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103286B2 (ja) * 2007-06-12 2012-12-19 富士フイルム株式会社 バックライトユニット及び液晶表示装置
US8735913B2 (en) * 2011-04-01 2014-05-27 Visera Technologies Company Limited Light emitting semiconductor structure
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
WO2017047011A1 (ja) * 2015-09-15 2017-03-23 信越半導体株式会社 発光素子の実装方法
FR3068515B1 (fr) 2017-06-30 2019-10-25 Aledia Dispositif optoélectronique comprenant des diodes électroluminescentes
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
KR102668393B1 (ko) * 2022-08-10 2024-05-24 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747192A (zh) * 2004-09-09 2006-03-15 丰田合成株式会社 发光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298390B2 (ja) 1995-12-11 2002-07-02 日亜化学工業株式会社 窒化物半導体多色発光素子の製造方法
EP1959506A2 (en) * 1997-01-31 2008-08-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor light-emitting device
JP3893735B2 (ja) 1998-04-24 2007-03-14 松下電器産業株式会社 発光装置
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
US6936856B2 (en) * 2002-01-15 2005-08-30 Osram Opto Semiconductors Gmbh Multi substrate organic light emitting devices
JP2004079933A (ja) 2002-08-22 2004-03-11 Ishikawajima Harima Heavy Ind Co Ltd Ｌｅｄディスプレイとその製造方法
JP4280050B2 (ja) * 2002-10-07 2009-06-17 シチズン電子株式会社 白色発光装置
US7009199B2 (en) * 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
JP2004356116A (ja) * 2003-05-26 2004-12-16 Citizen Electronics Co Ltd 発光ダイオード
WO2005013365A2 (en) * 2003-07-30 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, light emitting module, and lighting apparatus
KR100586944B1 (ko) * 2003-12-26 2006-06-07 삼성전기주식회사 고출력 발광다이오드 패키지 및 제조방법
JP2006128425A (ja) * 2004-10-29 2006-05-18 Shin Etsu Handotai Co Ltd 発光素子および発光素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747192A (zh) * 2004-09-09 2006-03-15 丰田合成株式会社 发光装置

Also Published As

Publication number Publication date
US20070284566A1 (en) 2007-12-13
US7880180B2 (en) 2011-02-01
JP2007335462A (ja) 2007-12-27
CN101090108A (zh) 2007-12-19
KR20070118552A (ko) 2007-12-17
KR101271373B1 (ko) 2013-06-07

Similar Documents

Publication Publication Date Title
US10032971B2 (en) Light emitting device package and lighting system including the same
TWI676261B (zh) 高密度像素化發光二極體及其之裝置和方法
US9202999B2 (en) Light emitting device and its method of manufacture
JP4535928B2 (ja) 半導体発光装置
CN101090108B (zh) 半导体复合器件及其制造方法
TWI545802B (zh) 發光器具及其製造方法
CN102163666A (zh) 混合发光二极管芯片和具有其的发光二极管器件及制造法
CN102903706A (zh) 发光器件封装件及使用其的照明系统
KR20120118692A (ko) 발광 소자 패키지 및 이를 이용한 발광 장치
TWI778103B (zh) 發光裝置封裝
CN103477456A (zh) 具有波长转换层的发光装置
CN103620801A (zh) 用于倒装安装的水平led的间隙工艺
JP2021523539A (ja) 照明モジュールおよびこれを備えた照明装置
CN109429532A (zh) 发光器件封装和光源设备
CN102386307A (zh) 具有对比面的led封装
CN102117878A (zh) 发光器件及其制造方法
CN109244224A (zh) 发光器件封装
CN109757120A (zh) 发光器件封装
CN109390449A (zh) 发光器件封装
US11342486B2 (en) Light-emitting device package and lighting device having same
JP4221649B2 (ja) 波長変換素子並びにその製造方法
KR20130014755A (ko) 발광 소자 패키지 및 조명 시스템
KR101723540B1 (ko) 발광 소자 및 이를 갖는 발광 소자 패키지
KR102131309B1 (ko) 형광체 및 이를 포함하는 발광소자 패키지
KR101896693B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20150612

EXPY Termination of patent right or utility model