KR100953662B1 - 색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법 - Google Patents

색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR100953662B1
KR100953662B1 KR1020050088434A KR20050088434A KR100953662B1 KR 100953662 B1 KR100953662 B1 KR 100953662B1 KR 1020050088434 A KR1020050088434 A KR 1020050088434A KR 20050088434 A KR20050088434 A KR 20050088434A KR 100953662 B1 KR100953662 B1 KR 100953662B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
molding
interconnection
substrate
Prior art date
Application number
KR1020050088434A
Other languages
English (en)
Other versions
KR20060131592A (ko
Inventor
이재승
신부건
최민호
유민아
Original Assignee
한빔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한빔 주식회사 filed Critical 한빔 주식회사
Publication of KR20060131592A publication Critical patent/KR20060131592A/ko
Application granted granted Critical
Publication of KR100953662B1 publication Critical patent/KR100953662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 (a) 발광다이오드부; 및 (b) 상기 발광다이오드부의 발광면 상에 도입된 기성형(旣成形)된 몰딩부를 구비하는 것이 특징인 발광다이오드 소자 및 이의 제조방법, 상기 발광다이오드 소자를 포함하는 발광 장치를 제공한다.
본 발명의 발광 다이오드 소자는, 제작된 발광다이오드 소자의 발광면, 바람직하게는 외부 전원과 연결되는 와이어 본딩부가 발광다이오드부의 발광면이 아닌 발광다이오드부의 외부에 배치된 발광다이오드 소자의 발광면 상에, 형광체가 포함된 기성형(旣成形)된 몰딩부를 직접 도입함으로써, 종래 발광다이오드부의 발광면 상에 몰딩재 또는 형광체와 몰딩재의 혼합물로 코팅한 후 몰딩부를 성형하는 제조 공정상의 곤란성 및 이후 고온의 성형 단계에서 발생하는 발광다이오드부의 물리적 및 화학적 불안정성 가중을 근본적으로 해결할 수 있을 뿐만 아니라, 발광부에서 방출되는 빛이 형광체와 균일하게 혼합되어 외부로 방출되므로 방출광의 색상 균일도를 개선할 수 있다.
발광다이오드, 몰딩부, 질화갈륨, 오믹 접촉 금속, 인터커넥션, 형광체, 절연막, 와이어 본딩, 광추출

Description

색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법{LIGHT EMITTING DIODE DEVICE HAVING IMPROVED COLOR UNIFORMITY AND PREPARATION METHOD THEREOF}
도 1은 저출력용 전면발광형 질화갈륨계 발광다이오드 소자의 단면 구조도이다 .
도 2는 고출력용 플립칩 질화갈륨계 발광다이오드 소자의 단면 구조도이다.
도 3은 와이어가 직접 연결된 발광다이오드부 표면에 형광체를 도포한 발광다이오드 소자의 단면도이다.
도 4는 본 발명에 따라 패터닝에 의해 박막 증착되는 도전성 인터커넥션부가 연결된 발광다이오드부 표면에 형광체가 도포된 박막 질화갈륨계 발광다이오드 단위 칩의 단면도이다.
도 5은 와이어 본딩부가 발광 다이오드 상부에 존재하는 박막 질화갈륨계 발광다이오드의 평면도이다.
도 6a는 본 발명의 일 실시예에 따라 도전성 패드부가 발광다이오드부의 외부에 배치된 경우로서, 서로 연결되지 않는 2개의 패턴으로 오믹 접촉 금속을 증착한 후 상기 오믹 접촉 금속층과 도전성 패드부를 연결하는 인터커넥션부의 연결 경로상에 투명 절연막을 올리고 그 위에 각 패턴의 오믹 접촉 금속층에 양쪽 방향으로 인터커넥션부를 배치한 경우의 평면도이다.
도 6b는 본 발명의 변형예로서, 서로 연결되지 않는 2개의 패턴으로 형성된 오믹 접촉 금속층과 도전성 패드부를 연결하는 인터커넥션부의 연결 경로상에 투명 절연막을 올리고 그 위에 각 패턴의 오믹 접촉 금속층에 한쪽 방향으로 인터커넥션부를 배치한 경우의 평면도이다.
도 6c는 본 발명의 다른 변형예로서, 하나의 패턴으로 형성된 오믹 접촉 금속층에 하나의 인터커넥션부만을 배치하는 경우의 평면도이다.
도 6d는 본 발명의 또 다른 변형예로서, 오믹 접촉 금속 증착 이전에 상기 오믹 접촉 금속층과 도전성 패드부를 연결하는 인터커넥션부의 연결 경로상에 투명 절연막을 올린 후 인터커넥션부와 오믹 접촉 금속층을 동시에 형성시킨 경우의 평면도이다.
도 7은 본 발명에 따라 인터커넥션부 및 기성형된 몰딩부를 구비하는 고출력용 박막 질화갈륨계 발광다이오드 소자의 제작 공정을 도시한 개략도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
5. n-질화갈륨 6. 다층 양자 우물
7. p-질화갈륨 8. 사파이어
10. 서브마운트 13. n-오믹 접촉 금속
15. n-패드 17. 인터커넥션
18. 몰딩부 19. 투명 절연막
본 발명은 발광다이오드부의 발광면으로부터 외부로 방출되는 빛의 경로가 몰딩부의 전면(全面)에 걸쳐 동일하게 조절됨으로써 개선된 색상 균일도를 나타내는 발광다이오드 소자 및 이의 제조방법, 상기 발광다이오드 소자를 구비하는 발광 장치에 관한 것이다.
발광다이오드(light emitting diode;LED) 소자는 PN접합에 순방향으로 전류를 흐르게 함으로써 빛을 발생시키는 반도체 소자이다.
발광다이오드 제조를 위한 질화갈륨계 화합물 반도체의 성장에는 주로 사파이어(8) 기판이 이용된다. 사파이어(8) 기판은 절연체이므로 발광다이오드의 양극(2)과 음극(1)이 웨이퍼의 전면에 형성된다. 일반적인 저출력 질화갈륨계 발광다이오드는 결정 구조가 성장된 사파이어(8) 기판을 리드프레임(4)에 올린 후 두개의 전극(1, 2)을 상부에 연결시키는 방식으로 제작된다. 이때 열방출 효율을 개선하기 위하여 사파이어(8) 기판을 약 100㎛ 이하의 두께로 얇게 하여 리드프레임(4)에 붙이게 된다. 도 1은 이를 개략적으로 나타낸 것이다. 사파이어(8) 기판의 열전도도는 약 50 W/m·K으로 두께를 100㎛ 정도로 하더라도 열저항이 매우 크다. 반면 고출력 질화갈륨계 발광다이오드의 경우는 열방출 특성을 보다 개선하기 위하여 플립칩 본딩 방식이 주로 사용되는 추세이다.
플립칩 본딩 방식은 발광다이오드 구조가 만들어진 칩을 열전도도가 우수한 실리콘 웨이퍼(150 W/m·K)나 AlN 세라믹(약 180 W/m·K) 기판 등의 서브마운트(10)에 뒤집어 접합한 것으로서, 도 2는 이를 개략적으로 나타낸 것이다. 플립칩 구조는 서브마운트(10) 기판을 통하여 열이 방출되므로 사파이어(8) 기판을 통하여 열을 방출하는 경우보다는 열방출 효율이 개선되나, 제작 공정이 복잡하고 열방출 문제가 여전히 잔존하는 문제점이 있다.
전술한 문제점들을 해결하기 위하여 사파이어 기판이 제거된 질화갈륨계 박막 발광다이오드 제작이 주목 받고 있다. 박막 발광다이오드의 제작은 주로 레이저 리프트 오프 방식이 이용되고 있다. 레이저 리프트 오프에 의한 발광다이오드 제작은 발광다이오드 구조가 성장된 사파이어(8) 기판에 레이저 빔을 조사하여 발광다이오드 결정구조로부터 사파이어(8) 기판을 제거한 후 패키징하는 기술로서, 열방출 효율이 가장 우수한 구조로 알려져 있다. 또한, 발광 면적이 칩의 크기와 거의 같으므로 (플립칩의 경우는 발광면적이 칩 크기의 약 60% 정도임) 보다 우수한 광추출 특성의 발광다이오드를 제작할 수 있다.
한편, 발광다이오드 소자가 일반적으로 다양한 색, 특히 백색을 나타내기 위해서는 제작된 발광다이오드부의 발광면 상에 몰딩재와 형광체가 혼합된 혼합물을 도포한 후 성형하여 몰딩부(18)를 형성하는 것이 일반적이다. 형광체 박막을 형성하기 위해서는 도포할 소자 상부에 요철 부분이 없는 것이 바람직한데, 발광다이오드부 상부에 와이어(9) 본딩이 존재하는 경우 와이어(9)에 손상을 주지 않고 형광체(18)를 도포하는 것이 용이하지 않다. 또한, 도포된 몰딩재, 예컨대 에폭시 또는 실리콘의 표면 장력으로 인해 구형의 모양이 형성됨으로써 형광체를 지나가는 빛의 이동 거리의 차이가 발생하게 된다. 따라서, 형광체에 흡수되는 빛의 정도가 달라지므로 색상의 불균일성 및 광출력 저하가 초래된다.
본 발명자들은 전술한 문제점들을 고려하여, 형광체 도포 적용의 어려움, 발광다이오드부의 불안정성 유발 및 광출력 저하를 초래하는 종래 형광체를 포함하는 몰딩부 형성 공정 대신, 발광다이오드부의 발광면으로부터 외부로 방출되는 빛의 경로가 몰딩부의 전면(全面)에 걸쳐 동일하게 조절되는 기성형된 몰딩부를 제작된 발광다이오드부의 발광면 상에 직접 도입함으로써, 전술한 문제점들을 근본적으로 해결할 뿐만 아니라 발광다이오드 소자에서 방출되는 빛의 색상 균일도를 효과적으로 개선시키고자 한다.
이에, 본 발명은 형광체를 이용한 발광다이오드의 색상 균일도가 개선된 발광다이오드 소자, 제조 공정의 단순성이 확보된 발광다이오드 소자의 제조방법 및 상기 발광다이오드 소자를 포함하는 발광 장치를 제공하는 것을 목적으로 한다.
본 발명은 (a) 발광다이오드부; 및 (b) 상기 발광다이오드부의 발광면 상에 도입된 기성형(旣成形)된 몰딩부를 구비하는 것이 특징인 발광다이오드 소자 및 상기 발광다이오드 소자를 포함하는 발광 장치를 제공한다.
또한, 본 발명은 (a) 몰딩재 또는 형광체(phosphor)와 몰딩재가 혼합된 몰딩 혼합물을 성형하여 몰딩부를 제조하는 단계; 및 (b) 상기 기성형(旣成形)된 몰딩부를 제작된 발광다이오드부의 발광면 상에 접합하는 단계를 포함하는 발광다이오드 소자의 제조방법을 제공한다.
이하, 본 발명에 대하여 상세히 설명한다.
본 발명은 형광체 도포 적용의 어려움, 발광다이오드부의 불안정성 유발 및 광출력 저하를 초래하는 종래 형광체를 포함하는 몰딩부 형성 공정 대신 기형성된 몰딩부, 바람직하게는 형광체(phosphor)가 포함된 몰딩부를 발광다이오드부의 발광면 상에 직접 접합시켜 도입하는 것을 특징으로 한다.
상기와 같은 구조적 특징으로 인해 나타날 수 있는 효과는 하기와 같다.
1) 종래 발광다이오드 소자는 제작된 발광다이오드의 발광면 상에 몰딩재 또는 형광체와 몰딩재의 혼합물로 도포한 후 성형하여 몰딩부를 형성하는 것이 일반적이다. 이때, 도포된 몰딩재의 표면 장력 및 형광체의 위치학적 불균일성으로 인해 도 3에 나타난 바와 같이 성형된 몰딩부 자체도 불균일성이 그대로 지속됨으로써 형광체를 지나가는 빛의 이동 거리의 차이가 발생하여 결과적으로 발광다이오드 소자의 방출광 색상 불균일성이 필수적으로 초래되었다.
그러나, 본 발명에서는 기성형된 몰딩부, 바람직하게는 발광다이오드부의 발광면으로부터 외부로 방출되는 빛의 경로가 몰딩부의 전면(全面)에 걸쳐 동일하게 조절되는 기성형된 몰딩부가 발광다이오드부의 발광면상에 직접 도입됨으로써(도 7 참조), 종래 형광체 도포 적용의 어려움, 발광다이오드부의 불안정성 유발을 근본적으로 해결하고, 방출광의 색상 균일도를 현저하게 개선할 수 있다.
2) 종래 발광 다이오드는 발광 다이오드 상부에 존재하는 오믹 접촉 금속층에 직접 와이어 본딩을 수행함으로써, 도 3 에 도시된 바와 같이 와이어 본딩부가 발광 다이오드 상부에 존재하는 구조로 최종 제작되었으며, 이와 같은 발광다이오드부 상부에 존재하는 와이어 본딩부로 인해 기성형된 몰딩부의 접합 작업이 근본 적으로 불가능하였다.
이에 비해, 본 발명에서는 외부 전원과 연결되는 와이어 본딩부가 발광다이오드부의 발광면 상에 존재하지 않고 발광다이오드부의 외부에 존재함으로써, 기성형된 형광체가 포함된 몰딩부를 발광다이오드의 상부에 그대로 접합할 수 있어 방출되는 빛의 색상 균일도 개선 및 형광체로부터의 불균일한 광손실을 최소화할 수 있을 뿐만 아니라 형광체 도포 공정을 간단하게 수행할 수 있다. 즉, 기성형된 몰딩부를 발광다이오드의 상부에 접합하기 위해서는, 도 4와 같이 사파이어 기판이 제거된 박막 질화갈륨계 발광다이오드의 경우는 와이어 본딩부의 위치 자체를 근본적으로 발광다이오드부의 외부로 변경하여야 하며, 플립칩 구조의 경우에는 플립칩 본딩 공정을 수행하는 것 자체만으로 본딩 와이어를 외부로 연결 가능하므로, 추가적인 공정 없이 기성형된 몰딩부를 발광다이오드 상부에 용이하게 접합시킬 수 있다.
본 발명의 발광다이오드 소자를 구성하는 몰딩부(18)는 당 업계에 알려진 통상적인 몰딩재, 또는 상기 몰딩재와 형광체(phosphor)의 혼합물을 이용하여 성형된 것이다. 몰딩재의 비제한적인 예로는 실리콘, 에폭시 또는 이들의 혼합물 등이 있으며, 형광체는 당 업계에 사용되는 것이 모두 적용 가능하다.
이때, 기성형된 몰딩부의 형태는 특별한 제한은 없으나, 발광다이오드 칩과 같은 형상인 사각 형태인 것이 바람직하며, 특히 사각형의 모서리 부분에 곡률이 형성된 형태가 더욱 바람직하다. 상기 사각 형태의 몰딩부는 일방(一方)이 개구된 사각 기둥으로서, 발광다이오드부의 발광부는 몰딩부의 개구면 쪽으로 도입되고, 발광부로부터 발생된 방출광은 몰딩부의 밀폐면을 통해 방출된다. 또한, 상기 몰딩부의 두께 역시 특별한 제한은 없으나, 발광다이오드 소자의 발광면으로부터 외부로 방출되는 빛이 몰딩부의 전면(全面)에 걸쳐 서로 동일한 경로를 나타낼 수 있는 두께를 갖는 것이 바람직하다.
본 발명의 발광다이오드 소자는 기성형된 몰딩부를 발광다이오드부의 발광면 상에 용이하게 직접 도입하고자, 종래 외부 전원과 연결되는 와이어 본딩부를 발광다이오드부의 발광면 상에 존재하는 대신 발광다이오드부의 외부에 배치하는 것을 특징으로 한다.
즉, 발광다이오드부의 상부에 위치하는 오믹 접촉 금속층에 직접 와이어 본딩을 수행하는 종래 기술과는 달리, 도 4에 나타난 바와 같이 와이어 본딩을 위한 도전성 패드부(15)를 발광다이오드의 외부로 배치시킨 후 이 도전성 패드부와 발광다이오드부의 표면에 존재하는 오믹 접촉 금속층을 전기적으로 연결시키는 것이다. 이와 같은 연결 구조를 본 발명에서는 "인터커넥션(interconnection)부"라 칭하기로 한다.
본 발명의 인터커넥션부는 전기적으로 연결시키는 배선과 같은 역할을 하며, 패터닝에 의해 증착된 박막 형태인 것이 바람직하다. 상기 인터커넥션부는 잉크젯(Inkjet)을 통해 도전성 물질이 함유된 도전성 잉크를 분산시켜 형성되거나 또는 스크린 프린팅에 의해 도전성 물질을 코팅하여 형성될 수 있으나, 이에 의해 한정되는 것은 아니다. 상기 인터커넥션부를 구성하는 재료는 도전성을 갖는 물질이라면 특별한 제한이 없으며, 이의 구체적인 예로는 Ag, Cu, Au, Al, Ti, Ni, Cr, Rh, Ir, Mo, W, Co, Zn, Cd, Ru, In, Os, Fe, Sn 또는 이들의 혼합 형태(합금) 등이 있다.
상기 인터커넥션부는 발광다이오드 소자 내 존재하는 전기적 연결 라인(line)의 일 부분으로서, 이의 일 단부(end)는 발광다이오드부의 외부에 위치한 도전성 패드부에 연결되고, 다른 일 단부는 발광다이오드부의 표면에 존재하는 오믹 접촉 금속층과 연결된다.
본 발명의 인터커넥션부와 연결되는 도전성 패드부는 본딩 와이어(9)를 통해 외부 전원, 예컨대 리드프레임 등에 연결될 수 있다. 또한, 본딩 와이어(9) 이외에 인터커넥션부와 동일한 형태, 즉 증착된 박막 패터닝 형태로 외부 전원과 연결되는 것도 본 발명의 범주에 속한다.
상기 인터커넥션부와 연결되는 도전성 패드부는 발광다이오드부 외부, 예컨대 발광다이오드부가 접합하게 되는 동일한 기판상에 존재할 수 있으며, 본딩 와이어 수를 줄이는 관점에서 하나인 것이 바람직하나 그 이상이어도 무방하다. 상기 도전성 패드부를 구성하는 재료 역시 도전성을 갖는 물질이라면 특별히 제한되지 않으나, 이후 수행될 와이어 본딩이 용이하게 이루어질 수 있는 금속이 바람직하다. 특히 Au, Ag, Cu, Al, Cr, Ti, Ni, In, Pt 또는 이들의 혼합 형태로 구성되는 것이 바람직하다.
도전성 패드부가 위치하는 기판은 도전성일 수 있으며, 상기 도전성 패드부는 기판 상에 형성된 절연막을 통해 상기 도전성 기판과 전기적으로 절연된다. 발광다이오드부의 일면(전면)은 전술한 인터커넥션부를 통해 도전성 패드부와 전기적 으로 연결될 수 있으며, 기판 상에 접합되는 발광다이오드부의 다른 일면은 외부 전원과 전기적으로 연결될 수 있는데, 이때 발광다이오드부의 하부에 인접한 또 다른 도전성 패드부를 통해 와이어와 연결되어 외부전원과 전기적으로 연결될 수 있다.
인터커넥션부에 의해 발광다이오드부의 표면과 도전성 패드부가 연결되는 연결 경로 상에는 전기적 쇼트를 방지하기 위해서 절연막(insulation layer)을 형성시켜야 하며, 상기 절연막 위에 인터커넥션부를 형성하되 인터커넥션부와 발광다이오드부와의 전기적 연결을 위해, 상기 인터커넥션부와 연결되는 발광다이오드부의 컨택(contact)부는 절연막을 형성하지 않는 것이 적절하다.
상기 절연막은 발광다이오드 소자의 측면 및 상부로 나오는 빛의 흡수를 최소화하기 위해서, 투명성을 갖는 것이 바람직하다. 사용 가능한 절연막의 성분으로는 비전도성과 투명성을 갖기만 하면 제한 없이 사용 가능하며, 일례로 규소 산화물(SiO2), 실리콘 나이트라이드(SiNx) 등이 있다. 또한, 절연막과 인터커넥션부의 폭(width)은 특별한 제한이 없으나, 상기 절연막의 폭(width)은 인터커넥션부의 폭(width) 보다 넓은 것이 바람직하며, 인터커넥션부의 폭은 발광다이오드의 동작 전류를 충분히 공급할 수 있는 저항을 가질 수 있는 폭 이상인 것이 바람직하나, 이에 의해서 발광다이오드에서 방출되는 빛이 차단되므로 적절한 수준 이하로 제한되어야 할 것이다.
본 발명에 따른 발광다이오드 소자는 전술한 바와 같이, (a) 발광다이오드 부; (b) 상기 발광다이오드부 외부에 배치되고 외부전원과 전기적으로 연결된 도전성 패드부; (c) 상기 발광다이오드부의 표면과 상기 도전성 패드부를 연결하는 하나 이상의 도전성 인터커넥션부; 및 (d) 상기 발광다이오드부의 발광면 및 발광다이오드부 중 인터커넥션부가 연결된 표면 상에 도입된 기성형(旣成形)된 몰딩부를 포함할 수 있다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징적인 점들 및 동작상의 잇점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다. 이때, 전체 도면에 나타나는 동일 부분은 동일 부호로 표기한다.
도 4는 본 발명의 일 실시예에 따른 발광다이오드 소자(LED)의 단면 구조를 도시한 것이다. 기판인 서브마운트(30)의 한 평면 위에 형성된 절연막(20) 상에 한 쌍의 도전성 패드부, 예컨대 n형 도전성 패드부(15)와 p형 도전성 패드부(16)가 존재하고, 상기 p형 도전성 패드부(16) 상에는 발광다이오드부의 p형층(7), 활성층(발광층), n형층(5)이 순차적으로 스택 구조로 형성된다. 이때, p형층과 인접한 면에는 p-오믹 접촉 금속층(12)이 접합된다.
발광다이오드부를 탑재하는 기판으로는 당 업계에 알려진 통상적인 서브마운트(30)가 사용 가능하며, 이 기판의 재료는 CuW, Si, AlN 세라믹, Al2O3 세라믹 등으로 구성될 수 있다. 기판의 크기는 발광다이오드부보다 크거나 발광다이오드부가 사파이어 기판상에 성장된 경우 사파이어 기판보다 크거나 같은 것이 적용 가능하 다.
상기 발광다이오드부는 당 업계에 알려진 통상적인 질화갈륨계 화합물을 사용하여 p형층(7), 활성층(발광층), n형층(5)을 형성할 수 있으며, 이들의 비제한적인 예로는 GaN, GaAlN, InGaN, InAlGaN 또는 이들의 혼합물 등이 있다. 또한, 활성층(일명 발광층)은 단일 양자 우물 구조 또는 다중 양자 우물구조(multiple quantum well: MQW)일 수 있다. 전술한 p형층, 활성층, n형층 이외에 다른 버퍼층을 포함할 수도 있다. 상기 질화갈륨계 화합물의 성분을 조절함으로써 장파장에서부터 단파장까지의 발광다이오드를 자유롭게 제작할 수 있으며, 이를 통해 460nm를 갖는 청색 질화물계 발광다이오드에 국한되지 않고 모든 발광다이오드에 적용할 수 있다.
도 4의 발광다이오드부의 최상부에 증착된 n-오믹 접촉 금속(13)과 발광다이오드부의 외부에 위치한 n형 도전성 패드부(15)의 연결 경로에는 절연막을 형성하고, 이 절연막 상층에는 n-오믹 접촉 금속(13)과 n형 도전성 패드부(15)를 전기적으로 연결하는 인터커넥션부가 형성된다. 이러한 한 쌍의 도전성 패드부(15, 16)는 모두 외부 전원인 리드프레임(4)과 전기적으로 연결되게 된다.
상기와 같이 형성된 발광다이오드부의 최상층, 즉 발광면 상에 몰딩재 또는 몰딩재와 형광체의 혼합물로부터 성형된 몰딩부(18)를 위치시킨 후 접합시키게 된다.
전술한 바와 같이 구성된 발광다이오드 소자는 하기와 같은 원리에 의해 작동될 수 있다. 즉, 외부 전원과 연결된 와이어(9)를 통해 한 쌍의 도전성 패드부 (15, 16) 사이에 특정 전압이 인가되면, n형 도전성 패드부(15), 인터커넥션부(17), n-형 오믹 접촉 금속(13), n형층(5)을 통해 음극이 연결되고, p형 도전성 패드부(16), p-형 오믹 접촉 금속(12), p형층(7)을 통해 양극이 연결되어 전류가 주입된다. 이로 인해 활성층에서는 전자와 정공이 서로 재결합하면서 활성층의 밴드갭 또는 에너지 레벨 차이에 해당하는 만큼의 에너지를 갖는 빛을 발광하게 된다.
한편, 도 5, 도 6a 내지 도 6d를 참조하여 본 발명에 따른 발광다이오드소자에서의 인터커넥션부(17)과 상기 인터커넥션부와 연결되는 접속 부분, 예컨대 n-오믹 접촉 금속(13), n-패드(15) 의 배치를 구체적으로 설명하기로 한다.
도 5는 와이어(9) 본딩부가 발광다이오드부의 상부에 존재하는 박막형 질화갈륨계 발광다이오드의 평면도이다. 전술한 바와 같이 발광다이오드의 상부에 존재하는 와이어 본딩부로 인해 기성형된 몰딩부를 접합할 수 없게 된다. 이에 비해, 도 6a 내지 도 6d는 본 발명에 따른 도전성 패드부와 발광다이오드부의 표면, 바람직하게는 도전성 패드부와 발광다이오드부 상부의 오믹 접촉 금속층이 인터커넥션부(17)를 통해 전기적으로 연결된 것을 도시한 것이다. 실제로, 도전성 패드부가 발광다이오드부의 외부에 위치함으로써 형광체가 포함된 기성형된 몰딩부를 접합하는 공정이 가능하게 된다. 또한 인터커넥션부의 개수, 위치 등을 조절하여 제조 공정상의 용이성 및 광출력 증대 등을 구현할 것으로 예측할 수 있다. 이들에 대한 상세한 설명은 하기와 같다.
도 6a는 본 발명의 일 실시예에 따라 도전성 패드부가 발광다이오드부의 외부에 배치된 경우를 나타내는 발광다이오드 소자의 상부 평면도로서, 서로 연결되 지 않는 2개의 패턴으로 오믹 접촉 금속을 증착한 후 상기 오믹 접촉 금속층과 도전성 패드부를 연결하는 인터커넥션부의 연결 경로상에 투명 절연막을 올리고 그 위에 각 패턴의 오믹 접촉 금속층에 인터커넥션부를 양쪽 방향으로 인터커넥션부를 배치한 경우를 나타낸다.
이때, 와이어(9)의 폭이 25 ㎛ 정도이고, 와이어 본딩시 생성되는 볼(ball)의 지름이 100㎛ 정도라면, 상기 볼이 생성되는 도전성 패드부, 예컨대 n-패드(15)의 크기는 최소한 100 × 100 ㎛2 가 되어야 한다. 만약 종래 기술과 같이 와이어 본딩부가 발광다이오드부의 상부에 존재한다면 최소 100 × 100 ㎛2 정도의 면적이 수직 발광을 가리게 되는 것에 비해, 본 발명의 인터커넥션(17)부를 이용한 발광다이오드 소자는 그보다 훨씬 작은 면적이 소모되므로 빛을 가리는 영역도 감소하게 된다.
도 6b는 본 발명의 변형예로서, 서로 연결되지 않는 2개의 패턴으로 오믹 접촉 금속을 증착한 후 상기 오믹 접촉 금속층과 도전성 패드부를 연결하는 인터커넥션부의 연결 경로상에 투명 절연막을 올리고, 그 위에 각 패턴의 오믹 접촉 금속층에 한쪽 방향으로 인터커넥션부를 배치한 경우의 평면도이다.
상기와 같이 도전성 패드부를 양쪽이 아닌 한쪽 방향으로 배치하게 되면 도전성 패드부와 단위 칩 배치 공정에 있어서 공간상 여백(margin)을 크게 줄 수 있으므로 작업을 용이하게 할 수 있다. 또한 하나의 인터커넥션부를 사용하면 n-오믹 접촉 금속(13)의 저항이 큰 경우 전압 강하로 인하여 빛이 고르지 않게 분포되는 것에 비해, 여러 개의 인터커넥션부(17)를 사용함으로써 이를 방지하는 효과를 나타낼 수 있다.
도 6c는 본 발명의 다른 변형예로서, 하나의 패턴으로 오믹 접촉 금속층을 형성하고 상기 오믹 접촉 금속층과 하나의 인터커넥션부 만을 형성하는 경우의 상부 평면도이다.
발광다이오드의 상부 면적이 작을 경우에는 인터커넥션(17) 개수를 줄여서 가리는 면적을 줄이는 것이 유리하므로 n-오믹 접촉 금속(13)을 충분히 두껍게 증착하여 소자를 구동해야 한다. 이를 위해서는 n-오믹 접촉 금속(13)이 모두 연결되어 있어야 한다. 또한 금속 자체 저항이 작아야 전압 강하가 작고, 따라서 원하는 전류에서 소자를 구동할 수 있기 때문에 n-오믹 접촉 금속(13)은 충분히 두껍게 증착되어야 한다. 그러나 보다 높은 출력을 얻기 위하여 발광다이오드의 면적을 증가시킬수록 n-오믹 접촉 금속의 길이가 증가하게 되므로, 하나의 인터커넥션(17)부만을 이용하여 구동하기에는 전압 강하 방지에 한계가 있다. 따라서, 인터커넥션(17)부 개수를 두 개 이상으로 형성하고 상부 면적을 최대한 적게 가리도록 인터커넥션(17)부와 n-오믹 접촉 금속(13)을 배치하는 것이 바람직하다.
도 6d는 본 발명의 또 다른 변형예로서, 오믹 접촉 금속 증착 이전에 상기 오믹 접촉 금속층과 도전성 패드부를 연결하는 인터커넥션부의 연결 경로상에 투명 절연막을 올린 후 인터커넥션부와 오믹 접촉 금속층을 동시에 형성시킨 경우의 평면도이다. 이와 같이 인터커넥션부와 오믹 접촉 금속층을 동시에 형성시키게 되면, 공정 단계를 간소화할 수 있어서 비용 절감 효과를 얻을 수 있다.
본 발명에 따른 발광다이오드 소자는 제조 방식, 발광 방식, 발광 파장 범위에 제한되지 않는다. 따라서, 본 발명의 발광다이오드 소자는 다양한 방식에 따라 제조될 수 있으나, 이의 바람직한 일 실시예로는 (a) 몰딩재 또는 형광체(phosphor)와 몰딩재가 혼합된 몰딩 혼합물을 성형하여 몰딩부를 제조하는 단계; 및 (b) 상기 기성형(旣成形)된 몰딩부를 제작된 발광다이오드부의 발광면 상에 접합하는 단계를 포함할 수 있다.
우선, 1) 몰딩재 또는 형광체(phosphor)와 몰딩재가 혼합된 몰딩 혼합물을 성형하여 몰딩부를 제조한다.
이때, 몰딩재와 형광체는 당 기술 분야에 알려진 통상적인 물질을 제한없이 사용 가능하며, 이와 같은 몰딩 혼합물을 성형하는 방법 역시 통상적인 방법을 사용할 수 있다. 이때, 성형은 몰딩부가 물리적 구조적 안정성이 유지되기만 한다면 이의 온도 및 압력 조건은 특별한 제한이 없다.
상기와 같이 기성형된 몰딩부를 제작된 발광다이오드부의 발광면 상에 접합시킴으로써 본 발명에 따른 발광다이오드 소자의 제작은 완료된다.
이때, 몰딩부의 접합 공정은 특별한 제한이 없으며, 당 업계에 알려진 통상적인 접합제를 사용하여 접합하면 된다. 접합제로는 몰딩재와 동일한 재질인 에폭시 혹은 실리콘 계열로서, 가시광 영역에서 투명한 것이 바람직하나, 이에 한정되는 것은 아니다.
에폭시를 사용한 접합 공정의 일례를 들면, 기성형된 몰딩재가 접합될 영역의 상부인 발광다이오드 칩의 중앙 위치에 에폭시를 디스팬싱(dispensing)이나 도 팅(dotting) 등의 방법으로 소량 도포한 후 기성형된 몰딩재를 다이본더 등을 통하여 발광다이오드 칩의 중앙에 위치시켜 일정한 압력을 가하여 올려 놓는다. 서브마운트 기판상의 원하는 다른 발광다이오드에 모두 기성형된 몰딩재를 위치시킨 후 에폭시가 경화될 수 있는 조건의 온도와 시간으로 경화를 시키면 접합 공정이 완료된다.
보다 바람직한 발광다이오드 소자의 일 실시 형태로서, 종래 발광부에 존재하는 와이어 본딩부 대신 도전성 인터커넥션부가 구비된 발광다이오드 소자를 제조하기 위한 일 실시예를 들면, (a) 몰딩재 또는 형광체와 몰딩재가 혼합된 몰딩 혼합물을 성형하여 몰딩부를 제조하는 단계; (b) 기판 상에 도전성 패드부를 하나 이상 형성하는 단계; (c) 상기 기판 상에 제작된 발광다이오드부를 접합하는 단계; (d) 상기 발광다이오드부 표면상의 오믹 접촉 금속층과 도전성 패드부를 전기적으로 연결시키는 도전성 인터커넥션부를 하나 이상 형성하는 단계; 및 (e) 상기 기성형(旣成形)된 몰딩부를 발광다이오드부의 발광면 상에 접합하는 단계를 포함할 수 있다. 이때, (a)와 (e) 단계는 전술한 바와 동일하여 생략하고자 한다.
우선, 1) 서브마운트 등과 같은 기판 (제 2 기판) 상에 하나 이상, 바람직하게는 2개 이상의 도전성 패드부를 적절한 위치를 선정하여 접합 또는 증착시킨다.
2) 이후, 사파이어 기판 등과 같은 제 1 기판 상에 n형층, 활성층, p형층이 적층된 발광다이오드부를 상기 제 2 기판(예, 서브마운트) 상에 접합시킨다. 이때, 저출력용 발광다이오드 소자인 경우 제 1 기판이 제 2 기판과 인접하여 상기 발광다이오드부의 적층 순서 그대로 접합되거나 또는 제 2 기판이 사용되지 않을 수 있 으며, 고출력용 또는 레이저 리프트-오프 방식의 발광다이오드 소자인 경우 발광다이오드부를 뒤집은 상태, 즉 발광다이오드면(面)을 제 2 기판의 전면에 접합하게 된다. 사파이어 기판이 제거된 박막형 발광다이오드 소자인 경우 사파이어 기판 상에 성장된 발광다이오드부가 역순으로 접합된 후 상기 사파이어 기판이 분리된다. 따라서, 최종 발광다이오드 소자내에는 사파이어 기판이 존재하지 않게 된다.
발광다이오드부를 제 2 기판에 접합시 사용 가능한 물질은 그것을 통하여 발광 다이오드에 전류를 공급하고 발광 다이오드에서 발생되는 열을 쉽게 방출하여야 하므로, 300℃ 이하의 저온에서 접합이 용이한 물질을 제한 없이 사용할 수 있다. 이의 비제한적인 예로는 AuSn, AgSn, PbSn, Sn, 은 페이스트(silver paste) 등이 있다.
3) 상기와 같이 발광다이오드부의 표면에 형성된 오믹 접촉 금속층과 도전성 패드부를 전기적으로 연결시키기 위해, 박막 증착 패터닝에 의해 전도성 금속으로 이루어진 하나 이상의 인터커넥션부를 형성한다. 참고로 상기 인터커넥션부를 형성하기 이전에, 인터커넥션부와 동일한 연결 경로상에 투명성 절연막을 형성하는데, 이 절연막의 폭은 인터커넥션부의 폭 이상인 것이 적절하다. 또한, 상기 발광다이오드부 표면의 오믹 접촉 금속 형성 단계 이전에, 인터커넥션부의 연결 경로상에 절연층을 형성한 후 발광다이오드부 표면의 오믹 접촉 금속 패턴과 인터커넥션부 패턴을 동시에 형성할 수도 있다.
이때, 상기 발광다이오드부의 표면은 전반사 각도를 높여 다량의 빛이 탈출할 수 있도록 표면에 요철을 형성시킬 수도 있다. 또한, 상기 발광다이오드 표면상 에 오믹 접촉 금속이 증착된 경우, 전술한 도 6a 내지 도 6d에 나타난 바와 같이 하나 또는 2 이상의 분리된 패턴을 형성할 수 있다. 또한, 상기 오믹 접촉 금속은 포토리소그래피 공정 뿐만 아니라 새도우 마스크(shadow mask)를 사용하여 구현할 수 있으며, 이들의 구현 방식은 도선의 폭에 따라 적절히 선택 가능하다.
본 발명에 따라 하나 이상의 인터커넥션부가 구비되는 발광다이오드 소자는 상기 도전성 패드부를 외부 전원, 예컨대 리드프레임과 연결시키는 와이어 본딩을 수행한 후 기성형된 몰딩부를 접합하거나 또는 이와 반대로 실시할 수 있다. 또한, 상기 단계 이후 제 2 기판상에 접합된 발광다이오드부를 단위칩으로 분리할 수 있으며, 또는 단위칩으로 분리된 발광다이오드부를 제 2 기판에 접합할 수도 있다. 이러한 단위칩 분리 단계는 전술한 바에 따라 한정되는 것은 아니며, 사용자의 목적 또는 제조 공정의 용이성을 고려하여 적절히 배치할 수 있다.
본 발명에 따라 인터커넥션부를 이용하는 발광다이오드 소자의 제조방법 중 바람직한 일 실시 형태로서, 레이저 리프트-오프 방식(Laser Lift-Off: LLO)을 들 수 있다. 이의 일례로, (a) 몰딩재 또는 형광체와 몰딩재가 혼합된 몰딩 혼합물을 성형하여 몰딩부를 제조하는 단계; (b) 제 1 기판상에 성장된 발광다이오드부의 p형층 위에 p-오믹 접촉 금속을 증착시키는 단계; (c) 상기 제 1 기판의 후면(後面)을 가공하는 단계; (d) 상기 발광다이오드부가 성장된 제 1 기판을 단위칩으로 분리하는 단계; (e) 상기 단위칩으로 분리된 제 1 기판의 p-오믹 접촉 금속층 면(面)을 제 2 기판상에 형성된 2개 이상의 도전성 패드부 중 제 1 도전성 패드부 상에 접합시키는 단계; (f) 상기 제 2 기판에 접합된 단위칩의 기판면(面)에 레이저를 조사하여 제 1 기판을 제거하는 단계; (g) 상기 제 1 기판이 제거되면서 노출된 발광다이오드부의 n형층 위에 n-오믹 접촉 금속을 증착시키는 단계; (h) 상기 n-오믹 접촉 금속면과 제 2 기판상에 위치한 제 2 도전성 패드부를 연결하는 경로상에 절연막을 형성한 후, n-오믹 접촉 금속면과 도전성 패드를 연결하는 도전성 인터커넥션부를 하나 이상 형성하는 단계; 및 (i) 상기 단계 제 1 도전성 패드부와 제 2 도전성 패드부를 각각 외부 전원과 와이어 본딩한 후, 기성형(旣成形)된 몰딩부를 발광다이오드부의 발광면 상에 접합하는 단계를 포함할 수 있다.
이때, 도 7은 상기 레이저 리프트-오프 발광다이오드의 제작 공정의 일부를 도시한 것이며, 제 1 기판, 예컨대 사파이어 기판 전체를 제 2 기판에 접합시킨 후 레이저 조사에 의해 사파이어 기판을 제거하는 방식에 의하며, 각 공정은 하기와 같이 구성된다.
(1) p-형 오믹 접촉 형성 단계 (도 7a 참조)
사파이어 기판(18)에 발광다이오드부, 예컨대 질화갈륨계 발광 다이오드 결정 구조가 성장된 웨이퍼를 초기 세정한 후 웨이퍼의 상부 p-형 GaN 표면에 진공 증착으로 p-형 오믹 접촉 금속을 형성시킨 후 열처리를 수행하여 p-형 오믹 접촉을 완성한다.
(2) 사파이어 기판면의 폴리싱 처리
레이저 빛이 사파이어 기판을 용이하게 투과할 수 있게 하는 경면(鏡面)을 형성하기 위해, 430㎛ 정도의 두께를 지니는 사파이어 기판면을 폴리싱 하여 사파이어 기판의 두께를 약 80 내지 100 ㎛ 정도로 얇게 만든다.
(3) 단위칩 형성 단계 (도 7a 참조)
서브마운트 기판에 접합하기 전 그리고 사파이어 기판을 분리하기 전 단계에서 스크라이빙/브레이킹 처리를 통하여 단위칩으로 분리한다.
(4) 서브마운트 기판(제 2 기판) 접합 처리 (도 7b 참조)
고출력 발광 다이오드의 경우는 열방출 효율을 향상시키기 위해 서브마운트 기판을 사용한다. 서브마운트 기판의 크기는 적어도 3인치 혹은 4인치 정도의 크기가 바람직하며, 이보다 작을 경우에는 양산성이 부족할 수 있다. 그러나 기판의 크기가 증가할수록 공정상 웨이퍼의 깨짐을 방지하기 위하여 기판의 두께가 증가하여야 하며, 이러한 두께 증가로 인해 열방출이 저하되는 문제점이 발생할 수 있다. 이때, 서브마운트(10) 상부에는 쇼트를 방지하기 위해서 절연막(20)이 증착되어야 하며, 그 위에 도전성 패드부, 예컨대 n-형 패드부(15)와 p-형 패드부(16)를 형성한다.
폴리싱 처리된 사파이어 기판을 서브마운트 기판에 폴리싱 처리된 사파이어 기판이 위로 올라오도록 뒤집고, 200℃ 내외의 용융점을 갖는 금속 접합재를 사용하여 발광 다이오드의 p-형 오믹 접촉 금속면을 서브마운트 기판 또는 상기 기판 상의 p-패드(16)에 접합시킨다. 서브마운트(10)에 단위칩을 붙일 경우에는 이후에 수행될 서브마운트(10) 기판의 다이싱(dicing) 공정을 고려하여 칩과 칩 사이의 간격을 수 백 ㎛ 정도의 일정한 간격을 띄워 주기적으로 배열하는 것이 바람직하다(도 7b 참조).
(5) 레이저 조사 (도 7c 참조)
칩의 사파이어 면을 레이저로 조사하여 사파이어 기판을 제거한다. 레이저가 조사되면, 사파이어 기판을 투과한 레이저 빛이 사파이어 기판과 인접하여 있는 질화갈륨에 흡수되어 사파이어와 질화갈륨의 계면 영역의 질화갈륨이 분해되어 금속 갈륨과 질소 가스가 생성됨으로써 사파이어 기판은 발광 다이오드 결정 구조와 분리된다.
(6) n-형 오믹 접촉 금속 형성 단계 (도 7d 참조)
사파이어 기판이 제거되면서 노출된 n형층, 바람직하게는 n-질화갈륨 표면을, 필요할 경우 폴리싱 공정이나 건식(또는 습식) 식각 공정을 수행한 후, n-형 오믹 접촉 금속(13)을 증착시킨다.
이때, 노출된 GaN의 표면에는 GaN의 분해시 생성된 금속 갈륨이 존재한다. 이러한 표면의 금속 갈륨층은 발광 다이오드에서 방출되는 빛을 감소시키므로 이를 염산으로 제거한 후 필요에 따라 건식(또는 습식) 식각 공정으로 도핑되지 않은 GaN(undoped-GaN)층을 식각하여 n+-GaN 층이 드러나게 하며, 필요한 경우 n-오믹 접촉 형성을 위한 금속(예컨대, Ti/Al 계열의 금속)을 진공 증착시킬 수도 있다.
(7) 인터커넥션부 형성
발광다이오드부의 최상부인 노출된 n형층과 도전성 기판상에 위치한 n-도전성 패드부, 바람직하게는 n-오믹 접촉 금속층과 n-도전성 패드부의 연결 경로상에 투명성 절연막을 형성시킨 후 도전성 금속을 이용한 증착 박막 패터닝을 통해 하나 이상의 인터커넥션부를 형성시킨다.
(8) 기성형된 몰딩부 도입 단계 (7e 참조)
전술한 바와 같이, 기성형된 몰딩부를 각 발광다이오드 칩에 하나씩 씌운다.
(9) 서브마운트 기판 절단
기성형된 몰딩부가 부착된 발광다이오드 칩을 단위 발광다이오드 칩으로 자르기 위하여 서브마운트 기판을 절단한다. 서브마운트 기판의 재질에 따라 적절한 절단 방법을 선택할 수 있으며, 일례로 서브마운트 기판이 실리콘 웨이퍼인 경우에는 다이싱(dicing) 방법을 이용할 수 있다.
(10) 리드프레임에 접합 및 와이어 본딩
상기 단위 서브마운트 칩을 단위 발광다이오드 램프로 형성하기 위한 리드프레임에 접합한 후, 음극 및 양극 전극 결선을 와이어 본딩으로 완성한다.
(11) 몰딩
최종적으로 에폭시 혹은 실리콘 등으로 발광다이오드 주변을 채우고 성형하여 발광다이오드 제작을 완료한다.
상기 설명은 레이저 리프트 오프의 경우를 상정한 것이지만, 플립칩 경우에도 본 발명이 적용될 수 있다. 이러한 플립칩 방식 발광다이오드 소자의 제조방법의 일 실시 형태를 들면, (a) 몰딩재 또는 형광체와 몰딩재가 혼합된 몰딩 혼합물을 성형하여 몰딩부를 제조하는 단계; (b) 제 1 기판상에 성장된 발광다이오드부를 식각하여 n형층을 노출시킨 후, n-오믹 접촉 금속을 증착시키는 단계; (c) 상기 발광다이오드부의 상부인 p형층 위에 p-오믹 접촉 금속을 증착시키는 단계; (d) 상기 n-오믹 접촉 금속 및 p-오믹 접촉 금속 상에 범프층을 형성하는 단계; (e) 상기 제 1 기판의 기판면(面)을 가공한 후 단위칩으로 분리하는 단계; (f) 상기 분리된 단위칩을 뒤집어 제 2 기판상에 형성된 2개 이상의 도전성 패드부에 기형성된 범프상에 n-오믹 접촉 금속과 p-오믹 접촉 금속이 분리되도록 접합하는 플립칩 본딩 단계; (g) 상기 제 2 기판상에 플립칩 접합된 발광다이오드의 제 1 기판면에 기성형된 몰딩부를 하나씩 접합하는 단계; (h) 상기 제 2 기판을 단위 칩으로 절단하는 단계 ; (i) 상기 단위칩으로 절단된 제 2 기판면을 리드프레임에 접합한 후 와이어 본딩으로 음극 및 양극을 연결하는 단계; 및 (j) 상기 와이어 본딩된 리드프레임을 몰딩재를 이용하여 몰딩하는 단계를 포함할 수 있다.
상기 제시된 발광다이오드 소자를 제조하는 방법의 실시예들은 바람직한 제조예를 든 것에 불과하며, 이에 의해 본 발명이 제한되는 것은 아니다.
본 발명의 발광다이오드 소자는 당 업계에 알려진 통상적인 발광 다이오드 소자, 예컨대 청색 질화물계 발광다이오드 소자 뿐만 아니라 다른 모든 파장의 발광다이오드 소자를 포함하며, 특히 형광체(phosphor)가 요구되는 백색 발광 다이오드 소자가 바람직하다. 또한, 고출력 플립칩형 혹은 사파이어 기판이 제거된 박막형 등 기타 방식에 따라 제조되는 발광다이오드 소자에 제한 없이 모두 적용 가능하다.
또한, 본 발명은 상기와 같은 구조 또는 상기와 같은 방법에 따라 제조되는 발광다이오드 소자를 구비하는 발광 장치를 제공한다. 상기 발광 장치는 발광다이오드 소자를 구비하는 모든 발광 장치를 포함하며, 일례로 조명 장치, 표시부, 살균 램프, 디스플레이부 등이 있다.
본 발명의 발광다이오드 소자는 제작된 발광다이오드 소자의 발광면 상에 기성형(旣成形)된 몰딩부를 직접 도입함으로써, 종래 발광다이오드부의 발광면 상에 몰딩부 형성 공정상의 곤란성 및 이후 성형 단계에서 발생하는 불안정성 가중을 해결함과 동시에, 발광다이오드에서 방출되는 빛의 색상 균일도를 현저하게 향상시킬 수 있다.

Claims (22)

  1. (a) 발광다이오드부;
    (b) 상기 발광다이오드부 외부에 배치되고 외부전원과 전기적으로 연결된 도전성 패드부;
    (c) 상기 발광다이오드부의 표면에 존재하는 오믹 접촉 금속과 상기 도전성 패드부를 연결하는 하나 이상의 도전성 인터커넥션부; 및
    (d) 상기 발광다이오드부의 인터커넥션부가 연결된 표면 상에 도입된 기성형(旣成形)된 몰딩부를 구비하되,
    외부 전원과 연결되는 와이어 본딩부가 상기 발광다이오드부의 발광면 상에 존재하지 않고 상기 도전성 패드부에 존재하는 것이 특징인 발광다이오드 소자.
  2. 삭제
  3. 제 1항에 있어서, 상기 몰딩부는 몰딩재 또는 몰딩재와 형광체(phosphor)의 혼합물로부터 성형된 것인 발광다이오드 소자.
  4. 제 1항에 있어서, 상기 몰딩부는 발광면 상에 방출되는 빛의 경로가 몰딩부의 전면(全面)에 걸쳐 동일하게 나타나는 두께를 갖는 것이 특징인 발광다이오드 소자.
  5. 제 1항에 있어서, 상기 몰딩부는 사각 형태인 발광다이오드 소자.
  6. 제 5항에 있어서, 상기 몰딩부는 일방(一方)이 개구된 사각 기둥으로서, 발 광다이오드부의 발광부는 몰딩부의 개구면 쪽으로 도입되고, 발광부로부터 발생된 방출광은 몰딩부의 밀폐면을 통해 방출되는 것이 특징인 발광다이오드 소자.
  7. 삭제
  8. 제 1항에 있어서, 상기 인터커넥션부는 박막증착 패터닝된 것이 특징인발광다이오드 소자.
  9. 제 1항에 있어서, 상기 인터커넥션부는 잉크젯(Inkjet)을 통해 도전성 물질이 함유된 도전성 잉크를 분산시켜 형성된 것이 특징인 발광다이오드 소자.
  10. 제 1항에 있어서, 상기 인터커넥션부는 스크린 프린팅에 의해 도전성 물질을 코팅하여 형성된 것인 발광다이오드 소자.
  11. 제 1항에 있어서, 상기 도전성 패드부는 와이어를 통해 외부 전원과 연결되는 것이 특징인 발광다이오드 소자.
  12. 제 1항에 있어서, 상기 도전성 패드부는 하나 이상인 발광다이오드 소자.
  13. 제 1항에 있어서, 상기 발광다이오드부 및 도전성 패드부는 동일한 기판 상에 위치하는 것이 특징인 발광다이오드 소자.
  14. 제 13항에 있어서, 상기 기판은 도전성 기판이고, 도전성 패드부는 절연막을 통해 상기 도전성 기판과 전기적으로 절연되어 있으며, 발광다이오드부의 일면은 와이어 또는 도전성 기판을 통해 외부 전원과 전기적으로 연결되고, 발광다이오드부의 다른 일면은 인터커넥션부를 통해 도전성 패드부와 전기적으로 연결되어 있는 것이 특징인 발광다이오드 소자.
  15. 제 1항에 있어서, 상기 인터커넥션부에 의해 발광다이오드부 표면과 도전성 패드부가 연결되는 연결 경로 상에 절연막(insulation layer)이 형성되고, 상기 절연막 위에 상기 인터커넥션부가 형성되며, 인터커넥션부와 연결되는 발광다이오드부의 컨택(contact)부는 전기적으로 연결되는 것이 특징인 발광다이오드 소자.
  16. 제 1항에 있어서, 상기 인터커넥션부와 연결되는 발광다이오드부의 표면은 오믹 접촉 금속층인 것이 특징인 발광다이오드 소자.
  17. 제 1항에 있어서, 상기 발광다이오드부는 질화갈륨 계열 화합물 반도체를 이용한 n형층, p형층, 상기 n형층과 p형층 사이에 형성되는 발광층을 포함하는 것이 특징인 발광 다이오드 소자.
  18. 제 1항에 있어서, 상기 발광다이오드부는 레이저 리프트-오프(Laser Lift-Off) 방식 또는 플립칩 방식에 의해 제조된 것이 특징인 발광 다이오드 소자.
  19. 제 1항, 제 3항 내지 제 6항 및 제 8항 내지 제 18항 중 어느 한 항의 발광다이오드 소자를 포함하는 발광 장치.
  20. (a) 몰딩재 또는 형광체(phosphor)와 몰딩재가 혼합된 몰딩 혼합물을 성형하여 몰딩부를 제조하는 단계;
    (b) 기판 상에 도전성 패드부를 하나 이상 형성하는 단계;
    (c) 상기 기판 상에 제작된 발광다이오드부를 접합하는 단계;
    (d) 상기 발광다이오드부 표면의 오믹 접촉 금속과 도전성 패드부를 전기적으로 연결시키는 도전성 인터커넥션부를 하나 이상 형성하는 단계; 및
    (e) 상기 기성형(旣成形)된 몰딩부를 발광다이오드부의 발광면 상에 접합하는 단계
    를 포함하는 제 1항, 제 3항 내지 제 6항 및 제 8항 내지 제 18항 중 어느 한 항의 발광다이오드 소자의 제조방법.
  21. 삭제
  22. 제 20항에 있어서, 상기 발광다이오드부 표면의 오믹 접촉 금속 형성 단계 이전에, 인터커넥션부의 연결 경로상에 절연층을 형성한 후 발광다이오드부 표면의 오믹 접촉 금속 패턴과 인터커넥션부 패턴을 동시에 형성시키는 것이 특징인 제조방법.
KR1020050088434A 2005-06-15 2005-09-22 색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법 KR100953662B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050051335 2005-06-15
KR20050051335 2005-06-15

Publications (2)

Publication Number Publication Date
KR20060131592A KR20060131592A (ko) 2006-12-20
KR100953662B1 true KR100953662B1 (ko) 2010-04-20

Family

ID=37532461

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050088432A KR100890468B1 (ko) 2005-06-15 2005-09-22 도전성 인터커넥션부를 이용한 발광다이오드 소자
KR1020050088434A KR100953662B1 (ko) 2005-06-15 2005-09-22 색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050088432A KR100890468B1 (ko) 2005-06-15 2005-09-22 도전성 인터커넥션부를 이용한 발광다이오드 소자

Country Status (4)

Country Link
US (1) US20060284208A1 (ko)
KR (2) KR100890468B1 (ko)
TW (1) TWI269469B (ko)
WO (1) WO2006135130A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883910B2 (en) * 2009-02-03 2011-02-08 Industrial Technology Research Institute Light emitting diode structure, LED packaging structure using the same and method of forming the same
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
KR101095542B1 (ko) * 2010-03-16 2011-12-19 엘지이노텍 주식회사 Ｌｅｄ 패키지 및 그 제조 방법
TWI442496B (zh) * 2011-03-01 2014-06-21 Lextar Electronics Corp 光機模組及其製作方法
KR102069724B1 (ko) * 2012-05-30 2020-01-23 아이피지 포토닉스 코포레이션 레이저 다이오드 및 레이저 다이오드 유닛용 서브마운트를 제조하기 위한 레이저 삭마 방법
KR102610885B1 (ko) * 2019-01-10 2023-12-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
CN113421894B (zh) * 2021-06-22 2024-03-01 京东方科技集团股份有限公司 一种显示面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053441A (ko) * 1999-01-11 2000-08-25 모리 가즈히로 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
JP2003110146A (ja) * 2001-07-26 2003-04-11 Matsushita Electric Works Ltd 発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0776047B1 (en) * 1995-11-22 2011-06-15 Oki Data Corporation Light emitting diode
JP3340626B2 (ja) * 1996-07-25 2002-11-05 沖電気工業株式会社 発光ダイオードアレイ及びその製造方法
US5955747A (en) * 1996-07-25 1999-09-21 Oki Electric Industry Co., Ltd. High-density light-emitting-diode array utilizing a plurality of isolation channels
JPH11346007A (ja) 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体発光装置及びその製造方法
US6879014B2 (en) * 2000-03-20 2005-04-12 Aegis Semiconductor, Inc. Semitransparent optical detector including a polycrystalline layer and method of making
JP2002043632A (ja) * 2000-07-21 2002-02-08 Citizen Electronics Co Ltd 発光ダイオード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053441A (ko) * 1999-01-11 2000-08-25 모리 가즈히로 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
JP2003110146A (ja) * 2001-07-26 2003-04-11 Matsushita Electric Works Ltd 発光装置

Also Published As

Publication number Publication date
WO2006135130A1 (en) 2006-12-21
KR20060131591A (ko) 2006-12-20
US20060284208A1 (en) 2006-12-21
TW200644279A (en) 2006-12-16
TWI269469B (en) 2006-12-21
KR20060131592A (ko) 2006-12-20
KR100890468B1 (ko) 2009-03-26

Similar Documents

Publication Publication Date Title
JP3820408B2 (ja) 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法
EP1724848B1 (en) Method of manufacturing a light emitting device package
US6949773B2 (en) GaN LED for flip-chip bonding and method of fabricating the same
KR101166922B1 (ko) 발광 다이오드의 제조 방법
US8288787B2 (en) Thin film light emitting diode
JP5767184B2 (ja) ワイヤボンディングのないウェーハ段階のｌｅｄ
US7605403B2 (en) Semiconductor light-emitting device and fabrication method of the same
US8026530B2 (en) Semiconductor light-emitting device, lighting module and lighting apparatus
EP2325906B1 (en) Semiconductor light-emitting device and method for manufacturing same
JP5100301B2 (ja) 発光装置
US20080149949A1 (en) Lead frame for transparent and mirrorless light emitting diodes
US20060001035A1 (en) Light emitting element and method of making same
KR100953662B1 (ko) 색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법
JP4366923B2 (ja) 照明装置およびその制御方法
US20230069883A1 (en) Method for manufacturing semiconductor light-emitting device
JP5471805B2 (ja) 発光素子及びその製造方法
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20240047606A1 (en) Wafer level fabrication for multiple chip light-emitting devices
KR100975527B1 (ko) 3족 질화물 반도체 발광소자
KR100676061B1 (ko) 발광 다이오드의 제조 방법
JP2003031852A (ja) 半導体発光素子、およびその製造方法
TWI423470B (zh) 一種製造高散熱發光元件的方法
KR20070035186A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20130075815A (ko) 발광 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140415

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee