TWI442496B - 光機模組及其製作方法 - Google Patents
光機模組及其製作方法 Download PDFInfo
- Publication number
- TWI442496B TWI442496B TW100106612A TW100106612A TWI442496B TW I442496 B TWI442496 B TW I442496B TW 100106612 A TW100106612 A TW 100106612A TW 100106612 A TW100106612 A TW 100106612A TW I442496 B TWI442496 B TW I442496B
- Authority
- TW
- Taiwan
- Prior art keywords
- light emitting
- carrier substrate
- illuminating
- layer
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
Description
本發明係有關於一種光機模組及其製作方法,特別係有關於一種光機模組及其製作方法。
習知的光機模組製程通常會先將發光元件(例如發光二極體(LED))晶片封裝至具二次光學特性之封裝支架(lead frame)中形成封裝單元,之後再將上述封裝單元固定至具有電路連結及散熱特性之板材(也可稱為散熱塊(heat-sinking slug))上。然而,上述習知的光機模組會造成許多缺點。缺點之一為習知光機模組的發光元件為光機模組的主要發熱源,其所產生的熱必須經由元件基板而後再透過封裝支架或散熱,因此,發光元件的散熱形式乃屬於間接式散熱,並無法直接將元件所產生的熱的散逸至外界。特別是在高功率光機模組的應用上,發光元件之光性及使用壽命會因封裝結構的散熱效率不佳而衰減。
此外,習知的光機模組中的發光元件晶片,必須等待發光元件晶圓完成製程分離出多個發光元件晶片後,量測光電特性及挑選出來符合一特定光電特性規格發光元件晶片方能使用。然而,上述習知製程無法有效預估及設計光機模組之性能。此外,剩餘下來的不符合特定光電特性規格的發光元件晶片會造成製程成本無法下降的缺點。
在此技術領域中,有需要一種光機模組及其製作方法,其可避免習知技術產生的問題。
有鑑於此,本發明之一實施例係提供一種光機模組的製作方法,上述光機模組的製作方法包括提供複數個發光二極體測試結構,其中每一個上述些發光二極體測試結構包括一成長基板;一發光二極體疊層,位於上述成長基板上;一第一電極,設置於上述發光二極體疊層的一第一表面上,其中上述第一電極與上述第一表面的重疊面積為上述第一表面的面積的50%至100%之間;以及一第二電極,設置於上述發光二極體疊層的一第二表面上;將符合一特定光電特性規格的上述些發光二極體測試結構挑選出來並固定於一承載基板上;移除每一個挑選出來的上述些發光二極體測試結構的上述成長基板、上述第二電極和部分上述發光二極體疊層,以形成複數個發光二極體;以及形成複數條第一導線層和複數條第二導線層,其中上述些第一導線層分別電性連接至上述些發光二極體的上述些第一電極,且其中上述些第二導線層分別電性連接至上述些發光二極體的發光面。
本發明之另一實施例係提供一種光機模組,上述光機模組包括一承載基板;一發光二極體,其具有一發光面和一背面,其中上述發光二極體的上述背面固定於上述承載基板上:以及一第一電極,設置於上述發光二極體和上述承載基板之間,並連接至上述發光二極體的上述背面,其中上述第一電極與上述背面的一重疊面積為上述第一表面的面積的50%至100%之間;以及一第一導線層和一第二導線層,順應性形成於上述承載基板上,且分別電性連接至上述第一電極和上述發光面。
以下以各實施例詳細說明並伴隨著圖式說明之範例,做為本發明之參考依據。在圖式或說明書描述中,相似或相同之部分皆使用相同之圖號。且在圖式中,實施例之形狀或是厚度可擴大,並以簡化或是方便標示。再者,圖式中各元件之部分將以分別描述說明之,值得注意的是,圖中未繪示或描述之元件,為所屬技術領域中具有通常知識者所知的形式,另外,特定之實施例僅為揭示本發明使用之特定方式,其並非用以限定本發明。
第1~5圖為本發明實施例之光機模組的製程剖面圖。本發明實施例之光機模組的製作方法係特別於發光元件晶片製程步驟中挑選出符合一特定光電特性規格發光元件,可有效預估及設計光機模組之性能。此外,挑選出的發光元件直接藉由一具有電路連結及散熱特性之承載基板做直接導熱,可以延長發光元件之光性及壽命。如第1圖所示,首先,提供複數個分離的發光二極體測試結構250。在本發明一實施例中,發光二極體測試結構250的電極設置係方便做為後續量測光電特性之步驟之用,其為一晶片製程期間的結構,並非為一最終結構(意即發光二極體晶片)。在本發明一實施例中,每一個發光二極體測試結構250可包括一成長基板202。在本發明一實施例中,成長基板202的材質可包括半導體材料或藍寶石(sapphire)。一發光二極體疊層204,位於成長基板202上。在本發明一實施例中,成長基板202和發光二極體疊層204之間可設置有一緩衝層(圖未顯示)。在本發明一實施例中,發光二極體疊層204可由具有p型-n型接面(pn junction)的半導體層構成,其包括至少兩個電性連接的一p型半導體層和一n型半導體層(圖未顯示),以及p型半導體層和n型半導體層之間的一發光半導體層(圖未顯示),用於發光二極體疊層204之半導體層可包括氮化鎵(GaN)、氮化鎵銦(GaInN)等材質。在本實施例中,發光二極體疊層204的n型半導體層和p型半導體層沿著垂直於成長基板202表面的方向堆疊。值得注意的是,在本發明一實施例中,為使發光二極體測試結構250的光電特性易於量測,係設計使發光二極體疊層204暴露出n型半導體層的一第一表面207和暴露出p型半導體層的一第二表面209皆係位於發光二極體疊層204的同一側且兩者不共平面,並且,發光二極體疊層204係具有連接第一表面207和第二表面209的一側壁211。
如第1圖所示,每一個發光二極體測試結構250更包括一第一電極206和一第二電極210,分別設置於發光二極體疊層204的第一表面207和第二表面209上,其中第一電極206可提供為後續光電特性量測的電性接觸以及可做為發光二極體晶片最終結構的電極之一。值得注意的是,發光二極體測試結構250的第二電極210僅提供做為後續光電特性量測的電性接觸,但並非做為發光二極體晶片最終結構的電極之一。值得注意的是,在本發明一實施例中,為使發光二極體測試結構250的光電特性易於量測(意即使得光電特性量測儀器易於與發光二極體測試結構250電性接觸而不需精確的對準步驟),係設計使第一電極206與第一表面207的重疊面積A1係設計為第一表面的面積A2的50%至100%之間。此外,每一個發光二極體測試結構250更包括一金屬層208,位於發光二極體測試結構250的第一表面207上,且覆蓋第一電極206。金屬層208可更增加發光二極體測試結構250的第一電極206與光電特性量測儀器電性接觸的面積。
接著,再如第1圖所示,將複數個發光二極體測試結構250設置於一測試板200上,以量測每一個發光二極體測試結構250的光電特性。在本發明一實施例中,測試板200可為例如膠帶之一絕緣板。如第1圖所示之發光二極體測試結構250的電極設置位置及測試結構的設置方式可以於發光元件晶片製程步驟中一次量測多個發光二極體測試結構250的光電特性,可有效預估及設計光機模組之性能,不需等到完成晶片製程才得知上述光電特性。在本發明一實施例中,不符合一特定光電特性規格的發光二極體測試結構250a可不必進行後續的晶片製程,因而可以節省製程成本。
經過上述光電特性量測步驟之後,接著,請參考第2圖,挑選出符合一特定光電特性規格的發光二極體測試結構250a並固定於一承載基板214上。在本發明一實施例中,承載基板214具有一凹槽216,以使發光二極體測試結構250a設置於其中。在本發明一實施例中,承載基板214可包括半導體基板或金屬氧化物基板,例如矽基板或氮化鋁基板等。如第2圖所示,每一個發光二極體測試結構250a的第一電極206係藉由一金屬層212連接至承載基板214。
接著,請參考第3圖,其顯示發光二極體260的形成步驟。如第3圖所示,可進行一雷射切割製程,沿每一個發光二極體測試結構250a的發光二極體疊層204的側壁211移除部分成長基板202、部分發光二極體疊層204和第二電極210,以形成發光二極體疊層204a。然後,進行一蝕刻製程,移除每一個發光二極體測試結構250a的成長基板202,以形成複數個發光二極體260。如第3圖所示,經過上述製程之後,係暴露出每一個發光二極體260的發光面228。
接著,請參考第4圖,其顯示發光二極體260的導線層的形成步驟。如第4圖所示,可依序進行一沉積製程和一圖案化製程,順應性於部分承載基板214,包括凹槽216的底面220、側壁222、承載基板214的背面223和側壁221,和部分發光二極體260上形成一絕緣層218。如第4圖所示,絕緣層218係包覆該凹槽的部分底面220和部分側面222,並延伸至承載基板214的部分背面223。在本發明一實施例中,沉積製程可包括化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、濺鍍法、印刷法、噴塗法(spray coating)或旋轉塗佈法,而圖案化製程可包括微影和蝕刻製程。在本發明實施例中,絕緣層218係用以使後續形成的導線層不會與發光二極體260或承載基板214產生短路,絕緣層218的材質可包括環氧樹脂、聚亞醯胺、樹脂、氧化矽、金屬氧化物或氮化矽。
之後,請再參考第4圖,可利用電鍍(electric plating)或化學氣相沉積(CVD)等方式,於絕緣層218上形成複數條第一導線層224和複數條第二導線層226,其中第一導線層224和第二導線層226係用以分別電性連接至發光二極體疊層204之不同導電類型的半導體層。如第4圖所示,第一導線層224係設置於承載基板214的一背面223,其可藉由穿過承載基板214的導通孔(圖未顯示)、金屬層208和212電性連接至發光二極體260的第一電極206,而第二導線層226順應性設置於凹槽216的一側壁222與一底面220延伸至承載基板214的側壁221與背面223,以電性連接至發光二極體260的發光面228。如第4圖所示,第二導線層226係利用絕緣層218與承載基板214和發光二極體260的其他部分隔開。
接著,請參考第5圖,其顯示螢光層230和封裝材料232的形成步驟。可利用塗佈(coating)方式,於每一個發光二極體260的發光面228上分別形成一螢光層230。在本發明一實施例中,螢光層230可為含有螢光粉的環氧樹脂(epoxy)層或矽樹脂層,或可以是完全為螢光粉構成的螢光粉層,使用於螢光層230的螢光粉可包括磷螢光粉。
之後,請再參考第5圖,可利用沉積方式,於承載基板214的凹槽216中形成一封裝材料232,並覆蓋螢光層230、發光二極體260以及第二導線層226。在本發明一實施例中,封裝材料232可包括環氧樹脂、聚亞醯胺或樹脂。經過上述製程之後,係完成本發明實施例的光機模組500。
在本發明實施例係提供一種光機模組及其製作方法。本發明實施例之光機模組的製作方法係特別於發光元件晶片製程步驟中製作便於光電特性量測儀器易於電性接觸的電極設計,因而不需精確的對準步驟即可量測發光元件,且可於發光元件晶片製程步驟中即挑選出符合一特定光電特性規格的發光元件再製作成光機模組。因此,本發明實施例的光機模組製程步驟可有效預估及設計光機模組之性能,以提升光機模組的可靠度,且可以節省製程成本。另外,用以供挑選出的發光元件設置於其上的承載基板係同時具有電路連結及散熱特性,因而上述承載基板可取代習知技術的封裝支架(lead frame)和散熱塊。當光機模組操作時,發光元件所產生的熱可經由承載基板直接導至光機模組外而不需再經過習知光機模組的封裝支架,因而導熱速率可大為提升。由於本發明實施例發光元件至光機模組外側的距離遠小於習知光機模組,因此可迅速將發光元件晶片產生的熱導至外界,因而可以延長發光元件之光性及壽命。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
200...測試板
202...成長基板
204、204a...發光二極體疊層
206...第一電極
207...第一表面
208、212...金屬層
209...第二表面
210...第二電極
211、221、222...側壁
214...承載基板
216...凹槽
218...絕緣層
220...底面
223...背面
224...第一導線層
226...第二導線層
228...發光面
230...螢光層
232...封裝材料
250、250a...發光二極體測試結構
260...發光二極體
A1、A2...面積
500...光機模組
第1~5圖為本發明實施例之光機模組的製程剖面圖。
204a...發光二極體疊層
206...第一電極
208、212...金屬層
221、222...側壁
214...承載基板
216...凹槽
218...絕緣層
220...底面
223...背面
224...第一導線層
226...第二導線層
228...發光面
230...螢光層
232...封裝材料
260...發光二極體
500...光機模組
Claims (17)
- 一種光機模組的製作方法,包括下列步驟:提供複數個發光二極體測試結構,其中每一個該些發光二極體測試結構包括:一成長基板;一發光二極體疊層,位於該成長基板上;一第一電極,設置於該發光二極體疊層的一第一表面上,其中該第一電極與該第一表面的重疊面積為該第一表面的面積的50%至100%之間;以及一第二電極,設置於該發光二極體疊層的一第二表面上;將符合一特定光電特性規格的該些發光二極體測試結構挑選出來並固定於一承載基板上;移除每一個挑選出來的該些發光二極體測試結構的該成長基板、該第二電極和部分該發光二極體疊層,以形成複數個發光二極體;以及形成複數條第一導線層和複數條第二導線層,其中該些第一導線層分別藉由穿過該承載基板的複數個導通孔電性連接至該些發光二極體的該些第一電極,且其中該些第二導線層分別電性連接至該些發光二極體的發光面。
- 如申請專利範圍第1項所述之光機模組的製作方法,更包括將該些發光二極體測試結構設置於一測試板上,以分別量測該些發光二極體測試結構的光電特性。
- 如申請專利範圍第1項所述之光機模組的製作方 法,其中該些發光二極體的該些第一電極連接至該承載基板。
- 如申請專利範圍第1項所述之光機模組的製作方法,形成該些第一和第二導線層之前更包括順應性於該承載基板和該些發光二極體上形成一絕緣層。
- 如申請專利範圍第1項所述之光機模組的製作方法,更包括:於該些發光二極體的該些發光面上形成一螢光層;形成一封裝材料,覆蓋該螢光層、該些發光二極體以及該些第二導線層。
- 如申請專利範圍第1項所述之光機模組的製作方法,其中每一個該些發光二極體測試結構的該發光二極體疊層的該第一表面和該第二表面皆位於每一個該些發光二極體測試結構的同一側,且兩者不共平面。
- 如申請專利範圍第6項所述之光機模組的製作方法,其中每一個該些發光二極體測試結構的該發光二極體疊層具有連接該第一表面和該第二表面的一側壁。
- 如申請專利範圍第7項所述之光機模組的製作方法,其中形成複數個發光二極體更包括:進行一雷射切割製程,沿每一個該些發光二極體疊層的該側壁移除部分該成長基板、部分發光二極體疊層和該第二電極;以及進行一蝕刻製程,移除每一個該些發光二極體測試結構的該成長基板。
- 如申請專利範圍第1項所述之光機模組的製作方 法,其中該承載基板具有一凹槽,且其中該些發光二極體係設置於該凹槽中。
- 如申請專利範圍第9項所述之光機模組的製作方法,其中該第一導線層設置於該承載基板的一背面,且其中該第二導線層順應性設置於該凹槽的一側壁與一底面延伸至該承載基板的該背面。
- 如申請專利範圍第1項所述之光機模組的製作方法,其中每一個該些發光二極體測試結構更包括一金屬層,位於該發光二極體測試結構的該第一表面上,且覆蓋該第一電極。
- 一種光機模組,包括:一承載基板;一發光二極體,其具有一發光面和一背面,其中該發光二極體的該背面固定於該承載基板上:以及一第一電極,設置於該發光二極體和該承載基板之間,並連接至該發光二極體的該背面,其中該第一電極與該背面的一重疊面積為該背面的面積的50%至100%之間;以及一第一導線層和一第二導線層,順應性形成於該承載基板上,其中該第一導線層藉由穿過該承載基板的一導通孔電性連接至該發光二極體的該第一電極,且其中該第二導線層電性連接至該發光面。
- 如申請專利範圍第12項所述之光機模組,其中該承載基板具有一凹槽,且其中發光二極體係設置於該凹槽中。
- 如申請專利範圍第13項所述之光機模組,更包括一絕緣層,包覆該凹槽的一底面和一側面。
- 如申請專利範圍第14項所述之光機模組,其中該第一導線層和該第二導線層位於該絕緣層上,且其中該第一導線層設置於該承載基板的一背面,且其中該第二導線層順應性設置於該凹槽的該側壁與該底部延伸至該承載基板的該背面。
- 如申請專利範圍第12項所述之光機模組,更包括一金屬層,設置於該第一電極和該承載基板之間。
- 如申請專利範圍第12項所述之光機模組,更包括:一螢光層,設置於於該發光二極體的該發光面上;以及一封裝材料,覆蓋該螢光層、該發光二極體以及該第二導線層。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100106612A TWI442496B (zh) | 2011-03-01 | 2011-03-01 | 光機模組及其製作方法 |
CN201110109297.1A CN102655188B (zh) | 2011-03-01 | 2011-04-25 | 光机模块及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100106612A TWI442496B (zh) | 2011-03-01 | 2011-03-01 | 光機模組及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201237977A TW201237977A (en) | 2012-09-16 |
TWI442496B true TWI442496B (zh) | 2014-06-21 |
Family
ID=46730781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100106612A TWI442496B (zh) | 2011-03-01 | 2011-03-01 | 光機模組及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102655188B (zh) |
TW (1) | TWI442496B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006135130A1 (en) * | 2005-06-15 | 2006-12-21 | Lg Chem, Ltd. | Light emitting diode device using electrically conductive interconnection section |
JP5148849B2 (ja) * | 2006-07-27 | 2013-02-20 | スタンレー電気株式会社 | Ledパッケージ、それを用いた発光装置およびledパッケージの製造方法 |
TWI351777B (en) * | 2008-04-22 | 2011-11-01 | Silicon Base Dev Inc | Bade for light diode and its manufacturing method |
CN101567411A (zh) * | 2009-05-26 | 2009-10-28 | 晶科电子(广州)有限公司 | 发光二极管倒装焊集成封装结构及制作方法 |
KR101041068B1 (ko) * | 2009-06-29 | 2011-06-13 | 주식회사 프로텍 | 서브 마운트 기판을 이용한 발광 다이오드 제조 방법 |
-
2011
- 2011-03-01 TW TW100106612A patent/TWI442496B/zh active
- 2011-04-25 CN CN201110109297.1A patent/CN102655188B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102655188A (zh) | 2012-09-05 |
TW201237977A (en) | 2012-09-16 |
CN102655188B (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8598617B2 (en) | Methods of fabricating light emitting diode packages | |
US9178107B2 (en) | Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same | |
TWI445208B (zh) | 半導體發光裝置及其製造方法 | |
TWI513045B (zh) | 半導體發光裝置及其製造方法 | |
EP2355177B1 (en) | Light emitting device, method of manufacturing the same | |
US8847267B2 (en) | Light emitting diode with metal piles and multi-passivation layers and its manufacturing method | |
US7838878B2 (en) | Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning | |
EP2477244B1 (en) | Method of manufacturing a light-emitting device package on a wafer level | |
KR20120031342A (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
TW201442301A (zh) | 無基台之發光二極體(led)元件及其製造方法 | |
TWI549322B (zh) | 一種結合磊晶結構與封裝基板爲一體之整合式led元件及其製作方法 | |
US8618566B2 (en) | Light emitting device and method of manufacturing the same | |
US20140264413A1 (en) | Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element | |
JP4474892B2 (ja) | フリップチップ型led | |
US9583468B2 (en) | Light-emitting part and light-emitting apparatus, and production methods therefor | |
US20120037950A1 (en) | Led with local passivation layers | |
TWI442496B (zh) | 光機模組及其製作方法 | |
KR20120031472A (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
KR101128261B1 (ko) | 전공정이 웨이퍼 레벨로 제조된 led 패키지 및 그 제조방법 | |
US20180294380A1 (en) | Light emitting device, method for producing light emitting device, and light emitting module | |
TWI467808B (zh) | 發光二極體元件、其製作方法以及發光裝置 | |
KR100663907B1 (ko) | 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 | |
US20160276523A1 (en) | Semiconductor light-emitting element and manufacturing method thereof | |
KR101216934B1 (ko) | 다수의 셀이 결합된 발광 소자 및 그 제조 방법 | |
KR20160059128A (ko) | 발광 소자 |