CN114864777A - Led芯片及其制备方法 - Google Patents
Led芯片及其制备方法 Download PDFInfo
- Publication number
- CN114864777A CN114864777A CN202210425424.7A CN202210425424A CN114864777A CN 114864777 A CN114864777 A CN 114864777A CN 202210425424 A CN202210425424 A CN 202210425424A CN 114864777 A CN114864777 A CN 114864777A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- type
- led chip
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 230000008093 supporting effect Effects 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000003892 spreading Methods 0.000 claims abstract description 14
- 230000000903 blocking effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 314
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 7
- 230000009172 bursting Effects 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- -1 for example: al Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体技术领域,具体而言,涉及LED芯片及其制备方法。包括:衬底、外延层、电流阻挡层、电流扩展层、第一电极层、第一绝缘层、第二电极层、第二绝缘层、支撑层、第三电极层、第三绝缘层。本发明所提供的LED芯片,通过增加不与第二电极层和第三电极层相连接的支撑层,以及与第三电极层相隔离的绝缘层,从而起到了隔离第二电极和第三电极的绝缘作用,从而避免了因绝缘层断裂而导致的漏电现象,增加了LED芯片的可靠性。又通过在芯片中心位置增加的支撑层,实现了防顶针顶破的效果,进一步增加了LED芯片的可靠性。
Description
技术领域
本发明涉及半导体技术领域,具体而言,涉及LED芯片及其制备方法。
背景技术
LED作为新一代光源,被广泛应用在照明、显示、背光乃至光通信等领域。倒装芯片作为更高光效的产品已经越来越受到市场的青睐,倒装芯片制程结构较多,工艺制程复杂,因此对可靠性有了更高的要求和挑战。
常规的ODR结构,如图1所示,P型金属电极金属层延伸至N型焊盘下方,二者中间通过SiO2绝缘层相互隔离,形成如虚线方框所示的区域。当绝缘层因为某些原因导致断裂或出现裂痕,均可能导致P型电极和N型焊盘连通,导致漏电的发生,使现有LED使用时的可靠性降低。
有鉴于此,特提出本发明。
发明内容
本发明的第一目的在于提供一种LED芯片,通过增加不与第二电极层和第三电极层相连接的支撑层,以及与第三电极层相隔离的绝缘层,从而起到了隔离第二电极和第三电极的绝缘作用,从而避免了因绝缘层断裂而导致的漏电现象,增加了LED芯片的可靠性。
本发明的第二目的在于提供如上所述的LED芯片的制备方法。
为了实现本发明的上述目的,特采用以下技术方案:
本发明提供了一种LED芯片,包括:衬底、外延层、电流阻挡层、电流扩展层、第一电极层、第一绝缘层、第二电极层、第二绝缘层、支撑层、第三电极层、第三绝缘层;
其中,所述支撑层设置在所述第二绝缘层和第三电极层之间;
所述第一电极层包括至少一个第一P型电极和至少一个第一N型电极;
所述第二电极层包括至少一个第二P型电极和至少一个第二N型电极;
所述第三电极层包括至少一个P型焊盘和至少一个N型焊盘。
本发明通过增加支撑层和第三绝缘层,使得第三电极层的焊盘与支撑层、支撑层与第二电极层,均不连通,且彼此绝缘,而第三绝缘层与第二电极层通过贯穿第二绝缘层和第三绝缘层的通孔导电连通。并且第三绝缘层与第二绝缘层采用同一光刻进行开孔刻蚀,实现了将支撑层从各个面都包裹在绝缘的SiO2薄膜中,从而实现了支撑层与各层电极互不相连,起到异性电极的绝缘隔离作用,有效避免因绝缘层断裂导致的LED芯片漏电。
优选地,所述支撑层不与任意一电极层电性连接,包括P区支撑层、N区支撑层;
所述P区支撑层覆盖所述第二P型电极的区域;所述N区支撑层覆盖所述第二N型电极的区域;
所述支撑层还包括顶针区支撑层,所述顶针区支撑层设置在所述LED芯片的中心区域,且所述中心区域的下方无任何电极。
优选地,所述支撑层的厚度<2μm。
优选地,所述支撑层为金属层或金属氧化物层或者DBR反射层,所述金属层包括Al、Ag、Cr、Ni、Ti、Pt和Au的金属单层或者几种金属单层组成的复合金属层。
优选地,所述支撑层的侧面距离所述第三通孔和/或所述第四通孔的距离≥5μm。
优选地,所述支撑层的面积占所述LED芯片的面积的50%~80%。
优选地,所述第三电极层的面积占所述LED芯片的面积的30%~55%。
优选地,所述第三电极层的面积小于所述支撑层的面积。
优选地,所述第二P型电极和所述第二N型电极之间具有一隔离槽,所隔离槽的宽度≥15μm;
优选地,所述P型焊盘和所述N型焊盘之间的距离≥50μm。
优选地,所述第三电极层的包括Al、Cr、Ni、Ti、Pt和Au中的金属单层、或者几种金属和/或合金的复合层。
优选地,所述第三电极层为包括Sn成分的Bump电极。
本发明还提供了所述的LED芯片的制备方法,包括以下步骤:
(a)、提供一衬底,并在所述衬底上依次沉积N型半导体层、发光层和P型半导体层以形成外延层;
(b)、在所述外延层上沉积SiO2,并通过光刻得到电流阻挡层,再沉积得到电流扩展层,通过刻蚀得到PN台阶;
(c)、将多个第一P型电极和多个第一N型电极相间分布沉积于芯片表面,然后沉积第一绝缘层;
(d)、在所述第一P型电极和所述第一N型电极上方光刻分别得到第一通孔和第二通孔,沉积第二电极层;其中,第二P型电极通过第一通孔与第一P型电极相连通,第二N型电极通过第二通孔与第一N型电极相连通;
(e)、依次沉积第二绝缘层、支撑层和第三绝缘层,在所述第二P型电极和所述第二N型电极上方无支撑层的区域,刻蚀得到第三通孔和第四通孔;
(f)、沉积第三电极层,其中,P型焊盘通过第三通孔与所述第二P型电极相连接,N型焊盘通过第四通孔与所述第二N型电极相连接。
与现有技术相比,本发明的有益效果为:
(1)本发明所提供的LED芯片,通过增加不与第二电极层和第三电极层相接触的支撑层,以及与第三电极层相隔离的绝缘层,从而起到了隔离第二电极和第三电极的作用,从而避免了因绝缘层断裂而导致的漏电现象,增加了LED芯片的可靠性。
(2)本发明所提供的LED芯片,通过在芯片中心位置增加的支撑层,实现了防顶针顶破的效果,进一步增加了LED芯片的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中倒装LED芯片ODR结构剖面示意图;
图2为本发明实施例所提供的LED芯片平面示意图;
图3为本发明LED芯片平面示意图的部分局部放大图;
图4为本发明实施例提供的LED芯片的支撑层平面布局示意图;
图5为图4所示的LED芯片的支撑层平面布局示意图对应的第三通孔和第四通孔所平面布局示意图;
图6为本发明实施例所提供的LED芯片第二电极层和第三电极层NP距离示意图;
图7为本发明实施例所提供的LED芯片平面顶针区域局部放大图;
图8为图6按照切割方式A得到的部分剖面示意图;
图9为图6按照切割方式B得到的部分剖面示意图;
图10为图7按照切割方式C得到的部分剖面示意图;
图11为图7按照切割方式D得到的部分剖面示意图;
图12为本申请提供的又一实施例所提供的LED芯片的平面结构示意图。
附图标记:
100-衬底; 200-外延层; 210-N型半导体层;
211-PN台阶; 220-发光层; 230-P型半导体层;
300-电流阻挡层; 400-电流扩展层; 510-第一P型电极;
511-第一通孔; 520-第一N型电极; 521-第二通孔;
600-第一绝缘层; 710-第二P型电极; 720-第二N型电极;
800-第二绝缘层; 900-支撑层;
910-P区支撑层; 920-N区支撑层; 930-顶针区支撑层;
1000-第三绝缘层; 1100-第三通孔; 1200-第四通孔;
1310-P型焊盘; 1320-N型焊盘。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述,但是本领域技术人员将会理解,下列所描述的实施例是本发明一部分实施例,而不是全部的实施例,仅用于说明本发明,而不应视为限制本发明的范围。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
图2为本发明实施例所提供的LED芯片平面示意图,图3为本发明LED芯片平面示意图的局部放大图。图4为本发明实施例提供的LED芯片的支撑层900平面布局示意图;图5为图4所示的LED芯片的支撑层900平面布局示意图对应的第三通孔1100和第四通孔1200所平面布局示意图;图6为本发明实施例所提供的LED芯片第二电极层和第三电极层NP距离示意图;图7为本发明实施例所提供的LED芯片平面顶针区域局部放大图;图8为图6按照切割方式A得到的部分剖面示意图;图9为图6按照切割方式B得到的部分剖面示意图;图10为图7按照切割方式C得到的部分剖面示意图;图11为图7按照切割方式D得到的部分剖面示意图。本发明实施例所提供的一种LED芯片,包括:衬底100、外延层200、电流阻挡层300、电流扩展层400、第一电极层、第一绝缘层600、第二电极层、第二绝缘层800、支撑层900、第三电极层、第三绝缘层1000;
其中,所述支撑层900设置在所述第二绝缘层800和第三电极层之间,且不与任意一电极层电性连接;
所述第一电极层包括至少一个第一P型电极510和至少一个第一N型电极520;
所述第二电极层包括至少一个第二P型电极710和至少一个第二N型电极720;
所述第三电极层包括至少一个P型焊盘1310和至少一个N型焊盘1320。
其他结果如常规LED芯片所设置,具体地,所述外延层200设置于所述衬底100的表面,所述外延层200包括依次层叠设置于所述衬底100表面的N型半导体层210、发光层220和P型半导体层230;
所述外延层200包括PN台阶211,所述PN台阶211的上台阶面为P型半导体层230,下台阶面为N型半导体层210,所述上台阶面和所述下台阶面之间连接形成PN台阶211的侧面;
所述电流阻挡层300和所述电流扩展层400依次设置于所述P型半导体层230的表面;
所述第一电极层包括第一P型电极510和第一N型电极520;所述第一P型电极510与所述电流扩展层400相连接;所述第一N型电极520与所述PN台阶211的所述下台阶面相连接;
所述第一P型电极510与所述第一N型电极520彼此隔离;
所述第一绝缘层600覆盖所述第一N型电极520、所述电流扩展层400、所述PN台阶211的侧面、所述第一P型电极510、以及所述第一N型电极520与所述PN台阶211的侧面之间的所述下台阶面;
所述第一绝缘层600上设置有直通所述第一P型电极510的第一通孔511和直通所述第一N型电极520的第二通孔521;
所述第二电极层包括第二P型电极710和第二N型电极720,所述第二P型电极710和所述第二N型电极720彼此隔离;所述第二P型电极710通过所述第一通孔511与所述第一P型电极510相连接;所述第二N型电极720通过所述第二通孔521与所述第一N型电极520相连接;
所述第二绝缘层800设置于所述第二电极层表面;
所述支撑层900设置于所述第二绝缘层800和第三电极层之间;
所述第三绝缘层完全覆盖所述第二绝缘层800和所述支撑层900形成的表面;
第三通孔1100和第四通孔1200贯穿所述第二绝缘层800和所述第三绝缘层分别直通所述第二P型电极710和第二N型电极720;
所述第三电极层包括至少一个P型焊盘1310和至少一个N型焊盘1320,所述P型焊盘1310和所述N型焊盘1320彼此隔离;所述P型焊盘1310和所述第二P型电极710通过第三通孔1100相连接,所述N型焊盘1320和所述第二N型电极720通过第四通孔1200相连接;
所述支撑层900通过所述第二绝缘层800与所述第二电极层绝缘隔离;并且所述支撑层900通过所述第三绝缘层与所述第三电极层绝缘隔离。
本发明通过增加支撑层900和第三绝缘层,使得第三电极层的焊盘与支撑层900、支撑层900与第二电极层,均不连通,且彼此绝缘,而第三绝缘层与第二电极层通过贯穿第二绝缘层800和第三绝缘层的通孔导电连通。并且第三绝缘层与第二绝缘层800采用同一光刻进行开孔刻蚀,实现了将支撑层900从各个面都包裹在绝缘的SiO2薄膜中,从而实现了支撑层900与各层电极互不相连,起到异性电极的绝缘隔离作用,有效避免因绝缘层断裂导致的LED芯片漏电。
为了进一步提高LED芯片的可靠性,如图4和图12所示,所述支撑层900包括P区支撑层910、N区支撑层920和顶针区支撑层930;
所述P区支撑层910覆盖所述第二P型电极710的区域,起阻挡第二P型电极710的作用;所述N区支撑层920覆盖所述第二N型电极720的区域,起阻挡第二N型电极720的作用;
如图7所示的局部放大图,所述顶针区域设置在所述LED芯片的中心区域,如图7中圆形放大区域所示,绝缘性地设置于第二N电极层和第二P电极层之间,至少包括一顶针区支撑层930,该顶针区支撑层930因由金属构成,相比绝缘层具有更强的阻挡力,保护了第二绝缘层不受顶针影响,实现了防顶针顶破的效果。
其中,衬底100可以包括但不限于蓝宝石衬底100。此外,也可以选择图形化的衬底100。其中,N型半导体层210的材质可以为N型掺杂的氮化镓,所述P型半导体层230的材质可以为P型掺杂的氮化镓,但不仅限于这两种半导体类型。
其中,发光层220包括交替层叠设置的量子阱和量子垒,但是不限于此。所述发光层220包括但不限于红光发光层、黄光发光层、绿光发光层或蓝光发光层。所述量子阱包括但不限于InGaN量子阱或AlInGaN量子阱。
其中,电流阻挡层300包括但不限于SiO2。
其中,电流扩展层400占所述LED芯片的面积的70%~90%,包括但不限于ITO、ZITO、ZIO、GIO、ZTO、FTO、AZO和GZO中的一种。进一步地,所述电流扩展层400包括的厚度为例如可以为 更进一步地,所述电流扩展层400可以通过磁控溅射或蒸镀的方式进行沉积得到。
其中,第一通孔511和第二通孔521之间互相分离,无任何延伸交叉;如图5所示,第三通孔1100和第四通孔1200之间互相分离,无任何延伸交叉,从而保证上层电极和下层异质电极的分离,切断可能的漏电路径。
进一步地,所述第一绝缘层600为DBR反射层,DBR反射层可以为交替沉积SiO2和Ti3O5形成。更进一步地,所述第一绝缘层600的厚度为2μm~7μm,其中3.5μm~5.5μ最优。
进一步地,所述第二绝缘层800和/或所述第三绝缘层包括氧化硅、氮化硅和氮氧化硅中的至少一种。
进一步地,所述支撑层900可以为任意材质,为保证更好的支撑效果,以及适用于成熟的芯片制备工艺,支撑层900的材质优选为金属层,所述金属层包括Al、Ag、Cr、Ni、Ti、Pt和Au的金属单层或者几种金属单层组成的复合金属层。更进一步地,为了提高电极的反射率,支撑层900选自Al或以Al为底层的复合金属层,或者选自Ag以Ag为底层的复合金属层,例如:Al、Cr/Al、Ti/Al、Ni/Al、Ag、Ni/Ag、Cr/Ag。对应的,第二电极层的材料也选择选自Al或以Al为底层的复合金属层,或者选自Ag以Ag为底层的复合金属层,例如:Al、Cr/Al、Ti/Al、Ni/Al、Ag、Ni/Ag、Cr/Ag。
进一步地,为了保证支撑层900的各个面均以绝缘层包覆,保证无任何面裸露出金属,参考图8所示的剖面示意图,所述支撑层900的侧面距离所述第三通孔1100和/或所述第四通孔1200的距离≥5μm。
进一步地,所述支撑层900的厚度<2μm,所述支撑层900的面积占所述LED芯片的面积的50%~80%,使得电极反射率在60%~95%,为保证后续薄膜覆盖,该层金属电极角度要求为30°~75°。
进一步地,所述支撑层900的材质优选为导光性较好的金属氧化物,如氧化铟锡、氧化锌、氧化锡。
进一步地,所述支撑层900的材质优选为具有绝缘性质的DBR反射层,如SiO2/TiO2DBR反射层。
进一步地,所述第三电极层的面积占所述LED芯片的面积的30%~55%。
进一步地,所述第三电极层的面积小于所述支撑层900的面积。
进一步地,如图6所示,所述第二P型电极710和所述第二N型电极720之间具有一隔离槽,所隔离槽的宽度P3≥15μm;
进一步地,如图6所示,所述P型焊盘1310和所述N型焊盘1320之间的距离P4≥50μm。
进一步地,所述第三电极层为包括Sn成分的Bump电极,即进一步地,所述P型焊盘1310和N型焊盘1320可以为凸点的Bump电极,电极成分为Sn。更进一步地,凸点电极可以采用印刷、电镀或蒸镀等方法制得。所述Bump电极的高度≥5μm,锡膏高度≥20μm。
进一步地,所述第三电极层中,P型焊盘1310可以为1个、2个或者多个;N型焊盘1320可以为1个、2个或者多个。
本发明实施例还提供了所述的LED芯片的制备方法,具体包括以下步骤:
(1)、提供一衬底100,并在所述衬底100上依次沉积N型半导体层210、发光层220和P型半导体层230以形成外延层200;
(2)、在所述外延层200上沉积SiO2,并通过光刻得到电流阻挡层300,再沉积得到电流扩展层400,利用先腐蚀ITO后刻蚀方式,通过刻蚀得到PN台阶211,为保证ITO与PN台阶距离,去胶前再进行一次ITO腐蚀,去胶后再通过黄光和深刻蚀形成ISO隔离槽。
(3)、将第一P型电极510和第一N型电极520相间分布沉积于芯片表面,然后沉积第一绝缘层600;
(4)、在所述第一P型电极510和所述第一N型电极520上方光刻分别得到第一通孔511和第二通孔521,沉积第二电极层;其中,第二P型电极710通过第一通孔511与第一P型电极510相连通,第二N型电极720通过第二通孔521与第一N型电极520相连通;
(5)、依次沉积第二绝缘层800、支撑层900和第三绝缘层,在所述第二P型电极710和所述第二N型电极720上方无支撑层900的区域,刻蚀得到第三通孔1100和所述第四通孔1200;该刻蚀通孔距离支撑层900边缘的最小距离>5μm,保证支撑层900各个面完全包裹于第二、第三绝缘层中,隔绝支撑层900与任何金属电极的导电连通;
(6)、沉积第三电极层,其中,P型焊盘1310通过第三通孔1100与所述第二P型电极710相连接,N型焊盘1320通过第四通孔1200与所述第二N型电极720相连接;
(7)、进行研磨、划裂等形成芯粒,其中研磨厚度范围为80μm~300μm。
尽管已用具体实施例来说明和描述了本发明,然而应意识到,以上各实施例仅用以说明本发明的技术方案,而非对其限制;本领域的普通技术人员应当理解:在不背离本发明的精神和范围的情况下,可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围;因此,这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。
Claims (10)
1.LED芯片,其特征在于,包括:衬底、具有PN台阶的外延层、电流阻挡层、电流扩展层、第一电极层、第一绝缘层、第二电极层、第二绝缘层、支撑层、第三电极层、第三绝缘层;
其中,所述支撑层设置在所述第二绝缘层和第三电极层之间;
所述第一电极层包括至少一个第一P型电极和至少一个第一N型电极;
所述第二电极层包括至少一个第二P型电极和至少一个第二N型电极;
所述第三电极层包括至少一个P型焊盘和至少一个N型焊盘。
2.根据权利要求1所述的LED芯片,其特征在于,所述支撑层不与任意一电极层电性连接,包括P区支撑层、N区支撑层;
所述P区支撑层覆盖所述第二P型电极的区域;所述N区支撑层覆盖所述第二N型电极的区域;
优选地,所述支撑层还包括顶针区支撑层,所述顶针区支撑层设置在所述LED芯片的中心区域;
优选地,所述支撑层的厚度≤2μm。
3.根据权利要求1所述的LED芯片,其特征在于,所述支撑层为金属层或金属氧化物层或者DBR反射层;
优选地,所述金属层包括Al、Ag、Cr、Ni、Ti、Pt和Au的金属单层或者几种金属单层组成的复合金属层。
4.根据权利要求3所述的LED芯片,其特征在于,设置有贯穿所述第二绝缘层和所述第三绝缘层的第三通孔和第四通孔;
所述P型焊盘和所述第二P型电极通过第三通孔电性连接,所述N型焊盘和所述第二N型电极通过第四通孔电性连接;
其中,所述支撑层的侧面距离所述第三通孔和/或所述第四通孔的距离≥5μm。
5.根据权利要求1-4中的任一项所述的LED芯片,其特征在于,所述支撑层的面积占所述LED芯片的面积的50%~80%。
6.根据权利要求1所述的LED芯片,其特征在于,所述第三电极层的面积占所述LED芯片的面积的30%~55%。
7.根据权利要求6所述的LED芯片,其特征在于,所述第三电极层的面积小于所述支撑层的面积。
8.根据权利要求1所述的LED芯片,其特征在于,所述第二P型电极和所述第二N型电极之间具有一隔离槽,所隔离槽的宽度≥15μm;
和/或;
所述P型焊盘和所述N型焊盘之间的距离≥50μm。
9.根据权利要求1所述的LED芯片,其特征在于,所述第三电极层的包括Al、Cr、Ni、Ti、Pt和Au中的金属单层、或者几种金属和/或合金的复合层;
或者;所述第三电极层为包括Sn成分的Bump电极。
10.根据权利要求1-9任一项所述的LED芯片的制备方法,其特征在于,包括以下步骤:
(a)、提供一衬底,并在所述衬底上依次沉积N型半导体层、发光层和P型半导体层以形成外延层;
(b)、在所述外延层上沉积SiO2,并通过光刻得到电流阻挡层,再沉积得到电流扩展层,通过刻蚀得到PN台阶;
(c)、将多个第一P型电极和多个第一N型电极相间分布沉积于芯片表面,然后沉积第一绝缘层;
(d)、在所述第一P型电极和所述第一N型电极上方光刻分别得到第一通孔和第二通孔,沉积第二电极层;其中,第二P型电极通过第一通孔与第一P型电极相连通,第二N型电极通过第二通孔与第一N型电极相连通;
(e)、依次沉积第二绝缘层、支撑层和第三绝缘层,在所述第二P型电极和所述第二N型电极上方无支撑层的区域,刻蚀得到第三通孔和第四通孔;
(f)、沉积第三电极层,其中,P型焊盘通过第三通孔与所述第二P型电极相连接,N型焊盘通过第四通孔与所述第二N型电极相连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2021112001857 | 2021-10-14 | ||
CN202111200185.7A CN113823721A (zh) | 2021-10-14 | 2021-10-14 | Led芯片及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114864777A true CN114864777A (zh) | 2022-08-05 |
CN114864777B CN114864777B (zh) | 2023-11-17 |
Family
ID=78916762
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111200185.7A Pending CN113823721A (zh) | 2021-10-14 | 2021-10-14 | Led芯片及其制备方法 |
CN202210425424.7A Active CN114864777B (zh) | 2021-10-14 | 2022-04-21 | Led芯片及其制备方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111200185.7A Pending CN113823721A (zh) | 2021-10-14 | 2021-10-14 | Led芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN113823721A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024119938A1 (zh) * | 2022-12-07 | 2024-06-13 | 惠州视维新技术有限公司 | 高压倒装led芯片及高压倒装led芯片的制作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115207178B (zh) * | 2022-07-14 | 2023-09-29 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装高压发光二极管 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130030178A (ko) * | 2011-09-16 | 2013-03-26 | 서울옵토디바이스주식회사 | 발광 다이오드 및 그것을 제조하는 방법 |
US20160365485A1 (en) * | 2015-06-12 | 2016-12-15 | Enraytek Optoelectronics Co., Ltd. | High-voltage flip led chip and manufacturing method thereof |
CN106981497A (zh) * | 2017-02-14 | 2017-07-25 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
CN108400227A (zh) * | 2018-05-04 | 2018-08-14 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
US20190273185A1 (en) * | 2018-03-02 | 2019-09-05 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
-
2021
- 2021-10-14 CN CN202111200185.7A patent/CN113823721A/zh active Pending
-
2022
- 2022-04-21 CN CN202210425424.7A patent/CN114864777B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130030178A (ko) * | 2011-09-16 | 2013-03-26 | 서울옵토디바이스주식회사 | 발광 다이오드 및 그것을 제조하는 방법 |
US20160365485A1 (en) * | 2015-06-12 | 2016-12-15 | Enraytek Optoelectronics Co., Ltd. | High-voltage flip led chip and manufacturing method thereof |
CN106981497A (zh) * | 2017-02-14 | 2017-07-25 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
US20190273185A1 (en) * | 2018-03-02 | 2019-09-05 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
CN108400227A (zh) * | 2018-05-04 | 2018-08-14 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024119938A1 (zh) * | 2022-12-07 | 2024-06-13 | 惠州视维新技术有限公司 | 高压倒装led芯片及高压倒装led芯片的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114864777B (zh) | 2023-11-17 |
CN113823721A (zh) | 2021-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102641239B1 (ko) | 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 | |
US10950758B2 (en) | Light-emitting device with reflective layer | |
US20190348570A1 (en) | Semiconductor light-emitting device | |
US10074778B2 (en) | Light emitting diode package and method for manufacturing the same | |
CN112164742B (zh) | 一种发光二极管 | |
CN114864777B (zh) | Led芯片及其制备方法 | |
US9362449B2 (en) | High efficiency light emitting diode and method of fabricating the same | |
CN105531834A (zh) | 具有esd保护的led芯片 | |
CN113659051B (zh) | 一种倒装半导体发光元件、半导体发光器件及显示装置 | |
CN114361310B (zh) | 紫外发光二极管芯片及其制备方法 | |
KR20170084982A (ko) | 자외선 발광소자 | |
KR20220154641A (ko) | 발광 소자 | |
CN113793889A (zh) | Led芯片及其制备方法 | |
CN111446343B (zh) | 一种半导体发光器件 | |
CN113903843B (zh) | 发光二极管及发光装置 | |
CN113540311B (zh) | 一种倒装发光二极管和发光装置 | |
US10396248B2 (en) | Semiconductor light emitting diode | |
CN215988811U (zh) | Led芯片 | |
CN215869439U (zh) | Led芯片 | |
CN115911239A (zh) | 一种发光元件及其制备方法 | |
CN115050878A (zh) | 一种倒装led芯片及其制备方法 | |
KR20150069228A (ko) | 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
WO2023060752A1 (zh) | Led芯片及其制备方法 | |
CN113937198B (zh) | Led芯片及其制备方法 | |
CN114093996B (zh) | 半导体发光器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |