CN114361310B - 紫外发光二极管芯片及其制备方法 - Google Patents
紫外发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN114361310B CN114361310B CN202111552853.2A CN202111552853A CN114361310B CN 114361310 B CN114361310 B CN 114361310B CN 202111552853 A CN202111552853 A CN 202111552853A CN 114361310 B CN114361310 B CN 114361310B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- semiconductor layer
- substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 113
- 239000002184 metal Substances 0.000 claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 20
- 239000012780 transparent material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 540
- 238000002161 passivation Methods 0.000 description 18
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种紫外发光二极管芯片及其制备方法，包括：衬底、第一半导体层、多量子阱层、第二半导体层、反射镜层、第一电极和第二电极；第一半导体层、多量子阱层和第二半导体层依次层叠于衬底的表面，第二半导体层的表面具有露出第一半导体层的凹槽，第一电极位于凹槽内且与第一半导体层接触，第二电极位于第二半导体层的表面；反射镜层包括依次层叠在第二半导体层的表面上的第一绝缘层、金属反射层和第二绝缘层，第一绝缘层、金属反射层和第二绝缘层均延伸至凹槽内，第一绝缘层部分位于第一电极和第二电极表面。本公开能提升紫外发光二极管芯片的发光效果，且有效防止封装后锡扩散而导致漏电的问题，提高芯片的可靠性。
Description
技术领域
本公开涉及光电子制造技术领域，特别涉及一种紫外发光二极管芯片及其制备方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。LED的核心结构是外延片，外延片的制作对LED的光电特性有着较大的影响。
相关技术中，发光二极管芯片发光效果差，且芯片在封装后，使用过程中容易出现锡扩散至芯片的电路层的问题，进而导致芯片漏电失效的问题。
发明内容
本公开实施例提供了一种紫外发光二极管芯片及其制备方法，能提升紫外发光二极管芯片的发光效果，且有效防止封装后锡扩散而导致漏电的问题，提高芯片的可靠性。所述技术方案如下：
本公开实施例提供了一种紫外发光二极管芯片，所述紫外发光二极管芯片包括：衬底、第一半导体层、多量子阱层、第二半导体层、反射镜层、第一电极和第二电极；所述第一半导体层、所述多量子阱层和所述第二半导体层依次层叠于所述衬底的表面，所述第二半导体层的表面具有露出所述第一半导体层的凹槽，所述第一电极位于所述凹槽内且与所述第一半导体层接触，所述第二电极位于所述第二半导体层的表面；所述反射镜层包括依次层叠在所述第二半导体层的表面上的第一绝缘层、金属反射层和第二绝缘层，所述第一绝缘层、所述金属反射层和所述第二绝缘层均延伸至所述凹槽内，所述第一绝缘层部分位于所述第一电极和所述第二电极表面。
在本公开实施例的一种实现方式中，所述第二半导体层还包括露出所述衬底的隔离槽，所述隔离槽环绕所述第一半导体层、所述多量子阱层和所述第二半导体层，所述反射镜层延伸至所述隔离槽。
在本公开实施例的另一种实现方式中，所述金属反射层在所述衬底表面的正投影位于所述第一绝缘层在所述衬底表面的正投影内，且位于所述第二绝缘层在所述衬底表面的正投影内；或者，在所述隔离槽中，所述第一绝缘层在所述衬底表面的正投影、所述金属反射层在所述衬底表面的正投影和所述第二绝缘层在所述衬底表面的正投影均重合；所述金属反射层具有绝缘槽，所述绝缘槽贯通所述金属反射层，且从所述金属反射层的一边延伸至另一边，以隔开所述第一电极和所述第二电极。
在本公开实施例的另一种实现方式中，在平行于所述衬底的方向上，所述金属反射层与所述衬底的边缘具有3μm至5μm的间隙。
在本公开实施例的另一种实现方式中，所述绝缘槽的槽宽为5μm至50μm。
在本公开实施例的另一种实现方式中，在所述第一电极和所述第二电极之间具有多个所述绝缘槽，多个所述绝缘槽平行间隔排布。
在本公开实施例的另一种实现方式中，所述金属反射层包括依次层叠的Al层、第一Ti层、第一Ni层、Pt层、第二Ni层、Au层和第二Ti层。
在本公开实施例的另一种实现方式中，所述紫外发光二极管芯片还包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层位于所述凹槽内且位于所述第一半导体层的表面，所述第二欧姆接触层位于所述第二半导体层的表面；所述第一电极位于所述第一欧姆接触层上，所述第一欧姆接触层在所述第一半导体层表面的正投影位于所述第一电极在所述第一半导体层表面的正投影内，所述第二欧姆接触层在所述第二半导体层表面的正投影位于所述第二电极在所述第二半导体层表面的正投影内。
在本公开实施例的另一种实现方式中，所述第一欧姆接触层为反光材料层或透明材料层，所述第二欧姆接触层为反光材料层或透明材料层。
本公开实施例提供了一种紫外发光二极管芯片的制备方法，所述制备方法包括：提供一衬底；在衬底上依次生长第一半导体层、多量子阱层和第二半导体层，所述第二半导体层的表面具有露出所述第一半导体层的凹槽；在所述凹槽内形成第一电极，在所述第二半导体层的表面形成第二电极；在所述第二半导体层的表面形成反射镜层，所述反射镜层包括依次层叠在所述第二半导体层的表面上的第一绝缘层、金属反射层和第二绝缘层，所述第一绝缘层、所述金属反射层和所述第二绝缘层均延伸至所述凹槽内，所述第一绝缘层部分位于所述第一电极和所述第二电极表面。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供紫外发光二极管芯片通过在第二半导体层的表面形成反射镜层，其中，反射镜层包括依次层叠在第二半导体层的表面上的第一绝缘层、金属反射层和第二绝缘层，第一绝缘层、金属反射层和第二绝缘层均延伸至凹槽内，第一绝缘层部分位于第一电极和第二电极表面。反射镜层中设置的金属反射层仅露出两个电极的部分表面以通电连接，使金属反射层能覆盖第二半导体层的绝大部分表面，实现高效反射的效果，而两个电极所在的区域，由于电极自身具有反射效果。因此，本公开实施例中的反射镜层和两个电极共同构成一套反光系统，能覆盖芯片98％的面积，将芯片发出的绝大部分光反射至出光面，以有效提升亮度。
同时，第一绝缘层、金属反射层和第二绝缘层共构成的反射镜层还可以作为一套完美的钝化夹层，该反射镜层除了可以作为绝缘芯片电路的钝化层外，由于反射镜层中还设置有金属反射层，金属反射层对锡扩散抑制效果比绝缘层更好，因此，还可以更加有效地阻挡如锡元素等导电物质的扩散，极大提高芯片的可靠性，防止芯片漏电、死灯等失效异常，从而提高芯片的光效的同时，还显著提高了芯片的可靠性、增强了芯片的使用寿命。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种紫外发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种紫外发光二极管芯片的俯视图；
图3是本公开实施例提供的另一种紫外发光二极管芯片的俯视图；
图4是本公开实施例提供的另一种紫外发光二极管芯片的结构示意图；
图5是本公开实施例提供的另一种紫外发光二极管芯片的俯视图；
图6是本公开实施例提供的另一种紫外发光二极管芯片的俯视图；
图7是本公开实施例提供的又一种紫外发光二极管芯片的俯视图；
图8是本公开实施例提供的一种紫外发光二极管芯片的制备方法的流程图；
图9是本公开实施例提供的一种紫外发光二极管的制备状态图；
图10是本公开实施例提供的一种紫外发光二极管的制备状态图；
图11是本公开实施例提供的一种紫外发光二极管的制备状态图；
图12是本公开实施例提供的一种紫外发光二极管的制备状态图。
图中各标记说明如下：
10、衬底；
21、第一半导体层；22、多量子阱层；23、第二半导体层；24、凹槽；25、隔离槽；
30、反射镜层；31、第一绝缘层；32、金属反射层；33、第二绝缘层；34、第一通孔；35、第二通孔；36、绝缘槽；
40、AlN缓冲层；
51、第一电极；52、第二电极；53、第一欧姆接触层；54、第二欧姆接触层；
61、第一焊点块；62、第二焊点块。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种紫外发光二极管芯片的结构示意图。如图1所示，该紫外发光二极管芯片包括：衬底10、第一半导体层21、多量子阱层22、第二半导体层23、反射镜层30、第一电极51和第二电极52。
如图1所示，第一半导体层21、多量子阱层22和第二半导体层23依次层叠于衬底10的表面，第二半导体层23的表面具有露出第一半导体层21的凹槽24，第一电极51位于凹槽24内且与第一半导体层21接触，第二电极52位于第二半导体层23的表面；
如图1所示，反射镜层30包括依次层叠在第二半导体层23的表面上的第一绝缘层31、金属反射层32和第二绝缘层33，第一绝缘层31、金属反射层32和第二绝缘层33均延伸至凹槽24内，第一绝缘层31部分位于第一电极51和第二电极52表面。
本公开实施例提供紫外发光二极管芯片通过在第二半导体层23的表面形成反射镜层30，其中，反射镜层30包括依次层叠在第二半导体层23的表面上的第一绝缘层31、金属反射层32和第二绝缘层33，第一绝缘层31、金属反射层32和第二绝缘层33均延伸至凹槽24内，第一绝缘层31部分位于第一电极51和第二电极52表面。反射镜层30中设置的金属反射层32仅露出两个电极的部分表面以通电连接，使金属反射层32能覆盖第二半导体层23的绝大部分表面，实现高效反射的效果，而两个电极所在的区域，由于电极自身具有反射效果。因此，本公开实施例中的反射镜层30和两个电极共同构成一套反光系统，能覆盖芯片98％的面积，将芯片发出的绝大部分光反射至出光面，以有效提升亮度。
同时，第一绝缘层31、金属反射层32和第二绝缘层33共构成的反射镜层30还可以作为一套完美的钝化夹层，该反射镜层30除了可以作为绝缘芯片电路的钝化层外，由于反射镜层30中还设置有金属反射层32，金属反射层32对锡扩散抑制效果比绝缘层更好，因此，还可以更加有效地阻挡如锡元素等导电物质的扩散，极大提高芯片的可靠性，防止芯片漏电、死灯等失效异常，从而提高芯片的光效的同时，还显著提高了芯片的可靠性、增强了芯片的使用寿命。
可选地，衬底10为蓝宝石衬底10、硅衬底10或碳化硅衬底10。衬底10可以为平片衬底10，也可以为图形化衬底10。
作为示例，本公开实施例中，衬底10为蓝宝石衬底10。蓝宝石衬底10为一种常用衬底10，技术成熟，成本低。具体可以为图形化蓝宝石衬底10或蓝宝石平片衬底10。
本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
作为一种示例，第一半导体层21为n型层，第一电极51为n型电极。第二半导体层23为p型层，第二电极52为p型电极。
可选地，n型层可以是n型AlGaN层，n型AlGaN层的厚度可以为0.5μm至3μm。
可选地，多量子阱层22包括3至8个AlxGa1-xN量子阱层和AlyGa1-yN量子垒层，其中0＜x＜y＜1。即多量子阱层22包括交替层叠的3至8个周期的AlxGa1-xN量子阱层和AlyGa1-yN量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的AlxGa1-xN量子阱层和AlyGa1-yN量子垒层。
示例性地，多量子阱层22的厚度可以为150nm至200nm。
可选地，p型层可以是p型AlGaN层。p型AlGaN层的厚度可以为0.5μm至3μm。
可选地，第一电极51和第二电极52均可以包括由下至上依次层叠的Cr层或Ti层、Al层、Ti层或Ni层、Pt、Ti层或Ni层、Pt层、Au层和Ti层。
图2是本公开实施例提供的一种紫外发光二极管芯片的俯视图。图1为沿图2中M-M示意的剖切线截取得到的截面图。如图1、2所示，反射镜层30具有露出第一电极51的第一通孔34，露出第二电极52的第二通孔35。在反射镜层30上还具有第一焊点块61和第二焊点块62，第一焊点块61通过第一通孔34与第一电极51相连，第二焊点块62通过第二通孔35与第二电极52相同。通过设置焊点块以便于芯片通电。
示例性地，第一焊点块61和第二焊点块62的结构相同，第一焊点块61和第二焊点块62均包括依次层叠的Ti层、Al层、Ti层或Ni层、Pt层、Au层，以及层叠在Au层上的8对至15对Sn层和Au层形成的叠加层。
其中，第一焊点块61和第二焊点块62的厚度均为5μm至8μm。
可选地，如图1所示，在衬底10和第一半导体层21之间还设置有AlN缓冲层40，可以为后续的生长提供良好的基础，有利于提高外延片的晶体质量。
示例性地，AlN缓冲层40的厚度为1μm至5μm。AlN缓冲层40的厚度会影响外延片的质量，若AlN缓冲层40的厚度过薄，则会导致AlN缓冲层40的表面较为疏松和粗糙，不能为后续结构的生长提供一个好的模板，在这一厚度范围中，AlN缓冲层40厚度的表面较为致密和平整，有利于后续结构的生长。
图3是本公开实施例提供的另一种紫外发光二极管芯片的俯视图。图3示意的芯片为在图2的基础上还设置有电极的俯视图。如图2、3所示，第二半导体层23还包括露出衬底10的隔离槽25，隔离槽25环绕第一半导体层21、多量子阱层22和第二半导体层23，反射镜层30延伸至隔离槽25。
在一种实现方式中，如图1所示，金属反射层32在衬底10表面的正投影位于第一绝缘层31在衬底10表面的正投影内，且位于第二绝缘层33在衬底10表面的正投影内。
上述实现方式中，金属反射层32仅遮盖隔离槽25的部分表面，以使第二绝缘层33能完全包覆金属反射层32，即通过第一绝缘层31和第二绝缘层33共同形成一个完整的闭合空间，以将金属反射层32完全包裹，使金属反射层32能与芯片的其他膜层相互绝缘。由于隔离槽25是芯片划片区，这样芯片从隔离槽25位置划片后，第一绝缘层31和第二绝缘层33仍能将金属反射层32包覆在其中，以避免后续封装过程中，金属反射层32与封装层直接接触，可有效规避芯片因封装时金属反射层32与焊点误接导致的短路异常，提升可靠性。
可选地，在平行于衬底10的方向上，金属反射层32与衬底10的边缘具有3μm至5μm的间隙。该间隙满足划片的尺寸要求，且不会因保留面积较大的间隙而影响反射效果。
作为示例，金属反射层32与衬底10的边缘的间隙为3μm。
可选地，如图2、3所示，在第一方向X上，隔离槽25的宽度20μm至50μm，在第二方向Y上，隔离槽25的宽度为30μm至40μm。
示例性地，如图1所示，第一半导体层21的侧面、AlN缓冲层40的侧面与隔离槽25的表面之间具有第一斜坡角α，且第一斜坡角α为30°至60°。设置第一斜坡角能提高设置在侧面上的第一绝缘层31、第二绝缘层33和金属层的质密性，防止漏电，提高反射镜层30在斜坡处的反射率。且斜坡角越大，亮度越高。作为示例，第一斜坡角α为60°。
可选地，如图1所示，第二半导体层23的侧面、多量子阱层22的侧面和第一半导体层21的侧面与凹槽24的表面之间具有第二斜坡角β，且第二斜坡角β为15°至50°。设置第二斜坡角能提高设置在侧面上的第一绝缘层31、第二绝缘层33和金属层的质密性，防止漏电，提高反射镜层30在斜坡处的反射率。且斜坡角越大，亮度越高。作为示例，第二斜坡角β为30°。
可选地，金属反射层32包括依次层叠的Al层、第一Ti层、第一Ni层、Pt层、第二Ni层、Au层和第二Ti层。
其中，金属反射层32中的Al层作为紫外波段高效反射面，Ni层、Pt层和Au层作钝化保护层，阻挡锡扩散到第一绝缘层31以及外延层的电路中，防止芯片短路失效。
示例性地，Al层的厚度为1000埃至3000埃，第一Ti层的厚度为300埃至1000埃，第一Ni层的厚度为300埃至2000埃，Pt层的厚度为400埃至2000埃，第二Ni层的厚度为300埃至2000埃，Au层的厚度为3000埃至10000埃，第二Ti层的厚度为50埃至500埃。
作为示例，Al层的厚度为1500埃，第一Ti层的厚度为500埃，第一Ni层的厚度为1000埃，Pt层的厚度为1000埃，第二Ni层的厚度为1000埃，Au层的厚度为5000埃，第二Ti层的厚度为200埃。
可选地，第一绝缘层31为SiO2膜层，厚度为6000埃至15000埃。作为示例，第一绝缘层31的厚度为10000埃。
可选地，第二绝缘层33为依次层叠的基底层、绝缘层和钝化层。其中，基底层和钝化层均可以是SiO2膜层、Al2O3膜层或SiNx膜层。绝缘层可以是SiO2膜层。
作为示例，基底层为Al2O3膜层，绝缘层为SiO2膜层，钝化层为Al2O3膜层。
其中，基底层的厚度可以是20埃至200埃，绝缘层的厚度可以是6000埃至10000埃，钝化层的厚度可以是20埃至200埃。
例如，基底层的厚度为50埃，绝缘层的厚度为8000埃，钝化层的厚度为200埃。
可选地，如图1所示，紫外发光二极管芯片还包括第一欧姆接触层53和第二欧姆接触层54，第一欧姆接触层53位于凹槽24内且位于第一半导体层21的表面，第二欧姆接触层54位于第二半导体层23的表面。
如图1所示，第一电极51位于第一欧姆接触层53上，第一欧姆接触层53在第一半导体层21表面的正投影位于第一电极51在第一半导体层21表面的正投影内，第二欧姆接触层54在第二半导体层23表面的正投影位于第二电极52在第二半导体层23表面的正投影内。
这样将第一电极51从第一欧姆接触层53延伸至第一半导体层21，将第二电极52从第二欧姆接触层54延伸至第二半导体层23，能降低电压，提高芯片的稳定性。
可选地，第一欧姆接触层53为反光材料层或透明材料层，第二欧姆接触层54为反光材料层或透明材料层。
示例性地，第一欧姆接触层53为反光材料层，第二欧姆接触层54为透明材料层。
作为示例，反光材料层可以是依次层叠的Cr层或Ti层、Al层、Ni层或Ti层和Au层。
其中，Cr层或Ti层的厚度为3埃至30埃，Al层的厚度为500埃至2000埃，Ni层或Ti层的厚度为200埃至1000埃，Au层的厚度为300埃至1200埃。
作为示例，透明材料层可以是氧化铟锡层。氧化铟锡层的厚度为10埃至1000埃。
在其他实现方式中，第二欧姆接触层54也可以是依次层叠的Ni层和Au层，Ni层的厚度为3埃至100埃，Au层的厚度为3埃至100埃。
在一种实现方式中，图4是本公开实施例提供的另一种紫外发光二极管芯片的结构示意图。如图4所示，在隔离槽25中，第一绝缘层31在衬底10表面的正投影、金属反射层32在衬底10表面的正投影和第二绝缘层33在衬底10表面的正投影均重合。
图5是本公开实施例提供的另一种紫外发光二极管芯片的俯视图。如图5所示，金属反射层32具有绝缘槽36，绝缘槽36贯通金属反射层32，且从金属反射层32的一边延伸至另一边，以隔开第一电极51和第二电极52。
上述实现方式中，因金属反射层32也完全遮盖隔离槽25，因此第二绝缘层33不能完全包覆金属反射层32。这样芯片在隔离槽25位置划片后，第一绝缘层31的侧面、第二绝缘层33的侧面和金属反射层32的侧面会处于同一平面，即金属反射层32的侧面为裸露状态，未被包覆。这样在制备第一焊点块61和第二焊点块62过程中，若第一焊点块61和第二焊点块62搭接到金属反射层32的侧面，就会导致两个焊点块出现短路的问题。因此，通过在金属反射层32上设置绝缘槽36，通过绝缘槽36形成隔离间隙，可有效规避芯片因封装时金属反射层32的侧面与焊点误接导致两个电极的短路异常情况。
可选地，绝缘槽36的槽宽h为5μm至50μm。作为示例，如图5所示，绝缘槽36的槽宽h为10μm。该槽宽能有效规避芯片因封装时金属反射层32的侧面与焊点误接导致的两个电极短路异常情况。
图6是本公开实施例提供的另一种紫外发光二极管芯片的俯视图。图6示意的芯片为在图5的基础上还设置有电极的俯视图。如图6所示，设置的绝缘槽36将反射镜层30划分为两段相互独立的反光镜。且两个电极分别位于两段反射镜层30上，这样还能将两个电极断开，以进一步防止两个电极短路。
其中，相较于图2示意的完整的金属反射层32，图4示意的金属反射层32采用分成两段断开式的设计，能进一步提升金属反射层32覆盖芯片的面积，且覆盖芯片的面积可达到98％，亮度有效提升约27％。
需要说明的是，图4示意的芯片与图1示意的芯片相比，除了反射镜层30的结构不同外，其他层的结构均一致，本公开实施例不做赘述。
可选地，在第一电极51和第二电极52之间具有多个绝缘槽36，多个绝缘槽36平行间隔排布。设置多个绝缘层能进一步保证绝缘效果，防止短路，提升芯片的可靠性。
图7是本公开实施例提供的又一种紫外发光二极管芯片的俯视图。如图7所示，金属反射层32上设有两个绝缘槽36，且两个绝缘槽36平行间隔。这样通过两个绝缘槽36将反射镜层30划分为三段相互独立的反光镜。且两个电极分别位于其中两段反射镜层30上，这样能将两个电极断开，以进一步防止两个电极短路。
其中，相较于图2、3示意的完整的金属反射层32，图7示意的金属反射层32采用分成三段断开式的设计，能有效提升金属反射层32覆盖芯片的面积，且覆盖芯片的面积可达到96％，亮度有效提升约26％。
图8是本公开实施例提供的一种紫外发光二极管芯片的制备方法的流程图。该方法用于制备图1所示的紫外发光二极管芯片。如图8所示，该制备方法包括：
步骤S11：提供一衬底10；
步骤S12：在衬底10上依次生长第一半导体层21、多量子阱层22和第二半导体层23。
其中，第二半导体层23的表面具有露出第一半导体层21的凹槽24；
步骤S13：在凹槽24内形成第一电极51，在第二半导体层23的表面形成第二电极52。
步骤S14：在第二半导体层23的表面形成反射镜层30。
其中，反射镜层30包括依次层叠在第二半导体层23的表面上的第一绝缘层31、金属反射层32和第二绝缘层33，第一绝缘层31、金属反射层32和第二绝缘层33均延伸至凹槽24内，第一绝缘层31与第一电极51的部分表面、第二电极52的部分表面接触，金属反射层32在衬底10表面的正投影位于第一绝缘层31在衬底10表面的正投影内。
通过在第二半导体层23的表面形成反射镜层30，其中，反射镜层30包括依次层叠在第二半导体层23的表面上的第一绝缘层31、金属反射层32和第二绝缘层33，第一绝缘层31、金属反射层32和第二绝缘层33均延伸至凹槽24内，第一绝缘层31与第一电极51的部分表面、第二电极52的部分表面接触。反射镜层30中设置的金属反射层32仅露出两个电极的部分表面以通电连接，使金属反射层32能覆盖第二半导体层23的绝大部分表面，实现高效反射的效果，而两个电极所在的区域，由于电极自身具有反射效果。因此，本公开实施例中的反射镜层30和两个电极共同构成一套反光系统，能覆盖芯片98％的面积，将芯片发出的绝大部分光反射至出光面，以有效提升亮度。
同时，第一绝缘层31、金属反射层32和第二绝缘层33共构成的反射镜层30还可以作为一套完美的钝化夹层，该反射镜层30除了可以作为绝缘芯片电路的钝化层外，由于反射镜层30中还设置有金属反射层32，金属反射层32对锡扩散抑制效果比绝缘层更好，因此，还可以更加有效地阻挡如锡元素等导电物质的扩散，极大提高芯片的可靠性，防止芯片漏电、死灯等失效异常，从而提高芯片的光效的同时，还显著提高了芯片的可靠性、增强了芯片的使用寿命。
以制备图1所示的芯片为例说明制备方法的具体流程。
步骤S11中，基板为蓝宝石基板。可以对蓝宝石基板进行预处理，将蓝宝石基板置于MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石基板进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石基板进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
如图9所示，在步骤S12之前还包括：在衬底10上生长AlN缓冲层40。
采用MOCVD的方式生长AlN缓冲层40。其中，生长温度为1000℃至1500℃，生长压力为50mbar至100mbar，以氨气和三甲基铝作为反应物，且Ⅴ/Ⅲ摩尔比为350至3500，生长时间为500s至5000s。
如图9所示，步骤S12可以包括：AlN缓冲层40上依次生长第一半导体层21、多量子阱层22和第二半导体层23。
其中，第一半导体层21为n型层，第二半导体层23为p型层。
可选地，n型层可以是n型AlGaN层，n型AlGaN层的厚度可以为0.5μm至3μm。
可选地，多量子阱层22包括3至8个AlxGa1-xN量子阱层和AlyGa1-yN量子垒层，其中0＜x＜y＜1。即多量子阱层22包括交替层叠的3至8个周期的AlxGa1-xN量子阱层和AlyGa1-yN量子垒层。
示例性地，多量子阱层22的厚度可以为150nm至200nm。
可选地，p型层可以是p型AlGaN层。p型AlGaN层的厚度可以为0.5μm至3μm。
如图9所示，在步骤S12中，还包括：通过光刻技术及干法刻蚀技术对图形化的外延片表面进行蚀刻，刻穿p型层、多量子阱层22和部分n型层，以在p型层的表面具有露出n型层。
如图9所示，步骤S13可以包括：通过光刻技术和真空镀膜技术及快速退火技术在凹槽24内制备第一欧姆接触层53。
其中，第一欧姆接触层53可以是依次层叠在凹槽24表面的Cr层或Ti层、Al层、Ni层或Ti层和Au层。
如图9所示，步骤S13可以包括：通过光刻技术和真空镀膜技术及快速退火技术在第二半导体层23的表面制备具有紫外波段高透光率的第二欧姆接触层54。
其中，透明材料层可以是氧化铟锡层。氧化铟锡层的厚度为10埃至1000埃。
如图9所示，步骤S13还包括：通过光刻技术和真空镀膜技术分别在第一欧姆接触层53制备具有紫外波段高反射率的第一电极51，在第二欧姆接触层54上制备具有紫外波段高反射率的第二电极52。
在步骤S14之前，制备方法可以包括：通过光刻技术及干法刻蚀技术对图形化的芯片表面进行蚀刻，在芯片边界处刻蚀技术制作隔离槽25，使隔离槽25依次刻穿外延层以露出蓝宝石衬底10。
步骤S14可以包括以下几步：
第一步，如图10所示，通过等离子体增强化学气相沉积方法在芯片表面沉积一层SiO2膜层，即第一绝缘层31。
其中，沉积第一绝缘层31时，可以按照前期慢速生长，中期快速生长，后期慢速生长的分段速率控制第一绝缘层31沉积。第一绝缘层31的厚度可以是6000埃至15000埃。
示例性地，可以先采用3埃/秒速率慢速生长前300埃的SiO2膜层，然后，采用5埃/秒加速生长，将SiO2膜层的厚度生长至3000埃，接着，采用8埃/秒快速生长，将SiO2膜层的厚度生长至8000埃，然后，采用5埃/秒减速生长，将SiO2膜层的厚度生长至10000埃，以得到最终厚度为10000埃的SiO2膜层。
第二步，如图11所示，通过光刻技术和真空镀膜技术在第一绝缘层31上制备一层金属反射层32。
其中，金属反射层32为依次层叠在第一绝缘层31上的Al层、第一Ti层、第一Ni层、Pt层、第二Ni层、Au层和第二Ti层。
示例性地，Al层的厚度为1000埃至3000埃，第一Ti层的厚度为300埃至1000埃，第一Ni层的厚度为300埃至2000埃，Pt层的厚度为400埃至2000埃，第二Ni层的厚度为300埃至2000埃，Au层的厚度为3000埃至10000埃，第二Ti层的厚度为50埃至500埃。
如图2所示，金属反射层32为连续的、一体的、完整式覆盖芯片表面并覆盖部分隔离槽25。
其中，金属反射层32与衬底10的周边边缘的间距为3μm至5μm。作为示例，金属反射层32的侧面与衬底10的周边边缘的间隙为3μm。
第三步，如图12所示，通过等离子体增强化学气相沉积方法匹配原子层沉积技术在芯片表面再次沉积一层复合结构的绝缘层，即第二绝缘层33。
示例性地，第二绝缘层33为依次层叠在金属反射层32上的基底层、绝缘层和钝化层。其中，基底层和钝化层均可以是SiO2膜层、Al2O3膜层或SiNx膜层。绝缘层可以是SiO2膜层。
作为示例，基底层为Al2O3膜层，绝缘层为SiO2膜层，钝化层为Al2O3膜层。
其中，基底层的厚度可以是20埃至200埃，绝缘层的厚度可以是6000埃至10000埃，钝化层的厚度可以是20埃至200埃。
例如，基底层的厚度为50埃，绝缘层的厚度为8000埃，钝化层的厚度为200埃。
可选地，生长第二绝缘层33时，可以通过等离子体增强化学气相沉积方法制备为SiO2膜层的绝缘层，通过原子层沉积技术制备为Al2O3膜层的钝化层和为Al2O3膜层的基底层。
在步骤S14之后，还可以通过光刻技术和干法刻蚀技术在第二绝缘层33上刻蚀第一通孔34和第二通孔35，使第一通孔34露出第一电极51，使第二通孔35露出第二电极52。
最后，如图1、3所示，通过光刻技术和真空镀膜技术在第二绝缘层33上形成对称且互相隔离的第一焊点块61和第二焊点块62。
其中，第一焊点块61填充第一通孔34并与第一电极51接触，第二焊点块62停车第二通孔35并与第二电极52接触。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。
Claims (8)
1.一种紫外发光二极管芯片，其特征在于，所述紫外发光二极管芯片包括：衬底(10)、第一半导体层(21)、多量子阱层(22)、第二半导体层(23)、反射镜层(30)、第一电极(51)和第二电极(52)；
所述第一半导体层(21)、所述多量子阱层(22)和所述第二半导体层(23)依次层叠于所述衬底(10)的表面，所述第二半导体层(23)的表面具有露出所述第一半导体层(21)的凹槽(24)和露出所述衬底(10)的隔离槽(25)，所述第一电极(51)位于所述凹槽(24)内且与所述第一半导体层(21)接触，所述第二电极(52)位于所述第二半导体层(23)的表面，所述隔离槽(25)环绕所述第一半导体层(21)、所述多量子阱层(22)和所述第二半导体层(23)；
所述反射镜层(30)包括依次层叠在所述第二半导体层(23)的表面上的第一绝缘层(31)、金属反射层(32)和第二绝缘层(33)，所述第一绝缘层(31)、所述金属反射层(32)和所述第二绝缘层(33)均延伸至所述凹槽(24)内，所述第一绝缘层(31)部分位于所述第一电极(51)和所述第二电极(52)表面，所述反射镜层(30)延伸至所述隔离槽(25)；
所述金属反射层(32)在所述衬底(10)表面的正投影位于所述第一绝缘层(31)在所述衬底(10)表面的正投影内，且位于所述第二绝缘层(33)在所述衬底(10)表面的正投影内；或者，在所述隔离槽(25)中，所述第一绝缘层(31)在所述衬底(10)表面的正投影、所述金属反射层(32)在所述衬底(10)表面的正投影和所述第二绝缘层(33)在所述衬底(10)表面的正投影均重合；
所述金属反射层(32)具有绝缘槽(36)，所述绝缘槽(36)贯通所述金属反射层(32)，且从所述金属反射层(32)的一边延伸至另一边，以隔开所述第一电极(51)和所述第二电极(52)。
2.根据权利要求1所述的紫外发光二极管芯片，其特征在于，在平行于所述衬底(10)的方向上，所述金属反射层(32)与所述衬底(10)的边缘具有3μm至5μm的间隙。
3.根据权利要求1所述的紫外发光二极管芯片，其特征在于，所述绝缘槽(36)的槽宽为5μm至50μm。
4.根据权利要求2所述的紫外发光二极管芯片，其特征在于，在所述第一电极(51)和所述第二电极(52)之间具有多个所述绝缘槽(36)，多个所述绝缘槽(36)平行间隔排布。
5.根据权利要求1至4任一项所述的紫外发光二极管芯片，其特征在于，所述金属反射层(32)包括依次层叠的Al层、第一Ti层、第一Ni层、Pt层、第二Ni层、Au层和第二Ti层。
6.根据权利要求1至4任一项所述的紫外发光二极管芯片，其特征在于，所述紫外发光二极管芯片还包括第一欧姆接触层(53)和第二欧姆接触层(54)，所述第一欧姆接触层(53)位于所述凹槽(24)内且位于所述第一半导体层(21)的表面，所述第二欧姆接触层(54)位于所述第二半导体层(23)的表面；
所述第一电极(51)位于所述第一欧姆接触层(53)上，所述第一欧姆接触层(53)在所述第一半导体层(21)表面的正投影位于所述第一电极(51)在所述第一半导体层(21)表面的正投影内，所述第二欧姆接触层(54)在所述第二半导体层(23)表面的正投影位于所述第二电极(52)在所述第二半导体层(23)表面的正投影内。
7.根据权利要求6所述的紫外发光二极管芯片，其特征在于，所述第一欧姆接触层(53)为反光材料层或透明材料层，所述第二欧姆接触层(54)为反光材料层或透明材料层。
8.一种紫外发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在衬底上依次生长第一半导体层、多量子阱层和第二半导体层，所述第二半导体层的表面具有露出所述第一半导体层的凹槽和露出所述衬底的隔离槽，所述隔离槽环绕所述第一半导体层、所述多量子阱层和所述第二半导体层；
在所述凹槽内形成第一电极，在所述第二半导体层的表面形成第二电极；
在所述第二半导体层的表面形成反射镜层，所述反射镜层包括依次层叠在所述第二半导体层的表面上的第一绝缘层、金属反射层和第二绝缘层，所述第一绝缘层、所述金属反射层和所述第二绝缘层均延伸至所述凹槽内，所述第一绝缘层部分位于所述第一电极和所述第二电极表面，所述反射镜层延伸至所述隔离槽；
所述金属反射层在所述衬底表面的正投影位于所述第一绝缘层在所述衬底表面的正投影内，且位于所述第二绝缘层在所述衬底表面的正投影内；或者，在所述隔离槽中，所述第一绝缘层在所述衬底表面的正投影、所述金属反射层在所述衬底表面的正投影和所述第二绝缘层在所述衬底表面的正投影均重合；
所述金属反射层具有绝缘槽，所述绝缘槽贯通所述金属反射层，且从所述金属反射层的一边延伸至另一边，以隔开所述第一电极和所述第二电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111552853.2A CN114361310B (zh) | 2021-12-17 | 2021-12-17 | 紫外发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111552853.2A CN114361310B (zh) | 2021-12-17 | 2021-12-17 | 紫外发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114361310A CN114361310A (zh) | 2022-04-15 |
| CN114361310B true CN114361310B (zh) | 2023-10-13 |
Family
ID=81098587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111552853.2A Active CN114361310B (zh) | 2021-12-17 | 2021-12-17 | 紫外发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114361310B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114883469B (zh) * | 2022-07-07 | 2022-11-29 | 华灿光电（浙江）有限公司 | 改善电流传导的发光二极管芯片及其制备方法 |
| CN115602776A (zh) * | 2022-09-21 | 2023-01-13 | 北京中博芯半导体科技有限公司（Cn） | Led芯片、led器件、消杀设备及led芯片制备方法 |
| CN115566118B (zh) * | 2022-10-28 | 2024-09-13 | 苏州汉骅半导体有限公司 | 深紫外led芯片及其制备方法 |
| CN115763661A (zh) * | 2022-12-09 | 2023-03-07 | 苏州紫灿科技有限公司 | 紫外发光二极管及其制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872824A (zh) * | 2010-06-07 | 2010-10-27 | 厦门市三安光电科技有限公司 | 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法 |
| CN102194929A (zh) * | 2010-03-10 | 2011-09-21 | Lg伊诺特有限公司 | 发光器件 |
| CN205355082U (zh) * | 2015-09-21 | 2016-06-29 | 大连德豪光电科技有限公司 | 一种led倒装芯片 |
| CN106505134A (zh) * | 2016-11-30 | 2017-03-15 | 广东晶科电子股份有限公司 | 一种量子点白光led器件及其制备方法 |
| CN107863434A (zh) * | 2017-11-13 | 2018-03-30 | 佛山市国星半导体技术有限公司 | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 |
| CN108922950A (zh) * | 2018-08-03 | 2018-11-30 | 佛山市国星半导体技术有限公司 | 一种高亮度倒装led芯片及其制作方法 |
| CN109888074A (zh) * | 2019-01-31 | 2019-06-14 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制备方法 |
| CN112038455A (zh) * | 2020-08-27 | 2020-12-04 | 厦门士兰明镓化合物半导体有限公司 | 紫外发光二极管及其制造方法 |
| CN112531080A (zh) * | 2020-11-30 | 2021-03-19 | 錼创显示科技股份有限公司 | 微型发光二极管 |
| CN112864293A (zh) * | 2021-02-24 | 2021-05-28 | 江苏大学 | 一种垂直结构深紫外led芯片及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI411124B (zh) * | 2007-07-10 | 2013-10-01 | Delta Electronics Inc | 發光二極體裝置及其製造方法 |
| TWI362765B (en) * | 2007-09-07 | 2012-04-21 | Epistar Corp | Light emitting diode device and manufacturing method therof |
| CN102201426B (zh) * | 2010-03-23 | 2016-05-04 | 展晶科技(深圳)有限公司 | 发光二极管及其制作方法 |
-
2021
- 2021-12-17 CN CN202111552853.2A patent/CN114361310B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194929A (zh) * | 2010-03-10 | 2011-09-21 | Lg伊诺特有限公司 | 发光器件 |
| CN101872824A (zh) * | 2010-06-07 | 2010-10-27 | 厦门市三安光电科技有限公司 | 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法 |
| CN205355082U (zh) * | 2015-09-21 | 2016-06-29 | 大连德豪光电科技有限公司 | 一种led倒装芯片 |
| CN106505134A (zh) * | 2016-11-30 | 2017-03-15 | 广东晶科电子股份有限公司 | 一种量子点白光led器件及其制备方法 |
| CN107863434A (zh) * | 2017-11-13 | 2018-03-30 | 佛山市国星半导体技术有限公司 | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 |
| CN108922950A (zh) * | 2018-08-03 | 2018-11-30 | 佛山市国星半导体技术有限公司 | 一种高亮度倒装led芯片及其制作方法 |
| CN109888074A (zh) * | 2019-01-31 | 2019-06-14 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制备方法 |
| CN112038455A (zh) * | 2020-08-27 | 2020-12-04 | 厦门士兰明镓化合物半导体有限公司 | 紫外发光二极管及其制造方法 |
| CN112531080A (zh) * | 2020-11-30 | 2021-03-19 | 錼创显示科技股份有限公司 | 微型发光二极管 |
| CN112864293A (zh) * | 2021-02-24 | 2021-05-28 | 江苏大学 | 一种垂直结构深紫外led芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114361310A (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114361310B (zh) | 紫外发光二极管芯片及其制备方法 | |
| KR102641239B1 (ko) | 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 | |
| US10998479B2 (en) | Light emitting diode | |
| US9455378B2 (en) | High efficiency light emitting diode and method for fabricating the same | |
| US9337175B2 (en) | Light emitting device and method of fabricating the same | |
| JP5719110B2 (ja) | 発光素子 | |
| CN102969414A (zh) | 半导体发光元件 | |
| CN102859726A (zh) | 发光二极管及其制造方法 | |
| US20210280743A1 (en) | Light-emitting diode, light-emitting diode packaged module and display device including the same | |
| KR102562063B1 (ko) | 발광 다이오드 | |
| KR102499308B1 (ko) | 발광 다이오드 | |
| TW202029521A (zh) | 發光元件 | |
| KR101769048B1 (ko) | 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치 | |
| US20230317763A1 (en) | Light emitting diode having plurality of light emitting cells | |
| KR100587018B1 (ko) | 플립칩용 질화물 반도체 발광소자 | |
| CN207082541U (zh) | 具有接触层的发光二极管 | |
| TW202141814A (zh) | 發光元件及其製造方法 | |
| CN114284411B (zh) | 发光二极管及其制备方法 | |
| KR20120016831A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| TW202341523A (zh) | 發光元件 | |
| CN117133845A (zh) | 发光元件及发光模块 | |
| CN115939298A (zh) | 一种发光二极管及发光装置 | |
| KR20200074631A (ko) | 발광 소자 | |
| WO2024044466A1 (en) | Light-emitting diode chip structures | |
| KR20220018944A (ko) | 복수개의 발광셀들을 갖는 발광 다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |