KR102499308B1 - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR102499308B1
KR102499308B1 KR1020180087768A KR20180087768A KR102499308B1 KR 102499308 B1 KR102499308 B1 KR 102499308B1 KR 1020180087768 A KR1020180087768 A KR 1020180087768A KR 20180087768 A KR20180087768 A KR 20180087768A KR 102499308 B1 KR102499308 B1 KR 102499308B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
lower insulating
pad metal
zno
Prior art date
Application number
KR1020180087768A
Other languages
English (en)
Other versions
KR20190017650A (ko
Inventor
이섬근
신찬섭
양명학
이진웅
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN201911312888.1A priority Critical patent/CN111509099A/zh
Priority to CN201911311605.1A priority patent/CN111509098A/zh
Priority to DE112018004133.6T priority patent/DE112018004133T5/de
Priority to CN201880015131.3A priority patent/CN110352503A/zh
Priority to PCT/KR2018/008593 priority patent/WO2019031745A2/ko
Publication of KR20190017650A publication Critical patent/KR20190017650A/ko
Priority to US16/705,770 priority patent/US11296258B2/en
Application granted granted Critical
Publication of KR102499308B1 publication Critical patent/KR102499308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 상기 제2 도전형 반도체층 상에 위치하는 ZnO층; 상기 ZnO층 및 메사를 덮되, 상기 ZnO층을 노출시키는 개구부를 가지는 하부 절연층; 상기 하부 절연층 상에 배치되고, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 ZnO층에 전기적으로 접속하며, 상기 제1 패드 금속층으로부터 수평 방향으로 이격된 제2 패드 금속층; 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 각각 노출시키는 제1 개구부 및 제2 개구부를 가지는 상부 절연층을 포함하고, 상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 얇다. 이에 따라, 투명 오믹층을 사용하면서 단순한 구조를 가지며, 구조적 안정성 및 공정 안정성이 향상된 발광 다이오드가 제공된다.

Description

발광 다이오드{LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 고효율 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 자동차 헤드램프, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
발광 다이오드는 전류를 입력하기 위한 전극을 필요로 한다. 나아가, p형 질화갈륨계 반도체층은 비저항이 높기 때문에 전류가 집중되는 문제가 발생되며, 이를 보완하기 위해 p형 질화갈륨계 반도체층에 오믹 콘택하는 인디움주석산화물(ITO)이 일반적으로 사용되고 있다.
그런데 칩 스케일 발광 다이오드 패키지와 같은 고출력 발광 다이오드의 경우, 발광 다이오드를 보호하기 위한 절연층이 형성되며, 절연층 상에 전극 패드와 같은 추가적인 금속층이 형성된다. 이때, 투명 전극층에 전극 패드를 전기적으로 접속하기 위해 절연층을 식각하여 ITO를 노출시켜야 하는데, 절연층을 식각하는 동안 ITO가 에천트에 의해 손상될 수 있다. 특히, ITO는 광 흡수율이 상대적으로 높아 두께를 증가시키기 어려우며, 대체로 약 100nm 정도의 두께를 가진다. ITO 두께가 상대적으로 얇아서 절연층 식각시 p형 질화갈륨계 반도체층이 노출될 수 있으며, 이에 따라, p 오믹 특성이 나빠져 불량을 초래할 수 있다.
이를 방지하기 위해, 절연층을 증착하기 전에 ITO 상에 별도의 금속층을 추가로 형성하거나, ITO 대신 금속 오믹층을 사용할 수 있다. 그러나 ITO 상에 별도의 금속층을 추가하거나 ITO 대신 금속 오믹층을 사용할 경우, 제조 공정이 복잡해지고 제조 비용이 증가한다.
한편, 필라멘트 LED 램프와 같은 일반 조명에 발광 다이오드가 사용되고 있다. 막대 형상의 베이스 상에 복수의 발광 다이오드들이 본딩와이어를 이용하여 전기적으로 연결된다. 그런데, 최근 플렉서블(가요성) 라이트 스트랩을 이용하여 필라멘트의 형상을 다양하게 변형할 수 있는 기술이 개발되고 있다. 그런데 본딩 와이어를 이용한 전기적 연결은 라이트 스트랩의 변형에 취약하여 전기적 단선 등의 불량이 쉽게 발생된다.
본 발명이 해결하고자 하는 과제는, 투명 오믹층을 사용하면서 단순한 구조를 가지며, 구조적 안정성 및 공정 안정성이 향상된 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전기적 단선 등의 불량 발생을 방지할 수 있는 단순한 칩 스케일 패키지 구조의 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 상기 제2 도전형 반도체층 상에 위치하는 ZnO층; 상기 ZnO층 및 메사를 덮되, 상기 ZnO층을 노출시키는 개구부를 가지는 하부 절연층; 상기 하부 절연층 상에 배치되고, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 ZnO층에 전기적으로 접속하며, 상기 제1 패드 금속층으로부터 수평 방향으로 이격된 제2 패드 금속층; 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 각각 노출시키는 제1 개구부 및 제2 개구부를 가지는 상부 절연층을 포함하고, 상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 얇다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 상기 제2 도전형 반도체층 상에 위치하는 ZnO층; 상기 ZnO층 및 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 개구부 및 상기 ZnO층을 노출시키는 개구부를 가지는 하부 절연층; 상기 하부 절연층 상에 배치되고, 상기 하부 절연층의 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 범프 패드; 상기 하부 절연층 상에 배치되고, 상기 제1 범프 패드로부터 수평방향으로 이격되며, 상기 하부 절연층의 개구부를 통해 상기 ZnO층에 전기적으로 접속하는 제2 범프 패드를 포함하고, 상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 얇다.
본 발명의 실시예들에 따르면, 투명 전극층으로 광 흡수율이 낮은 ZnO층을 사용함으로써 투명 전극층을 두껍게 형성할 수 있다. 이에 따라, 하부 절연층의 개구부 아래의 ZnO층의 두께가 하부 절연층으로 덮인 ZnO층의 두께보다 얇게 형성되어도 하부 절연층의 개구부 아래의 ZnO층의 두께를 충분히 두껍게 할 수 있다. 따라서, 하부 절연층을 형성하기 전에 투명 전극층 상에 별도의 금속 반사층을 형성하거나 투명 전극층 대신에 금속 반사층을 형성할 필요가 없어 공정이 간편하며, 구조적 안정성이 향상된 발광 다이오드를 제공할 수 있다. 나아가, 본 발명의 실시예들에 따르면, 본딩 와이어 없이 플립칩 본딩이 가능한 소형 발광 다이오드가 제공될 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A'를 따라 취해진 단면도이다.
도 3은 도 1의 절취선 B-B'를 따라 취해진 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 도 5의 절취선 C-C'를 따라 취해진 단면도이다.
도 7은 도 5의 절취선 D-D'를 따라 취해진 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 10은 도 9의 절취선 E-E'를 따라 취해진 단면도이다.
도 11은 도 9의 절취선 F-F'를 따라 취해진 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 14는 도 13의 절취선 G-G'를 따라 취해진 단면도이다.
도 15는 본 발명의 일 실시예에 따른 LED 램프를 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따르면, 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 상기 제2 도전형 반도체층 상에 위치하는 ZnO층; 상기 ZnO층 및 메사를 덮되, 상기 ZnO층을 노출시키는 개구부를 가지는 하부 절연층; 상기 하부 절연층 상에 배치되고, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 상기 하부 절연층의 개구부를 통해 상기 ZnO층에 전기적으로 접속하며, 상기 제1 패드 금속층으로부터 수평 방향으로 이격된 제2 패드 금속층; 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 각각 노출시키는 제1 개구부 및 제2 개구부를 가지는 상부 절연층을 포함하고, 상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 얇은 발광 다이오드가 제공된다.
광 흡수율이 낮은 ZnO층을 채택함으로써 하부 절연층의 개구부 아래의 ZnO층을 충분히 두껍게 남길 수 있어 구조적 안정성이 향상된다. 또한, 하부 절연층 아래에 금속 반사층을 사용할 필요가 없어 제조 공정이 단순하여 공정 안정성이 향상된다.
상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 40 내지 100nm 얇을 수 있다.
나아가, 상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 100nm 이상일 수 있다. 상기 하부 절연층의 개구부 아래의 ZnO층의 두께를 100nm 이상 확보함으로써 안정한 오믹 콘택을 보증할 수 있다. 상기 하부 절연층의 개구부 아래의 ZnO층의 두께의 상한은 특별히 한정되는 것은 아니지만, 예를 들어 500nm 이하일 수 있다.
한편, 상기 하부 절연층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고, 상기 제1 패드 금속층은 상기 메사 둘레를 따라 노출된 제1 도전형 반도체층에 접속할 수 있다.
특히, 상기 하부 절연층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키는 복수의 개구부들을 포함하고, 상기 제1 패드 금속층은 상기 복수의 개구부들을 통해 상기 제1 도전형 반도체층에 접속할 수 있다.
또한, 상기 메사는 측면을 따라 배치된 복수의 홈들을 포함하고, 상기 하부 절연층의 복수의 개구부들은 상기 복수의 홈들에 대응하여 배치될 수 있다. 이에 따라, 정해진 발광 다이오드의 면적 내에서 발광 영역을 증가시킬 수 있다.
한편, 상기 메사는 상기 제2 도전형 반도체층 및 활성층을 통해 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가지고, 상기 하부 절연층은 상기 관통홀 내에서 상기 제1 도전형 반도체층을 노출시키는 개구부를 가지며, 상기 제1 패드 금속층은 상기 관통홀 내에서 상기 제1 도전형 반도체층에 접속할 수 있다.
일 실시예에 있어서, 상기 메사는 복수의 관통홀을 가질 수 있으며, 상기 하부 절연층은 각각의 관통홀 내에서 제1 도전형 반도체층을 노출시키는 개구부들을 가지고, 상기 제1 패드 금속층은 각각의 관통홀 내에서 상기 제1 도전형 반도체층에 접속할 수 있다.
다른 실시예에 있어서, 상기 관통홀은 발광 다이오드의 길이 방향을 따라 기다란 형상을 가질 수 있다. 나아가, 상기 제1 패드 금속층은 상기 관통홀을 덮고, 상기 제2 패드 금속층의 부분들은 상기 관통홀의 길이 방향을 따라 상기 관통홀의 양측에 배치될 수 있다. 제2 패드 금속층을 관통홀의 길이 방향을 따라 관통홀의 양측에 배치함으로써 ZnO층 내에서의 전류 분산을 도울 수 있다.
몇몇 실시예들에 있어서, 상기 하부 절연층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고, 상기 제1 패드 금속층은 또한 상기 메사 둘레를 따라 노출된 상기 제1 도전형 반도체층에 접속할 수 있다.
몇몇 실시예들에 있어서, 상기 상부 절연층의 제1 및 제2 개구부들은 발광 다이오드의 패드 영역들을 정의할 수 있다. 따라서, 범프 패드들을 생략할 수 있으며, 이에 따라, 제조 공정이 단순한 발광 다이오드가 제공된다.
다른 실시예들에 있어서, 상기 발광 다이오드는 상기 상부 절연층 상에 배치되고, 각각 제1 패드 금속층 및 제2 패드 금속층에 전기적으로 접속하는 제1 범프 패드 및 제2 범프 패드를 더 포함할 수 있다.
나아가, 상기 제2 패드 금속층은 상기 제1 패드 금속층으로 둘러싸이고, 상기 제1 패드 금속층과 상기 제2 패드 금속층의 경계 영역에서 상기 하부 절연층이 노출되며, 상기 노출된 하부 절연층은 상기 상부 절연층으로 덮일 수 있다.
따라서, 상기 제1 패드 금속층과 제2 패드 금속층은 동일 공정에서 함께 형성될 수 있다.
일 실시예에 있어서, 상기 제2 패드 금속층은 복수 부분들로 나뉘어 배치될 수 있으며, 상기 제1 패드 금속층은 상기 복수 부분들을 각각 둘러쌀 수 있다.
나아가, 상기 제1 및 제2 범프 패드는 각각 제2 패드 금속층의 복수의 부분들에 걸쳐서 배치될 수 있다. 상기 제2 범프 패드는 상기 제2 패드 금속층의 복수의 부분들에 각각 전기적으로 연결된다.
일 실시예에 있어서, 상기 하부 절연층은 상기 ZnO층을 노출시키는 개구부를 복수개 포함할 수 있다. 이에 따라, 제2 패드 금속층이 복수의 지점들에서 ZnO층에 접속될 수 있으며, 제2 패드 금속층에 의해 ZnO층 내의 전류 분산을 도울 수 있다.
일 실시예에 있어서, 상기 하부 절연층은 분포 브래그 반사기일 수 있다. 따라서, ZnO층을 투과한 광은 하부 절연층에 의해 반사될 수 있다.
다른 실시예에 있어서, 상기 하부 절연층은 SiO2로 형성될 수 있으며, 상기 제1 패드 금속층 및 제2 패드 금속층은 금속 반사층을 포함할 수 있다. 이에 따라, ZnO층 및 하부 절연층을 투과한 광이 제1 패드 금속층 및 제2 패드 금속층에 의해 반사될 수 있다.
일 실시예에 있어서, 상기 상부 절연층의 제2 개구부는 상기 ZnO층을 노출시키는 하부 절연층의 개구부 상에 위치할 수 있으며, 상기 상부 절연층의 제1 개구부는 상기 ZnO층을 노출시키는 하부 절연층의 개구부로부터 횡방향으로 이격된다.
이와 달리, 상기 상부 절연층의 제1 및 제2 개구부들 모두 상기 ZnO층을 노출시키는 상기 하부 절연층의 개구부로부터 횡방향으로 이격될 수 있다.
본 발명의 또 다른 실시예에 따르면, 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 상기 제2 도전형 반도체층 상에 위치하는 ZnO층; 상기 ZnO층 및 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 개구부 및 상기 ZnO층을 노출시키는 개구부를 가지는 하부 절연층; 상기 하부 절연층 상에 배치되고, 상기 하부 절연층의 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 범프 패드; 상기 하부 절연층 상에 배치되고, 상기 제1 범프 패드로부터 수평방향으로 이격되며, 상기 하부 절연층의 개구부를 통해 상기 ZnO층에 전기적으로 접속하는 제2 범프 패드를 포함하고, 상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 얇은 발광 다이오드가 제공된다.
상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 40 내지 100nm 얇을 수 있다.
나아가, 상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 100nm 이상일 수 있다.
또한, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있다.
한편, 상기 제1 범프 패드 및 제2 범프 패드는 상기 메사의 폭보다 좁은 폭을 가질 수 있다.
또한, 상기 제1 범프 패드는 상기 메사의 상부 영역 내에 한정되어 위치할 수 있다.
한편, 상기 ZnO층을 노출시키는 개구부 아래의 ZnO층의 굴절률은 상기 하부 절연층으로 덮인 다른 영역의 ZnO층의 굴절률보다 작을 수 있다.
이하 도면을 참조하여 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A'를 따라 취해진 단면도이며, 도 3은 도 1의 절취선 B-B'를 따라 취해진 단면도이다.
도 1 내지 도 3을 참조하면, 상기 발광 다이오드는 기판(21), 반도체 적층체(30), ZnO층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 상부 절연층(37), 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 포함한다. 반도체 적층체(30)는 제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)을 포함한다.
기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 한정되지 않으며, 예컨대, 사파이어 기판, SiC 기판, GaN 기판, Si 기판 등 다양할 수 있다. 상기 기판(21)은 특히 패터닝된 사파이어 기판일 수 있다.
기판(21)은 도 1의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다. 본 실시예에서, 기판(21)은 예를 들어 800×800 ㎛2 이상, 특히 1100×1100 ㎛2 일 수 있다.
제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층을 포함한다.
제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 배치된다. 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 배치된다. 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)보다 작은 면적을 가질 수 있다. 활성층(25) 및 제2 도전형 반도체층(27)은 메사 식각에 의해 메사 형태로 제1 도전형 반도체층(23) 상에 위치할 수 있다. 이에 따라, 제1 도전형 반도체층(23)의 상면 일부가 노출된다. 예컨대, 제1 도전형 반도체층(23)은 메사 둘레를 따라 노출될 수 있다. 또한, 메사는 다양한 형태로 형성될 수 있으며, 메사 형태에 따라 제1 도전형 반도체층(23)이 노출되는 영역이 다양하게 변형될 수 있다. 상기 메사는 또한 도 1 및 도 2에 도시한 바와 같이 제2 도전형 반도체층(27) 및 활성층(25)을 관통하는 관통홀들(30a)을 가질 수 있다. 관통홀들(30a)은 제2 도전형 반도체층(27) 및 활성층(25)을 둘러싸인다. 본 실시예에 있어서, 관통홀들(30a)은 대체로 원형 형상을 가지지만 본 발명이 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다.
활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층을 포함한다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, ZnO층(31)은 제2 도전형 반도체층(27) 상에 배치되며, 제2 도전형 반도체층(27)에 전기적으로 접속한다. ZnO층(31)은 제2 도전형 반도체층(27)의 상부 영역에서 제2 도전형 반도체층(27)의 거의 전 영역에 걸쳐 배치될 수 있다. 다만, 도 1에서 ZnO층(31)의 경계가 제2 도전형 반도체층(27)과 겹치는 것으로 도시하지만, 이들의 경계가 반드시 완전히 겹치는 것은 아니다. 즉, ZnO층(31)의 경계는 제2 도전형 반도체층(27)의 경계로 둘러싸인 영역 내측에 위치할 수 있으며, 따라서, ZnO층(31) 영역은 제2 도전형 반도체층(27)의 영역보다 작을 수 있다.
ZnO층(31)은 수열합성법을 이용하여 형성될 수 있으며, 따라서, ZnO층(31)의 하부 영역이 상부 영역보다 더 많은 보이드들을 포함할 수 있다.
하부 절연층(33)은 ZnO층(31)을 덮고 메사를 덮는다. 하부 절연층(33)은 제1 도전형 반도체층(23)의 일부 영역을 노출시킨다. 예를 들어, 하부 절연층(33)은 메사 둘레를 따라 제1 도전형 반도체층(23)을 노출시킬 수 있다. 또한, 하부 절연층(33)은 관통홀들(30a) 내에서 제1 도전형 반도체층(23)을 노출시키는 개구부들(33a)을 가진다.
한편, 하부 절연층(33)은 또한, ZnO층(31)을 노출시키는 개구부(33b)를 가진다. 개구부(33b)는 ZnO층(31) 상에 한정된다. 복수의 개구부들(33b)이 ZnO층(31) 상에 정렬될 수 있다. 하부 절연층(33)의 개구부(33b) 하부에 위치하는 ZnO층(31)의 두께(T2)는 하부 절연층(33)으로 덮인 ZnO층(31)의 두께(T1)보다 작다. 예컨대, ZnO층(31)의 두께(T2)는 ZnO층(31)의 두께(T1)보다 40 내지 100nm 작을 수 있다. 그러나, ZnO층(31)의 두께(T2)는 100nm 이상일 수 있으며, 따라서, 양호한 오믹 특성을 유지할 수 있다. ZnO층(31)의 두께(T2)의 상한은 특별히 한정되지 않으며, 예컨대 500nm 이하일 수 있다.
한편, ZnO층(31)은 그 상부 영역보다 하부 영역에 더 많은 보이드들을 포함하기 때문에, 두께(T2)를 갖는 ZnO층(31)의 굴절률이 두께(T1)을 갖는 ZnO층(31)보다 더 작은 굴절률을 가진다. 그 결과, 개구부(33b) 아래의 제2 도전형 반도체층(27)과 ZnO층(31) 간의 굴절률 차이가 다른 영역에서의 제2 도전형 반도체층(27)과 ZnO층(31) 간의 굴절률 차이보다 더 크다. 따라서, 제2 도전형 반도체층(27)과 ZnO층(31)의 계면들 중, 개구부(33b) 아래 영역이 다른 영역에 비해 내부 전반사가 일어나는 임계각이 더 작아, 더 많은 내부 전반사가 발생된다.
하부 절연층(33)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다. 하부 절연층(33)은 단일층 또는 다중층으로 형성될 수 있다. 나아가, 하부 절연층(33)은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 분포 브래그 반사기를 포함할 수 있다. 예컨대, 활성층(25)에서 생성된 청색광을 반사시키기 위해, 하부 절연층(33)은 400~500nm의 파장 대역에서 반사율이 높은 분포 브래그 반사기일 수 있다. 나아가, 활성층(25)에서 생성된 광뿐만 아니라, 형광체와 같은 파장변환층에 의해 파장변환된 광을 포함하는 가시광을 반사시키기 위해, 하부 절연층(33)은 약 400~700nm의 전 파장대역에서 반사율이 높은 분포 브래그 반사기일 수 있다. 여기서, 상기 제1 재료층은 SiO2층 또는 MgF2일 수 있으며, 제2 재료층은 상기 제1 재료층보다 높은 굴절률을 가지는 물질층일 수 있다. 제2 재료층은 예를 들어, TiO2, Nb2O5 또는 ZrO2일 수 있다. 단일의 제1 재료층과 단일의 제2 재료층이 교대로 적층될 수도 있지만, 이에 한정되는 것은 아니며, 2 이상의 제1 재료층 또는 2 이상의 제2 재료층이 사용될 수도 있다.
제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 상기 하부 절연층(33) 상에 배치된다. 제1 패드 금속층(35a)과 제2 패드 금속층(35b) 사이에 경계 영역(35ab)이 형성될 수 있으며, 상기 경계 영역에서 하부 절연층(33)이 노출된다.
제1 패드 금속층(35a)은 제2 패드 금속층(35b)을 둘러싸며 하부 절연층(33)을 덮고 하부 절연층(33)을 통해 노출된 제1 도전형 반도체층(23)에 접속된다. 제1 패드 금속층(35a)은 메사 둘레를 따라 제1 도전형 반도체층(23)에 접속할 수 있으며, 이에 따라, 제1 도전형 반도체층(23)의 넓은 영역에 걸쳐 전류를 분산시킬 수 있다. 또한, 제1 패드 금속층(35a)은 메사 내부에 형성된 관통홀들(30a) 내에서 제1 도전형 반도체층(23)에 접속할 수 있다. 제1 패드 금속층(35a)이 메사 둘레 및 관통홀들(30a) 내에서 제1 도전형 반도체층(23)에 접속되기 때문에, 특히, 800×800㎛2 이상의 대형 크기의 발광 다이오드에서 전류 분산 성능을 향상시킬 수 있다.
제2 패드 금속층(35b)은 하부 절연층(33)의 개구부들(33b)을 통해 ZnO층(31)에 접속된다. 제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 동일 재료로 동일 공정에 의해 형성될 수 있다. 또한, 도시한 바와 같이, 제2 패드 금속층(35b)은 복수의 부분들에 나뉘어 배치될 수 있다. 제2 패드 금속층(35b)의 각 부분들이 하부 절연층(33)의 개구부들(33b)을 통해 ZnO층(31)에 접속한다. 한편, 제1 패드 금속층(35a)은 제2 패드 금속층(35b)의 각 부분들을 둘러쌀 수 있다. 따라서, 경계 영역들(35ab)을 제외한 하부 절연층(33)의 대부분의 영역이 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)에 의해 덮인다.
제1 및 제2 패드 금속층(35a, 35b)은 Ag층 또는 Al층과 같은 반사층을 포함할 수 있으며, 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 특히, 상기 하부 절연층(33)이 SiO2와 같은 투명 절연층으로 형성된 경우, 제1 및 제2 패드 금속층(35a, 35b)은 금속 반사층을 포함한다. 한편, 상기 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다.
한편, 개구부(33b) 아래의 ZnO층(31)의 굴절률이 다른 영역의 ZnO층(31)의 굴절률보다 작기 때문에, 개구부(33b) 아래 여역에서 ZnO층(31)을 통과하여 제2 패드 금속층(35b)으로 입사되는 광량을 줄일 수 있다. 따라서, 제2 패드 패드 금속층(35b)에 의한 광 손실을 줄일 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)을 덮는다. 상부 절연층(37)은 또한 제1 패드 금속층(35a)과 제2 패드 금속층(35b) 사이의 경계 영역(35ab)을 덮는다. 나아가, 상부 절연층(37)은 메사 둘레를 따라 제1 패드 금속층(35a)의 측면을 덮을 수 있다.
상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 상부 절연층(37)은 복수의 제1 개구부(37a) 및 복수의 제2 개구부(37b)를 가질 수 있다. 제1 개구부(37a)는 관통홀(30a) 및 하부 절연층의 개구부(33a)와 중첩하도록 배치될 수 있으며, 제2 개구부(37b)는 하부 절연층(33)의 개구부(33b)와 중첩하도록 배치될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 개구부(37a) 및 제2 개구부(37b)는 하부 절연층(33)의 개구부들(33a, 33b)로부터 횡방향으로 이격될 수도 있다.
한편, 상부 절연층(37)은 제1 패드 금속층(35a)의 측면을 덮어 제1 패드 금속층(35a)의 측면이 노출되는 것을 방지한다. 상부 절연층(37)은 메사 둘레에 위치하는 제1 도전형 반도체층(23)을 모두 덮도록 형성될 수도 있고, 제1 도전형 반도체층(23)을 노출시키도록 형성될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있다. 특히, 상부 절연층(37)은 Si3N4의 단일층으로 형성될 수 있다.
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접속하고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접속할 수 있다. 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 모두 덮어 밀봉하며, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b)를 모두 덮어 밀봉한다.
제1 범프 패드(39a) 및 제2 범프 패드(39b)는 도 1에 도시한 바와 같이 제2 패드 금속층(35b)의 복수의 부분들에 걸쳐서 형성될 수 있다. 이러한 배치에 의해, 제2 패드 금속층(35b)을 통해 발광 다이오드의 넓은 영역에 걸쳐 전류를 쉽게 분산시킬 수 있다.
제1 범프 패드(39a) 및 제2 범프 패드(39b)는 솔더 또는 AuSn으로 형성될 수 있다.
한편, 이하에서 설명되는 발광 다이오드 제조 방법을 통해 발광 다이오드의 구조가 더욱 명확하게 설명될 것이다.
도 4a 내지 도 4e는 도 1 내지 도 3의 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 개략적인 평면도들이다.
우선, 도 2, 도 3 및 도 4a를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층체(30)가 성장된다. 상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 한정되지 않는다.
제1 도전형 반도체층(23)은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 한편, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 AlGaN, GaN 또는 InGaN을 포함할 수 있다.
이어서, 반도체 적층체(30) 상에 ZnO층(31)이 형성된다. ZnO층(31)은 제2 도전형 반도체층(27)을 성장시킨 후, 제2 도전형 반도체층(27) 상에 씨드층을 이용하여 수열합성법으로 형성될 수 있다. 즉, 제2 도전형 반도체층(27) 상에 ZnO 씨드층을 먼저 형성하고, 그 위에 수열합성법을 이용하여 ZnO 벌크층을 형성할 수 있다. ZnO 씨드층은 수열합성법, 스퍼터링법 또는 졸-겔법 등을 이용하여 형성될 수 있다. 이에 따라, ZnO층(31)은 필름 형태의 연속적인 단결정으로 형성될 수 있으며, 따라서, 광 흡수율이 아주 낮은 투명 전극층이 제공될 수 있다. 특히, ZnO 씨드층을 졸-겔법을 이용하여 형성함으로써 ZnO층(31)과 제2 도전형 반도체층(27) 사이의 계면 특성을 향상시킬 수 있어, 발광 다이오드의 순방향 전압을 낮출 수 있으며, 신뢰성을 향상시킬 수 있다.
예를 들어, ZnO층(31)은, ZnO 전구체를 포함하는 용액을 이용하여 수열합성법을 통해 형성되고, 수열합성을 통해 형성된 ZnO층(31)이 N2분위기에서 약 200 내지 300℃ 온도 조건으로 열처리될 수 있다. 열처리를 통해 ZnO층(31)의 면저항이 감소될 수 있고, 광 투과성이 향상될 수 있다. 광 흡수율이 낮기 때문에, ZnO층(31)은 예컨대 약 1000Å 내지 약 1um 범위 내의 상대적으로 큰 두께로 형성될 수 있다.
한편, ZnO층(31)은 도펀트를 포함할 수 있다. ZnO층(31)은 금속성 도펀트를 포함할 수 있으며, 예를 들어, 은(Ag), 인듐(In), 주석(Sn), 아연(Zn), 카드뮴(Cd), 갈륨(Ga), 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 동(Cu), 금(Au), 백금(Pt), 로듐(Rh), 이리듐(Ir), 루테늄(Ru) 및 팔라듐(Pd) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, ZnO층(31)은 Ga 도핑된 ZnO(GZO)로 형성될 수 있다. ZnO층(31)이 금속성 도펀트를 포함함으로써, 면저항이 더욱 낮아질 수 있어, 수평 방향으로 전류가 더욱 고르게 분산될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, ZnO층(31)은 언도핑된 ZnO로 형성될 수도 있다.
ZnO층(31)이 형성된 후, ZnO층(31) 및 반도체 적층체(30)가 패터닝되어 메사가 형성된다. 도 4a에서 지시부호 27(31)은 메사의 경계 영역을 나타내며, 지시부호 30a는 제2 도전형 반도체층(27) 및 활성층(25)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 관통홀들(30a)을 나타낸다.
ZnO층(31)은 포토레지스트 패턴을 이용한 습식 식각을 통해 패터닝될 수 있으며, 동일한 포토레지스트 패턴을 이용하여 제2 도전형 반도체층(27) 및 활성층(25)이 건식 식각되어 관통홀들(30a)과 함께 메사가 형성될 수 있다. ZnO층(31)이 습식 식각에 의해 패터닝되므로, ZnO층(31)의 경계가 제2 도전형 반도체층(27)의 경계보다 내측에 위치할 수 있다.
한편, 메사 둘레를 따라 제1 도전형 반도체층(23)의 상면이 부분적으로 노출된다. 관통홀들(30a)은 전류 분산을 향상시키기 위해 메사의 다양한 부분들에 배치될 수 있다.
도 2, 도 3 및 도 4b를 참조하면, ZnO층(31) 및 메사를 덮는 하부 절연층(33)이 형성된다. 하부 절연층(33)은 특히 메사의 측면을 덮어 제2 도전형 반도체층(27) 및 활성층(23)이 노출되는 것을 방지한다.
하부 절연층(33)은 투명 절연층 또는 분포 브래그 반사기로 형성될 수 있다. 하부 절연층(33)은 예컨대, 화학기상증착 기술 또는 전자빔 증발법 등의 기술을 이용하여 형성될 수 있다.
한편, 하부 절연층(33)은 사진 및 식각 기술을 이용하여 패터닝될 수 있다. 하부 절연층(33)의 패터닝에 의해 관통홀들(30a) 내에서 제1 도전형 반도체층(23)을 노출시키기 위한 개구부들(33a) 및 ZnO층(31)을 노출시키기 위한 개구부들(33b)이 형성되며, 메사 둘레를 따라 제1 도전형 반도체층(23)이 노출된다. 도 4b에서는 메사 둘레를 따라 제1 도전형 반도체층(23)이 링 형상으로 연속적으로 노출되는 것을 도시하지만, 본 발명이 이에 한정되는 것은 아니며, 메사 둘레에서 단속적으로 복수의 부분들에서 노출될 수도 있다.
다만, ZnO층(31)이 산성 용액에 취약하기 때문에, 하부 절연층(33)은 습식 식각 대신 건식 식각 기술을 이용하여 패터닝된다. 한편, 하부 절연층(33)의 개구부들(33b) 하부에 노출되는 ZnO층(31)은 하부 절연층(33)을 과식각함에 따라 두께가 얇아진다. 하부 절연층(33)으로 덮여 식각되지 않는 ZnO층(31)의 두께(T1)에 비해 하부 절연층(33) 아래의 ZnO층의 두께(T2)는 대략 40 내지 100nm 작을 수 있다. 그러나 개구부(33b) 아래의 ZnO층의 두께(T2)는 대략 100 내지 500nm의 두께를 유지할 수 있으며, 따라서, 양호한 오믹 특성을 보증할 수 있다.
도 2, 도 3 및 도 4c를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)이 형성된다.
제1 패드 금속층(35a)은 하부 절연층(33)을 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속한다. 예컨대, 제1 패드 금속층(35a)은 메사 둘레를 따라 노출된 제1 도전형 반도체층(23)에 접속하며, 또한, 관통홀들(30a) 내에서 개구부들(33a)을 통해 노출된 제1 도전형 반도체층(23)에 접속한다. 제1 패드 금속층(35a)은 도시한 바와 같이 연속적일 수 있으나 이에 한정되는 것은 아니며, 복수의 부분으로 나뉠 수도 있다.
제1 패드 금속층(35a)은 넓은 영역에 걸쳐 형성되어 발광 다이오드 내에서 전류를 쉽게 분산시킬 수 있다.
제2 패드 금속층(35b)은 하부 절연층(33)의 개구부들(33b)을 덮어 ZnO층(31)에 접속한다. 제2 패드 금속층(35b)은 서로 이격된 복수의 부분들을 포함할 수 있다. 제2 패드 금속층(35b)의 각 부분들이 ZnO층(31)에 접속한다. 본 실시예에 있어서, 제2 패드 금속층(35b)이 복수의 부분들로 나누어진 것을 도시 및 설명하지만, 이에 한정되는 것은 아니며, 단일의 상대적으로 넓은 제2 패드 금속층(35b)이 복수의 개구부들(33b) 전체를 덮을 수도 있다.
제1 패드 금속층(35a)과 제2 패드 금속층(35b) 사이에는 경계 영역(35ab)이 형성되며, 이 경계 영역(35ab)에 하부 절연층(33)이 노출된다.
상기 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 동일 재료로 동일 공정에서 함께 형성될 수 있다. 예컨대, 상기 제1 및 제2 패드 금속층들(35a, 35b)은 리프트 오프 기술을 이용하여 형성될 수 있다.
상기 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 접착층으로서 Ti, Cr, Ni 등을 포함할 수 있으며, 금속 반사층으로 Ag 또는 Al을 포함할 수 있다. 나아가, 상기 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 산화방지층으로서 Au를 포함할 수 있다. 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 예컨대 Cr(25Å)/Al(1200Å)/Ni(1000Å)/Ti(1000Å)/Ni(1000Å)/Ti(1000Å)/Au(2㎛)/Ti(100Å)으로 형성될 수 있다.
도 2, 도 3 및 도 4d를 참조하면, 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)을 덮는 상부 절연층(37)이 형성된다. 상부 절연층(37)은 또한, 메사 둘레를 따라 제1 도전형 반도체층(23)을 덮는다. 상부 절연층(37)은 SiO2 또는 Si3N4 등의 절연층으로 형성될 수 있으며, 제1 및 제2 패드 금속층들(35a, 35b)을 보호한다.
상부 절연층(37)은 사진 및 식각 기술을 이용하여 패터닝될 수 있으며, 이에 따라, 제1 패드 금속층(35a)을 노출시키는 제1 개구부들(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부들(37b)이 형성된다. 나아가, 메사 둘레를 따라 상부 절연층(37)이 제거되어 기판(21)의 가장자리 부분에 제1 도전형 반도체층(23)또는 기판(21)이 노출될 수 있다.
도 4d에 도시한 바와 같이, 제1 개구부들(37a)과 제2 개구부들(37b)은 메사 상부 영역에서 서로 대향하여 배치된다. 예컨대, 제1 개구부들(37a)은 위쪽 가장자리 근처에 배치되고, 제2 개구부들(37b)은 아래쪽 가장자리 근처에 배치된다.
도 2, 도 3 및 도 4e를 참조하면, 상부 절연층(37) 상에 제1 범프 패드(39a) 및 제2 범프 패드(39b)가 형성되고, 기판(21)을 분할함으로써, 도 1 내지 도 3에 도시한 바와 같은 발광 다이오드가 완성된다. 기판(21)을 분할하기 위한 스크라이빙 라인 부분의 상부 절연층(37)은 미리 제거될 수 있으며, 따라서, 발광 다이오드 가장자리에서 제1 도전형 반도체층(23) 또는 기판(21)의 상면이 노출될 수 있다.
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 개구부(37a)를 통해 제1 패드 금속층(35a)에 전기적으로 접속하고, 제2 범프 패드(39b)는 상부 절연층(37)의 개구부(37b)를 통해 제2 패드 금속층(35b)에 전기적으로 접속한다.
제1 및 제2 범프 패드들(39a, 39b)은 리프트 오프 기술을 이용하여 형성될 수 있으며, 예컨대 AuSn 또는 솔더를 이용하여 형성될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 6은 도 5의 절취선 C-C'를 따라 취해진 단면도이며, 도 7은 도 5의 절취선 D-D'를 따라 취해진 단면도이다.
도 5, 도 6 및 도 7을 참조하면, 본 실시예에 따른 발광 다이오드는 앞서 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 발광 다이오드 및 메사의 형상, 하부 절연층(33)의 개구부들(33a, 33b)의 위치, 상부 절연층(37)의 개구부들(37a, 37b)의 형상에 차이가 있으며, 나아가, 본 실시예에 있어서, 제1 및 제2 범프 패드들(39a, 39b)이 생략된다. 이하에서는 앞서 설명한 실시예와 대비되는 차이점을 중심으로 설명한다.
우선, 본 실시예에 따른 발광 다이오드는 장축 방향과 단축 방향을 가지며,장축 방향의 길이가 600㎛ 이하의 소형 발광 다이오드이다. 예컨대, 상기 발광 다이오드는 예컨대, 540×240㎛2의 크기를 가질 수 있다.
또한, 앞서 설명한 실시예에서 기판(21)의 가장자리와 제1 도전형 반도체층(23)의 가장자리가 일치하는 것으로 도시하였지만, 본 실시예에서, 제1 도전형 반도체층(23)의 가장자리는 기판(21)의 가장자리로 둘러싸인 영역 내측에 위치한다.
한편, 제1 도전형 반도체층(23) 상에 메사가 위치하며, 메사 상에 ZnO층(31)이 배치된다. 지시부호 27(31)은 메사의 외형을 나타낸다. 앞서 설명한 바와 같이, ZnO층(31)의 경계는 제2 도전형 반도체층(27)의 내측에 위치할 수 있다.
메사는 기다란 직사각형 형상이지만, 측면에 복수의 홈부들이 형성된다. 다만, 본 실시예에 있어서, 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인 관통홀들(도 1의 30a)은 생략된다.
한편, 하부 절연층(33)은 개구부들(33a, 33b)을 가지는데, 개구부들(33a)은 메사 둘레를 따라 단속적으로 배열된다. 개구부들(33a)은 장축 방향을 따라 메사의 측면들 근처에 배치되며 또한 메사의 네 모서리들 근처에 배치될 수 있다. 개구부들(33a)은 기다란 형상을 가질 수 있으며, 메사의 홈부들 근처에 배치된다.
한편, 개구부들(33b)은 메사 상부 영역 내에 위치하며, ZnO층(31)을 노출시킨다. 개구부들(33b)은 발광 다이오드의 장축 방향을 따라 중심선 상에 배열될 수 있다. 개구부들(33a)을 메사의 측면들에 배치하고, 개구부들(33b)을 중심선 상에 배열함으로써 발광 다이오드 내 전류를 고르게 분산시킬 수 있다.
제1 패드 금속층(35a)과 제2 패드 금속층(35b)이 하부 절연층(33) 상에 배치되며, 제1 패드 금속층(35a)이 제2 패드 금속층(35b)을 둘러싼다. 본 실시예에 있어서, 단일의 제2 패드 금속층(35b)이 메사 상부 영역 내에 배치되어 개구부들(33b)을 통해 ZnO층(31)에 접속한다. 제1 패드 금속층(35a)은 제2 패드 금속층(35b)을 둘러싸면, 하부 절연층(33)의 개구부들(33a)을 덮어 제1 도전형 반도체층(23)에 전기적으로 접속한다.
한편, 제2 패드 금속층(35b)은 장축 방향을 따라 돌출된 돌출부를 포함할 수 있으며, 이 돌출부 아래에 하부 절연층(33)의 개구부들(33b) 중 하나가 배치될 수 있다. 제1 패드 금속층(35a)은 제2 패드 금속층(35b)을 수용하는 홈부를 가질 수 있다. 즉, 제1 패드 금속층(35a)의 홈부와 제2 패드 금속층(35b)의 돌출부가 서로 맞물린 형상을 가질 수 있다. 이러한 형상은 제1 패드 영역을 충분힌 확보하는데 유리하다.
상부 절연층(37)은 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)을 덮으며, 이들을 각각 노출시키는 제1 개구부(37a) 및 제2 개구부(37b)를 가진다. 본 실시예에 있어서, 제1 개구부(37a) 및 제2 개구부(37b)는 제1 패드 영역 및 제2 패드 영역을 정의할 수 있으며, 따라서 상대적으로 큰 크기를 갖는다. 특히, 제1 패드 영역을 정의하는 제1 개구부(37a)는 도 5에 도시한 바와 같이 제2 패드 금속층(35b)의 돌출부를 감싸는 형상을 갖는다.
본 실시예에 있어서, 범프 패드들은 생략되며, 상부 절연층(37)의 개구부들(37a, 37b)을 통해 노출된 제1 및 제2 패드 금속층들(35a, 35b)이 본딩 패드로서 기능한다.
도 8은 도 5 내지 도 7을 참조하여 설명한 발광 다이오드 제조 방법을 설명하기 위한 평면도들이다. 본 실시예에 따른 발광 다이오드 제조 방법은 도 4를 참조하여 설명한 발광 다이오드와 대체로 유사하므로, 동일한 내용에 대해 상세한 설명은 생략하기로 한다.
도 6, 도 7 및 도 8a를 참조하면, 도 4a를 참조하여 설명한 바와 같이, 기판(21) 상에 반도체 적층체(30)가 형성되고, 그 위에 ZnO층(31)이 형성되며, ZnO층(31), 제2 도전형 반도체층(27) 및 활성층(25)을 패터닝하여 메사가 형성된다.
메사는 장축 방향을 따라 측면들에 복수의 홈부들을 갖도록 형성된다. 메사의 네 모서리에도 내측으로 리세스된 영역들이 형성된다.
도 6, 도 7 및 도 8b를 참조하면, 메사 둘레에 노출된 제1 도전형 반도체층(23)을 패터닝하여 기판(21)을 노출시킨다. 이 공정은 일반적으로 아이솔레이션 공정으로 지칭된다. 앞의 실시예에서는 아이솔레이션 공정이 별도로 수행되지 않아 제1 도전형 반도체층(23)이 기판(21)의 전면을 덮는 것으로 도시 및 설명하였지만, 본 실시예에서는 아이솔레이션 공정이 수행되어 기판(21)의 가장자리가 노출된다.
도 6, 도 7 및 도 8c를 참조하면, 하부 절연층(33)이 증착되고 사진 및 건식 식각 기술을 이용하여 패터닝되어 개구부들(33a, 33b)이 형성된다. 하부 절연층(33)은 메사 둘레에 노출된 제1 도전형 반도체층(23) 및 기판(21)도 덮으며, 다만, 메사의 홈부들에 대응하는 영역들에 제1 도전형 반도체층(23)을 노출시키는 개구부들(33a)이 형성된다. 한편, 개구부들(33b)은 ZnO층(31) 상부에 형성되어 ZnO층(31)을 노출시킨다.
도 6, 도 7 및 도 8d를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)이 형성된다. 제1 패드 금속층(35a)은 하부 절연층(33)의 개구부들(33a)을 통해 제1 도전형 반도체층(23)에 접속하고, 제2 패드 금속층(35b)은 개구부들(33b)을 통해 ZnO층(31)에 접속한다.
본 실시예에 있어서, 제1 패드 금속층(35a)의 바깥쪽에는 하부 절연층(33)이 노출된다.
도 6, 도 7 및 도 8e를 참조하면, 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)을 덮는 상부 절연층(37)이 형성된다. 또한, 상부 절연층(37)은 제1 패드 금속층(35a)의 가장자리를 덮으며, 제1 패드 금속층(35a)의 바깥쪽에 노출된 하부 절연층(37)을 덮는다.
상부 절연층(37)은 사진 및 식각 기술을 이용하여 패터닝될 수 있으며, 이에 따라, 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)가 형성된다.
이어서, 기판(21)을 분할함으로써 발광 다이오드가 완성된다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 10은 도 9의 절취선 E-E'를 따라 취해진 단면도이며, 도 11은 도 9의 절취선 F-F'를 따라 취해진 단면도이다.
도 9, 도 10 및 도 11을 참조하면, 본 실시예에 따른 발광 다이오드는 앞서 도 6 내지 도 8을 참조하여 설명한 발광 다이오드와 대체로 유사하나 제1 패드 금속층(35a)이 메사 둘레를 따라 제1 도전형 반도체층(23)에 접속하는 대신 관통홀(30a) 내에서 제1 도전형 반도체층(23)에 접속하는 것에 차이가 있다.
즉, 메사는 직사각형 형상으로 매끄러운 측면들을 갖도록 형성되며, 제2 도전형 반도체층(27) 및 활성층(23)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 관통홀(30a)이 형성된다. 본 실시예에 있어서, 관통홀(30a)은 발광 다이오드의 장축 방향을 따라 기다란 형상을 갖지만, 본 발명이 이에 한정되는 것은 아니며, 장축 방향을 따라 복수의 관통홀들(30a)이 배열될 수도 있다.
메사 상에는 ZnO층(31)이 위치하며, ZnO층(31)은 메사와 동일한 형상을 가진다.
하부 절연층(33)은 ZnO층(31), 및 메사를 덮고, 메사 둘레에 노출된 제1 도전형 반도체층(23) 및 기판(21)을 덮는다. 또한, 하부 절연층(33)은 관통홀(30a) 내에서 제1 도전형 반도체층(23)을 노출시키는 개구부(33a)를 가지며, 또한, ZnO층(31)을 노출시키는 개구부들(33b)을 가진다. 개구부(33a)는 관통홀(30a)과 유사한 형상으로 형성되며, 개구부들(33b)은 관통홀(30a) 주위에 배치된다.
제1 패드 금속층(35a)은 관통홀(30a) 내에 노출된 제1 도전형 반도체층(23)에 접속하며, 제2 패드 금속층(35b)은 개구부들(33b)에 노출된 ZnO층(31)에 접속한다. 본 실시예에 있어서, 제1 패드 금속층(35a)은 제2 패드 금속층(35b)을 둘러싸지 않는다. 또한, 제1 패드 금속층(35a)이 좁고 기다란 돌출 영역을 포함하고, 제2 패드 금속층(35b)은 제1 패드 금속층(35a)의 좁고 기다란 영역을 수용하는 오목부를 갖는다.
한편, 상부 절연층(37)이 제1 및 제2 패드 금속층(35a, 35b)을 덮으며, 메사 둘레에 노출된 하부 절연층(33)을 덮는다. 또한, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가지며, 이들 제1 개구부(37a) 및 제2 개구부(37b)는 각각 제1 패드 영역 및 제2 패드 영역을 정의한다.
본 실시예에 있어서는, 제2 패드 영역이 제1 패드 금속층(35a)을 감싸는 형상을 가지며, 제1 패드 영역은 장축 방향을 따라 돌출 영역을 포함한다.
도 12는 도 9 내지 도 11을 참조하여 설명한 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이다. 본 실시예에 따른 발광 다이오드 제조 방법은 도 8을 참조하여 설명한 발광 다이오드 제조 방법과 대체로 유사하며, 다만, 메사가 관통홀(30a)을 갖도록 형성되는 점에서 차이가 있다.
우선, 도 10, 도 11 및 도 12a를 참조하면, 기판(21) 상에 반도체 적층체(30)가 형성되고, 그 위에 ZnO층(31)이 형성되며, ZnO층(31), 제2 도전형 반도체층(27) 및 활성층(25)을 패터닝하여 메사가 형성된다.
메사 측면은 매끄럽게 형성될 수 있으며, 내부에 장축 방향을 따라 기다란 형상을 갖는 관통홀(30a)을 가진다. 관통홀(30a)은 제2 도전형 반도체층(27) 및 활성층(25)을 둘러싸인다. 관통홀(30a)의 장축 방향의 양측 끝단은 라운딩된 형상을 가진다. 한편, 제2 패드 영역의 크기를 충분히 확보하기 위해, 제2 패드 영역에 가까운 관통홀(30a)의 끝단은 상대적으로 작게 형성될 수 있다.
도 10, 도 11 및 도 12b를 참조하면, 아이솔레에션 공정을 통해 메사 둘레에 노출된 제1 도전형 반도체층(23)을 패터닝하여 기판(21)이 노출된다.
도 10, 도 11 및 도 12c를 참조하면, 이어서, 하부 절연층(33)이 증착되고 사진 및 건식 식각 기술을 이용하여 패터닝되어 개구부들(33a, 33b)이 형성된다. 하부 절연층(33)은 메사 둘레에 노출된 제1 도전형 반도체층(23) 및 기판(21)도 덮는다. 개구부(33a)은 관통홀(30a) 내에서 제1 도전형 반도체층(23)을 노출시키며, 개구부들(33b)는 ZnO층(31) 상부에 형성되어 ZnO층(31)을 노출시킨다.
도 10, 도 11 및 도 12d를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)이 형성된다. 제1 패드 금속층(35a)은 하부 절연층(33)의 개구부(33a)를 통해 제1 도전형 반도체층(23)에 접속하고, 제2 패드 금속층(35b)은 개구부들(33b)을 통해 ZnO층(31)에 접속한다.
본 실시예에 있어서, 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)의 바깥쪽에는 하부 절연층(33)이 노출된다. 또한, 본 실시예에 있어서, 제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 경계 영역(35ab)에 의해 서로 횡방향으로 이격되며, 제1 패드 금속층(35a)이 제2 패드 금속층(35b)을 둘러싸지는 않는다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 패드 금속층(35a)이 제2 패드 금속층(35b)을 둘러쌀 수도 있고, 반대로 제2 패드 금속층(35b)이 제1 패드 금속층(35a)을 둘러쌀 수도 있다.
도 10, 도 11 및 도 12e를 참조하면, 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)을 덮는 상부 절연층(37)이 형성된다. 또한, 상부 절연층(37)은 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)의 가장자리를 덮으며, 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)의 바깥쪽에 노출된 하부 절연층(37)을 덮는다.
상부 절연층(37)은 사진 및 식각 기술을 이용하여 패터닝될 수 있으며, 이에 따라, 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)가 형성된다.
이어서, 기판(21)을 분할함으로써 발광 다이오드가 완성된다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 14는 도 13의 절취선 G-G'를 따라 취해진 단면도이다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 발광 다이오드는 앞서 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)이 생략된 것에 차이가 있다. 이하에서는 앞서 설명한 실시예와 대비되는 차이점을 중심으로 설명한다.
우선, 본 실시예에 따른 발광 다이오드는 장축 방향과 단축 방향을 가지며,장축 방향의 길이가 600㎛ 이하의 소형 발광 다이오드이다.
또한, 본 실시예에서, 제1 도전형 반도체층(23)의 가장자리는 기판(21)의 가장자리로 둘러싸인 영역 내측에 위치할 수 있다.
한편, 제1 도전형 반도체층(23) 상에 메사가 위치하며, 메사 상에 ZnO층(31)이 배치된다. 지시부호 27(31)은 메사의 외형을 나타낸다. ZnO층(31)은 제2 도전형 반도체층(31)과 유사한 평면 형상을 가질 수 있다. 도 14에 도시한 바와 같이, ZnO층(31)의 경계는 제2 도전형 반도체층(27)의 내측에 위치할 수 있다.
메사는 기판(21)을 따라 대체로 기다란 직사각형 형상이지만, 제1 도전형 반도체층(23)을 노출시키는 함입부를 가질 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니며, 메사 내에 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인 관통홀이 형성될 수도 있다.
한편, 하부 절연층(33)은 메사 및 ZnO층(31)을 덮는다. 또한, 하부 절연층(33)은 제1 도전형 반도체층(23) 및 기판(21)을 덮을 수 있다. 하부 절연층(33)은 개구부들(33a, 33b)을 가지는데, 개구부(33a)는 제1 도전형 반도체층(23)을 노출시키고, 개구부(33b)는 메사 상의 ZnO층(31)을 노출시킨다. 도시한 바와 같이, 개구부들(33a, 33b)은 장축 방향을 따라 서로 대향하도록 배치될 수 있다.
하부 절연층(33)은 앞서 설명한 다양한 재료 및 구조로 형성될 수 있으며, 특히, 분포 브래그 반사기로 형성될 수 있다. 또한, 도 3을 참조하여 설명한 바와 같이, 하부 절연층(33)의 개구부(33b) 하부에 위치하는 ZnO층(31)의 두께는 하부 절연층(33)으로 덮인 ZnO층의 두께보다 작다. ZnO층(31)은 그 하부 영역이 상부 영역보다 더 많은 보이드들을 포함하기 때문에, 개구부(33b) 하부에 위치하는 ZnO층(31)의 굴절률이 다른 영역의 ZnO층(31)의 굴절률보다 작아진다. 이에 따라, 내부 전반사를 이용하여 개구부(33b) 하부 영역을 통해 ZnO층(31)으로 입사되는 광량을 줄일 수 있어, 제2 범프 패드(139b)에 의한 광 손실을 줄일 수 있다.
한편, 제1 범프 패드(139a) 및 제2 범프 패드(139b)는 하부 절연층(33) 상에 직접 배치된다. 즉, 앞의 실시예들에서 언급된 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 생략된다. 또한, 상부 절연층(37)도 생략될 수 있다.
도 13에 도시한 바와 같이, 제1 범프 패드(139a) 및 제2 범프 패드(139b)의 폭은 메사의 폭보다 작을 수 있다. 또한, 제2 범프 패드(139b)는 메사의 상부 영역 내에 한정되도록 배치될 수 있으나, 이에 한정되는 것은 아니다.
본 실시예에 따르면, 제1 패드 금속층 및 제2 패드 금속층을 생략함으로써 더 단순한 구조의 발광 다이오드를 제공할 수 있다.
앞서 설명한 실시예들에 따른 발광 다이오드들은 다양한 용도에 사용될 수 있는데, 예를 들어, 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 자동차 헤드램프, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 적용될 수 있다. 특히, 도 5 내지 도 7, 도 9 내지 도 11, 또는 도 13 및 도 14를 참조하여 설명한 소형 발광 다이오드는 필라멘트 LED 전구 등에 유용하게 사용될 수 있다. 종래, 필라멘트 LED 전구에 사용되는 발광 다이오드는 본딩 와이어를 이용하여 전기적으로 연결되는데, 필라멘트가 평판이 아니라 굽어져 있거나 또는 플렉서블 필라멘트인 경우, 와이어가 단선되어 불량이 유발될 수 있다. 그러나 본 실시예에 따른 발광 다이오드들은 본딩 와이어 없이 플립칩 본딩하여 필라멘트에 본딩될 수 있으므로, 전기적 단선 발생을 방지할 수 있다.
도 15는 본 발명의 일 실시예에 따른 LED 램프를 설명하기 위한 개략적인 단면도이다.
도 15를 참조하면, 상기 LED 램프는 벌브 베이스(3000), 중앙 기둥(3100), LED 필라멘트(3200) 및 투광성 벌브(3300)를 포함한다.
벌브 베이스(3000)는 종래 전구(light bulb)에서 사용되던 것과 동일한 전극 구조를 가지고 있다. 또한, 벌브 베이스(3000) 내부에 AC/DC 변환기 등의 수동 및 능동 소자들이 내장될 수 있다.
벌브 베이스(3000)가 종래 전구와 동일한 전극 구조를 가지기 때문에, 본 발명의 실시예들에 따른 LED 램프는 종래의 소켓을 사용할 수 있으며, 따라서, LED 램프 사용에 따른 부대 시설 설치 비용을 절약할 수 있다.
중앙 기둥(3100)은 벌브 베이스(3000)에 고정되어 LED 램프 중앙에 배치된다. 중앙 기둥(3100)은 받침부, 기둥부 및 상단부를 포함할 수 있다. 중앙 기둥(3100)은 LED 필라멘트(3200)를 지지하기 위한 것으로, 예컨대 글래스로 형성될 수 있다.
LED 필라멘트(3200)는 가요성 라이트 스트랩으로서 베이스, 도전성 배선 및 발광 다이오드를 포함한다. 발광 다이오드는 앞서 도 5 내지 7, 도 9 내지 도 11, 또는 도 13 및 도 14를 참조하여 설명한 소형 발광 다이오드이다. LED 필라멘트(3200)가 가요성의 라이트 스트랩으로 형성되므로, LED 필라멘트(3200)의 형상을 다양하게 변형할 수 있다. 특히, 소형 발광 다이오드가 플립칩 본딩을 통해 도전성 배선에 본딩되므로, LED 필라멘트(3200)의 형상을 다양하게 변형해도 와이어 단선과 같은 불량 발생이 방지된다.
한편, 상기 LED 필라멘트(3200)는 도시하지 않은 리드 와이어들을 통해 벌브 베이스(3000)의 전극에 전기적으로 연결될 수 있다.
투광성 벌브(3300)는 LED 필라멘트(3200)를 감싸서 외부 환경으로부터 분리한다. 투광성 벌브(3300)는 글래스 또는 플라스틱으로 형성될 수 있다. 투광성 벌브(3300)는 다양한 형상을 가질 수 있으며, 종래의 전구와 동일한 형상을 가질 수도 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (27)

  1. 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체;
    상기 제2 도전형 반도체층 상에 위치하는 ZnO층;
    상기 ZnO층 및 메사를 덮되, 상기 ZnO층을 노출시키는 개구부를 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층;
    상기 하부 절연층의 개구부를 통해 상기 ZnO층에 전기적으로 접속하며, 상기 제1 패드 금속층으로부터 수평 방향으로 이격된 제2 패드 금속층;
    상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 각각 노출시키는 제1 개구부 및 제2 개구부를 가지는 상부 절연층을 포함하고,
    상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 얇은 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 40 내지 100nm 얇은 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 100nm 이상인 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 하부 절연층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고,
    상기 제1 패드 금속층은 상기 메사 둘레를 따라 노출된 제1 도전형 반도체층에 접속하는 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 하부 절연층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키는 복수의 개구부들을 포함하고,
    상기 제1 패드 금속층은 상기 복수의 개구부들을 통해 상기 제1 도전형 반도체층에 접속하는 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 메사는 측면을 따라 배치된 복수의 홈들을 포함하고,
    상기 하부 절연층의 복수의 개구부들은 상기 복수의 홈들에 대응하여 배치된 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 메사는 상기 제2 도전형 반도체층 및 활성층을 통해 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가지고,
    상기 하부 절연층은 상기 관통홀 내에서 상기 제1 도전형 반도체층을 노출시키는 개구부를 가지며,
    상기 제1 패드 금속층은 상기 관통홀 내에서 상기 제1 도전형 반도체층에 접속하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 관통홀은 발광 다이오드의 길이 방향을 따라 기다란 형상을 가지는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 제1 패드 금속층은 상기 관통홀을 덮고,
    상기 제2 패드 금속층의 부분들은 상기 관통홀의 길이 방향을 따라 상기 관통홀의 양측에 배치된 발광 다이오드
  10. 청구항 7에 있어서,
    상기 하부 절연층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고,
    상기 제1 패드 금속층은 또한 상기 메사 둘레를 따라 노출된 상기 제1 도전형 반도체층에 접속하는 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 상부 절연층의 제1 및 제2 개구부들은 발광 다이오드의 패드 영역들을 정의하는 발광 다이오드.
  12. 청구항 1에 있어서,
    상기 상부 절연층 상에 배치되고, 각각 제1 패드 금속층 및 제2 패드 금속층에 전기적으로 접속하는 제1 범프 패드 및 제2 범프 패드를 더 포함하는 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 제2 패드 금속층은 상기 제1 패드 금속층으로 둘러싸이고, 상기 제1 패드 금속층과 상기 제2 패드 금속층의 경계 영역에서 상기 하부 절연층이 노출되며,
    상기 노출된 하부 절연층은 상기 상부 절연층으로 덮이는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 제2 패드 금속층은 복수 부분들로 나뉘어 배치되고,
    상기 제1 패드 금속층은 상기 복수 부분들을 각각 둘러싸는 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 제1 및 제2 범프 패드는 각각 제2 패드 금속층의 복수의 부분들에 걸쳐서 배치된 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 하부 절연층은 상기 ZnO층을 노출시키는 개구부를 복수개 포함하는 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 하부 절연층은 분포 브래그 반사기인 발광 다이오드.
  18. 청구항 16에 있어서,
    상기 하부 절연층은 SiO2로 형성되고,
    상기 제1 패드 금속층 및 제2 패드 금속층은 금속 반사층을 포함하는 발광 다이오드.
  19. 청구항 1에 있어서,
    상기 상부 절연층의 제2 개구부는 상기 ZnO층을 노출시키는 하부 절연층의 개구부 상에 위치하되,
    상기 상부 절연층의 제1 개구부는 상기 ZnO층을 노출시키는 하부 절연층의 개구부로부터 횡방향으로 이격된 발광 다이오드.
  20. 청구항 1에 있어서,
    상기 상부 절연층의 제1 및 제2 개구부들은 상기 ZnO층을 노출시키는 상기 하부 절연층의 개구부로부터 횡방향으로 이격된 발광 다이오드.
  21. 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 위치하는 메사를 포함하되, 상기 메사는 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체;
    상기 제2 도전형 반도체층 상에 위치하는 ZnO층;
    상기 ZnO층 및 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 개구부 및 상기 ZnO층을 노출시키는 개구부를 가지는 하부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 하부 절연층의 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 범프 패드;
    상기 하부 절연층 상에 배치되고, 상기 제1 범프 패드로부터 수평방향으로 이격되며, 상기 하부 절연층의 개구부를 통해 상기 ZnO층에 전기적으로 접속하는 제2 범프 패드를 포함하고,
    상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 얇은 발광 다이오드.
  22. 청구항 21에 있어서,
    상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 상기 하부 절연층으로 덮인 ZnO층의 두께보다 40 내지 100nm 얇은 발광 다이오드.
  23. 청구항 22에 있어서,
    상기 하부 절연층의 개구부 아래의 상기 ZnO층의 두께는 100nm 이상인 발광 다이오드.
  24. 청구항 21에 있어서,
    상기 하부 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드.
  25. 청구항 21에 있어서,
    상기 제1 범프 패드 및 제2 범프 패드는 상기 메사의 폭보다 좁은 폭을 가지는 발광 다이오드.
  26. 청구항 25에 있어서,
    상기 제1 범프 패드는 상기 메사의 상부 영역 내에 한정되어 위치하는 발광 다이오드.
  27. 청구항 21에 있어서,
    상기 ZnO층을 노출시키는 개구부 아래의 ZnO층의 굴절률은 상기 하부 절연층으로 덮인 다른 영역의 ZnO층의 굴절률보다 작은 발광 다이오드.
KR1020180087768A 2017-08-11 2018-07-27 발광 다이오드 KR102499308B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201911312888.1A CN111509099A (zh) 2017-08-11 2018-07-30 发光二极管
CN201911311605.1A CN111509098A (zh) 2017-08-11 2018-07-30 发光二极管
DE112018004133.6T DE112018004133T5 (de) 2017-08-11 2018-07-30 Lumineszenzdiode
CN201880015131.3A CN110352503A (zh) 2017-08-11 2018-07-30 发光二极管
PCT/KR2018/008593 WO2019031745A2 (ko) 2017-08-11 2018-07-30 발광 다이오드
US16/705,770 US11296258B2 (en) 2017-08-11 2019-12-06 Light-emitting diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170102453 2017-08-11
KR20170102453 2017-08-11

Publications (2)

Publication Number Publication Date
KR20190017650A KR20190017650A (ko) 2019-02-20
KR102499308B1 true KR102499308B1 (ko) 2023-02-14

Family

ID=65562382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180087768A KR102499308B1 (ko) 2017-08-11 2018-07-27 발광 다이오드

Country Status (4)

Country Link
US (1) US11296258B2 (ko)
KR (1) KR102499308B1 (ko)
CN (3) CN110352503A (ko)
DE (1) DE112018004133T5 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053381A (zh) * 2021-08-24 2023-05-02 厦门三安光电有限公司 倒装发光二极管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616552B1 (ko) 2014-08-28 2016-04-28 서울바이오시스 주식회사 발광소자

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200303A (ja) * 2002-12-17 2004-07-15 Sharp Corp 発光ダイオード
KR100571818B1 (ko) 2003-10-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
EP1716597B1 (de) 2004-02-20 2018-04-04 OSRAM Opto Semiconductors GmbH Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
CN1691358A (zh) * 2004-04-23 2005-11-02 华宇电脑股份有限公司 具有氧化锌接触电极的发光二极管
CN102694087B (zh) 2006-04-25 2015-02-25 新加坡国立大学 电子器件及其制造方法
WO2008071038A1 (fr) * 2006-12-15 2008-06-19 Podium Photonics (Guangzhou) Ltd. Puce électroluminescente gan et procédé associé
KR100887139B1 (ko) * 2007-02-12 2009-03-04 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2009289965A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd ＧａＮ系半導体装置
JP2009302314A (ja) * 2008-06-13 2009-12-24 Rohm Co Ltd ＧａＮ系半導体装置
CN101740702A (zh) * 2009-12-02 2010-06-16 武汉华灿光电有限公司 基于ZnO纳米球的GaN基发光二极管表面粗化方法
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
KR101125334B1 (ko) * 2010-04-09 2012-03-27 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN103003966B (zh) * 2010-05-18 2016-08-10 首尔半导体株式会社 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
CN101908593A (zh) * 2010-07-15 2010-12-08 山东华光光电子有限公司 GaN基LED图形化透明导电薄膜的制作方法
KR20130007025A (ko) 2011-06-28 2013-01-18 (주)세미머티리얼즈 광 추출 효율이 개선된 발광 소자
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
EP3926698B1 (en) * 2011-09-16 2023-01-04 Seoul Viosys Co., Ltd. Light emitting diode
US8796052B2 (en) * 2012-02-24 2014-08-05 Intersil Americas LLC Optoelectronic apparatuses with post-molded reflector cups and methods for manufacturing the same
CN102646767A (zh) * 2012-04-14 2012-08-22 杭州士兰明芯科技有限公司 ZnO基透明电极发光二极管及其制备方法
CN202839728U (zh) * 2012-04-14 2013-03-27 杭州士兰明芯科技有限公司 ZnO基透明电极发光二极管
TW201440253A (zh) * 2013-04-12 2014-10-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
CN102983240A (zh) * 2012-12-11 2013-03-20 东南大学 具有氧化锌基透明导电层的紫外发光二极管及其制备方法
CN203288637U (zh) * 2013-02-26 2013-11-13 西安神光皓瑞光电科技有限公司 一种发光二极管
US9196812B2 (en) * 2013-12-17 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting apparatus having the same
KR102374671B1 (ko) * 2015-03-13 2022-03-16 서울바이오시스 주식회사 발광 다이오드
CN103972338A (zh) * 2014-04-09 2014-08-06 上海大学 一种氧化锌透明电极发光二极管及其制备方法
KR20160016361A (ko) * 2014-08-05 2016-02-15 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR101769077B1 (ko) * 2015-11-27 2017-08-18 서울바이오시스 주식회사 고효율 발광 소자
KR20170039490A (ko) * 2015-10-01 2017-04-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
CN111129264B (zh) * 2016-09-05 2023-11-17 首尔伟傲世有限公司 芯片级封装发光二极管
CN114388683A (zh) * 2016-12-21 2022-04-22 首尔伟傲世有限公司 高可靠性发光二极管
CN108461595B (zh) * 2017-02-17 2020-05-29 首尔伟傲世有限公司 具有侧面反射层的发光二极管

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616552B1 (ko) 2014-08-28 2016-04-28 서울바이오시스 주식회사 발광소자

Also Published As

Publication number Publication date
US20200176641A1 (en) 2020-06-04
KR20190017650A (ko) 2019-02-20
CN111509098A (zh) 2020-08-07
DE112018004133T5 (de) 2020-04-23
US11296258B2 (en) 2022-04-05
CN110352503A (zh) 2019-10-18
CN111509099A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
US9978910B2 (en) Light-emitting diode with improved light extraction efficiency
US20210159366A1 (en) Light-emitting device with reflective layer
JP5949294B2 (ja) 半導体発光素子
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US8541806B2 (en) Light emitting diode having electrode pads
US10978618B2 (en) Semiconductor light emitting device
CN108461595A (zh) 具有侧面反射层的发光二极管
KR20160025455A (ko) 발광 소자 및 이의 제조 방법
EP3490013B1 (en) Light-emitting diode including distributed bragg reflector
US10811568B2 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
KR20190090485A (ko) 반도체 발광소자
KR102471670B1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
TW201547070A (zh) 發光二極體
KR102562063B1 (ko) 발광 다이오드
US20230024651A1 (en) Light-emitting diode
CN113903843B (zh) 发光二极管及发光装置
CN116053381A (zh) 倒装发光二极管及其制备方法
KR20170016630A (ko) 발광 다이오드 및 그 제조 방법
KR20190104693A (ko) 반도체 발광소자
KR102499308B1 (ko) 발광 다이오드
CN109935671B (zh) 发光元件
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant