JP5949294B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5949294B2
JP5949294B2 JP2012173449A JP2012173449A JP5949294B2 JP 5949294 B2 JP5949294 B2 JP 5949294B2 JP 2012173449 A JP2012173449 A JP 2012173449A JP 2012173449 A JP2012173449 A JP 2012173449A JP 5949294 B2 JP5949294 B2 JP 5949294B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor light
emitting device
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012173449A
Other languages
English (en)
Other versions
JP2014044971A (ja
Inventor
楠瀬　健
健 楠瀬
直樹 東
直樹 東
利昭 小川
利昭 小川
久嗣 笠井
久嗣 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2012173449A priority Critical patent/JP5949294B2/ja
Publication of JP2014044971A publication Critical patent/JP2014044971A/ja
Application granted granted Critical
Publication of JP5949294B2 publication Critical patent/JP5949294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

本発明は、窒化物半導体発光素子等の半導体発光素子に関する。
半導体発光素子は、小型で電力効率が良く鮮やかな色の発光をする。また、半導体素子である発光素子は球切れ等の心配がない。さらに初期駆動特性が優れ、振動やオン・オフ点灯の繰り返しに強いという特徴を有する。このような優れた特性を有するため、発光ダイオード（Light Emitting Diode：以下「ＬＥＤ」ともいう。）、レーザーダイオード（Laser Diode：以下「ＬＤ」ともいう。）等の半導体発光素子は、各種の光源として利用されている。特に近年は、蛍光灯に代わる照明用の光源として、より低消費電力で長寿命の次世代照明として注目を集めており、更なる発光出力の向上及び発光効率の改善が求められている。
ＧａＮ系発光素子においては、ＩＴＯ等の透光性電極と誘電体反射膜を組み合わせた反射型電極が利用されている。特にＧａＮをベースにしたフリップチップ型のＬＥＤダイスは、アッセンブリにワイヤを使用しないという特徴から、パッケージの小型化が可能であり、ＬＥＤダイスの集積化による輝度向上や、コスト低減等が期待される。また、ワイヤ切れの心配が無いことや、発光面からの放熱が容易なことから、高電流使用時の信頼性が高く、車載用途にも使用されている。
また最近では、より取り出し効率出力を高めるための構造が研究されており、例えば反射効率を向上させるため、ＩＴＯと金属電極を組み合わせたものから、誘電体反射膜を組み合わせた構造、更には誘電体と金属反射層を組み合わせた構造も提案されている。今後は、照明分野への展開等も期待されるが、そのためには更なる取り出し効率の向上、コストダウンが必要となる。
特開２００９−１６４４２３号公報 特開２００５−１９７２８９号公報 特開２００５−４５０３８号公報 特開２００５−１９１３２６号公報
このような背景から、透明電極であるＩＴＯと、誘電体多層膜であるＤＢＲ（Distributed Bragg Reflector）を組み合わせた発光素子が提案されている。誘電体多層膜は角度依存性を持つため、Ａｌ等の金属反射膜を組み合わせることで、取り出し効率の向上が図られる。
一方で、半導体素子そのものを効率よく発光させるためには、ｐ型層の全面に電流を拡散させる必要がある。このような電流拡散に適した材質には、ＧａＮ層とのオーミック性に優れ、透過率が高いことから、上述の通りＩＴＯが一般的に使用される。本発明者らは、ＩＴＯと誘電体膜を組み合わせた反射型電極構造を備えるフリップチップ型の発光素子を先に開発した（特許文献１）。この特許文献１に係る発光素子の断面図を図２９Ａ、Ｂに示す。この図に示す発光素子は、ＩＴＯ膜２９１３と金属電極層２９２３の間に、Ｎｂ2Ｏ 5 ／ＳｉＯ2の３ペア構造からなる誘電体膜２９４を挿入している。誘電体膜２９４には、複数の開口部２９２１が形成されており、開口部２９２１を通じて金属電極層２９２３との導通を確保する。さらに誘電体膜２９４は上述の通り角度依存性を持つため、その下面、すなわちＩＴＯ膜２９１３との間にＳｉＯ2、Ａｌ2Ｏ3等、同じく誘電体膜からなる全反射作用を利用した反射層２９１６を組み合わせている。このように誘電体膜２９４に反射層２９１６を組み合わせた反射構造２９２０とすることで、発光層２９８から発される斜め成分の光に対しても高反射率を維持でき、光取り出し面２９１８からの高い取り出し効率が実現できる。またこの発光素子に、さらにボンディング用のパッド電極を追加すれば、パッド電極によって、フリップチップでＡｕ−Ｓｎ等を用いた共晶接合により実装基板上に実装することができる。
さらに、本願出願人が先に開発した他の発光素子の断面図を図３０に示す。この発光素子は、ＩＴＯ膜３０１３の上面に設ける誘電体膜３０４上に、Ａｌ等の金属反射層３０２２と絶縁性の誘電体膜３０２８を積層し、垂直方向の取り出し効率を高めた構造としている。また図３０の発光素子に、さらに金属電極層３０２３上にボンディング用のパッド電極３０３を追加し、周囲を保護膜３０１４で被覆した構造を図３１の断面図に示す。しかしながら、この構造では、誘電体膜３０４に金属製、すなわち導電性の反射層を付加した反射構造３０２０を用いているため、端面の露出部分や、絶縁膜が形成不良となった部分等、絶縁が不十分な領域において、反射構造が有する導電性によって、意図しない導通が生じることがあった。このため、ＰＮギャップ間において意図しない短絡が発生することを避ける必要があることから、ＰＮギャップを跨いで発光素子の全面を反射構造３０２０で覆うことができず、反射構造３０２０の成膜エリアはＰ層、Ｎ層上に離れて形成されてしまう。この結果、発光素子において反射構造３０２０で被覆されない領域が必然的に存在することとなる。
一般にフリップチップ型の発光素子では、半導体発光素子の成長基板３０５であるサファイア基板の、半導体層を成長させる成長面の裏面側を光の出射面すなわち光取り出し面３０１８としている。このため、成長面側において反射構造３０２０で被覆されない領域が存在すると、ここから光が漏れ、例えば発光素子のパッケージとダイスとの間で反射される等して、外部に有効に取り出すことができないという問題があった。この様子を説明するため、図３１の発光素子を実装基板３０９上にフリップチップ実装した状態において、発光層３０８の光が反射される様子を図３２に示す。この図に示すように、発光層３０８から出射される光は、反射構造３０２０で反射される成分（図３２において右側の矢印で示す成分）は光取り出し面３０１８から有効に取り出すことができるものの、反射されない成分は、例えば実装基板３０９の実装面で反射された後、金属層など、発光素子の内部で吸収されてしまうことが生じる（図３２において左側の矢印で示す成分）。
このような問題に対し、本発明者らは図３３の断面図に示すように、ＩＴＯ膜３３１３に誘電体膜３３４を設けつつ、直接金属反射層３３２２を接合させ、ｐ側電極に高反射率の金属反射膜を用いてパッド電極３３３と接続する構成を検討した。しかしながら、金属反射層３３２２にＡｌを用いると、ＡｌとＩＴＯ膜３３１３との接触面において、導通時に接触電位差によって腐食を生じてしまい、Ａｌが酸化して反射率が低下することが判明した。またＡｇを用いても、イオンマイグレーションを生じて同様に劣化した。このように、高反射率の金属反射層が劣化するため、高い信頼性が求められる照明等の分野においては利用困難であることが明らかとなった。
本発明は、更にこのような問題点を解消するためになされたものである。本発明の主な目的は、取り出し効率を高めつつ、素子の信頼性にも優れた半導体発光素子を提供することにある。
課題を解決するための手段及び発明の効果
上記の目的を達成するために、本発明の第１の半導体発光素子は、活性領域を含む半導体構造と、前記半導体構造の上面に形成される透光性導電層と、前記透光性導電層の上面に形成される誘電体膜と、前記誘電体膜の上面に形成される金属反射層と、を備える半導体発光素子であって、前記誘電体膜は、前記透光性導電層を部分的に表出させるように、１以上の開口部を設けており、前記透光性導電層は、前記開口部を介して前記金属反射層と電気的に接合されており、前記開口部の底面及びその周壁である前記誘電体膜の側面を被覆するように、部分的にバリア層が形成され、該バリア層を前記透光性導電層と金属反射層との間に介在させており、前記誘電体膜の側面に設けられた前記バリア層の厚さが、前記開口部において上部で狭く、下部で広くなるように構成することができる。これにより、透光性導電層と金属反射層とが直接接触する事態を、バリア層を介在させることで避け、金属反射層の劣化を防止して窒化物系化合物半導体発光素子の信頼性を高めることができる。また、この構成によれば金属反射層が導電体としての機能に加え、出力光を反射させる機能も有することができ、高い光出力を達成できる。
また第２の半導体発光素子は、前記誘電体膜が多層からなることが好ましい。誘電体多層膜は角度依存性を持つため、斜め成分の光に対しても高反射率を維持でき、高い取り出し効率が実現できる。
さらに第３の半導体発光素子は、前記金属反射層を、アルミニウム又はその合金で構成できる。これによって、反射率の高い金属を利用しつつ、透光性導電層との接触による劣化をバリア層で抑制できる。
さらにまた第４の半導体発光素子は、前記バリア層を、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓの群からなる少なくとも一の金属またはその合金で構成することができる。
さらにまた第５の半導体発光素子は、前記バリア層と透光性導電層の間にＴｉ、Ｎｉ、Ｃｒ、Ｍｏの群からなる少なくとも一の金属またはその合金からなる密着層を有してもよい。
さらにまた第６の半導体発光素子は、前記透光性導電層をＩＴＯで構成することができる。
さらにまた第７の半導体発光素子は、前記バリア層の膜厚を前記誘電体膜よりも薄く形成することができる。
さらにまた第８の半導体発光素子は、前記バリア層を、前記開口部内にのみ形成することができる。
さらにまた第９の半導体発光素子は、前記誘電体膜を、開口部を除いて前記半導体構造のほぼ全面に形成することができる。
さらにまた第１０の半導体発光素子は、前記透光性導電層を、前記半導体構造のほぼ全面に形成することができる。これにより、電流を半導体構造の全体に均一に拡散させることができる。
さらにまた第１１の半導体発光素子は、前記誘電体膜で、前記半導体構造の側面を被覆することができる。これにより、活性層端から横方向に出てくる光を効率良くサファイア面より取り出すことが可能となる。
さらにまた第１２の半導体発光素子は、さらに前記金属反射層の上面に形成されるパッド電極を備え、前記パッド電極を構成するｎ側電極を、複数に分割された小径化電極として、分散して配置することができる。これによって、ｎ側電極を小径化して光の吸収を低減し、取り出し効率を向上できる。また分散して配置することで、発光分布を均一化すると共に、順方向電圧を低減してリニアリティも改善できる。
さらにまた第１３の半導体発光素子は、前記金属反射層で、前記半導体構造の側面を被覆することができる。
さらにまた第１４の半導体発光素子においては、さらに前記半導体構造の側面を被覆する前記金属反射層は、前記半導体構造を構成するｎ型半導体層を被覆してなり、かつ前記半導体構造を構成するｐ型半導体層を被覆する第二金属反射層と離間させることができる。
さらにまた第１５の半導体発光素子は、さらに前記半導体構造の側面を被覆する前記金属反射層の上面に、さらに電極絶縁膜を設けており、前記電極絶縁膜は、前記金属反射層及び第二金属反射層の離間された領域を覆うように延長されてなり、さらに該電極絶縁膜の上面に、前記パッド電極として、ｎ側パッド電極及びｐ側パッド電極が離間させて設けることができる。これにより、ｎ側パッド電極とｐ側パッド電極とを立体配線構造として、より広い面積でパッド電極を設けることができ、共晶での実装で接合面積を大きく取ることができ、放熱性において有利となる。
実施例１に係る発光装置の概略断面図である。 図１に示す半導体発光素子を示す断面図である。 図２に示す誘電体膜の積層構造を示す拡大断面図である。 実施例２に係る半導体発光素子を示す模式断面図である。 実施例２を構成する半導体発光素子の平面図である。 図５のＶＩ−ＶＩ線における断面図である。 開口部にバリア層を設けた上で直接金属反射層を成長させた例を示す模式断面図である。 図５のＶＩＩ−ＶＩＩ線における断面図である。 実施例２に係る半導体発光素子と比較例とで光出力と順方向電圧を比較した結果を示すグラフである。 実施例３に係る半導体発光素子を示す断面図である。 図９の半導体発光素子の製造方法を示すフローチャートである。 図１１Ａ〜Ｅは図９の半導体発光素子の製造方法を示す断面図である。 図１２Ｆ〜Ｉは図９の半導体発光素子の製造方法を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例４に係る半導体発光素子を示す断面図である。 実施例５に係る半導体発光素子を示す断面図である。 実施例６に係る半導体発光素子を示す断面図である。 図２３のＸＸＩＶ−ＸＸＩＶ線における水平断面図である。 実施例７に係る発光素子の平面図である。 図２５のＸＸＶＩ−ＸＸＶＩ線における垂直断面図である。 実施例８に係る発光素子の平面図である。 図２７のＸＸＶＩＩＩ−ＸＸＩＩＩ線における断面図である。 図２９Ａは従来の半導体発光素子を示す断面図、図２９Ｂは図２９Ａの丸で囲んだ部分を示す拡大断面図である。 従来の、透光性電極に誘電体及び金属反射層よりなる反射膜を用いた半導体発光素子を示す断面図である。 従来の他の半導体発光素子を示す断面図である。 図３１の半導体発光素子におけるＰＮギャップ間からの漏れ光による光のロスを示す垂直断面図である。 本発明者らが試作したＩＴＯに直接反射膜を接合させた構造を示す垂直断面図である。
以下、本発明の実施例を図面に基づいて説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するための、半導体発光素子を例示するものであって、本発明は、半導体発光素子を以下のものに特定しない。ただ、特許請求の範囲に示される部材を、実施例の部材に特定するものでは決してない。特に実施例に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。また、本明細書において、層上等でいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在層が存在する場合も包含する意味で使用する。さらにまた、一部の実施例、実施形態において説明された内容は、他の実施例、実施形態等に利用可能なものもある。
（実施例１）
本発明の実施例１に係る発光装置１を図１の断面図に示す。この図の発光装置１に搭載される発光素子１０は、窒化物半導体素子の一例であるＬＥＤチップを採用しており、このＬＥＤチップを配線基板９の一であるサブマウント上にフリップチップ実装している。フリップチップ実装とは、電極形成面と対向する成長基板５側を主光取出し面とする実装方式であり、フェイスダウン実装とも呼ばれる。図１の発光素子１０は、フリップチップ実装であることを示すため、上下逆に表示している。
図２は、図１の発光素子１０であって、フリップチップ実装する前の状態、すなわち成長基板５を最下層にして、その上方に半導体構造１１を積層した状態を示す概略断面図である。実際の発光装置の製造工程では、成長基板５の上面に各層が積層された窒化物半導体素子を上下逆にして図１のように実装する。以下、図２を用いて発光素子１０の概略を説明する。また、図１の発光素子１０において、図２に示す発光素子１０と同様の構成には同一の符号を付して適宜説明を省略する。
図２に示す半導体発光素子１０は、成長基板５と、その上面に成長された半導体構造１１と、半導体構造１１に電気的に接続された電極で構成される。半導体構造１１は、第一半導体層と、活性領域８と、第二半導体層とを備える。例えば第一半導体層をｎ型半導体層６とする場合、第二半導体層はｐ型半導体層７となる。また活性領域８は、発光層に相当する。活性領域８が発する光の中心波長は、例えば３６０ｎｍ〜６５０ｎｍとする。
発光素子１０は、活性領域８を有する半導体構造１１を備える。図２の発光素子１０では、対向する一対の主面を有する成長基板５の一方の主面上に、半導体構造１１としての窒化物半導体層を積層して形成されている。具体的に、発光素子１０は、成長基板５の上面側に、第一半導体層であるｎ型半導体層６、活性領域８、第二半導体層であるｐ型半導体層７とを順に備える窒化物半導体構造１１が積層されている。また、ｎ型半導体層６及びｐ型半導体層７には、電気的に接続される第一電極としてｎ側パッド電極３Ａ及び第二電極としてｐ側パッド電極３Ｂを各々備える。発光素子１０は、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂを介して、外部より電力が供給されると、活性領域８から光を放出し、図２における成長基板５の下面側から、主に光が取り出される。すなわち図２の発光素子１０では、成長基板５において、電極３Ａ、３Ｂの装着面側（図２の上側）と対向する他方の主面側（図２の下側）を主な光取り出し面１８とする。
（誘電体膜４）
さらに、ｎ側パッド電極３Ａ、ｐ側パッド電極３Ｂからなる一組の電極３は、誘電体膜４をそれぞれ有する。図３に、図２の太字の円に示す誘電体膜４の近傍における拡大断面図を示す。図３に示すように、誘電体膜４は、屈折率の異なる２種以上の材料膜４ｎ、４ｍからなる１組の誘電体４ａを、複数組にわたって積層させた多層構造である。誘電体膜４の詳細な構造については後述するが、誘電体膜４は、半導体構造１１と電極３との間の少なくとも一部に設けられており、所定の波長光を選択的に反射できる。誘電体膜４は、互いに離間して形成することもできる。また、誘電体膜４は、ＳｉＯ2、Ａｌ2Ｏ3等の単層膜としてもよい。単層膜の場合は光が反射せずに透過するため、特に非フリップチップ型の実装方法であるフェイスアップ型の半導体素子では、誘電体膜４の形成面における光取り出し効率が向上する。
（発光素子１０）
発光素子１０として、例えば図２に示すＬＥＤのような窒化物半導体素子では、成長基板５であるサファイア基板の上に、第一窒化物半導体層であるｎ型半導体層６、活性領域８である発光層、第二窒化物半導体層であるｐ型半導体層７を順にエピタキシャル成長させた窒化物半導体構造１１と、さらに窒化物半導体構造１１の上に形成された透光性導電層１３とを有する。また誘電体層４と透光性導電層１３との間には、反射層１６が設けられる。この反射層１６も、ＳｉＯ2、Ａｌ2Ｏ3等の誘電体膜で構成され、全反射作用を発揮する。このように誘電体膜４に反射層１６を組み合わせた反射構造とすることで、斜め成分の光に対しても高反射率を維持でき、高い取り出し効率が実現できる。
続いて、活性領域８およびｐ型半導体層７の一部を選択的にエッチング除去して、ｎ型半導体層６の一部を露出させ、さらにｎ側パッド電極３Ａを形成している。またｎ側パッド電極３Ａと同一面側であって、透光性導電層１３上には、ｐ側パッド電極３Ｂが形成される。さらに、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂの所定の表面のみを露出し、他の部分は絶縁性の保護膜１４で被覆される。なお、ｎ側パッド電極３Ａは、ｎ型半導体層６の露出領域に、透光性導電層１３を介して形成してもよい。以下に半導体発光素子１０の各構成要素に関して、具体的に説明する。
（成長基板５）
成長基板５は、半導体構造１１をエピタキシャル成長させることができる基板で、基板の大きさや厚さ等は特に限定されない。窒化物半導体における基板としては、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイアやスピネル（ＭｇＡｌ2Ｏ4）のような絶縁性基板、また炭化珪素（６Ｈ、４Ｈ、３Ｃ）、シリコン、ＺｎＳ、ＺｎＯ、ＧａＡｓ、ダイヤモンド、及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板、ＧａＮやＡｌＮ等の窒化物半導体基板があり、そのオフアングルした基板（例えば、サファイアＣ面で０．０１°〜３．０°）も用いることができる。また、成長基板を半導体構造形成後に除去した基板の無い半導体素子構造、その取り出した半導体構造を支持基板、例えば導電性基板に接着、フリップチップ実装した構造等とすること、また別の透光性部材・透光性基板を半導体構造に接着した構造とするもできる。具体的には、半導体構造の光取り出し側の主面に成長基板、接着した部材・基板を有する場合は透光性とし、不透光性、遮光性、光吸収性の成長基板の場合は除去し、そのような基板に半導体構造を接着する場合は、半導体構造主面の光反射側に設ける構造とする。光取り出し側の透光性基板・部材から半導体構造に電荷を供給する場合は、導電性のものを用いると良い。その他、ガラス、樹脂などの透光性部材により半導体構造が接着・被覆されて、支持された構造の素子でも良い。成長用基板の除去は、例えば装置又はサブマウントのチップ載置部に保持して、研磨、ＬＬＯ（Laser Lift Off）で実施できる。また、透光性の異種基板であっても、基板除去することで、光取り出し効率、出力を向上させることができ、好ましい。
（半導体構造１１）
半導体構造１１としては、実施例及び以下で説明する窒化物半導体が、可視光域の短波長域、近紫外域、若しくはそれより短波長域である点、その点と光変換部材（蛍光体等）とを組み合わせた発光装置において好適に用いられる。あるいはこれらに限定されずに、ＩｎＧａＡｓ系、ＧａＰ系などの半導体でも良い。
（発光素子構造）
半導体構造１１による発光素子構造は、後述する第一導電型（ｎ型）、第二導電型（ｐ型）層との間に活性領域８を有する構造が、出力、効率上好ましいが、それに限定されず後述する構造など、その他の発光構造でも良い。各導電型層に、絶縁、半絶縁性、逆導電型構造が一部に設けられても良く、またそれらが第一、二導電型層に対し付加的に設けられた構造でも良く、別の回路構造、例えば保護素子構造、を付加的に有しても良く、また、上記基板が発光素子の導電型の一部を担う構造でも良い。
半導体構造１１に設けられる電極は、実施例及び以下で説明する一方の主面側に第一導電型（ｎ型）、第二導電型（ｐ型）層の電極が設けられる構造が好ましいが、それに限定されず半導体構造の各主面に対向して各々電極が設けられる構造、例えば上記基板除去構造において除去側に電極を設ける構造としても良い。
また、半導体構造１１の構造としては、ＭＩＳ接合、ＰＩＮ接合やＰＮ接合を有したホモ接合構造、ヘテロ接合構造あるいはダブルへテロ接合構造のものが挙げられる。また、各層を超格子構造としたり、発光層である活性領域８を量子効果が生ずる薄膜に形成させた量子井戸構造とすることもできる。
（窒化物半導体構造）
窒化物半導体としては、一般式がＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）であって、ＢやＰ、Ａｓを混晶してもよい。また、ｎ型半導体層６、ｐ型半導体層７は、単層、多層を特に限定しない。窒化物半導体構造１１には発光層である活性領域８を有し、この活性領域８は単一（ＳＱＷ）又は多重量子井戸構造（ＭＱＷ）とする。以下に窒化物半導体構造１１の詳細を示す。
成長基板５上に、バッファ層などの窒化物半導体の下地層、例えば低温成長薄膜ＧａＮとＧａＮ層、を介して、ｎ型窒化物半導体層、例えばＳｉドープＧａＮのｎ型コンタクト層とＧａＮ／ＩｎＧａＮのｎ型多層膜層、ｐ型窒化物半導体層、例えばＭｇドープのＩｎＧａＮ／ＡｌＧａＮのｐ型多層膜層とＭｇドープＧａＮのｐ型コンタクト層を有し、さらにそのｐ型、ｎ型層の間に活性領域８を有する構造を用いる。
また、窒化物半導体の活性領域（発光層）８は、例えば、ＡｌaＩｎbＧａ1-a-bＮ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）からなる井戸層と、ＡｌcＩｎdＧａ1-c-dＮ（０≦ｃ≦１、０≦ｄ≦１、ｃ＋ｄ≦１）からなる障壁層とを含む量子井戸構造を有する。活性領域８に用いられる窒化物半導体は、ノンドープ、ｎ型不純物ドープ、ｐ型不純物ドープのいずれでもよいが、好ましくは、ノンドープもしくは、又はｎ型不純物ドープの窒化物半導体を用いることにより発光素子を高出力化することができる。障壁層は井戸層よりもバンドギャップエネルギーの大きな窒化物半導体が用いられる。井戸層にＡｌを含ませることで、ＧａＮのバンドギャップエネルギーである波長３６５ｎｍより短い波長を得ることができる。活性領域８から放出する光の波長は、発光素子の目的、用途等に応じて３６０ｎｍ〜６５０ｎｍ付近、好ましくは３８０ｎｍ〜５６０ｎｍの波長とする。
井戸層の組成はＩｎＧａＮが、可視光・近紫外域に好適に用いられ、その時の障壁層の組成は、ＧａＮ、ＩｎＧａＮが良い。井戸層の膜厚は、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは２ｎｍ以上２０ｎｍ以下である。
次に、ｐ型半導体層７の表面に所定の形状をなすマスクを形成し、ｐ型半導体層７及び発光層である活性領域８をエッチングする。これにより、所定の位置のｎ型半導体層６を構成するｎ型コンタクト層が露出される。
（透光性導電層１３）
透光性導電層１３は、ｎ型半導体層６、ｐ型半導体層７上にそれぞれ形成される。図２の例では、ｐ型半導体層７及び露出したｎ型半導体層６のほぼ全面に透光性導電層１３が形成されることにより、電流をｐ型半導体層７全体に均一に広げることができる。また、導電層が透光性を備えることで、さらにこの上に誘電体膜４を設けることができる。なお本明細書においてほぼ「全面に形成」とは、半導体構造の上方に形成されていることを言う。
透光性導電層１３は、透明電極など数々の種類があるが、好ましくはＺｎ、Ｉｎ、Ｓｎよりなる群から選択された少なくとも一種の元素を含む酸化物とする。具体的には、ＩＴＯ、ＺｎＯ、Ｉｎ2Ｏ3、ＳｎＯ2等、Ｚｎ、Ｉｎ、Ｓｎの酸化物を含む透光性導電層１３を形成することが望ましく、好ましくはＩＴＯを使用する。これにより当接する部材と良好なオーミック接触を得られる。あるいはＮｉ、Ａｕ、Ｐｔ等の金属からなる３ｎｍ程度の薄膜の金属膜、その他の金属の酸化物、窒化物、それらの化合物、光透過構造やこれらの複合物でもよい。このように透光性導電層１３は、各導電型層、例えばｐ型半導体層７のほぼ全面に形成され、電流を全体に均一に広げることができる。
また、透光性導電層１３の厚さは、その層の光吸収性と電気抵抗・シート抵抗、すなわち、光の誘電体膜４と電流広がりを考慮した厚さとし、例えば１μｍ以下、具体的には１０ｎｍから５００ｎｍとする。また、活性領域８から放出される光の波長λに対してλ／４のおよそ整数倍とすることが光取り出し効率が上がるので好ましい。
ここでは透光性導電層１３であるＩＴＯの膜厚を７００Åとする。また誘電体膜４は、図３の拡大断面図に示すように、ＩＴＯ膜の上に反射層１６として、厚膜のＳｉＯ2、Ａｌ2Ｏ3、Ｎｂ2Ｏ5等を形成した上で、Ｎｂ2Ｏ 5 ／ＳｉＯ2／Ｎｂ2Ｏ 5 ／ＳｉＯ2／Ｎｂ2Ｏ 5 ／ＳｉＯ2のように（Ｎｂ2Ｏ 5 ／ＳｉＯ2）を３ペアで構成し、膜厚を発光波長に合わせて調整するのが好ましい。バリア層２４としてはＲｈを１００Å成膜する。金属反射層２２とパッド電極３は積層構造で、Ａｌ−Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕの構造となる。バリア層２４にＡｇを用いると吸収が低減され、更に取り出し効率が向上する。
（誘電体膜４）
誘電体膜４は、反射層１６上に屈折率の異なる２種類の誘電体層を２〜５ペア、好ましくは３〜４ペア積層して構成する。また誘電体膜４の総膜厚は０．２〜１μｍが好ましく、０．３〜０．６μｍがより好ましい。これにより、誘電体膜４の干渉作用による光透過率の急峻な谷の発生を抑制でき、連続した高反射率な波長域を増大させることができる。この結果、誘電体膜４の中心波長を光源の発光ピーク波長よりも長波長側にずらしても、垂直入射の反射率の減少を抑止できる。つまり、入射角を持って誘電体膜４へと入射した光源の入射成分のみならず入射角の小さい入射成分をも反射可能となり、相対的に発光素子の光出力が向上する。好適には、誘電体膜４はＳｉＯ2とＮｂ2Ｏ5のペアで構成する。この誘電体膜４は、波長及び方向依存による反射機能を発揮する。また誘電体膜４は、半導体発光素子１０の電極形成側の面のほぼ全面に形成することが好ましい。
また誘電体膜４で、半導体構造１１の側面、さらにはｎ電極とｐ電極の間を被覆することが好ましい。これにより、ＰＮギャップ間での光のリークを抑制できる。
（開口部２１）
また、誘電体膜４には、開口部２１を設ける。開口部２１は、図２の断面図に示すように、透光性導電層１３を部分的に表出させる。この結果、透光性導電層１３は、開口部２１を介して金属反射層２２及びパッド電極３と電気的に接合される。
（バリア層２４）
バリア層２４は、誘電体膜４が設けられていない開口部２１に設けられて、開口部２１で表出する透光性導電層１３を被覆する。さらにこの上面を金属反射層２２で被覆する。これによって、バリア層２４が透光性導電層１３と金属反射層２２との間に介在されて、金属反射層２２が直接透光性導電層１３と接触する事態を回避でき、導通によって金属反射層２２が透光性導電層１３との接触面で劣化することを防止できる。このようなバリア層２４には、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓの群からなる少なくとも一の金属またはその合金からなる。好ましくは、Ｒｈが好適に利用できる。またバリア層２４の膜厚は、好ましくは誘電体膜４よりも薄く形成する。
バリア層２４はスパッタリングや無電界めっき、蒸着等によって形成できる。スパッタリングでは、Ｕ字状に湾曲する。一方、無電界めっきでは、フラットに形成できる。
また、バリア層２４と透光性導電層１３の間にＴｉ、Ｎｉ、Ｃｒ、Ｍｏの群からなる少なくとも一の金属またはその合金からなる密着層を有してもよい。この密着層によって、バリア層２４と透光性導電層１３との密着性が向上する。密着層は０．３〜５０ｎｍ、好ましくは０．３〜３ｎｍである。密着層の膜厚が薄い場合、活性領域８からの光は密着層を通過してバリア層２４で反射されるため、バリア層２４の高反射率の特性を利用でき、出力が高い。このとき、特に、バリア層はＲｈが好適に利用できる。
（金属反射層２２）
一方、金属反射層２２は、バリア層２４及び透光性導電層１３を介して、半導体構造１１を構成するｎ型層、ｐ型層と電気的に接続される。このように金属反射層２２は、導電層としての機能に加え、出力光を反射させる機能も奏することができる。この構造によって、半導体発光素子１０は取り出し効率を高め、かつ信頼性を向上させることができる。金属反射層２２は、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉよりなる群から選択される。好適には、アルミニウム又はその合金とする。
金属反射層２２とパッド電極３とは個別に形成してもよい。金属反射層２２はＡｌ若しくはその合金を用いる。また金属反射層２２は発光領域のほぼ全面に形成する。パッド電極３は金属反射層２２と異なるパターンで形成する場合は、フリップチップ実装時に使用する基板配線に合わせた設計が可能となる。この場合、パッド電極３の形成されていない領域には、絶縁性確保の為にＳｉＯ2からなる保護膜１４を設ける。
一方でバリア層２４が、各開口部２１内にそれぞれ形成されている。このバリア層２４は、開口部２１内にのみ形成されており、またバリア層２４と開口部２１との個数は同じである。図２の例では、誘電体膜４とバリア層２４のパターニングを同一のマスクで行い、パッド電極３と金属反射層２２を同一のパターンで形成する。この結果、誘電体膜４の開口部２１に正確にバリア層２４を形成することができ、マスクを共通化してコストを削減すると共に、マスクの位置合わせ作業も一度で済む。特にバリア層２４のパターンを誘電体膜４と同じマスクで行うことで、位置ずれが発生せず、歩留まりが向上して高品質な製品とできる。また作業を連続的に行えることから、製造工程も簡素化できる。また、位置ずれに対してのマージンをバリア設計に考慮しなくても良いので、金属反射層の有効面積を上げることができ、取り出し効率が向上する。
このように、誘電体膜４に形成した開口部２１の内部に開口径に合わせたバリア層２４を形成することで、透光性導電層１３と金属反射層２２との直接の接触を回避しつつ、金属反射層２２として反射率の高い金属を利用できる。また誘電体膜４と金属反射層２２とを分離することにより、誘電体膜４を半導体発光素子１０の全面に形成することを可能としている。この結果、ＰＮギャップ間の光の漏れを低減することが可能となる。またバリア層２４として、更に高反射のＡｇ系の材料を用いることで、取り出し効率の一層の向上が可能となる。このバリア層２４は素子構造の内部に形成されるため、イオンマイグレーションも回避できる。
以上説明した半導体発光素子１０は、フリップチップ（フェイスダウン）で使用される。ただ、本発明はフリップチップ構造に限られず、フェイスアップ構成で用いることも可能である。
（実施例２）
さらに、パッド電極の上に共晶パッド電極を設けることもできる。この例を実施例２として図４〜図７に示す。これらの図において、図４は模式断面図を示している。また図５〜図７は、実際の層構成の一例であって、図５は平面図、図６Ａは図５のＶＩ−ＶＩ線における断面図、図７は図５のＶＩＩ−ＶＩＩ線における断面図を、それぞれ示している。これらの図に示す半導体発光素子１０’は、図２とほぼ同様の構成を備えており、同一の部材には同一の符号を付して詳細説明を省略する。図４において半導体発光素子１０’の表面には、パッド電極の形成された部分を除いて、絶縁性の保護膜１４で被覆される。また開口部２１に形成されるバリア層２４は、図４の例では開口部２１の底面のみに平板状に形成されているが、図６Ａに示すように、開口部２１の底面から周壁にかけて凹状に形成することもできる。これにより、バリア層２４と接する誘電体膜４の側面においても光を反射させることができる。さらに図６Ａにおいて、パッド電極３の上面に共晶パッド電極２７を設けている。
また開口部にバリア層を設けることで、その上に積層する金属反射層の断線を防止できるという利点も得られる。この様子を、図６Ｂに基づいて説明する。図６Ｂは、開口部２１にバリア層２４を設けた上で直接金属反射層２２を成長させた例の模式断面図を示している。バリア層のない状態で開口部２１に直接、金属反射層２２を成長させると、金属反射層２２は垂直方向には成長するが横方向には成長し難く、特に誘電体膜４の側面と上面の境界であるエッジの部分で金属反射層２２が部分的に薄くなることがある。この結果、金属反射層２２の薄い部分では電気抵抗値が部分的に高くなり、電流が流れ難くなる。また、この部分で金属反射層２２にバリが発生する等して物理的な接触不良や断線の可能性もあった。特に、誘電体膜４の側面が垂直に近くなる程、この状態が顕著となる。そこで、誘電体膜４の側面を図６Ａに示すように傾斜させることで、誘電体膜４のエッジ部分を鈍角にして開口部２１の段差を緩やかにする。これにより、金属反射層２２がこのエッジ部分で急峻に成長方向を変えられて薄くなる事態が低減されて、綺麗に金属反射層２２を成膜できる。また、開口部２１の底面にバリア層２４を設け、開口部２１の深さを浅くすることでも、エッジ部分で金属反射層２２が部分的に薄くなることを軽減できる。
また、誘電体膜４の側面を傾斜させてエッジ部分を鈍角にすることに加えて、誘電体膜４の側面にバリア層２４を設けることで、この角度をさらに大きくでき、鈍角を大きくすることで開口部２１の段差を一層緩やかにして金属反射層２２の信頼性を高める効果を一層改善できる。ただ本発明は、誘電体膜の側面を傾斜面に特定するものでなく、垂直面あるいは垂直面に近い角度として、誘電体膜側面のバリア層でもって開口部の段差を緩やかにする構成も採用できる。
さらに図６Ａのように、開口部２１の底面のみならず、周壁にバリア層２４を設けることでも、同様に誘電体膜４のエッジ部分で金属反射層２２が薄くなる事態を低減できる。すなわち図６Ｂに示すように、バリア層２４を誘電体膜４のエッジ部分から開口部２１の底面に向かって勾配させるように設けることでも、エッジ部分を鈍角にできるので、同様に金属反射層２２が部分的に薄くなる事態を回避して綺麗に成膜できる。
具体的には、図６Ｂに示すように、誘電体膜４の側面に設けられたバリア層２４の傾斜面の角度αを、誘電体膜４の側面の傾斜角度βよりも大きくすることが好ましい。また、誘電体膜４の側面に設けられたバリア層２４の厚さが、開口部２１において上部で狭く（厚さｃ）、下部で広くなるように（厚さｄ）することが好ましい。下部の厚さｄは、例えばバリア層２４の傾斜面を開口部２１の底面側に向かって延長させた場合の、交点と誘電体膜４との距離で規定できる。
ここで比較例として、図５の半導体発光素子の特性を図３１の構造を用いた発光素子と比較した。これらの光出力と順方向電圧を比較した結果を、図８のグラフに示す。このグラフに示すように、光出力は向上が見られる一方で、順方向電圧が低下していることが確認され、実施例２に係る構造の有用性が裏付けられた。
（実施例３）
さらに半導体発光素子は、外部接続のためのパッド電極同士の間にギャップを設けることもできる。このような半導体発光素子１０”を実施例３として図９に示す。ここで実施例３に係る半導体発光素子の製造方法について、図１０のフローチャートと図１１Ａ〜Ｅ、図１２Ｆ〜Ｉの断面図に基づいて説明する。なおこれらの図においては、説明のためダイス単体を示しており、ウェハプロセス後のチップ化工程については省略している。大まかな手順としては、
ステップＳ１：エピ受け入れ
ステップＳ２：ｎ型層出し
ステップＳ３：ＩＴＯオーミック電極形成
ステップＳ４：全面ＤＢＲ成膜
ステップＳ５：開口部形成用レジストマスク形成
ステップＳ６：ＤＢＲ膜ドライエッチ
ステップＳ７：バリアメタル成膜
ステップＳ８：リフトオフ
ステップＳ９：パッド電極形成
となる。
まず図１１Ａに示すようにＧａＮ層を成長させると共に、図１１Ｂに示すようにＧａＮ層上にＳｉＯ2やレジスト等のマスクを形成し、ＲＩＥ等によりｎコンタクト用にｎ型半導体層６を露出させる。そしてＲＩＥマスクを除去後、図１１Ｃに示すように透光性導電層１３としてＩＴＯ電極を成膜して、パターニングを行う。ＩＴＯ電極の成膜方法としては、蒸着やスパッタ等が上げられる。またパターニングに関しては、エッチング若しくはリフトオフが適宜選択可能である。次に、図１１Ｄに示すように誘電体膜４を全面（半導体構造１１の上方と側面の両方を含む。）に成膜する。膜形成方法としては、スパッタ及び蒸着等が利用できる。そして誘電体膜４の成膜後に、図１１Ｅに示すように導通部に合わせて開口部２１を設けたマスクＭＫをフォトレジストにより形成する。そして、図１２Ｆに示すように誘電体膜４のエッチングを行う。このエッチングはウェットエッチングやＲＩＥによるドライエッチングが選択できる。またエッチング時に誘電体膜４にテーパを形成すれば、後の工程でリフトオフ作業を容易とできる。ドライエッチングの終了後、図１２Ｇに示すようにマスクＭＫを除去せず、そのマスクＭＫをそのまま使用してバリア層２４をリフトオフ形成する。バリア層２４として用いる金属は、ＩＴＯ電極との反応を避けるため、Ａｕ、Ｒｈ、Ｐｔ、Ｐｄ、Ａｕ、Ａｇ等の仕事関数の高い金属が望ましい。このようにして、開口部２１にバリア層２４を形成した後、図１２Ｈに示すようにマスクＭＫを除去し、さらに図１２Ｉに示すようにＡｌ若しくはその合金からなる金属反射層２２と、接続用のパッド電極３Ａ、３Ｂを形成する。
このような手順によって、バリア層２４の形成のためのマスクＭＫを、誘電体膜４に開口部２１を形成するためのマスクＭＫと共通化でき、製造工数を低減できる。加えて、バリア層２４形成時に開口部２１に位置決めする作業が不要となり、高精度なバリア層２４の成形が実現できる。
（実施例４）
さらに、実施例４に係る半導体発光素子（図２１の断面図）の製造手順を、図１３〜図２１の断面図に示す。まず図１３においては、半導体構造１１をエピタキシャル成長させた後、ｎ型半導体層６を構成するＧａＮ層をエッチングして、露出させる。その上で、透光性導電層１３としてＩＴＯを成膜する。次に図１４において誘電体膜４（ＤＢＲ）を形成し、さらに金属反射層２２としてＡｌ層を形成する。さらに図１５でフォトリソグラフィなどによってマスクＭＫとしてレジスト層を形成して表面を被覆し、金属反射層２２をエッチングする。次いで図１６でレジスト層を除去し、さらに図１７で絶縁膜を成膜する。さらに図１８に示すように、フォトリソグラフィなどによってレジスト層を形成し、絶縁膜と誘電体膜４のエッチングを行う。次いで図１９においてバリア層２４を成膜し、図２０でリフトオフを行いレジスト層を剥離させる。最後に図２１でフォトリソグラフを行い、バリア層２４の上面にパッド電極としてＡｌ層を成膜し、リフトオフによってレジスト層を除去する。このようにして、実施例４に係る半導体発光素子が製造される。
（実施例５）
さらに、Ａｌ反射膜をより広い面積で設けることもできる。このような例を実施例５として図２２の断面図に示す。図２２の構造ではＡｌ反射膜を多層配線にしてＡｌ反射膜の隙間をなくしているため、光の漏れを抑制することができ、光出力の向上の面では有利となる。
（実施例６）
（共晶実装）
また半導体発光素子は、共晶実装に対応させることもできる。このような例を実施例６として図２３の断面図に示す。これらの図に示す発光素子は、まず成長基板５上にｎ型層を積層後、ｎ型層の一部をエッチングして露出させ、透光性導電層１３としてＩＴＯ層を積層する。さらにＤＢＲとバリア層２４を積層し、金属反射層２２を形成後、電極絶縁膜２６を設けて、最後に共晶パッド電極を積層する。
（ｎ側電極３ａ）
またｎ側電極３ａは、小径化して分散して配置することが好ましい。ｎ側電極３ａは、さらにｎ側パッド電極３Ａと接続することにより、電極の面積を大きくすることができ、放熱性と実装性とが良好な素子となる。このような例を図２４の水平断面図に示す。この図に示すようにｎ側電極３ａを小径化させることによって、出力光がｎ側電極３ａで吸収されることを低減して、結果的に光の取り出し効率を向上させることができる。加えて、小径化させたｎ側電極３ａを分散して配置することで、抵抗値を低減してＶｆを低減でき、出力のリニアリティが向上し、また出力光を吸収するｎ側電極３ａを分散配置することで発光分布を均一化する効果も得られる。ここで、「分散して配置する」とは、複数のｎ側電極３ａが集まって一群となったものが分散配置されていてもよいし、個々のｎ側電極３ａが集合体を作らずに分散配置されていてもよい。
（実施例７）
（立体配線）
（電極絶縁膜２６）
また半導体発光素子は、立体配線に対応させることもできる。このような例を実施例７として図２５、図２６に示す。これらの図において、図２５は発光素子の平面図、図２６は図２５のＸＸＶＩ−ＸＸＶＩ線における垂直断面図を、それぞれ示している。立体配線においては、ｐ側電極３ｂ、ｎ側電極３ａを一旦電極絶縁膜２６で被覆した後、この電極被覆膜に開口された導通窓を通じて、ｐ側パッド電極３Ｂ、ｎ側パッド電極３Ａを設ける。このようにすることで、パッド電極を広くしても、その下面が電極絶縁膜２６で絶縁されているため短絡することがなく、結果的に電極面積を広く確保でき、共晶などによって固定、導通に十分な面積を容易に確保できる利点が得られる。例えば、図２６の断面図に示す例では、ｎ側電極３ａを、電極絶縁膜２６を介して広いｎパッド電極に拡大させることができ、共晶のための面積を広く確保でき、共晶の信頼性を高めて安定した実装が実現される。共晶以外の実装、例えばＡｕスタッドバンプを用いた超音波接合でもバンプ数を増やすことができ、放熱性が改善する。この結果、高電流を通電することが可能となる。また、ＰＮギャップ間では電流が集中して熱を帯びやすいため、複数のｎ側電極３ａに囲まれるように、ｎ側パッド電極３Ａ上にスタッドバンプを形成すれば、放熱性がさらに良好となる。
これらの図に示す発光素子は、まず成長基板５上にｎ型層を積層後、ｎ型層の一部をエッチングして露出させ、ＩＴＯ層を積層する。以下、図２３と同様にＤＢＲとバリア層２４を積層し、金属反射層２２を形成後、電極絶縁膜２６を設けて、最後に共晶パッド電極を積層する。このように、ｎ電極とｐ電極とがオーバーラップするように、立体配線構造を採用することで、本来であればｎ側電極３ａのようにｎ電極が小さいところ、図２５のｎ側パッド電極３Ａように広い面積に拡大できるので、電極面積を広く取ることで共晶実装に有利となる。
さらに誘電体膜４を層間絶縁膜として利用した立体配線構造とすることで、発光に寄与しないｎ型コンタクト層の面積をできるだけ小さくすると共に、フリップチップ接合に必要な接合面積の確保が可能となる。
（実施例８）
更に他の実施例として実施例８に係る半導体発光素子を、図２７〜図２８に示す。これらの図において、図２７は発光素子の平面図、図２８は図２７のＸＸＶＩＩＩ−ＸＸＩＩＩ線における断面図である。このように、平面図が正方形状でなく長方形状の発光素子においても、立体配線によって電極面積を広く取ることが可能となり、共晶実装に有利とできる。
（電極絶縁膜２６）
半導体構造１１の側面は、金属反射層２２で被覆される。半導体構造１１の側面を被覆する金属反射層２２は、ｎ型半導体層６を被覆している。またｐ型半導体層７を被覆する第二金属反射層２２ｎとは分離されており、金属反射層２２と第二金属反射層２２ｎとは離間されている。さらに、半導体構造１１の側面を被覆する金属反射層２２の上面には、電極絶縁膜２６を設けている。電極絶縁膜２６は、金属反射層２２及び第二金属反射層２２ｎの離間された領域を覆うように延長されている。この電極絶縁膜２６の上面に、ｎ側パッド電極及びｐ側パッド電極を離間させている。これにより、ｎ側電極３ａとｐ側電極３ｂとを立体配線構造として、より広い面積でパッド電極を設けることができ、共晶に有利となる。このように誘電体膜４を層間絶縁膜とした立体配線構造とすることで、電極で光を遮断する事態を避け、光取り出し効率を一層向上できる。
本発明の半導体発光素子は、照明用光源、ＬＥＤディスプレイ、バックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ等に好適に利用できる。
１…発光装置
３…電極；３ａ…ｎ側電極；３ｂ…ｐ側電極
３Ａ…ｎ側パッド電極；３Ｂ…ｐ側パッド電極；３０３、３３３…パッド電極
４、２９４、３０４、３３４…誘電体膜；４ａ…１組の誘電体；４ｎ、４ｍ…材料膜
５、３０５…成長基板
６…ｎ型半導体層
７…ｐ型半導体層
８…活性領域；２９８、３０８…発光層
９…配線基板；３０９…実装基板
１０、１０’、１０”…半導体発光素子
１１…半導体構造
１３…透光性導電層；２９１３、３０１３、３３１３…ＩＴＯ膜
１４、３０１４…保護膜
１６、２９１６…反射層
１８、２９１８、３０１８…光取り出し面
２９２０、３０２０…反射構造
２１、２９２１…開口部
２２、３０２２、３３２２…金属反射層；２２ｎ…第二金属反射層
２３、２９２３、３０２３…金属電極層
２４…バリア層
２６…電極絶縁膜
２７…共晶パッド電極
３０２８…絶縁性誘電体膜
ＭＫ…マスク

Claims (15)

  1. 活性領域を含む半導体構造と、
    前記半導体構造の上面に形成される透光性導電層と、
    前記透光性導電層の上面に形成される誘電体膜と、
    前記誘電体膜の上面に形成される金属反射層と、
    を備える半導体発光素子であって、
    前記誘電体膜は、前記透光性導電層を部分的に表出させるように、１以上の開口部を設けており、
    前記透光性導電層は、前記開口部を介して前記金属反射層と電気的に接合されており、
    前記開口部の底面及びその周壁である前記誘電体膜の側面を被覆するように、部分的にバリア層が形成され、該バリア層が前記透光性導電層と金属反射層との間に介在されており、
    前記誘電体膜の側面に設けられた前記バリア層の厚さが、前記開口部において上部で狭く、下部で広くなるように構成してなることを特徴とする半導体発光素子。
  2. 請求項１に記載の半導体発光素子であって、
    前記誘電体膜が多層からなることを特徴とする半導体発光素子。
  3. 請求項１又は２に記載の半導体発光素子であって、
    前記金属反射層が、アルミニウム又はその合金からなることを特徴とする半導体発光素子。
  4. 請求項１から３のいずれか一に記載の半導体発光素子であって、
    前記バリア層が、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓの群からなる少なくとも一の金属またはその合金からなることを特徴とする半導体発光素子。
  5. 請求項１から４のいずれか一に記載の半導体発光素子であって、
    さらに前記バリア層と透光性導電層の間にＴｉ、Ｎｉ、Ｃｒ、Ｍｏの群からなる少なくとも一の金属またはその合金からなる密着層を有することを特徴とする半導体発光素子。
  6. 請求項１から５のいずれか一に記載の半導体発光素子であって、
    前記透光性導電層が、ＩＴＯで構成されてなることを特徴とする半導体発光素子。
  7. 請求項１から６のいずれか一に記載の半導体発光素子であって、
    前記バリア層は、その膜厚が前記誘電体膜よりも薄く形成されてなることを特徴とする半導体発光素子。
  8. 請求項１から７のいずれか一に記載の半導体発光素子であって、
    前記バリア層が、前記開口部内にのみ形成されてなることを特徴とする半導体発光素子。
  9. 請求項１から８のいずれか一に記載の半導体発光素子であって、
    前記誘電体膜が、開口部を除いて前記半導体構造のほぼ全面に形成されてなることを特徴とする半導体発光素子。
  10. 請求項１から９のいずれか一に記載の半導体発光素子であって、
    前記透光性導電層が、前記半導体構造のほぼ全面に形成されてなることを特徴とする半導体発光素子。
  11. 請求項１から１０のいずれか一に記載の半導体発光素子であって、
    前記誘電体膜で、前記半導体構造の側面を被覆してなることを特徴とする半導体発光素子。
  12. 請求項１から１１のいずれか一に記載の半導体発光素子であって、さらに、
    前記金属反射層の上面に形成されるパッド電極を備え、
    前記パッド電極を構成するｎ側電極が、複数に分割された小径化電極として、分散して配置されてなることを特徴とする半導体発光素子。
  13. 請求項１２に記載の半導体発光素子であって、
    前記金属反射層で、前記半導体構造の側面を被覆してなることを特徴とする半導体発光素子。
  14. 請求項１３に記載の半導体発光素子であって、さらに、
    前記半導体構造の側面を被覆する前記金属反射層は、前記半導体構造を構成するｎ型半導体層を被覆してなり、
    かつ前記半導体構造を構成するｐ型半導体層を被覆する第二金属反射層と離間されてなることを特徴とする半導体発光素子。
  15. 請求項１４に記載の半導体発光素子であって、さらに、
    前記半導体構造の側面を被覆する前記金属反射層の上面に、さらに電極絶縁膜を設けており、
    前記電極絶縁膜は、前記金属反射層及び第二金属反射層の離間された領域を覆うように延長されてなり、
    さらに該電極絶縁膜の上面に、前記パッド電極として、ｎ側パッド電極及びｐ側パッド電極が離間されて設けられてなることを特徴とする半導体発光素子。
JP2012173449A 2011-08-31 2012-08-03 半導体発光素子 Active JP5949294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012173449A JP5949294B2 (ja) 2011-08-31 2012-08-03 半導体発光素子

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011189889 2011-08-31
JP2011189889 2011-08-31
JP2012168944 2012-07-30
JP2012168944 2012-07-30
JP2012173449A JP5949294B2 (ja) 2011-08-31 2012-08-03 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2014044971A JP2014044971A (ja) 2014-03-13
JP5949294B2 true JP5949294B2 (ja) 2016-07-06

Family

ID=46762923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173449A Active JP5949294B2 (ja) 2011-08-31 2012-08-03 半導体発光素子

Country Status (6)

Country Link
US (1) US8823031B2 (ja)
EP (1) EP2565944B1 (ja)
JP (1) JP5949294B2 (ja)
KR (1) KR101627010B1 (ja)
CN (2) CN102969414B (ja)
TW (1) TWI555231B (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142740B2 (en) 2003-07-04 2015-09-22 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP5768759B2 (ja) 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
KR102005235B1 (ko) * 2013-03-06 2019-07-30 삼성전자주식회사 플립칩 본딩 구조를 갖는 발광 다이오드 패키지
KR20150025231A (ko) * 2013-08-28 2015-03-10 서울반도체 주식회사 광원 모듈 및 그 제조 방법, 및 백라이트 유닛
JP6306308B2 (ja) * 2013-09-19 2018-04-04 株式会社東芝 半導体発光装置
WO2015053595A1 (ko) * 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
JP6252123B2 (ja) * 2013-11-14 2017-12-27 日亜化学工業株式会社 発光素子の製造方法
EP2942815B1 (en) * 2014-05-08 2020-11-18 Nexperia B.V. Semiconductor device and manufacturing method
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
CN104103733B (zh) * 2014-06-18 2018-06-05 华灿光电(苏州）有限公司 一种倒装发光二极管芯片及其制造方法
CN105226140B (zh) * 2014-06-19 2018-06-01 映瑞光电科技(上海)有限公司 倒装led芯片制备方法
CN104037277A (zh) * 2014-06-26 2014-09-10 圆融光电科技有限公司 倒装led芯片的制备方法及倒装led芯片
WO2016011606A1 (zh) * 2014-07-23 2016-01-28 深圳市国源铭光电科技有限公司 Led光源的制作方法及批量制作方法
US9923121B2 (en) * 2014-08-05 2018-03-20 Seoul Viosys Co., Ltd. Light-emitting diode and manufacturing method therefor
CN104134723A (zh) * 2014-08-08 2014-11-05 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制备方法
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US9433050B2 (en) * 2014-10-08 2016-08-30 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
CN104300056B (zh) * 2014-10-11 2017-07-07 广东晶科电子股份有限公司 一种高可靠性的倒装led芯片、led器件和led芯片的制作方法
KR102282137B1 (ko) * 2014-11-25 2021-07-28 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
CN105870280B (zh) * 2015-01-21 2019-07-09 展晶科技(深圳)有限公司 发光二极管晶粒
JP2016146389A (ja) * 2015-02-06 2016-08-12 株式会社東芝 半導体発光素子及びその製造方法
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
CN110993765A (zh) * 2015-02-17 2020-04-10 新世纪光电股份有限公司 具有布拉格反射镜的发光二极管及其制造方法
KR102038443B1 (ko) * 2015-03-26 2019-10-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
WO2017004365A1 (en) * 2015-07-01 2017-01-05 Sensor Electronic Technology, Inc. Multi-layered contact to semiconductor structure
CN106486572B (zh) 2015-09-02 2020-04-28 新世纪光电股份有限公司 发光二极管芯片
JP2017054901A (ja) * 2015-09-09 2017-03-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光装置とその製造方法
KR101890691B1 (ko) * 2016-03-09 2018-09-28 유태경 반도체 발광 소자
KR102443694B1 (ko) 2016-03-11 2022-09-15 삼성전자주식회사 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
JP2017183458A (ja) 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置
DE102016106831A1 (de) * 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR101803545B1 (ko) 2016-05-10 2018-01-11 재단법인대구경북과학기술원 발광다이오드용 반사전극 및 이의 제조방법
KR102519668B1 (ko) 2016-06-21 2023-04-07 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
KR102476139B1 (ko) 2016-08-03 2022-12-09 삼성전자주식회사 반도체 발광소자
CN114203881A (zh) 2016-09-05 2022-03-18 首尔伟傲世有限公司 芯片级封装发光二极管
CN106252477B (zh) * 2016-10-31 2018-11-02 江苏新广联科技股份有限公司 一种复合全反射镜的倒装led芯片结构及制作方法
KR102588170B1 (ko) * 2016-11-16 2023-10-13 삼성전자주식회사 다층 구조의 반사막을 구비한 반도체 발광 소자
KR102555005B1 (ko) * 2016-11-24 2023-07-14 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
WO2018117382A1 (ko) * 2016-12-21 2018-06-28 서울바이오시스주식회사 고 신뢰성 발광 다이오드
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
US10396248B2 (en) 2017-04-17 2019-08-27 Lumens Co., Ltd. Semiconductor light emitting diode
KR102302593B1 (ko) * 2017-07-13 2021-09-15 삼성전자주식회사 발광 소자, 이를 포함하는 패키지, 및 이의 제조 방법
KR102499308B1 (ko) * 2017-08-11 2023-02-14 서울바이오시스 주식회사 발광 다이오드
KR102370621B1 (ko) * 2017-08-24 2022-03-04 삼성전자주식회사 발광 패키지 및 이를 포함하는 발광 모듈
US10522708B2 (en) * 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
JP7308831B2 (ja) * 2017-12-14 2023-07-14 ルミレッズ リミテッド ライアビリティ カンパニー Ｌｅｄダイの汚染を防止する方法
WO2019124843A1 (ko) * 2017-12-22 2019-06-27 서울바이오시스주식회사 칩 스케일 패키지 발광 다이오드
KR102440223B1 (ko) * 2017-12-22 2022-09-06 서울바이오시스 주식회사 칩 스케일 패키지 발광 다이오드
KR102601421B1 (ko) * 2018-12-06 2023-11-14 서울바이오시스 주식회사 칩 스케일 패키지 발광 다이오드
KR102427642B1 (ko) 2018-01-25 2022-08-01 삼성전자주식회사 반도체 발광소자
KR102543183B1 (ko) 2018-01-26 2023-06-14 삼성전자주식회사 반도체 발광소자
US11637223B2 (en) * 2018-04-08 2023-04-25 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode device
KR102573271B1 (ko) * 2018-04-27 2023-08-31 삼성전자주식회사 반도체 발광소자
CN111200049A (zh) * 2018-05-02 2020-05-26 首尔伟傲世有限公司 发光元件封装件
JP7219552B2 (ja) * 2018-05-15 2023-02-08 浜松ホトニクス株式会社 発光デバイス
WO2019218484A1 (zh) * 2018-05-18 2019-11-21 厦门乾照光电股份有限公司 发光二极管及其芯片和制造方法以及芯片的发光方法
TWI688121B (zh) * 2018-08-24 2020-03-11 隆達電子股份有限公司 發光二極體結構
KR102618107B1 (ko) * 2018-09-21 2023-12-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 광원 모듈
CN116825925A (zh) * 2018-12-24 2023-09-29 泉州三安半导体科技有限公司 一种发光二极管及其制作方法
CN111446338B (zh) 2019-01-17 2022-04-29 隆达电子股份有限公司 发光二极管
JP7311276B2 (ja) * 2019-02-26 2023-07-19 ローム株式会社 半導体発光装置
JP7345261B2 (ja) 2019-02-26 2023-09-15 ローム株式会社 電極構造および半導体発光装置
CN111540818B (zh) * 2020-03-27 2021-06-11 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
TWI784266B (zh) * 2020-04-30 2022-11-21 晶元光電股份有限公司 半導體元件及其製造方法
CN111564537B (zh) * 2020-05-13 2021-06-29 厦门乾照光电股份有限公司 一种微型发光元件及其制备方法
CN112951967B (zh) * 2021-02-01 2022-10-11 厦门三安光电有限公司 Led芯片及其制作方法以及半导体发光器件及其制作方法
JP7208563B2 (ja) * 2021-02-04 2023-01-19 日亜化学工業株式会社 発光素子及び発光装置
JP7206521B2 (ja) * 2021-02-08 2023-01-18 日亜化学工業株式会社 発光素子及び発光装置
CN112701201B (zh) * 2021-03-23 2021-07-06 北京芯海视界三维科技有限公司 发光单元及发光模组
CN113903842B (zh) * 2021-09-24 2022-12-20 厦门三安光电有限公司 倒装发光二极管和发光装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971928A (en) * 1990-01-16 1990-11-20 General Motors Corporation Method of making a light emitting semiconductor having a rear reflecting surface
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP4074014B2 (ja) * 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
CN1158714C (zh) * 2000-06-20 2004-07-21 晶元光电股份有限公司 具有分布式接触层的高亮度发光二极管
CN1198339C (zh) * 2002-04-04 2005-04-20 国联光电科技股份有限公司 发光二极管的结构及其制造方法
US6888172B2 (en) * 2003-04-11 2005-05-03 Eastman Kodak Company Apparatus and method for encapsulating an OLED formed on a flexible substrate
JP4889193B2 (ja) 2003-07-23 2012-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP4604488B2 (ja) * 2003-12-26 2011-01-05 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP4507594B2 (ja) * 2003-12-26 2010-07-21 日亜化学工業株式会社 半導体発光素子
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
JP5030398B2 (ja) * 2005-07-04 2012-09-19 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP4920249B2 (ja) * 2005-12-06 2012-04-18 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
TWM296476U (en) * 2005-12-09 2006-08-21 Formosa Epitaxy Inc Flip chip LED with high luminous efficiency
JP2007258323A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2008192825A (ja) * 2007-02-05 2008-08-21 Toyoda Gosei Co Ltd 半導体発光素子
US7683380B2 (en) * 2007-06-25 2010-03-23 Dicon Fiberoptics, Inc. High light efficiency solid-state light emitting structure and methods to manufacturing the same
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP5515431B2 (ja) * 2008-06-16 2014-06-11 豊田合成株式会社 半導体発光素子、その電極並びに製造方法及びランプ
CN102124574B (zh) * 2008-06-16 2013-07-17 丰田合成株式会社 半导体发光元件、其电极及制造方法以及灯
JP2010027768A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置及び発光装置の製造方法
JP5091823B2 (ja) * 2008-09-30 2012-12-05 パナソニック株式会社 半導体発光素子
TWI429107B (zh) * 2009-05-14 2014-03-01 Toyoda Gosei Kk 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
KR20110092082A (ko) * 2010-02-08 2011-08-17 삼성엘이디 주식회사 반도체 발광소자
CN101859861A (zh) * 2010-05-13 2010-10-13 厦门市三安光电科技有限公司 具有双反射层的氮化镓基倒装发光二极管及其制备方法

Also Published As

Publication number Publication date
CN107017320B (zh) 2019-08-09
EP2565944B1 (en) 2019-05-01
TW201316556A (zh) 2013-04-16
CN102969414A (zh) 2013-03-13
EP2565944A3 (en) 2014-11-26
KR20130024852A (ko) 2013-03-08
EP2565944A2 (en) 2013-03-06
TWI555231B (zh) 2016-10-21
US8823031B2 (en) 2014-09-02
JP2014044971A (ja) 2014-03-13
US20130049053A1 (en) 2013-02-28
KR101627010B1 (ko) 2016-06-02
CN107017320A (zh) 2017-08-04
CN102969414B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
JP5949294B2 (ja) 半導体発光素子
US10243109B2 (en) Light-emitting diode with improved light extraction efficiency
KR102606543B1 (ko) 발광 디바이스
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
JP6056150B2 (ja) 半導体発光素子
JP5719110B2 (ja) 発光素子
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
JP4882792B2 (ja) 半導体発光素子
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US20130285103A1 (en) Light emitting elements, ligh emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices
JP2009164423A (ja) 発光素子
KR20190091124A (ko) 반도체 발광소자
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
TW202341523A (zh) 發光元件
CN117525238A (zh) 一种发光芯片结构及其制作方法和发光背板
KR20220139690A (ko) 반도체 발광소자 및 이를 구비한 발광소자 패키지
JP2012227311A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5949294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250