KR102038443B1 - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR102038443B1
KR102038443B1 KR1020150042677A KR20150042677A KR102038443B1 KR 102038443 B1 KR102038443 B1 KR 102038443B1 KR 1020150042677 A KR1020150042677 A KR 1020150042677A KR 20150042677 A KR20150042677 A KR 20150042677A KR 102038443 B1 KR102038443 B1 KR 102038443B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
insulating layer
electrode
emitting device
Prior art date
Application number
KR1020150042677A
Other languages
English (en)
Other versions
KR20160115309A (ko
Inventor
정성호
최진경
이상열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150042677A priority Critical patent/KR102038443B1/ko
Priority to US15/561,415 priority patent/US10326056B2/en
Priority to PCT/KR2016/002713 priority patent/WO2016153218A1/ko
Publication of KR20160115309A publication Critical patent/KR20160115309A/ko
Priority to US16/362,166 priority patent/US10546977B2/en
Priority to US16/540,601 priority patent/US10651345B2/en
Application granted granted Critical
Publication of KR102038443B1 publication Critical patent/KR102038443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

실시 예의 발광 소자는 기판과, 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 및 제2 도전형 반도체층에 각각 연결되는 제1 및 제2 전극과, 발광 구조물 아래에 배치된 금속 반사층 및 제1 전극과 발광 구조물 사이, 제1 전극과 제2 전극 사이 및 제1 전극과 금속 반사층 사이에 배치된 제1 절연층을 포함하고, 금속 반사층은 발광 구조물의 두께 방향으로 제2 전극과 중첩되는 제1 세그먼트 및 제1 세그먼트로부터 연장되어 배치된 제2 세그먼트를 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
플립칩 본딩 구조를 갖는 기존의 발광 소자 패키지의 경우, 활성층에서 방출된 광을 반사시키기 위해 분산 브래그 반사부(DBR:Distributed Bragg Reflector)를 사용하였다. 이때, DBR을 사용함으로 인해 다양한 문제가 대두될 수 있다.
실시 예는 개선된 광속을 가지며, 열 방출 특성이 우수하고 높은 전계로부터 보호될 수 있으며, 제조 공정 기간이 짧고 크랙이나 박리가 최소화되거나 없는 발광 소자 및 발광 소자 패키지를 제공한다.
일 실시 예에 의한 발광 소자는, 기판; 상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 및 제2 도전형 반도체층에 각각 연결되는 제1 및 제2 전극; 상기 발광 구조물 아래에 배치된 금속 반사층; 및 상기 제1 전극과 상기 발광 구조물 사이, 상기 제1 전극과 상기 제2 전극 사이 및 상기 제1 전극과 상기 금속 반사층 사이에 배치된 제1 절연층을 포함하고, 상기 금속 반사층은 상기 발광 구조물의 두께 방향으로 상기 제2 전극과 중첩되는 제1 세그먼트; 및 상기 제1 세그먼트로부터 연장되어 배치된 제2 세그먼트를 포함할 수 있다.
예를 들어, 상기 금속 반사층은 상기 제2 전극을 중심으로 상기 발광 구조물의 두께 방향과 수직한 방향으로 대칭인 단면 형상을 가질 수 있다.
예를 들어, 상기 제2 세그먼트는 상기 발광 구조물과 상기 두께 방향으로 상기 발광 구조물과 중첩되는 제2-1 세그먼트; 및 상기 제1 전극과 상기 발광 구조물 사이에 배치된 상기 제1-1 절연층과 상기 두께 방향으로 중첩되는 제2-2 세그먼트를 포함할 수 있다. 또한, 상기 제2 세그먼트는 상기 제1 전극과 상기 두께 방향으로 중첩되는 제2-3 세그먼트를 더 포함할 수 있다.
예를 들어, 상기 금속 반사층은 상기 제2 전극과 전기적으로 이격되어 배치되거나, 상기 제2 전극과 전기적으로 연결되어 배치될 수 있다.
예를 들어, 상기 발광 구조물의 두께 방향으로, 상기 금속 반사층은 상기 활성층의 두 번째 우물층으로부터 λ/(4n)(여기서, λ는 상기 활성층에서 방출되는 광의 파장을 나타내고, n은 상기 제1 절연층의 굴절률)의 홀수 배만큼 이격되어 배치될 수 있다. 상기 이격 거리는 상기 제2 전극으로부터 멀어질수록 증가할 수 있다. 상기 이격 거리는 계단식으로 증가할 수 있다. 예를 들어, 상기 금속 반사층은 굴곡진 단면 형상을 가질 수 있다.
예를 들어, 상기 제1 절연층은 상기 발광 구조물의 측벽과 상기 제1 전극 사이에 배치된 제1-1 절연층; 및 상기 제1-1 절연층 및 상기 발광 구조물 각각의 아래에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 제1-2 절연층을 포함할 수 있다.
예를 들어, 상기 발광 소자는 상기 금속 반사층과 상기 제1-2 절연층 사이에 배치된 투광성 전도층을 더 포함할 수 있다.
예를 들어, 상기 금속 반사층과 상기 제2 전극은 동일한 재질을 포함할 수 있다. 상기 발광 소자는 상기 제1 및 제2 전극과 각각 연결되는 제1 및 제2 본딩 패드; 및 상기 제2 전극을 노출시키면서 상기 금속 반사층의 아래에 배치되어, 상기 금속 반사층과 상기 제1 본딩 패드를 전기적으로 이격시키는 제2 절연층을 더 포함할 수 있다.
예를 들어, 상기 제1-1 절연층, 상기 제1-2 절연층 또는 상기 제2 절연층 중 적어도 2개는 동일한 재질을 포함할 수 있다.
다른 실시 예에 의한 발광 소자 패키지는, 상기 발광 소자; 서로 전기적으로 이격된 제1 및 제2 리드 프레임; 상기 제1 도전형 반도체층과 상기 제1 리드 프레임을 전기적으로 연결하는 제1 솔더부; 및 상기 제2 도전형 반도체층과 상기 제2 리드 프레임을 전기적으로 연결하는 제2 솔더부를 포함할 수 있다.
실시 예에 따른 발광 소자 및 발광 소자 패키지는 금속 반사층을 이용하여 광을 반사함으로써 개선된 광속을 가지며, 분산 브래그 반사층(DBR:Distributed Bragg Reflector)을 사용할 때의 제반 문제들 즉, 파티클에 민감하여 제조 공정 조건이 까다롭고, 금속 반사층의 스텝 커버리지가 불균일하여 DBR을 원하는 두께로 제조하기 어렵고, 제조 공정 기간이 길고, 크랙이나 박리가 야기될 수 있는 염려가 해소될 수 있으며, 금속 반사층이 필드 플레이트의 역할을 함으로써 높은 전계에서 소자가 파되될 염려가 해소되며, 열 방출 특성이 개선될 수 있다.
도 1은 일 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 평면도를 나타낸다.
도 3은 도 1에 도시된 'A' 부분을 확대 도시한 단면도를 나타낸다.
도 4a 내지 도 4i는 도 1에 도시된 발광 소자의 제조 방법을 설명하기 위한 공정 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 평면도를 나타낸다.
도 1에 도시된 발광 소자(100)는 도 2에 도시된 발광 소자(100)를 I-I'선을 따라 절취한 단면도에 해당한다. 이해를 돕기 위해, 도 2에서 제1 및 제2 본딩 패드(162, 164)에 의해 덮여진 제1 및 제2 관통홀(TH1, TH2)은 점선으로 도시하였다.
도 1을 참조하면, 발광 소자 패키지(200)는 발광 소자(100), 제1 및 제2 솔더부(172, 174), 제1 및 제2 리드 프레임(182, 184), 절연부(186), 패키지 몸체(188) 및 몰딩 부재(190)를 포함할 수 있다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 제1 및 제2 전극(132, 134), 제1 투광성 전도층(136), 금속 반사층(140), 제2 투광성 전도층(142), 제1 및 제2 절연층(152, 154), 제1 및 제2 본딩 패드(162, 164)를 포함할 수 있다.
기판(110) 아래에 발광 구조물(120)이 배치될 수 있다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다. 또한, 활성층(124)에서 방출된 광이 발광 소자(100)로부터 탈출함을 도울 수 있도록 예를 들어, 기판(110)은 패턴(미도시)을 갖는 PSS(Patterned Sapphire Substrate)일 수 있으나, 실시 예는 이에 국한되지 않는다.
기판(110)과 발광 구조물(120) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 배치될 수 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(120)은 기판(110) 아래에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 아래에 배치되며, 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치된다. 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1 및 도 2에 도시된 발광 소자 패키지(200)는 플립 칩 본딩 구조이기 때문에, 활성층(124)에서 방출된 광은 기판(110) 및 제1 도전형 반도체층(122)을 통해 출사된다. 이를 위해, 기판(110) 및 제1 도전형 반도체층(122)은 투광성을 갖는 물질로 이루어지고, 제2 도전형 반도체층(126)과 제2 전극(134)은 투광성이나 비투광성을 갖는 물질로 이루어질 수 있다.
제1 전극(132)은 제2 도전형 반도체층(126)과 활성층(124)과 제1 도전형 반도체층(122)의 일부를 관통하여 노출된 제1 도전형 반도체층(122) 아래에 배치되어, 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제1 전극(132)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(132)과 제1 도전형 반도체층(122) 사이에 배치될 수도 있다.
또한, 제1 전극(132)은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 도전형 반도체층(122)에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 전극(132)은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합으로 이루어질 수 있다. 예를 들어, 제1 전극(132)은 Ti/Al/Ti/Ni/Ti로 구현될 수 있으나, 실시 예는 이에 국한되지 않는다.
제2 전극(134)은 제2 도전형 반도체층(126) 아래에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 제2 전극(134)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 예를 들어, 제2 전극(134)은 Ag/Ni/Ti일 수 있으나, 실시 예는 이에 국한되지 않는다.
제1 투광성 전도층(136)이 제2 전극(134)과 제2 도전형 반도체층(126) 사이에 배치될 수 있다. 제1 투광성 전도층(136)은 오믹층의 역할을 수행할 수 있다. 이를 위해, 제1 투광성 전도층(136)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제1 투광성 전도층(136)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
만일, 제2 전극(134)이 오믹층의 역할을 수행할 수 있다면, 제1 투광성 전도층(136)은 생략될 수도 있다.
한편, 금속 반사층(140)은 발광 구조물(120) 아래에 배치되어 발광 구조물(120)의 하부 방향(예를 들어 -z축 방향)으로 진행하는 광을 반사시키는 역할을 수행할 수 있다.
또한, 금속 반사층(140)은 제1 및 제2 세그먼트(S1, S2)를 포함할 수 있다.
제1 세그먼트(S1)란, 금속 반사층(140)에서 발광 구조물(120)의 두께 방향(예를 들어, z축 방향)(이하, '제1 방향'이라 한다)으로 제2 전극(134)과 중첩되는 부분을 의미할 수 있다.
제2 세그먼트(S2)란, 금속 반사층(140)에서 제1 세그먼트(S1)로부터 연장되어 배치된 부분을 의미할 수 있다. 이때, 제2 세그먼트(S2)는 제2-1, 제2-2 또는 제2-3 세그먼트(S21, S22, S23) 중 적어도 하나를 포함할 수 있다.
제2-1 세그먼트(S21)란, 금속 반사층(140)에서 제2 전극(134)과 제1 방향으로 수직으로 중첩되지 않지만 발광 구조물(120)의 제2 도전형 반도체층(126)과 수직으로 중첩하는 부분을 의미할 수 있다. 즉, 제2-1 세그먼트(S21)란, 금속 반사층(140)에서 발광 구조물(120)의 제2 도전형 반도체층(126)과 수직 방향인 제1 방향으로 중첩되는 부분 중 제2 전극(134)과 수직 방향인 제1 방향으로 중첩되는 부분을 제외한 부분을 의미할 수 있다.
제2-2 세그먼트(S22)란, 금속 반사층(140)에서 제1 전극(132)과 발광 구조물(120) 사이에 배치된 제1-1 절연층(152-1)과 제1 방향으로 수직으로 중첩되는 부분을 의미할 수 있다.
제2-3 세그먼트(S23)란, 금속 반사층(140)에서 제1 전극(132)과 제1 방향으로 수직으로 중첩되는 부분을 의미할 수 있다.
또한, 제2 전극(134)을 중심으로 금속 반사층(140)은 제1 방향과 수직한 방향(예를 들어, x축 방향 또는 y축 방향)으로 대칭인 단면 형상을 가질 수 있다. 이하, x축 방향을 '제2 방향'이라 하고 y축 방향을 '제3 방향'이라 한다. 예를 들어, 도 1에 도시된 바와 같이, 금속 반사층(140)은 제2 전극(134)을 중심으로 제2 방향으로 대칭인 단면 형상을 가질 수 있다. 그러나, 다른 실시 예에 의하면, 금속 반사층(140)은 제2 전극(134)을 중심으로 제2 또는 제3 방향 중 적어도 한 방향으로 비대칭인 단면 형상을 가질 수도 있다.
또한, 도 1에 도시된 바와 같이, 금속 반사층(140)은 제2 전극(134)과 전기적으로 연결되어 배치될 수 있다. 이와 같이, 금속 반사층(140)이 제2 전극(134)과 전기적으로 연결될 경우, 금속 반사층(140)은 광을 반사하는 반사 기능뿐만 아니라 후술되는 필드 플레이트(field plate)의 역할 및 방열 기능을 수행할 수도 있다.
또는, 도 1에 도시된 바와 달리, 금속 반사층(140)은 제2 전극(134)과 전기적으로 이격되어 배치될 수도 있다. 이 경우, 금속 반사층(140)은 반사 기능만을 수행할 수 있다.
도 3은 도 1에 도시된 'A' 부분을 확대 도시한 단면도를 나타낸다.
도 3을 참조하면, 제1 방향으로 금속 반사층(140)은 활성층(124)의 두 번째 우물층으로부터 λ/(4n)의 홀수 배만큼 이격되어 배치될 수 있다. 여기서, λ는 활성층(124)에서 방출되는 광의 파장을 나타내고, n은 제1 절연층(152)(예를 들어, 제1-2 절연층(152-2))의 굴절률을 나타낸다. 이와 같이, 금속 반사층(140)이 제1 방향으로 활성층(124)의 두 번째 우물층으로부터 λ/(4n)의 홀수 배만큼 이격될 경우 발광 소자 패키지(200)의 광 추출 효율은 극대화될 수 있다.
금속 반사층(140)의 제2-1 세그먼트(S21)의 적어도 일부는 활성층(124)의 두 번째 우물층으로부터 제1 방향으로 제1 이격 거리(D1)만큼 이격될 수 있고, 제2-2 및 제2-3 세그먼트(S22, S23)의 적어도 일부는 활성층(124)의 두 번째 우물층으로부터 제1 방향으로 제2 이격 거리(D1)만큼 이격될 수도 있다. 예를 들어 제1 이격 거리(D1)는 λi/(4n)이고, 제2 이격 거리(D2)는 λj/(4n)일 수 있다. 여기서, i와 j는 홀수이고, j는 i보다 클 수 있다.
또한, 금속 반사층(140)이 활성층(124)의 두 번째 우물층으로부터 제1 방향으로 이격된 거리는 제2 전극(134)으로부터 멀어질수록 증가할 수 있다. 예를 들어, 도 1에 도시된 바와 같이 금속 반사층(140)이 활성층(124)의 두 번째 우물층으로부터 제1 방향으로 이격된 거리는 계단식으로 증가할 수 있다. 이와 같이, 금속 반사층(140)은 굴곡진 단면 형상을 가질 수 있으나, 실시 예는 이에 국한되지 않는다.
전술한 바와 같이, 금속 반사층(140)이 활성층(124)의 두 번째 우물층으로부터 제1 방향으로 λ/(4n)의 홀수 배만큼 이격되도록 배치될 경우, 광 추출 효율은 극대화될 수 있다. 이러한 이격 거리를 만족시키도록, 제1-1 및 1-2 절연층(152-1, 152-2)의 두께가 결정될 수 있다.
금속 반사층(140)의 재질은 전술한 제2 전극(134)의 재질과 동일할 수도 있고, 서로 다를 수도 있다. 예를 들어, 금속 반사층(140)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있으나, 실시 예는 이에 국한되지 않는다.
제1 절연층(152)은 제1 전극(132)과 발광 구조물(120)의 측벽 사이, 제1 전극(132)과 제2 전극(134) 사이 및 제1 전극(132)과 금속 반사층(140) 사이에 각각 배치될 수 있다.
제1 절연층(152)은 제1-1 절연층(152-1) 및 제1-2 절연층(152-2)을 포함할 수 있다. 제1-1 절연층(152-1)은 발광 구조물(120)의 측벽과 제1 전극(132) 사이에 배치될 수 있다. 또한, 제1-1 절연층(152-1)은 발광 구조물(120)의 측벽으로부터 발광 구조물(120)의 하부 가장 자리 아래까지 연장되어 배치될 수 있다.
제1-1 절연층(152-1)은 일종의 전류 차단층(CBL:Current Blocking Layer)의 역할을 수행할 수 있으며, 제1 전극(132)와 발광 구조물(120)의 측부를 서로 전기적으로 이격시키는 역할을 수행할 수 있다. 예를 들어, 제1-1 절연층(152-1)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다.
제1-2 절연층(152-2)은 제1-1 절연층(152-1) 및 발광 구조물(120) 각각의 아래에서 제1 전극(132)과 제2 전극(134) 사이에 배치될 수 있다. 제1-2 절연층(152-2)이 배치됨으로써, 제1 전극(132)과 제2 전극(134)은 서로 전기적으로 이격될 수 있다. 예를 들어, 제1-2 절연층(152-2)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다.
또한, 제2 투광성 전도층(142)이 금속 반사층(140)과 제1-2 절연층(152-2) 사이에 배치될 수 있다. 이와 같이, 제2 투광성 전도층(142)이 배치될 경우, 금속 반사층(140)과 제1-2 절연층(152-2) 간의 접착력이 개선될 수 있다. 경우에 따라서, 제2 투광성 전도층(142)은 생략될 수 있다.
제2 투광성 전도층(142)과 전술한 제1 투광성 전도층(136)은 서로 동일하거나 서로 다른 재질을 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
제2 투광성 전도층(142)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제2 투광성 전도층(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
제2 절연층(154)은 제1 및 제2 관통홀(TH1, TH2)을 형성하면서 금속 반사층(140)의 아래에 배치될 수 있다. 여기서, 제1 관통홀(TH1:TH11, TH12)은 제1 전극(132)을 노출시키고 제2 관통홀(TH2)은 제2 전극(134)을 노출시킨다. 제1 및 제2 관통홀(TH1, TH2) 각각은 블라인드 홀(blind hole)일 수 있다.
제2 절연층(154)이 금속 반사층(140) 아래에 배치됨으로써, 금속 반사층(140)과 제1 본딩 패드(162)가 전기적으로 이격될 수 있다.
또한, 제2 절연층(154)은 제2 본딩 패드(164)와 금속 반사층(140) 사이에 배치될 수도 있다. 이때, 제2 절연층(154)은 제2 전극(134)과 제2 본딩 패드(164) 사이에는 배치되지 않는다. 그러나, 다른 실시 예에 의하면, 제2 절연층(154)은 제2 본딩 패드(164)와 금속 반사층(140) 사이에는 배치되지 않을 수도 있다.
제2 절연층(154)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다.
제1-1 절연층(152-1), 제1-2 절연층(152-2) 또는 제2 절연층(154) 중 적어도 2개는 동일한 재질을 포함할 수 있다. 예를 들어, 제1-1 절연층(152-1), 제1-2 절연층(152-2) 및 제2 절연층(154)은 모두 동일한 재질로 이루어질 수 있다. 또는, 제1-1 절연층(152-1)과 제1-2 절연층(152-2)은 동일한 재질로 이루어지고, 제2 절연층(154)은 제1-1 및 제1-2 절연층(152-1, 152-2)과 다른 재질로 이루어질 수 있다.
제1 본딩 패드(162)는 제2 절연층(154)에 의해 정의되는 제1 관통홀(TH1:TH11, TH12)에 매립되어 제1 전극(132)과 전기적으로 연결될 수 있다. 즉, 제1 본딩 패드(162)는 제1 전극(132)을 통해 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
제2 본딩 패드(164)는 제2 절연층(154)에 의해 정의되는 제2 관통홀(TH2)에 매립되어 제2 전극(134)과 전기적으로 연결될 수 있다. 즉, 제2 본딩 패드(164)는 제2 전극(134)을 통해 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다.
제1 본딩 패드(162)와 제2 본딩 패드(164)는 제1 방향과 직교하는 제2 또는 제3 방향으로 서로 이격되어 배치될 수 있다.
제1 및 제2 본딩 패드(162, 164) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 및 제2 전극(150, 140) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다. 제1 및 제2 본딩 패드(162, 164) 각각은 Ti, Ni, Au 또는 Sn 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 예를 들어, 제1 및 제2 본딩 패드(162, 164) 각각은 Ti/Ni/Ti/Ni/Cu/Ni/Au로 구현될 수 있다.
제1 및 제2 리드 프레임(182, 184)은 절연부(186)에 의해 서로 전기적으로 이격될 수 있다. 제1 리드 프레임(182)은 제1 솔더부(172)를 통해 제1 본딩 패드(162)와 전기적으로 연결되고, 제2 리드 프레임(184)은 제2 솔더부(174)를 통해 제2 본딩 패드(164)와 전기적으로 연결될 수 있다. 제1 및 제2 리드 프레임(182, 184)은 절연부(186)에 의해 서로 전기적으로 이격될 수 있다. 제1 및 제2 리드 프레임(182, 184) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(182, 184) 각각의 물질의 종류에 국한되지 않는다.
절연부(186)는 제1 및 제2 리드 프레임(182, 184) 사이에 배치되어, 제1 및 제2 리드 프레임(182, 184)을 전기적으로 절연시킨다. 이를 위해, 절연부(186)는 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있지만, 실시 예는 이에 국한되지 않는다.
제1 솔더부(172)는 제1 본딩 패드(162)와 제1 리드 프레임(182) 사이에 배치되어, 이들(162, 182)을 전기적으로 연결하는 역할을 한다. 제1 솔더부(172)는 제1 본딩 패드(162) 및 제1 전극(132)을 경유하여 제1 도전형 반도체층(122)과 전기적으로 연결된다. 따라서, 제1 솔더부(172)는 제1 도전형 반도체층(122)을 제1 리드 프레임(182)에 전기적으로 연결시킬 수 있다.
제2 솔더부(174)는 제2 본딩 패드(164)와 제2 리드 프레임(184) 사이에 배치되어, 이들(164, 184)을 전기적으로 연결하는 역할을 한다. 제2 솔더부(174)는 제2 본딩 패드(164), 제2 전극(134) 및 제1 투광성 전도층(136)을 경유하여 제2 도전형 반도체층(126)과 전기적으로 연결된다. 따라서, 제2 솔더부(174)는 제2 도전형 반도체층(126)을 제2 리드 프레임(184)에 전기적으로 연결시킬 수 있다.
제1 및 제2 솔더부(172, 174) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있으나, 실시 예는 이에 국한되지 않는다. 경우에 따라서, 제1 솔더부(172) 및 제2 솔더부(174)는 생략될 수도 있다. 이 경우, 제1 본딩 패드(162)가 제1 솔더부(172)의 역할을 수행하고, 제2 본딩 패드(164)가 제2 솔더부(174)의 역할을 수행할 수 있다. 즉, 제1 솔더부(172)와 제2 솔더부(174)가 생략될 경우, 제1 본딩 패드(162)는 제1 리드 프레임(182)과 직접 연결되고, 제2 본딩 패드(164)는 제2 리드 프레임(184)과 직접 연결될 수 있다.
또한, 패키지 몸체(188)는 제1 및 제2 리드 프레임(182, 184)과 함께 캐비티(C)를 형성할 수 있으나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 패키지 몸체(188)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(188) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(188)의 상부면에 의해 캐비티가 정의될 수도 있다.
캐비티(C) 내에 도 1에 도시된 바와 같이 발광 소자(100)가 배치될 수 있다.
패키지 몸체(188)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있다. 만일, 패키지 몸체(188)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(182, 184)은 패키지 몸체(188)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(182, 184)을 형성하는 패키지 몸체(188)는 절연부(186)에 의해 서로 전기적으로 분리될 수 있다.
또한, 몰딩 부재(190)는 캐비티(C) 내에 배치된 발광 소자(100)를 포위하여 보호하도록 배치될 수 있다. 몰딩 부재(190)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(100)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
이하, 도 1에 도시된 발광 소자(100)의 제조 방법을 도 4a 내지 도 4i를 참조하여 다음과 같이 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 1에 도시된 발광 소자(100)는 다른 제조 방법에 의해서도 제조될 수 있음은 물론이다.
도 4a 내지 도 4i는 도 1에 도시된 발광 소자(100)의 제조 방법을 설명하기 위한 공정 단면도를 나타낸다.
도 4a를 참조하면, 기판(110) 위에 제1 도전형 반도체층(122)과 활성층(124)과 제2 도전형 반도체층(126)을 순차적으로 적층하여 발광 구조물(120)을 형성할 수 있다.
기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다.
기판(110) 위에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 적층하여 발광 구조물(120)을 형성할 수 있다.
제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체를 이용하여 형성될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 이용하여 형성될 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 이용하여 형성될 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체를 이용하여 형성될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
이후, 도 4b를 참조하면, 제2 도전형 반도체층(126)과 활성층(124)과 제1 도전형 반도체층(122)을 메사 식각(Mesa etching)하여 제1 도전형 반도체층(122)을 노출하는 제3 관통홀(TH3)을 형성할 수 있다. 제3 관통홀(TH3)이 형성됨에 따라 발광 구조물(120)의 제2 도전형 반도체층(126) 및 활성층(124)의 측부가 제3 관통홀(TH3)에서 노출될 수 있다.
이후, 도 4c를 참조하면, 제3 관통홀(TH3)에서 노출된 발광 구조물(120)의 측벽과 상부 가장 자리를 감싸고, 제1 투광성 전도층(136)이 형성될 제2 도전형 반도체층(126)의 상부를 노출하도록 제1-1 절연층(152-1)을 형성할 수 있다.
예를 들어, 제1-1 절연층(152-1)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다.
이후, 도 4d를 참조하면, 제1-1 절연층(152-1)에 의해 노출된 제2 도전형 반도체층(126) 위에 제1 투광성 전도층(136)을 형성한다. 예를 들어, 제1-1 절연층(152-1)에 의해 노출된 제2 도전형 반도체층(126) 위에 ITO를 증착하고 열처리하여 제1 투광성 전도층(136)을 형성할 수 있다.
제1 투광성 전도층(136)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제1 투광성 전도층(136)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 형성될 수 있으나, 이러한 재료로 한정하지는 않는다.
이후, 도 4e를 참조하면, 제3 관통홀(TH3)을 매립하면서 제1-1 절연층(152-1)에 의해 덮이지 않고 노출된 제1 도전형 반도체층(122) 위에 제1 전극(132)을 형성한다. 제1 전극(132)은 금속으로 형성될 수 있으며, Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cr 및 이들의 선택적인 조합으로 이루어질 수 있다.
이후, 도 4f를 참조하면, 제1 투광성 전도층(136) 위에 제2 전극(134)을 형성한다. 제2 전극(134)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 형성될 수 있다.
이후, 도 4g를 참조하면, 제1-1 절연층(152-1)의 측부와 상부를 덮고, 제2 전극(134)의 상부 영역을 노출하면서 제1-2 절연층(152-2)을 발광 구조물(120) 위에 형성한다. 제1-2 절연층(152-2)은 제1-1 절연층(152-1)과 동일한 물질일 수도 있고 서로 다른 물질일 수도 있다. 제1-2 절연층(152-2)은 예를 들어, SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 이용하여 형성될 수 있다.
이후, 도 4h를 참조하면, 제1-2 절연층(152-2)에 의해 덮이지 않고 노출된 제2 전극(134)의 상부와 제1-2 절연층(152-2) 위에 금속 반사층(140)을 형성한다. 금속 반사층(140)과 제1-2 절연층(152-2) 간의 접착력을 향상시키기 위해, 금속 반사층(140)을 형성하기 이전에 제1-2 절연층(152-2)의 상부에 제2 투광성 전도층(142)을 더 형성할 수도 있다. 그러나, 다른 실시 예에 의하면, 제2 투광성 전도층(142)의 형성은 생략될 수도 있다.
금속 반사층(140)의 재질은 전술한 제2 전극(134)의 재질과 동일할 수도 있고, 서로 다를 수도 있다. 예를 들어, 금속 반사층(140)은 알루미늄(Al), 금(Au), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 티타늄(Ti), 크롬(Cr) 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 형성될 수 있으나, 실시 예는 이에 국한되지 않는다.
제2 투광성 전도층(142)은 전술한 제1 투광성 전도층(136)과 동일하거나 서로 다른 재질을 이용하여 형성될 수 있으나, 실시 예는 이에 국한되지 않는다. 제2 투광성 전도층(142)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제2 투광성 전도층(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 형성될 수 있으며, 이러한 재료로 한정하지는 않는다.
이후, 도 4i를 참조하면, 제1 전극(132)의 상부를 노출시키는 제1 관통홀(TH1:TH11, TH12)과 제2 전극(134)의 상부를 노출시키는 제2 관통홀(TH2)을 정의하면서, 도 4h에 도시된 결과물 위에 제2 절연층(154)을 형성할 수 있다. 제2 절연층(154)은 제1-1 및 제1-2 절연층(152-1, 152-2)과 동일한 물질 또는 다른 물질로 구현될 수 있다. 제2 절연층(154)은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 이용하여 형성될 수 있다.
이후, 도 1 및 도 2를 참조하면, 제1 관통홀(TH1:TH11, TH12)에 제1 본딩 패드(162)를 매립하고 제2 관통홀(TH2)에 제2 본딩 패드(164)를 매립하여 발광 소자(100)를 완성할 수 있다.
제1 및 제2 본딩 패드(162, 164)는 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, 제1 및 제2 전극(132, 134) 각각의 물질과 동일하거나 다른 물질을 포함할 수 있다. 제1 및 제2 본딩 패드(162, 164) 각각은 Ti, Ni, Au 또는 Sn 중 적어도 하나를 이용하여 형성될 수 있으나, 실시 예는 이에 국한되지 않는다.
전술한 실시 예에 의한 발광 소자 패키지(200)는 플립 칩 본딩형 구조를 갖는다. 따라서, 활성층(124)에서 방출되는 광을 상부 방향(예를 들어, +z축 방향)으로 출사시키거나 측부 방향(예를 들어, x축 방향)으로 출사시키고자 할 경우, 하부 방향(예를 들어, -z축 방향)으로 진행하는 광을 상부 방향을 향해 반사시킬 필요가 있다. 그러므로, 실시 예에 의한 발광 소자 패키지(200)의 경우 금속 반사층(140)을 이용하여 광을 상부 방향으로 반사시킴으로써 광속이 개선될 수 있다. 예를 들어, 도 3에서 화살표(OL)로 표시한 바와 같이, 활성층(124)에서 방출된 광은 제1 전극(132)에서 반사된 후 금속 반사층(140)에서 반사된 후 다시 제1 전극(132)에서 반사되어 상부 방향으로 출사될 수 있다.
또한, 실시 예에서와 같이, 광을 반사시키기 위해 금속 반사부(140)을 사용하지 않고 분산 브래그 반사층(DBR:Distributed Bragg Reflector)(미도시)을 사용할 경우, 다음과 같은 문제점이 야기될 수 있다.
DBR은 파티클에 민감하다. 따라서, DBR을 제조하는 공정에서 파티클이 존재할 경우 DBR이 제대로 형성되지 못할 수 있다. 그러나, 실시 예에서와 같이 DBR 대신에 금속 반사층(140)을 이용할 경우 금속 반사층(140)은 파티클에 DBR만큼 민감하지 않으므로, 제조 공정 조건이 까다롭지 않게 된다.
또한, DBR은 일반적으로 물리적 기상 증착(PVD:Physical Vapor Deposition)법에 의해 제조될 수 있다. PVD법의 특성으로 인해, DBR의 스텝 커버리지(step coverage)는 열악하다. 그러나, 일반적으로 DBR이 제 기능을 수행하기 위해서는 DBR이 원하는 두께를 가져야 한다. 따라서, 스텝 커버리지가 열악한 DBR의 광 반사 능력이 저하될 수 있다. 그러나, 실시 예에 의하면, DBR 대신에 사용되는 금속 반사층(140)은 스텝 커버리지가 양호하므로 반사 능력이 저하되지 않는다. 예를 들어, 금속 반사층(140)은 스퍼터(sputter) 방식에 의해 제조될 수 있어 스텝 커버리지가 양호하다. 결국, 실시 예에서와 같이 DBR 대신에 금속 반사층(140)을 사용할 경우, 두께에 따른 제약도 해소될 수 있다.
또한, DBR의 제조 공정에 장시간이 소요되는 반면, 금속 반사층(140)의 제조 공정은 상대적으로 단시간 내에 수행될 수 있다. 따라서, 실시 예에 의하면, DBR 대신에 금속 반사층(140)을 이용하므로 제조 공정 기간이 단축될 수 있다.
또한, DBR을 사용할 경우, 박막의 열적 스트레스 혹은 열 팽창 계수의 차이로 인해 발광 소자 패키지에 크랙이나 박리가 야기될 수 있다. 그러나, 실시 예에 의하면, DBR 대신에 금속 반사층(140)을 사용하므로 크랙이나 박리가 야기될 염려가 해소될 수 있다.
또한, 금속 반사부(140)가 배치되지 않을 경우, ESD(Electrostatic Discharge) 등에 의해 제2 전극(134)과 제1-2 절연층(152-2)의 경계면(B)에 매우 높은 전계(E1)가 집중되어 발광 소자 패키지가 파괴될 수 있다. 반면에, 도 3을 참조하면, 실시 예에 의한 발광 소자 패키지(200)의 경우, 금속 반사층(140)이 제2 도전형 캐리어(예를 들어, 정공(
Figure 112015029923184-pat00001
))가 공급되는 제2 전극(134)과 전기적으로 연결되어 배치된다. 이와 같이 금속 반사층(140)에 제2 도전형 캐리어가 존재하므로 금속 반사층(140)와 접하는 제1-2 절연층(152-2)의 일측(152A)에는 제1 도전형 캐리어(예를 들어, 전자(
Figure 112015029923184-pat00002
))가 몰리게 된다. 이로 인해, 제1-2 절연층(152-2)의 반대쪽의 제1-1 절연층(152-1)의 타측(152B)에는 제2 도전형 캐리어(예를 들어, 정공정공(
Figure 112015029923184-pat00003
))이 몰린다. 따라서, 제1-1 절연층(152-1)의 타측(152B)과 접하는 제2 도전형 반도체층(126)에는 제1 도전형 캐리어(예를 들어, 전자(
Figure 112015029923184-pat00004
))가 몰리게 된다.
결국, 금속 반사층(140)의 제2-1 세그먼트(S21)에서 도시된 바와 같이 전위차가 야기되어, 피크 전위(또는, 피크 전계)는 억압(suppress)(즉, 쉴드 효과(shielding effect))되어, 금속 반사층(140)이 존재하지 않을 경우의 제1 전계(E1)보다 낮은 제2 전계(E2)로 전계(E)가 감소될 수 있다. 이와 같이, 금속 반사층(140)은 발광 소자 패키지(200)의 파괴를 방지하는 역할을 수행할 수도 있다.
또한, 은(Ag)은 금속 중에서도 열 전달도가 매우 높은 물질이다. 이를 고려할 때, 금속 반사층(140)이 은과 같이 열 전달도가 높은 물질로 구현되고 금속 반사층(140)의 표면적이 넓어질 경우, 발광 소자 패키지(200)의 열 저항은 감소하여 작아져 열 방출 특성이 개선될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자 110: 기판
110S: 사파이어 기판의 측면 110B: 사파이어 기판의 저면
120: 발광 구조물 120T: 발광 구조물의 최상면
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 132: 제1 전극
132T: 제1 전극의 상면 134: 제2 전극, 접촉층
134-1: 접촉층의 일부 136: 제1 투광성 전도층
140: 금속 반사층, 연장층 140T: 연장층의 최상면
140B: 연장층의 저면 140-1: 연장층의 일부
142: 제2 투광성 전도층
152-1: 제1-1 절연층, 제1 절연층의 제1 층
152-2: 제1-2 절연층, 제1 절연층의 제2층
152: 제1 절연층 152T: 제1 절연층의 상면
154: 제2 절연층 154-1: 제2 절연층의 제1 부
154-2: 제2 절연층의 제2부 154-3: 제2 절연층의 제3 부
162: 제1 본딩 패드 162T: 제1 본딩 패드의 최상면
164: 제2 본딩 패드 164T: 제2 본딩 패드의 최상면
172: 제1 솔더부 174: 제2 솔더부
182: 제1 리드 프레임 184: 제2 리드 프레임
186: 절연부 188: 패키지 몸체
190: 몰딩 부재 200: 발광 소자 패키지
EL2: 제2 전극 h1: 제1 높이
h2: 제2 높이 T11: 제1-1 두께
T12: 제1-2 두께, 제1 두께 T2: 제2 두께

Claims (20)

  1. 사파이어 기판;
    상기 사파이어 기판 상에 배치되는 발광 구조물;
    상기 발광 구조물과 전기적으로 연결되는 제1 및 제2 전극;
    상기 발광 구조물 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되는 제2 절연층; 및
    상기 제2 절연층 상에 배치되는 제1 및 제2 본딩 패드를 포함하고,
    상기 발광 구조물은 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제1 전극은 상기 제1 도전형 반도체층과 전기적으로 연결되고,
    상기 제2 전극은 상기 제2 도전형 반도체층과 전기적으로 연결되고,
    상기 제1 본딩 패드는 상기 제1 전극과 전기적으로 연결되고,
    상기 제2 본딩 패드는 상기 제2 전극과 전기적으로 연결되고,
    상기 제2 전극은 상기 제2 도전형 반도체층과 접촉하는 접촉층, 및 상기 접촉층 상에 배치되는 연장층을 포함하고,
    상기 연장층은 상기 접촉층의 상면에서 상기 제1 절연층의 상면으로 연장되고,
    상기 제2 절연층은 상기 연장층의 상면의 적어도 일부를 덮는 제1 부, 상기 제1 전극의 상면과 접촉하는 제2 부, 및 상기 제1 절연층의 상면과 접촉하는 제3 부를 포함하고,
    상기 제1 절연층은 중첩부를 포함하고,
    상기 제1 절연층의 중첩부는 상기 연장층의 일부, 및 상기 접촉층의 일부와 수직으로 중첩하고,
    상기 제2 절연층의 상기 제1 부, 상기 제2 부 및 상기 제3 부는 서로 연결된 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 절연층은 제1 층, 및 제2 층을 포함하고,
    상기 제1 층과 상기 제2 층은 서로 다른 물질을 구비하는 발광 소자.
  3. 제2 항에 있어서,
    상기 제2 층의 제1-2 두께는 상기 제1 층의 제1-1 두께보다 더 두꺼운 발광 소자.
  4. 제1 항에 있어서,
    상기 제1 절연층은 제1 물질을 포함하고,
    상기 제2 절연층은 제2 물질을 포함하고,
    상기 제1 물질과 상기 제2 물질은 서로 다른 발광 소자.
  5. 제4 항에 있어서,
    상기 제1 물질은 SiO2 를 포함하고,
    상기 제2 물질은 Si3N4를 포함하는 발광 소자.
  6. 제1 항에 있어서,
    상기 제1 본딩 패드의 최상면과 상기 발광 구조물의 최상면 사이의 제1 높이는 상기 제2 본딩 패드의 최상면과 상기 발광 구조물의 상기 최상면 사이의 제2 높이와 같은 발광 소자.
  7. 제6 항에 있어서,
    상기 제2 절연층의 제2 부는 상기 제2 절연층의 제1 부보다 상기 활성층에 더 가까이 배치된 발광 소자.
  8. 제1 항에 있어서,
    상기 제1 전극은 상기 제2 전극과 수직으로 중첩되는 발광 소자.
  9. 제8 항에 있어서,
    상기 제1 전극은 상기 제2 전극의 상기 연장층과 수직으로 중첩되는 발광 소자.
  10. 제8 항에 있어서,
    상기 제2 본딩 패드는 상기 제1 절연층의 중첩부와 수직으로 중첩되는 발광 소자.
  11. 제1 항에 있어서,
    상기 제2 전극의 상기 연장층은 최상면과 저면 사이에 단차부를 포함하는 발광 소자.
  12. 제11 항에 있어서,
    상기 제1 절연층의 중첩부는 상기 연장층과 접촉하는 발광 소자.
  13. 사파이어 기판;
    상기 사파이어 기판 상에 배치되는 발광 구조물;
    상기 발광 구조물과 전기적으로 연결되는 제1 및 제2 전극;
    상기 제1 전극과 전기적으로 연결되는 제1 본딩 패드;
    상기 제2 전극과 전기적으로 연결되는 제2 본딩 패드;
    상기 발광 구조물 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되는 제2 절연층; 및
    상기 사파이어 기판 저면 상에 배치되는 형광체층을 포함하고,
    상기 발광 구조물은 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제2 전극은 접촉층, 및 상기 접촉층 상에 배치되는 연장층을 포함하고,
    상기 제2 전극의 연장층은 상기 제1 절연층 상으로 연장되고,
    상기 제2 절연층은 상기 연장층의 상면의 적어도 일부를 덮는 제1 부, 상기 제1 전극의 상면과 접촉하는 제2 부, 및 상기 제1 절연층의 상면과 접촉하는 제3 부를 포함하고,
    상기 제1 절연층은 중첩부를 포함하고,
    상기 중첩부는 상기 연장층의 일부, 및 상기 접촉층의 일부와 수직으로 중첩하고,
    상기 제2 절연층의 상기 제1 부, 상기 제2 부 및 상기 제3 부는 서로 연결된 발광 소자 패키지.
  14. 제13 항에 있어서,
    상기 제1 절연층은 제1 물질을 포함하고,
    상기 제2 절연층은 제2 물질을 포함하고,
    상기 제1 물질과 상기 제2 물질은 서로 같은 발광 소자 패키지.
  15. 제13 항에 있어서,
    상기 제1 절연층은 제1 물질을 포함하고,
    상기 제2 절연층은 제2 물질을 포함하고,
    상기 제1 물질과 상기 제2 물질은 서로 다른 발광 소자 패키지.
  16. 제15 항에 있어서,
    상기 제1 물질은 SiO2 를 포함하고,
    상기 제2 물질은 Si3N4를 포함하는 발광 소자 패키지.
  17. 제13 항에 있어서,
    상기 제1 절연층은 제1 두께를 갖고,
    상기 제2 절연층은 제2 두께를 갖고,
    상기 제1 두께는 상기 제2 두께보다 크고,
    상기 제1 본딩 패드의 최상면과 상기 발광 구조물의 최상면 사이의 제1 높이는 상기 제2 본딩 패드의 상기 최상면과 상기 발광 구조물의 최상면 사이의 제2 높이와 같은 발광 소자 패키지.
  18. 제17 항에 있어서,
    상기 제1 절연층은 상기 제1 전극 상에서 상기 발광 구조물 상으로 연장되는 발광 소자 패키지.
  19. 제17 항에 있어서,
    상기 연장층은 상기 제1 절연층과 접촉하는 발광 소자 패키지.
  20. 제17 항에 있어서,
    상기 형광체는 상기 사파이어 기판의 저면, 측면 상에 배치된 발광 소자 패키지.
KR1020150042677A 2015-03-26 2015-03-26 발광 소자 및 발광 소자 패키지 KR102038443B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150042677A KR102038443B1 (ko) 2015-03-26 2015-03-26 발광 소자 및 발광 소자 패키지
US15/561,415 US10326056B2 (en) 2015-03-26 2016-03-17 Light emitting device, light emitting device package including the device, and lighting apparatus including the package
PCT/KR2016/002713 WO2016153218A1 (ko) 2015-03-26 2016-03-17 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
US16/362,166 US10546977B2 (en) 2015-03-26 2019-03-22 Light emitting device, light emitting device package including the device, and lighting apparatus including the package
US16/540,601 US10651345B2 (en) 2015-03-26 2019-08-14 Light emitting device, light emitting device package including the device, and lighting apparatus including the package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150042677A KR102038443B1 (ko) 2015-03-26 2015-03-26 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160115309A KR20160115309A (ko) 2016-10-06
KR102038443B1 true KR102038443B1 (ko) 2019-10-30

Family

ID=56978880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150042677A KR102038443B1 (ko) 2015-03-26 2015-03-26 발광 소자 및 발광 소자 패키지

Country Status (3)

Country Link
US (3) US10326056B2 (ko)
KR (1) KR102038443B1 (ko)
WO (1) WO2016153218A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038443B1 (ko) * 2015-03-26 2019-10-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102613238B1 (ko) 2017-01-10 2023-12-13 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
KR102379733B1 (ko) 2017-09-15 2022-03-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10862015B2 (en) * 2018-03-08 2020-12-08 Samsung Electronics., Ltd. Semiconductor light emitting device package
DE102018122492A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4976849B2 (ja) 2004-07-12 2012-07-18 ローム株式会社 半導体発光素子
JP2013135234A (ja) 2011-12-26 2013-07-08 Lg Innotek Co Ltd 発光素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
KR100568269B1 (ko) 2003-06-23 2006-04-05 삼성전기주식회사 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
JP2008016629A (ja) 2006-07-05 2008-01-24 Mitsubishi Cable Ind Ltd ３族窒化物系発光ダイオード素子の製造方法
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101017394B1 (ko) * 2008-09-30 2011-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
US8963178B2 (en) * 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
KR101138952B1 (ko) * 2010-09-24 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
US8802461B2 (en) * 2011-03-22 2014-08-12 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
JP5708285B2 (ja) 2011-06-10 2015-04-30 豊田合成株式会社 半導体発光素子及び半導体発光装置
JP5949294B2 (ja) 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
KR101902392B1 (ko) * 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
CN103988322B (zh) 2012-07-18 2016-10-12 世迈克琉明有限公司 半导体发光器件
KR101371545B1 (ko) 2012-07-30 2014-03-07 주식회사 세미콘라이트 반도체 발광소자
KR102086365B1 (ko) * 2013-04-19 2020-03-09 삼성전자주식회사 반도체 발광소자
JP6045999B2 (ja) 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
KR102038443B1 (ko) * 2015-03-26 2019-10-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4976849B2 (ja) 2004-07-12 2012-07-18 ローム株式会社 半導体発光素子
JP2013135234A (ja) 2011-12-26 2013-07-08 Lg Innotek Co Ltd 発光素子

Also Published As

Publication number Publication date
US10651345B2 (en) 2020-05-12
WO2016153218A1 (ko) 2016-09-29
US20180108812A1 (en) 2018-04-19
US20190221714A1 (en) 2019-07-18
US10326056B2 (en) 2019-06-18
US10546977B2 (en) 2020-01-28
US20190371970A1 (en) 2019-12-05
KR20160115309A (ko) 2016-10-06

Similar Documents

Publication Publication Date Title
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
US9680065B2 (en) Light emitting device and light emitting device package including the same
JP6811715B2 (ja) 発光素子パッケージ及び照明装置
JP6783048B2 (ja) 発光素子パッケージ及びそれを含む照明装置
US10109772B2 (en) Light emitting device package and lighting apparatus including the same
JP6796078B2 (ja) 発光素子及び発光素子パッケージ
KR102569249B1 (ko) 발광 소자 패키지
US20190051801A1 (en) Light-emitting element and light-emitting element package including the same
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20160037471A (ko) 발광 소자 패키지
KR102087948B1 (ko) 발광 소자 패키지
KR102320866B1 (ko) 발광 소자 및 발광 소자 패키지
KR102346157B1 (ko) 발광 소자 패키지
KR102343098B1 (ko) 발광 소자
KR101991033B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant