KR101991033B1 - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR101991033B1
KR101991033B1 KR1020130004387A KR20130004387A KR101991033B1 KR 101991033 B1 KR101991033 B1 KR 101991033B1 KR 1020130004387 A KR1020130004387 A KR 1020130004387A KR 20130004387 A KR20130004387 A KR 20130004387A KR 101991033 B1 KR101991033 B1 KR 101991033B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting device
layer
disposed
Prior art date
Application number
KR1020130004387A
Other languages
English (en)
Other versions
KR20140092082A (ko
Inventor
김원중
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130004387A priority Critical patent/KR101991033B1/ko
Publication of KR20140092082A publication Critical patent/KR20140092082A/ko
Application granted granted Critical
Publication of KR101991033B1 publication Critical patent/KR101991033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

실시예에 따른 발광소자 패키지는 몸체; 상기 몸체에 배치되며 서로 전기적으로 분리된 제1 전극부 및 제2 전극부; 상기 제1,2 전극부와 전기적으로 연결된 발광소자;를 포함하고, 상기 제1,2 전극부는 절연부와 금속 배선을 각각 포함하고, 상기 몸체 및 상기 절연부는 투명한 재질로 이루어진다.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
도 1은 종래의 발광소자 패키지를 나타낸 단면도이다.
도 1을 참조하면, 종래의 발광소자 패키지(1)는 몸체(10), 전기적으로 분리된 제1 리드 프레임(11)과 제2 리드 프레임(12), 상기 제1,2 리드 프레임(11, 12)과 전기적으로 연결된 발광소자(20)를 포함한다.
종래의 발광소자 패키지(1)는 몸체(10)가 불투명한 재질로 이루어지기 때문에 상부를 향해서만 빛이 방출되어 지향각에 제한이 있으며, 제1,2 리드 프레임(11, 12)과 발광소자(20)를 연결하는 와이어(30)에 의해 빛의 일부가 흡수되어 소멸되는 문제점이 존재한다.
실시예는 광 투과성이 향상되고 지향각이 넓은 발광소자 패키지를 제공하고자 한다.
실시예에 따른 발광소자 패키지는 몸체; 상기 몸체에 배치되며 서로 전기적으로 분리된 제1 전극부 및 제2 전극부; 상기 제1,2 전극부와 전기적으로 연결된 발광소자;를 포함하고, 상기 제1,2 전극부는 절연부와 금속 배선을 각각 포함하고, 상기 몸체 및 상기 절연부는 투명한 재질로 이루어진다.
상기 금속 배선은 상기 절연부의 표면에 위치할 수 있다.
상기 금속 배선은 적어도 하나의 라인 형태일 수 있다.
상기 제1 전극부 또는 제2 전극부 중 적어도 하나는 상기 발광소자가 안착되는 안착부 및 상기 안착부보다 폭이 좁은 리드부를 포함할 수 있다.
상기 제1,2 전극부는 상기 몸체의 측면에서 노출될 수 있다.
상기 제1,2 전극부는 상기 몸체의 바닥면에서 노출될 수 있다.
상기 발광소자는 플립칩 본딩될 수 있다.
상기 몸체의 바닥면에 반사 부재가 배치될 수 있다.
상기 발광소자와 상기 제1 전극부 또는 상기 발광소자와 상기 제2 전극부를 연결하는 전극 연결부를 더 포함할 수 있다.
상기 전극 연결부는 절연부와 금속 배선을 포함할 수 있다.
상기 몸체의 표면에 형광체가 코팅될 수 있다.
실시예에 따르면 발광소자 패키지의 광 투과성이 향상되고 지향각을 넓힐 수 있다.
도 1은 종래의 발광소자 패키지를 나타낸 단면도.
도 2는 제1 실시예에 따른 발광소자 패키지의 측단면도.
도 3은 제1 실시예에 적용될 수 있는 발광소자의 예시를 나타낸 도면.
도 4는 제1 실시예에 적용될 수 있는 제1,2 전극부의 일 예시를 설명하기 위한 사시도.
도 5a 및 도 5b는 제1,2 전극부 또는 전극 연결부의 일부분을 나타낸 평면도.
도 6a는 도 5a 및 도 5b의 제1,2 전극부를 PP 방향으로 절단하여 측면에서 바라본 단면도.
도 6b는 도 5a 및 도 5b의 전극 연결부를 PP 방향으로 절단하여 측면에서 바라본 단면도.
도 7은 제1 실시예에 적용될 수 있는 제1,2 전극부의 다른 예시를 설명하기 위한 사시도.
도 8은 제2 실시예에 따른 발광소자 패키지의 측단면도.
도 9는 제2 실시예에 적용될 수 있는 발광소자의 예시를 나타낸 도면.
도 10은 제2 실시예에 적용될 수 있는 제1,2 전극부의 일 예시를 설명하기 위한 사시도.
도 11은 제2 실시예에 적용될 수 있는 제1,2 전극부의 다른 예시를 설명하기 위한 사시도.
도 12는 제3 실시예에 따른 발광소자 패키지의 측단면도.
도 13은 제3 실시예에 적용될 수 있는 제1,2 전극부의 일 예시를 설명하기 위한 사시도.
도 14는 발광소자와 제1,2 전극부의 연결 형태를 확대하여 도시한 단면도.
도 15는 제4 실시예에 따른 발광소자 패키지의 측단면도.
도 16은 제5 실시예에 따른 발광소자 패키지의 측단면도.
도 17은 바닥면에 반사 부재가 배치된 발광소자 패키지 하부의 일부분을 확대하여 나타낸 단면도.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 제1 실시예에 따른 발광소자 패키지의 측단면도이다.
도 2를 참조하면, 제2 실시예에 따른 발광소자 패키지(200A)는 몸체(210), 상기 몸체(210)에 배치되며 서로 전기적으로 분리된 제1 전극부(220)와 제2 전극부(230), 상기 제1,2 전극부(220, 230)와 전기적으로 연결된 발광소자(100)를 포함한다.
발광소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나, 백색 LED 또는 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
도 3은 제1 실시예에 적용될 수 있는 발광소자의 예시를 나타낸 도면이다.
도 3을 참조하면, 일 예시에 따른 발광소자(100)는 제1 도전형 반도체층(122), 제2 도전형 반도체층(126), 및 상기 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이의 활성층(124)을 포함한다.
제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 합하여 발광 구조물(120)이라 칭할 수 있다.
제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 합하여 발광 구조물(120)이라 칭할 수 있다.
제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(122)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 상기 제2 도전형 반도체층(126)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.
이하에서는, 제1 도전형 반도체층(122)이 n형 반도체층, 제2 도전형 반도체층(126)이 p형 반도체층인 경우를 예로 들어 설명한다.
상기 제2 도전형 반도체층(126) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층(126)이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 활성층(124)이 위치한다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(124)이 다중 우물 구조로 이루어진 경우, 서로 번갈아 위치하는 복수 개의 우물층과 장벽층을 포함하며, 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭보다 작은 밴드갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(126)은 활성층(124)에 인접하여 위치하는 전자 차단층(Electron Blocking Layer: EBL, 127)을 포함할 수 있다.
전자 차단층(127)은 제1 도전형 반도체층(122)에서 제공되는 전자의 이동도(mobility)가 높기 때문에, 전자가 발광에 기여하지 못하고 활성층(124)을 넘어 제2 도전형 반도체층(126)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 한다. 전자 차단층(127)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, InxAlyGa1 -x-yN(0≤x<y<1)의 조성을 가질 수 있다.
발광 구조물(120)은 기판(110) 상에 위치한다.
기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
발광 구조물(120)과 기판(110) 사이에는 버퍼층(115)이 위치할 수 있다. 버퍼층(115)은 발광 구조물(120)과 기판(110)의 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(115)의 재료는 3족-5족 화합물 반도체, 예컨대, GaN, InN, AlN, InGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
기판(110)과 제1 도전형 반도체층(122) 사이에 언도프트 반도체층(미도시)이 위치할 수도 있다. 언도프트 반도체층은 제1 도전형 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층(122)과 같을 수 있다.
제1 도전형 반도체층(122)은 제2 도전형 반도체층(126)과 활성층(124)의 적어도 일부가 선택적으로 식각되어 노출된 노출면(S)을 갖는다. 상기 노출면(S) 상에 제1 전극(130)이 위치하고, 식각되지 않은 제2 도전형 반도체층(126) 상에 제2 전극(140)이 위치한다.
제1 전극(130) 및 제2 전극(140)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
제2 전극(140)이 형성되기 전 제2 도전형 반도체층(126) 상에는 도전층(150)이 형성될 수 있다.
실시예에 따라, 제2 도전형 반도체층(126)이 노출되도록 도전층(150)의 일부가 오픈되어 제2 도전형 반도체층(126)과 제2 전극(140)이 접할 수 있다.
또는, 도 3에 도시된 바와 같이, 도전층(150)을 사이에 두고 제2 도전형 반도체층(126)과 제2 전극(140)이 전기적으로 연결될 수도 있다.
도전층(150)은 제2 도전형 반도체층(126)의 전기적 특성을 향상시키고 제2 전극(140)과의 전기적 접촉을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다. 도전층(150)은 투과성을 갖는 투명 전극층으로 형성될 수 있다.
도전층(150)에는 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.
도 3에 따른 발광소자(100)는 수평형(Lateral) 구조일 수 있다. 수평형 구조란, 발광 구조물(120)에서 제1 전극(130)과 제2 전극(140)이 동일한 방향을 향해 형성되는 구조를 의미한다. 일 예로서, 도 3을 참조하면, 제1 전극(130)과 제2 전극(140)이 발광 구조물(120)의 상부 방향으로 형성되어 있다.
다시, 도 2를 참조하면, 몸체(210)는 투명한 재질로 이루어질 수 있다. 따라서, 발광소자(100)에서 생성된 빛이 몸체(210)의 상부뿐만 아니라 측면과 하부 영역으로도 방출되어 광 투과성이 향상되고 지향각이 넓어질 수 있다.
몸체(210)는 예를 들어, 강화 유리, 필름 등이 코팅된 유리(코팅 유리), 에폭시 수지, 실리콘 수지 등을 포함하여 형성될 수 있다. 몸체(210)가 에폭시 수지 또는 실리콘 수지로 이루어질 경우 몰딩으로 형성될 수 있고, 강화 유리 또는 코팅 유리로 이루어질 경우 상부 유리와 하부 유리의 본딩에 의해 형성될 수 있다. 상부 유리와 하부 유리 사이에는 발광소자(100)가 수용되는 내부 공간이 존재할 수 있다. 몸체(210)는 절연성 물질로 이루어질 수 있다.
몸체(210)에 제1 전극부(220)와 제2 전극부(230)가 배치된다. 제1,2 전극부(220, 230)는 서로 전기적으로 분리되어 있다. 제1,2 전극부(220, 230)는 일부는 몸체(210) 내에 배치되고, 일부는 회로기판(미도시)과의 연결을 위하여 외부로 노출되어 있다. 예를 들어, 제1,2 전극부(220, 230)는 일부가 몸체(210)의 바닥면에서 노출될 수 있다. 또는, 도 2에 도시된 바와 같이 제1,2 전극부(220, 230)의 일부가 몸체(210)의 측면에서 노출되어 측면을 따라 바닥면까지 노출될 수도 있다.
제1,2 전극부(220, 230)는 절연부와 금속 배선을 각각 포함하고, 상기 절연부는 투명한 재질로 이루어진다. 제1 전극부(220) 또는 제2 전극부(230) 중 적어도 하나는 안착부 및 상기 안착부보다 폭이 좁은 리드부를 포함할 수 있다. 제1,2 전극부(220, 230)에 대해서는 후에 좀 더 자세히 설명하기로 한다.
발광소자(100)는 제1 전극부(220) 또는 제2 전극부(230) 상에 배치된다. 도 2에는 일 예로서, 발광소자(100)가 제2 전극부(230) 상에 배치된 것으로 도시하였다.
발광소자(100)와 제1 전극부(220) 사이, 및 발광소자(100)와 제2 전극부(230) 사이를 연결하며 전극 연결부(240)가 배치된다.
전극 연결부(240)는 절연부와 금속 배선을 포함할 수 있다. 전극 연결부(240)의 절연부 역시 투명한 재질로 이루어질 수 있다. 전극 연결부(240)에 대해서는 후에 좀 더 자세히 설명하기로 한다.
전극 연결부(240)는 도전성 접착제(242)를 이용하여 발광소자(100), 제1 전극부(220) 및 제2 전극부(230)에 부착된다. 도전성 접착제(242)는 전극 연결부(240)의 금속 배선과 접한다.
몸체(210)는 발광소자(100)에서 생성된 빛의 파장을 변화시키기 위한 형광체를 포함할 수 있다. 형광체는 몸체(210)의 표면에 코팅될 수 있다. 형광체와 함께 광 확산제를 코팅할 수도 있으며, 광 확산제로서 필러(filler)를 사용할 수 있다. 필러의 종류로는, 예를 들어, SiO2, Y2O3, TiO2, Al2O3 또는 실리콘 파우더를 사용할 수 있으나, 이에 제한을 두는 것은 아니다. 광 확산제를 사용함으로써 광 분산 효과, 형광체 침전 방지, 광도 및 광속 증가의 효과를 가져올 수 있다. 또는, 몸체(210)가 에폭시 수지 또는 실리콘 수지로 이루어질 경우 형광체가 수지와 혼합되어 포함될 수 있다. 또는, 몸체(210)가 강화 유리 또는 코팅 유리로 이루어질 경우, 상부 유리와 하부 유리 사이의 내부 공간의 표면에 코팅될 수 있다.
형광체는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
도 4는 제1 실시예에 적용될 수 있는 제1,2 전극부의 일 예시를 설명하기 위한 사시도이다. 편의를 위하여 몸체(210)의 도시는 생략하였다.
제2 전극부(230) 상에 발광소자(100)가 배치되며, 발광소자(100)는 상술한 수평형 발광소자일 수 있다.
제2 전극부(230)는 안착부(232) 및 상기 안착부(232)보다 폭이 좁은 리드부(234)를 포함한다. 안착부(232) 상에 발광소자(100)가 안착되며, 리드부(234)는 일부가 몸체(210)의 외부로 노출되어 회로기판(미도시)과 연결될 수 있다. 제1 전극부(220)는 리드부(224)로만 이루어질 수 있다. 여기서, 안착부의 폭 또는 리드부의 폭이란 발광소자 패키지(200A)의 배면에서부터 정면 방향으로의 안착부의 길이 또는 리드부의 길이일 수 있다.
발광소자(100)는 전극 연결부(240)를 통해 제1,2 전극부(220, 230)와 연결된다. 제1 전극부(220)는 전극 연결부(240)를 통해 발광소자(100)의 제1 전극(130)과 전기적으로 연결되고 제2 전극부(230)는 전극 연결부(240)를 통해 발광소자(100)의 제2 전극(140)과 전기적으로 연결될 수 있다. 또는, 제1 전극부(220)는 전극 연결부(240)를 통해 발광소자(100)의 제2 전극(140)과 전기적으로 연결되고 제2 전극부(230)는 발광소자(100)의 제1 전극(130)과 전기적으로 연결될 수 있다.
전극 연결부(240)는 서로 다른 폭을 갖는 부분을 포함할 수 있다. 예를 들어, 전극 연결부(240)는 발광소자(100)와 만나는 부분의 폭(W1)보다 제1,2 전극부(220, 230)와 만나는 부분의 폭(W2)이 더 넓을 수 있다.
도 5a 및 도 5b는 제1,2 전극부 또는 전극 연결부의 일부분을 나타낸 평면도이다. 즉, 도 5a 및 도 5b에 나타난 부분는 제1 전극부(220), 제2 전극부(230) 또는 전극 연결부(240)의 일부분일 수 있다.
제1,2 전극부(220, 230)는 절연부(220-1, 230-1)와 금속 배선(220-2, 230-2)을 각각 포함한다. 절연부(220-1, 230-1)는 절연 물질로 이루어지며, 예를 들어, 강화 유리 또는 코팅 유리로 형성될 수 있다. 금속 배선(220-2, 230-2)은 도전성 금속으로 이루어지며, 예를 들어 은(Ag), 금(Au), 구리(Cu) 등을 포함하여 이루어질 수 있다. 금속 배선(220-2, 230-2)은 절연부(220-1, 230-1)의 표면에 위치할 수 있다.
제1,2 전극부(220, 230)의 금속 배선(220-2, 230-2)은 적어도 하나의 라인 형태로 형성될 수 있다. 도 5a에 도시된 바와 같이 상대적으로 폭이 좁은 복수 개의 라인이 이격된 형태로 배치될 수도 있고, 도 5b에 도시된 바와 같이 상대적으로 폭이 넓은 하나의 라인이 중앙에 배치될 수도 있다.
마찬가지로, 전극 연결부(240)는 절연부(240-1)와 금속 배선(240-2)을 포함한다. 절연부(240-1)는 절연 물질로 이루어지며, 예를 들어, 강화 유리 또는 코팅 유리로 형성될 수 있다. 금속 배선(240-2)은 도전성 금속으로 이루어지며, 예를 들어 은(Ag), 금(Au), 구리(Cu) 등을 포함하여 이루어질 수 있다. 금속 배선(240-2)은 절연부(240-1)의 표면에 위치할 수 있다.
전극 연결부(240)의 금속 배선(240-2)은 적어도 하나의 라인 형태로 형성될 수 있다. 도 5a에 도시된 바와 같이 상대적으로 폭이 좁은 복수 개의 라인이 이격된 형태로 배치될 수도 있고, 도 5b에 도시된 바와 같이 상대적으로 폭이 넓은 하나의 라인이 중앙에 배치될 수도 있다.
도 6a는 도 5a 및 도 5b의 제1,2 전극부를 PP 방향으로 절단하여 측면에서 바라본 단면도이다.
도 6a에서 A 방향은 몸체(210)에 배치된 제1,2 전극부(220, 230)에서 발광소자 패키지(200A)의 외부를 향하는 방향이고, B 방향은 몸체(210)에 배치된 제1,2 전극부(220, 230)에서 발광소자 패키지(200A)의 내부를 향하는 방향으로 정의한다.
발광소자 패키지(200A)에서, 제1,2 전극부(220, 230)의 금속 배선(220-2, 230-2)은 절연부(220-1, 230-1)의 양 면 중에서 A 방향의 일면에 위치할 수 있다. 도 4를 참조하여 다시 설명하면, 제1,2 전극부(220, 230)의 금속 배선(220-2, 230-2)은 전극 연결부(240)에 의해 발광소자(100)와 전기적으로 연결되는 부분에서부터 발광소자 패키지(200A)의 외부를 향하는 방향을 따라 몸체(210)의 바닥면까지 위치할 수 있다.
제1,2 전극부(220, 230)에서 금속 배선(220-2, 230-2)이 존재하는 부분을 금속 배선 영역이라 정의한다. 제1 전극부(220)는 리드부(224)로만 이루어지며, 발광소자 패키지(200A)의 외부를 향하는 일면이 금속 배선(220-2)이 존재할 수 있는 금속 배선 영역(226)일 수 있다. 제2 전극부(220)는 안착부(232)와 리드부(234)로 이루어지며, 리드부(234)에서 발광소자 패키지(200A)의 외부를 향하는 일면이 금속 배선(230-2)이 존재할 수 있는 금속 배선 영역(236)일 수 있다. 실시예에 따라, 제2 전극부(220)에서 전극 연결부(240)가 안착부(232)와 만나는 경우, 금속 배선 영역(236)의 일부가 안착부(232)에 위치할 수도 있다.
도 6b는 도 5a 및 도 5b의 전극 연결부를 PP 방향으로 절단하여 측면에서 바라본 단면도이다.
도 6b에서 A 방향은 발광소자 패키지(200A)의 상부를 향하는 방향이고, B 방향은 발광소자 패키지(200A)의 하부를 향하는 방향으로 정의한다.
발광소자 패키지(200A)에서, 전극 연결부(240)의 금속 배선(240-2)은 절연부(240-1)의 양 면 중에서 B 방향의 일면에 위치할 수 있다. 도 4를 참조하여 다시 설명하면, 전극 연결부(240)에서 발광소자(100) 및 제1,2 전극부(220, 230)와 접하는 부분이 존재하는 일면에 금속 배선(240-2)이 위치한다.
도 7은 제1 실시예에 적용될 수 있는 제1,2 전극부의 다른 예시를 설명하기 위한 사시도이다. 상술한 내용과 중복되는 내용은 설명을 생략하며, 이하에서는 차이점을 중심으로 설명한다.
제2 전극부(230)는 안착부(232) 및 상기 안착부(232)보다 폭이 좁은 리드부(234)를 포함한다. 안착부(232) 상에 발광소자(100)가 안착되며, 리드부(234)는 일부가 몸체(210)의 외부로 노출되어 회로기판(미도시)과 연결될 수 있다. 제1 전극부(220) 역시 안착부(222) 및 상기 안착부(222)보다 폭이 좁은 리드부(224)를 포함한다. 실시예에 따라, 제2 전극부(230)의 안착부(232) 대신 제1 전극부(220)의 안착부(222)에 발광소자(100)가 배치될 수도 있다.
제1 전극부(220)와 발광소자(100)를 연결하는 전극 연결부(240)는 제1 전극부(220)의 안착부(222)와 구조적으로 연결될 수 있다. 따라서, 리드부(224)뿐만 아니라 안착부(222)의 일부에도 금속 배선 영역(226)이 위치할 수 있다.
이 밖의 내용은 도 4 내지 도 6과 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 8은 제2 실시예에 따른 발광소자 패키지의 측단면도이다. 상술한 내용과 중복되는 내용은 설명을 생략하며, 이하에서는 차이점을 중심으로 설명한다.
도 8을 참조하면, 제2 실시예에 따른 발광소자 패키지(200B)는 몸체(210), 상기 몸체(210)에 배치되며 서로 전기적으로 분리된 제1 전극부(220)와 제2 전극부(230), 상기 제1,2 전극부(220, 230)와 전기적으로 연결된 발광소자(100)를 포함한다.
도 9는 제2 실시예에 적용될 수 있는 발광소자의 예시를 나타낸 도면이다.
도 9를 참조하면, 일 예시에 따른 발광소자(100)는 제1 도전형 반도체층(122), 제2 도전형 반도체층(126), 및 상기 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이의 활성층(124)을 포함한다.
제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 합하여 발광 구조물(120)이라 칭할 수 있다.
발광 구조물(120)의 상부, 즉 제1 도전형 반도체층(122)의 일면에 제1 전극(130)이 위치하고, 발광 구조물(120)의 하부, 즉 제2 도전형 반도체층(126)의 일면에 제2 전극층(160)이 위치한다.
일 예로서, 제2 전극층(160)은 도전층(160a) 또는 반사층(160b) 중 적어도 어느 하나를 포함할 수 있다.
도전층(160a)은 제2 도전형 반도체층(126)의 전기적 특성을 개선하기 위한 것으로, 제2 도전형 반도체층(126)과 접하여 위치할 수 있다.
도전층(160a)은 투명 전극층 또는 불투명 전극층으로 형성될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되지는 않는다.
반사층(160b)은 활성층(124)에서 생성된 빛을 반사시켜 발광소자(100)의 내부에서 소멸되는 빛의 양을 줄임으로써, 발광소자(100)의 외부양자효율을 향상시킬 수 있다.
반사층(160b)은 Ag, Ti, Ni, Cr 또는 AgCu 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정하지 않는다.
반사층(160b)이 제2 도전형 반도체층(126)과 오믹 접촉하는 물질로 이루어진 경우, 도전층(160a)은 별도로 형성하지 않을 수 있다.
발광 구조물(120)은 지지기판(180)에 의해 지지된다.
지지기판(180)은 전기 전도성과 열 전도성이 높은 물질로 형성되며, 예를 들어, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
발광 구조물(120)은 본딩층(185)에 의해 지지기판(120)에 본딩될 수 있다. 이때, 발광 구조물(120) 하부에 위치하는 제2 전극층(160)과 본딩층(185)이 접할 수 있다.
본딩층(185)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
본딩층(185)은 발광 구조물(120)에 인접하여 확산 방지층(미도시)을 포함하여, 본딩층(185)에 사용된 금속 등이 상부의 발광 구조물(120) 내부로 확산되는 것을 방지할 수도 있다.
발광 구조물(120)의 하부 둘레에 채널층(170)이 위치할 수 있다. 채널층(170)은 발광 구조물(120)을 보호하며, 발광소자(100)의 제조 과정 중 아이솔레이션 에칭시 에칭의 스톱 레이어(stop layer)로서 기능할 수 있다.
채널층(170)은 발광 구조물(120)의 제2 도전형 반도체층(126) 하부 둘레에 루프 형상, 고리 형상 또는 프레임 형상 등의 패턴으로 형성될 수 있다.
채널층(170)은 발광 구조물의 외벽이 습기에 노출되더라도 서로 쇼트가 발생하는 것을 방지하여 고습에 강한 발광소자를 제공할 수 있다.
채널층(170)은 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tinoxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있으나, 이에 한정하지 않는다.
발광 구조물(120) 상의 적어도 일부, 측면, 그리고 발광 구조물(120)의 외부로 노출된 채널층(170)의 상부에 패시베이션층(190)이 위치할 수도 있다.
패시베이션층(190)은 산화물 또는 질화물로 이루어져 발광 구조물(120)을 보호할 수 있다. 일 예로서, 패시베이션층(190)은 실리콘 산화물(SiO2)층, 실리콘 질화물층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있으나, 이에 한정하지 않는다.
발광 구조물(120)의 제1 도전형 반도체층(122) 상에는 러프니스 패턴(R)이 형성될 수 있다. 발광 구조물(120)의 상부에 패시베이션층(190)이 존재하는 경우, 상기 패시베이션층(190)에 러프니스 패턴(R)이 위치할 수도 있다. 러프니스 패턴(R)은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 러프니스 패턴(R)은 활성층(124)에서 생성된 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.
도 9에 따른 발광소자(100)는 수직형(Vertical) 구조일 수 있다. 수직형 구조란, 발광소자(100)에서 제1 전극(130)과 제2 전극층(160)이 서로 다른 방향에 각각 형성되는 구조를 의미한다. 일 예로서, 도 9를 참조하면, 발광 구조물(120)의 상부 방향으로 제1 전극(130)이 형성되고 발광 구조물(120)의 하부 방향으로 제2 전극층(160)이 형성되어 있다.
다시 도 8을 참조하면, 몸체(210)에 제1 전극부(220)와 제2 전극부(230)가 배치된다. 제1,2 전극부(220, 230)는 서로 전기적으로 분리되어 있다. 제1,2 전극부(220, 230)는 일부는 몸체(210) 내에 배치되고, 일부는 회로기판(미도시)과의 연결을 위하여 외부로 노출되어 있다. 예를 들어, 제1,2 전극부(220, 230)는 일부가 몸체(210)의 바닥면에서 노출될 수 있다. 또는, 도 9에 도시된 바와 같이 제1,2 전극부(220, 230)의 일부가 몸체(210)의 측면에서 노출되어 측면을 따라 바닥면까지 노출될 수도 있다.
제1,2 전극부(220, 230)는 절연부와 금속 배선을 각각 포함하고, 상기 절연부는 투명한 재질로 이루어진다. 제1 전극부(220) 또는 제2 전극부(230) 중 적어도 하나는 안착부 및 상기 안착부보다 폭이 좁은 리드부를 포함할 수 있다. 제1,2 전극부(220, 230)에 대해서는 후에 좀 더 자세히 설명하기로 한다.
발광소자(100)는 제1 전극부(220) 또는 제2 전극부(230) 상에 배치된다. 도 9에는 일 예로서, 발광소자(100)가 제2 전극부(230) 상에 배치된 것으로 도시하였다.
발광소자(100)와 제1 전극부(220) 사이를 연결하며 전극 연결부(240)가 배치되고, 발광소자(100)와 제2 전극부(230)는 직접 통전한다.
전극 연결부(240)는 절연부와 금속 배선을 포함할 수 있다. 전극 연결부(240)의 절연부 역시 투명한 재질로 이루어질 수 있다. 전극 연결부(240)에 대해서는 후에 좀 더 자세히 설명하기로 한다.
전극 연결부(240)는 도전성 접착제(242)를 이용하여 발광소자(100)와 제1 전극부(220)에 부착된다. 도전성 접착제(242)는 전극 연결부(240)의 금속 배선과 접한다.
도 10은 제2 실시예에 적용될 수 있는 제1,2 전극부의 일 예시를 설명하기 위한 사시도이다. 상술한 내용과 중복되는 내용은 설명을 생략하며, 이하에서는 차이점을 중심으로 설명한다.
제2 전극부(230) 상에 발광소자(100)가 배치되며, 발광소자(100)는 상술한 수직형 발광소자일 수 있다.
제2 전극부(230)는 안착부(232) 및 상기 안착부(232)보다 폭이 좁은 리드부(234)를 포함한다. 안착부(232) 상에 발광소자(100)가 안착되며, 리드부(234)는 일부가 몸체(210)의 외부로 노출되어 회로기판(미도시)과 연결될 수 있다. 제1 전극부(220)는 리드부(224)로만 이루어질 수 있다.
발광소자(100)는 전극 연결부(240) 없이 제2 전극부(230)와 직접 통전한다. 따라서, 제2 전극부(230)는 리드부(234)뿐만 아니라 안착부(232)의 일부에도 금속 배선 영역(236)이 위치한다. 안착부(232)에 위치하는 금속 배선 영역(236)은 발광소자(100)의 하부면과 대응하여 위치할 수 있다.
발광소자(100)는 전극 연결부(240)를 통해 제1 전극부(220)와 연결된다.
제1 전극부(220)는 전극 연결부(240)를 통해 발광소자(100)의 제1 전극(130)과 전기적으로 연결되고 제2 전극부(230)는 발광소자(100)의 제2 전극층(160)과 전기적으로 연결될 수 있다. 또는, 제1 전극부(220)는 전극 연결부(240)를 통해 발광소자(100)의 제2 전극층(160)과 전기적으로 연결되고 제2 전극부(230)는 발광소자(100)의 제1 전극(130)과 전기적으로 연결될 수 있다. 후자의 경우는 제2 전극층(160)이 발광소자(100)의 상부 방향에 위치하고 제1 전극(130)이 발광소자(100)의 하부 방향에 위치하는 경우이다.
이 밖의 내용은 제1 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 11은 제2 실시예에 적용될 수 있는 제1,2 전극부의 다른 예시를 설명하기 위한 사시도이다. 상술한 내용과 중복되는 내용은 설명을 생략하며, 이하에서는 차이점을 중심으로 설명한다.
제2 전극부(230)는 안착부(232) 및 상기 안착부(232)보다 폭이 좁은 리드부(234)를 포함한다. 안착부(232) 상에 발광소자(100)가 안착되며, 리드부(234)는 일부가 몸체(210)의 외부로 노출되어 회로기판(미도시)과 연결될 수 있다. 제1 전극부(220) 역시 안착부(222) 및 상기 안착부(222)보다 폭이 좁은 리드부(224)를 포함한다. 실시예에 따라, 제2 전극부(230)의 안착부(232) 대신 제1 전극부(220)의 안착부(222)에 발광소자(100)가 배치될 수도 있다.
제1 전극부(220)와 발광소자(100)를 연결하는 전극 연결부(240)는 제1 전극부(220)의 안착부(222)와 구조적으로 연결될 수 있다. 따라서, 리드부(224)뿐만 아니라 안착부(222)의 일부에도 금속 배선 영역(226)이 위치할 수 있다.
이 밖의 내용은 제1 실시예 및 도 10과 관련하여 상술한 바와 같으므로 설명을 생략한다.
도 12는 제3 실시예에 따른 발광소자 패키지의 측단면도이다. 상술한 내용과 중복되는 내용은 설명을 생략하며, 이하에서는 차이점을 중심으로 설명한다.
도 12를 참조하면, 제3 실시예에 따른 발광소자 패키지(200C)는 몸체(210), 상기 몸체(210)에 배치되며 서로 전기적으로 분리된 제1 전극부(220)와 제2 전극부(230), 상기 제1,2 전극부(220, 230)와 전기적으로 연결된 발광소자(100)를 포함한다.
발광소자(100)는 수평형 발광소자의 상부면과 하부면이 역전된 페이스-다운(Face-down) 형태로 플립칩(Flip-chip) 본딩될 수 있다.
몸체(210)는 투명한 재질로 이루어질 수 있다. 따라서, 발광소자(100)에서 생성된 빛이 몸체(210)의 상부뿐만 아니라 측면과 하부 영역으로도 방출되어 광 투과성이 향상되고 지향각이 넓어질 수 있다.
몸체(210)는 예를 들어, 강화 유리, 필름 등이 코팅된 유리(코팅 유리), 에폭시 수지, 실리콘 수지 등을 포함하여 형성될 수 있다. 몸체(210)가 에폭시 수지 또는 실리콘 수지로 이루어질 경우 몰딩으로 형성될 수 있고, 강화 유리 또는 코팅 유리로 이루어질 경우 상부 유리와 하부 유리의 본딩에 의해 형성될 수 있다. 상부 유리와 하부 유리 사이에는 발광소자(100)가 수용되는 내부 공간이 존재할 수 있다. 몸체(210)는 절연성 물질로 이루어질 수 있다.
몸체(210)에 제1 전극부(220)와 제2 전극부(230)가 배치된다. 제1,2 전극부(220, 230)는 서로 전기적으로 분리되어 있다. 제1,2 전극부(220, 230)는 일부는 몸체(210) 내에 배치되고, 일부는 회로기판(미도시)과의 연결을 위하여 외부로 노출되어 있다. 예를 들어, 제1,2 전극부(220, 230)는 일부가 몸체(210)의 바닥면에서 노출될 수 있다. 또는, 도 2에 도시된 바와 같이 제1,2 전극부(220, 230)의 일부가 몸체(210)의 측면에서 노출되어 측면을 따라 바닥면까지 노출될 수도 있다.
제1,2 전극부(220, 230)는 절연부와 금속 배선을 각각 포함하고, 상기 절연부는 투명한 재질로 이루어진다. 제1 전극부(220) 및 제2 전극부(230)는 안착부 및 상기 안착부보다 폭이 좁은 리드부를 포함할 수 있다. 제1,2 전극부(220, 230)에 대해서는 후에 좀 더 자세히 설명하기로 한다.
발광소자(100)는 제1 전극부(220) 및 제2 전극부(230) 상에 배치된다.
본 실시예에서는 발광소자(100)가 제1 전극부(220) 및 제2 전극부(230)와 직접 통전하므로 전극 연결부를 필요로 하지 않는다.
도 13은 제3 실시예에 적용될 수 있는 제1,2 전극부의 일 예시를 설명하기 위한 사시도이고, 도 14는 발광소자와 제1,2 전극부의 연결 형태를 확대하여 도시한 단면도이다.
제1 전극부(220)는 안착부(222) 및 상기 안착부(222)보다 폭이 좁은 리드부(224)를 포함한다. 마찬가지로, 제2 전극부(230)는 안착부(232) 및 상기 안착부(232)보다 폭이 좁은 리드부(234)를 포함한다. 제1 전극부(220)의 안착부(222) 및 제2 전극부(230)의 안착부(232) 각각에 발광소자(100)의 일부가 지지되면서 발광소자(100)가 배치된다. 리드부(224, 234)는 일부가 몸체(210)의 외부로 노출되어 회로기판(미도시)과 연결될 수 있다.
도 14를 참조하면, 발광소자(100)는 별도의 전극 연결부 없이 접속 부재(195)를 이용하여 제1 전극부(220) 및 제2 전극부(230)와 직접 통전될 수 있다. 실시예에 따라, 발광소자(100)와 제1,2 전극부(220, 230) 사이에 별도의 전극 연결부가 개재될 수도 있고, 이때 별도의 연결부는 서브마운트(Submount)의 역할을 할 수 있다. 접속 부재(195)는 도전성을 띠며, 예를 들어 솔더(Solder)일 수 있다.
제1 전극부(220)의 금속 배선(220-2)이 접속 부재(195)에 의해 발광소자(100)의 제2 전극(140)과 전기적으로 연결되고 제2 전극부(230)의 금속 배선(230-2)이 접속 부재(195)에 의해 발광소자(100)의 제1 전극(130)과 전기적으로 연결될 수 있다. 또는, 제1 전극부(220)의 금속 배선(220-2)이 접속 부재(195)에 의해 발광소자(100)의 제1 전극(130)과 전기적으로 연결되고 제2 전극부(230)의 금속 배선(230-2)이 접속 부재(195)에 의해 발광소자(100)의 제2 전극(140)과 전기적으로 연결될 수 있다.
다시 도 13을 참조하면, 제1 전극부(220)의 금속 배선 영역(226)은 리드부(224)뿐만 아니라 안착부(222)의 일부에까지 위치할 수 있으며, 제2 전극부(230)의 금속 배선 영역(236)도 리드부(234)뿐만 아니라 안착부(232)의 일부에까지 위치할 수 있다.
도 15는 제4 실시예에 따른 발광소자 패키지의 측단면도이다. 상술한 내용과 중복되는 내용은 설명을 생략하며, 이하에서는 차이점을 중심으로 설명한다.
도 15를 참조하면, 제4 실시예에 따른 발광소자 패키지(200D)는 몸체(210), 상기 몸체(210)에 배치되며 서로 전기적으로 분리된 제1 전극부(220)와 제2 전극부(230), 상기 제1,2 전극부(220, 230)와 전기적으로 연결된 발광소자(100)를 포함한다.
발광소자(100)와 제1,2 전극부(220, 230)의 구체적인 배치 형태 및 전극 연결부(240)의 유무 등은 제1 실시예 내지 제3 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
제1,2 전극부(220, 230)는 일부는 몸체(210) 내에 배치되고, 일부는 회로기판(미도시)과의 연결을 위하여 외부로 노출될 수 있다. 예를 들어, 제1,2 전극부(220, 230)는 몸체(210)의 측면에서 노출될 수 있다. 제1,2 전극부(220, 230)는 회로기판(미도시)과의 연결을 위하여 몸체(210)의 측면에서 노출된 부분을 제외하고는 몸체(210) 내에 배치될 수 있다.
몸체(210)의 측면에서 노출되는 제1,2 전극부(220, 230)은 단부에는 회로기판(미도시)와의 연결을 용이하게 하기 위한 전극 패드(250)가 구비될 수도 있다.
실시예에 따른 발광소자 패키지(200D)는 몸체(210)와, 제1,2 전극부(220, 230)의 절연부가 투명하여 전 방향에서 빛이 방출되므로, 발광소자 패키지(200D)의 하부가 아닌 측면에서 회로기판(미도시)과의 전기적 연결이 이루어짐으로써 발광소자 패키지(200D)의 하부로 방출되는 빛의 양을 증가시킬 수 있다.
도 16은 제5 실시예에 따른 발광소자 패키지의 측단면도이다. 상술한 내용과 중복되는 내용은 설명을 생략하며, 이하에서는 차이점을 중심으로 설명한다.
제5 실시예에 따른 발광소자 패키지(200E)는 몸체(210)의 바닥면에 반사 부재(260)가 배치될 수 있다. 반사 부재(260)는 발광소자(100)에서 생성된 빛을 반사시켜 발광소자 패키지(200E)의 상부와 측면을 통해 빛이 방출될 수 있도록 한다. 반사 부재(260)는 표면에 반사 물질이 도포된 시트 형태이거나 플레이트 형태일 수 있다.
도 17은 바닥면에 반사 부재가 배치된 발광소자 패키지 하부의 일부분을 확대하여 나타낸 단면도이다.
도 17을 참조하면, 몸체(210)의 바닥면에 반사 부재(260)가 배치된 경우, 반사 부재(260)의 하부에 전극 패드(264)가 배치되며 도전형 관통홀(262)을 통해 제1,2 전극부(220, 230)와 전극 패드(264)가 전기적으로 연결될 수 있다. 상기 전극 패드(264)는 후에 회로기판(미도시)에 본딩될 수 있다. 도전형 관통홀(262) 내에는 도전형 물질이 배치된다.
발광소자(100)와 제1,2 전극부(220, 230)의 구체적인 배치 형태 및 전극 연결부(240)의 유무 그 밖의 내용은 제1 실시예 내지 제4 실시예와 관련하여 상술한 바와 같으므로 설명을 생략한다.
상술한 실시예들에 따른 발광소자 패키지(200A~200E)는 몸체(210)와 제1,2 전극부(220, 230)가 투명한 재질로 이루어짐으로써 발광소자 패키지(200A~200E)의 상부 방향뿐만 아니라 측면 및 하부 방향으로도 빛이 방출될 수 있으므로 광 투과성을 향상시키고 지향각을 넓힐 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광소자 200A~200E: 발광소자 패키지
210: 몸체 220: 제1 전극부
230: 제2 전극부 240: 전극 연결부
250: 전극 패드 260: 반사 부재

Claims (11)

  1. 몸체
    상기 몸체;에 배치되고, 제1 안착부 및 상기 제1 안착부보다 폭이 좁은 제1 리드부를 포함하는 제1 전극부;
    상기 몸체에 배치되고, 상기 제1 전극부와 전기적으로 분리되고, 제2 안착부 및 상기 제2 안착부보다 폭이 좁은 제2 리드부를 포함하는 제2 전극부;
    상기 제1, 2 안착부 중 하나의 안착부 상에 배치되어, 상기 제1,2 전극부와 전기적으로 연결되는 발광소자; 및
    상기 발광소자와 상기 발광소자가 안착되지 않은 나머지 안착부를 연결하는 전극 연결부;를 포함하고,
    상기 제1,2 전극부 및 전극 연결부는 절연부와 금속 배선을 각각 포함하고, 상기 금속 배선은 상기 절연부의 표면에 위치하고,
    상기 발광소자가 배치되는 안착부는 상기 금속 배선이 배치되는 금속 배선 영역을 포함하고,
    상기 금속 배선 영역은 상기 발광소자의 하부면과 대응하여 배치되고,
    상기 몸체 및 상기 절연부는 투명한 재질로 이루어지고,
    상기 몸체의 바닥면에 반사 부재가 배치되고,
    상기 전극 연결부는 상기 발광소자와 만나는 부분의 폭보다 상기 제1 전극부와 만나는 부분의 폭이 더 넓은
    발광소자 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 금속 배선은 적어도 하나의 라인 형태이고,
    상기 발광소자는 플립칩 본딩되는 발광소자 패키지.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 몸체의 표면에 형광체가 코팅된 발광소자 패키지.
KR1020130004387A 2013-01-15 2013-01-15 발광소자 패키지 KR101991033B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130004387A KR101991033B1 (ko) 2013-01-15 2013-01-15 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130004387A KR101991033B1 (ko) 2013-01-15 2013-01-15 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20140092082A KR20140092082A (ko) 2014-07-23
KR101991033B1 true KR101991033B1 (ko) 2019-09-30

Family

ID=51738931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130004387A KR101991033B1 (ko) 2013-01-15 2013-01-15 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR101991033B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040069999A1 (en) * 2002-10-11 2004-04-15 Highlink Technology Corporation Optoelectronic device
US20040173810A1 (en) * 2003-03-03 2004-09-09 Ming-Der Lin Light emitting diode package structure
JP2012253197A (ja) * 2011-06-02 2012-12-20 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040069999A1 (en) * 2002-10-11 2004-04-15 Highlink Technology Corporation Optoelectronic device
US20040173810A1 (en) * 2003-03-03 2004-09-09 Ming-Der Lin Light emitting diode package structure
JP2012253197A (ja) * 2011-06-02 2012-12-20 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20140092082A (ko) 2014-07-23

Similar Documents

Publication Publication Date Title
US10651345B2 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
US9680065B2 (en) Light emitting device and light emitting device package including the same
KR101941033B1 (ko) 발광소자
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR102019914B1 (ko) 발광 소자
CN105529387A (zh) 发光器件封装及包括该封装的照明装置
US9406838B2 (en) Light-emitting device
US10109772B2 (en) Light emitting device package and lighting apparatus including the same
US10535804B2 (en) Light-emitting device package
EP2752896B1 (en) Light emitting device package
KR20120013758A (ko) 발광소자 패키지 및 그 제조방법
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102455091B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102087948B1 (ko) 발광 소자 패키지
KR101991033B1 (ko) 발광소자 패키지
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
US10593848B2 (en) Light emitting device package and light emitting apparatus
KR102024293B1 (ko) 발광소자 패키지 및 이를 포함한 발광모듈
KR102024294B1 (ko) 발광소자 패키지
KR20140047855A (ko) 발광소자 모듈
KR20120015882A (ko) 발광소자 패키지
KR20140092034A (ko) 발광소자 및 이를 포함하는 조명 통신 장치
KR20120013759A (ko) 발광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant