KR20120013759A - 발광소자 패키지 및 그 제조방법 - Google Patents

발광소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20120013759A
KR20120013759A KR1020100075963A KR20100075963A KR20120013759A KR 20120013759 A KR20120013759 A KR 20120013759A KR 1020100075963 A KR1020100075963 A KR 1020100075963A KR 20100075963 A KR20100075963 A KR 20100075963A KR 20120013759 A KR20120013759 A KR 20120013759A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
light
package body
Prior art date
Application number
KR1020100075963A
Other languages
English (en)
Inventor
김준형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100075963A priority Critical patent/KR20120013759A/ko
Publication of KR20120013759A publication Critical patent/KR20120013759A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 패키지 바디 상에 구비되고 제1 파장 영역의 빛을 방출하는 발광소자; 상기 발광소자를 둘러싸고, 굴절률이 하기의 형광체층보다 작은 광투과층; 및 상기 광투과층 상에 구비되고, 상기 제1 파장 영역의 빛에 의하여 여기되어 제2 파장 영역의 빛을 방출하는 형광체층을 포함하는 발광소자 패키지를 제공한다.

Description

발광소자 패키지 및 그 제조방법{Light emitting device package and method for manufacturing it}
실시예는 발광소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다.
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
여기서, LED의 구조는 기판 상에 P 전극, 활성층, N 전극이 순차적으로 적층되고, 기판과 N 전극이 와이어 본딩되어 있으므로 전류가 상호 통전될 수 있다.
이때, 기판에 전류를 인가하면, 전류가 P전극과 N전극에 공급되기 때문에, P전극으로부터 활성층으로 정공(+)이 방출되고, N 전극으로부터 활성층으로 전자(-)가 방출된다. 따라서, 활성층에서 정공과 전자가 결합하면서 에너지 준위가 낮아지게 되고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산된다.
실시예는 발광소자 패키지의 광추출 효율을 개선하고자 하는 것이다.
실시예는 패키지 바디 상에 구비되고 제1 파장 영역의 빛을 방출하는 발광소자; 상기 발광소자를 둘러싸고, 굴절률이 하기의 형광체층보다 작은 광투과층; 및 상기 광투과층 상에 구비되고, 상기 제1 파장 영역의 빛에 의하여 여기되어 제2 파장 영역의 빛을 방출하는 형광체층을 포함하는 발광소자 패키지를 제공한다.
여기서, 상기 발광소자 패키지는 상기 패키지 바디는 플랫하게 구비되고, 상기 광투과층을 둘러싸는 렌즈를 더 포함할 수 있다.
그리고, 상기 패키지 바디 상에 캐비티(cavity)가 구비되고, 상기 발광소자는 상기 패키지 바디의 저면 상에 구비되고, 상기 광투과층 상기 캐비티에 채워질 수 있다.
상기 광투과층 굴절률이 1.4 이하일 수 있다.
그리고, 상기 광투과층 비활성 기체이거나, 진공일 수 있다.
그리고, 상기 형광체층은 충진재를 포함하여 상기 패키지 바디와 발광소자를 밀봉할 수 있다.
다른 실시예는 패키지 바디 상에 발광소자를 구비하는 단계; 상기 패키지 바디의 주위를 굴절률이 하기의 형광체층보다 작은 광투과층 둘러싸는 단계; 및 상기 패키지 바디와 상기 광투과층 형광체층으로 밀봉하는 단계를 포함하는 발광소자 패키지의 제조방법을 제공한다.
그리고, 상기 패키지 바디 상에 캐비티(cavity)가 구비되고, 상기 발광소자는 상기 패키지 바디의 저면 상에 구비되고, 상기 패키지 바디를 상기 광투과층으로 둘러싸는 단계는 상기 캐비티에 상기 유체층을 채울 수 있다.
여기서, 상기 밀봉단계는 충진재와 형광체 분말이 포함된 재료로 상기 패키지 바디와 상기 광투과층을 밀봉할 수 있다.
또한, 상기 형광체층으로 상기 패키지 바디와 발광소자를 밀봉한 후, 상기 형광체층 내로 광투광층을 주입할 수 형성할 수 있다.
실시예에 따른 발광소자 패키지는 광추출 효율이 개선된다.
도 1a 내지 도 1d는 발광소자의 제조방법의 일실시예를 나타낸 도면이고,
도 2a 내지 도 2d는 발광소자 패키지의 제조방법의 일실시예를 나타낸 도면이고,
도 3a 내지 도 3e는 발광소자의 제조방법의 다른 실시예를 나타낸 도면이고,
도 4a 내지 도 4e는 발광소자 패키지의 제조방법의 다른 실시예를 나타낸 도면이고,
도 5a 내지 도 5d는 발광소자 패키지의 제조방법의 또 다른 실시예를 나타낸 도면이다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1a 내지 도 1d는 발광소자의 제조방법의 일실시예를 나타낸 도면이다.
먼저, 도 1a에 도시된 바와 같이 기판(110)을 준비하다. 상기 기판(110)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(110) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
그리고, 상기 기판(110) 상에 제1도전형 반도체층(120)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.
이때, 상기 발광구조물(120)과 기판(110) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 발광 구조물(120)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있다.
상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.
상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층(126)이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
이어서, 도 1b에 도시된 바와 같이 상기 제2 도전형 반도체층(126)에서 상기 제1 도전형 반도체층(122)의 일부분까지 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각한다. 즉, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 상기 제2 도전형 반도체층(126)부터 상기 제1 도전형 반도체층(122)의 일부분까지 메사(Mesa) 식각함으로써, 전극을 형성할 수 있는 공간을 확보한다.
그리고, 도 1c에 도시된 바와 같이 상기 상기 제2 도전형 반도체층(126) 상에 전류 저지층(Current blocking layer, 140)을 형성할 수 있다. 여기서, 상기 전류 저지층은 절연성 물질 또는 금속으로 이루어질 수 있는데, 마스크(미도시)를 이용하여 패턴을 형성할 수 있으며, 도 1d에 도시된 바와 같이 제2 전극(160)에 대응되게 형성할 수 있다. 즉, 발광 소자에서 전류가 질화물 반도체의 중심부에 집중될 수 있으므로, 전류의 집중을 완화하기 위하여 금속 또는 절연성 물질로 전류 저지층(140)을 형성할 수 있다.
그리고, 상기 제2 도전형 반도체층(126)과 상기 전류 저지층(140) 상에 투명 도전층(150)을 형성할 수 있다. 상기 투명 도전층(150)은 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 투명 도전층(150)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
그리고, 상기 투명 도전층(150) 상에 제2 전극(160)을 형성할 수 있다. 상기 제2 전극(160)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다.
도 2a 내지 도 2d는 발광소자 패키지의 제조방법의 일실시예를 나타낸 도면이다.
먼저, 제1 전극층(211)과 제2 전극층(212)이 각각 형성된 패키지 바디(200)의 저면에 발광소자(200)를 배치한다. 상기 발광소자는 상술한 도 1a 내지 도 1d에 따른 방법으로 제조된 발광소자이거나 기타 수직형 발광소자 등일 수 있다.
패키지 바디(220)은 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 어느 하나로 형성될 수 있다.
그리고, 상기 패키지 바디(220)의 상면 형상은 발광 소자(200)의 용도 및 설계에 따라 삼각형, 사각형, 다각형, 및 원형 등 다양한 형상을 가질 수 있다. 예를 들면, 발광 소자(200)가 직사각형 형상으로 형성되어 에지(edge) 타입의 백라이트 유닛(BLU : Backlight Unit)에 사용될 수 있으며, 휴대형 손전등이나 가정용 조명에 적용되는 경우, 패키지 바디(220)는 휴대용 손전등이나 가정용 조명에 내장하기 용이한 크기와 형태로 변경될 수 있다.
그리고, 상기 패키지 바디(220)는 상부가 개방되고, 측면과 바닥으로 이루어진 캐비티(cavity)가 형성된다. 상기 캐비티는 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 상기 캐비티의 내측면은 바닥에 대해 수직하거나 경사질 수 있다. 도시된 바와 같이 패키지 바디(220) 내의 캐비티의 저면에 발광소자가 배치되어 있다.
그리고, 상기 패키지 바디(220)에는 제1 전극층(211) 및 제2 전극층(212)이 서로 절연되어 구비되어 있고, 상기 제1 전극층(211)과 제2 전극층(212)는 각각 상기 발광소자(200)의 2개의 전극에 연결된다. 이때, 상기 발광소자(200)는 와이어 본딩, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
그리고, 상기 패키지 바디(220)의 캐비티의 측면에는 반사층(미도시)이 구비되어 광추출 효율을 높일 수 있는데, 상기 반사층은 반사율이 뛰어난 Ag, Al 등이 코팅되어 형성될 수 있다.
그리고, 도 2b에 도시된 바와 같이 상기 패키지 바디(220)의 상부에 형광체층(240)을 배치한다. 상기 형광체층(240)은 실리콘(Si) 또는 에폭시 등의 수지(241)에 형광체 분말(242)이 포함되어 어루어진다. 여기서, 상기 실리콘 또는 에폭시 등은 형광체 분말(242)의 발광을 효과적으로 분산시켜서 발광소자(200)로 흡수되어 발광효율이 감소됨을 방지할 수 있다.
이때, 상기 형광체층(240)은 두께가 1 마이크로 미터 내지 10 센티미터의 얇은 막을 상기 패키지 바디(220) 상에 배치하는데, 상기 패키지 바디(220)와 접하는 부분에서 접착제 등으로 상기 형광체층(240)을 고정할 수 있다. 또한, 상기 형광체층(240)은 충진재를 포함하여 상기 패키지 바디(220)를 밀봉할 수도 있다.
여기서, 얇은 막 형상으로 미리 준비된 형광체층(240)을 상기 패키지 바디(220) 상에 배치함으로써, 상기 패키지 바디(220) 내부의 캐비티에 후술하는 바와 같이 광투과층을 주입할 공간을 확보할 수 있다.
상기 형광체층(240)은 상기 발광소자(200)에서 방출된 청색광 또는 자외선 등의 제1 파장 영역의 빛에 의하여 여기되어 황색 등의 제2 파장 영역의 빛을 방출하여, 상기 발광소자 패키지에서 백색광을 구현할 수 있도록 한다. 상기 형광체 분말(242)은 예를 들어, 이트륨알루미늄가넷(Y3Al5O12, YAG)계 형광물질로 이루어질 수 있는다.
상기 YAG 형광체는 Y, Gd, Ce, Sm, Al 및 Ga을 원료로하여 산화물, 또는 고온에서 쉽게 산화되는 화합물을 사용하는데, 상기 원료를 소정의 비율로 충분히 혼합하여 혼합원료를 제작하고, 제작된 혼합원료에 플럭스로서 불화암모늄(NH4F) 등의 불화물을 적량 혼합해서 도가니에 넣고, 공기 중 1350-1450℃온도범위에서 2-5시간 소성한 후, 소성품을 세정, 분리, 건조 등의 공정으로 형광체 분말을 제조한다.
그리고, 도 2c에 도시된 바와 같이 상기 형광체층(240) 내에 광투과층(260)을 충진한다. 즉, 상기 패키지 바디(220)의 캐비티에 광투과층(260)을 먼저 충진한 후 상기 형광체층(242)으로 밀봉할 수도 있으나, 상기 광투과층(260)이 기체 또는 진공으로 이루어질 경우 공정상 형광체층(242)을 먼저 형성한 후 유체 등을 주입하여 광투과층(260)을 형성할 수도 있다.
여기서, 상기 광투과층(260) 내에 주입되는 유체는 굴절률이 1.4 미만인 유체일 수 있다. 통상적인 발광소자(200)의 도전형 반도체층의 굴절률이 2.5 내외이고, 형광체층(240)의 실리콘 수지(241)의 굴절률이 1.4 내지 1.5를 고려할 때, 실리콘 수지(241)의 굴절률이 1.4 미만일 수 있다. 즉, 상기 발광소자(200)에서 방출된 빛이 광투과층(260)으로 진행할 때 전반사를 방지하려면 광투과층(260)의 굴절률은 상기 발광소자(200)의 굴절률보다 작아야 하며, 상기 광투과층(260)에서 방출된 빛이 형광체층(240)으로 진행할 때 전반사를 방지하려면 형광체층(240)의 굴절률은 상기 광투과층(260)의 굴절률보다 작아야 한다.
그리고, 상기 광투과층(260)이 발광소자(200) 내의 도전형 반도체층이나 형광체층(240)과 반응하지 않도록 비활성 기체로 이루어질 수 있다. 또한, 상기 광투과층(260)을 진공으로 하여 발광소자 패키지를 제조할 수도 있는데, 형광체층(240)에서의 전반사가 크지 않고 상기 형광체층(240)과 발광소자(200)의 보호에 유리할 수 있다.
이때, 상기 유체 등의 매질을 상기 캐비티에 주입하기 위하여, 디스펜싱 장치(250) 등을 이용하여 매질을 상기 형광체층(240) 내부로 주입하고, 상기 형광체층(240)을 완전히 밀봉할 수 있다.
도 2d에 완성된 발광소자 패키지가 도시되어 있는데, 상기 패키지 바디(220)와 형광체층(240) 상에 렌즈(270)가 형성될 수 있다. 상기 렌즈(270)는 실리콘 젤 또는 에폭시 수지를 디스펜싱 등의 방법으로 형성하고, 충진재를 겸할 수도 있다.
상술한 발광소자 패키지는 캐비티 내에 형광체층 내의 실리콘 수지보다 굴절률이 작은 물질이 구비되어, 발광소자에서 방출된 빛이 형광체층으로 직접 입사될 때의 높은 전반사를 방지하여 광추출 효율을 향상시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
도 3a 내지 도 3e는 발광소자의 제조방법의 다른 실시예를 나타낸 도면이다.
본 실시예는 수직형 발광소자를 제조하는 공정으로, 먼저 도 3a에 도시된 바와 같이 기판(110)을 준비하다. 상기 기판(110)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(110) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
그리고, 상기 기판(110) 상에 제1도전형 반도체층(120)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.
이때, 상기 발광구조물(120)과 기판(110) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 발광 구조물(120)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있다.
상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.
상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층(126)이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
그리고, 도 3b에 도시된 바와 같이 상기 제2 도전형 반도체층(126) 상에 오믹층(180)과 반사층(185)을 형성한다.
상기 오믹층(180)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
그리고, 상기 반사층(185)은 알루미늄(Al), 은(Ag), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
그리고, 도 3c에 도시된 바와 같이 상기 반사층(180) 상에 도전성 지지기판(190)을 형성할 수 있다. 상기 도전성 지지기판(190)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
그리고, 도 3d에 도시된 바와 같이 상기 기판(110)을 제거한다. 여기서, 상기 기판(110)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 상기 기판(110) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(110)의 분리가 일어난다.
그리고, 도 3e에 도시된 바와 같이 상기 제1 도전형 반도체층(122)의 표면에 요철을 형성한다. 상기 제1 도전형 반도체층(122)의 표면의 요철 형상은, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성할 수 있다. 여기서, 식각액(가령, KOH)의 양, UV(자외선)의 세기 및 노출 시간, Gallium-polar, Nitrogen-polar의 식각 속도 차이, GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다.
마스크를 이용한 에칭 공정은, 상기 제1 도전형 반도체층(122) 상에 포토레지스트를 코팅한 다음, 마스크를 사용하여 노광 공정을 진행한다. 그리고, 노광 공정이 진행되면, 이를 현상하여 식각 패턴을 형성한다. 상술한 공정에 따라 상기 제1 도전형 반도체층(122) 상에 식각 패턴이 형성되며, 식각 공정을 진행하여 상기 제1 도전형 반도체층(122) 상에 요철 구조를 형성한다. 상기 요철 구조는 상기 제1 도전형 반도체층(122)의 표면적을 증가시키기 위한 것이므로, 통상적으로 마루와 골의 개수가 많을수록 좋다.
그리고, 상기 제1 도전형 반도체층(122) 상에 제1 전극(170)을 형성하는데, 상기 제1 전극(170)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
그리고, 도시되지는 않았으나, 상기 발광구조물(120)의 측면에 절연물질인 비전도성인 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 패시베이션층(passivation layer)를 증착할 수도 있다.
상술한 공정으로 제조된 수직형 발광소자가 도 2a 등에 도시된 패키지 바디 상에 구비되어 발광소자 패키지를 이룰 수 있다.
도 4a 내지 도 4e는 발광소자 패키지의 제조방법의 다른 실시예를 나타낸 도면이다.
본 실시예는 도 2a 등에 도시된 실시예와 달리 플랫한 형상의 패키지 바디(225) 상에 발광소자(200)가 구비되는데, 상기 발광소자(200)는 수직형 또는 수평형일 수 있다. 즉, 플랫한 형상의 패키지 바디(225)에 제1 전극층(211)과 제2 전극층(212)이 구비되고, 발광소자(200)가 상기 제1 전극층(211)과 제2 전극층(212)에 각각 솔더층(205)을 통하여 고정될 수 있다. 여기서, 솔더층(205)은 도전성 물질로 이루어질 수 있다. 그리고, 패키지 바디(225)와 전극층 들의 조성 등은 도 2a 등에 도시된 실시예와 동일하다.
그리고, 도 4b에 도시된 바와 같이 몰드(300) 상에 형광체 재료(240)를 채운다. 상기 형광체 재료(240)는 실리콘(Si) 또는 에폭시 등의 수지에 형광체 분말이 포함되어 이루어질 수 있다.
그리고, 도 4c에 도시된 바와 같이 형광체 재료(240)의 일부를 제거하고, 제거된 자리에 매질을 주입하여 광투과층(260)을 형성한다. 이때, 광투과층(260)의 밀도가 대기압 또는 작업 환경의 분위기 기체보다 큰 경우에 상술한 방법이 가능하다. 광투과층의 재료 등은 상술한 실시예와 동일하다.
그리고, 도 4d에 도시된 바와 같이 도 4a의 패키지 바디(225) 상에 구비된 발광소자(200)를 상기 광투과층(260) 내로 삽입한다. 이때, 발광소자(200)와 광투과층(260) 사이에 이물질이 삽입되지 않도록 상기 이물질을 제거하면서 수행할 수 있다.
그리고, 상기 형광체 재료(240)를 경화시키면 도 4e에 도시된 발광소자 패키지가 완성된다. 본 실시예에 따른 발광소자 패키지는 플랫한 패키지 바디(225) 상에 발광소자(200)가 플립 칩 본딩 방식으로 고정되고, 상기 발광소자(200)를 광투과층(260)과 형광체층(240)이 둘러싼다. 그리고, 상기 발광소자(200)와 광투과층(260) 및 형광체층(240)의 굴절률 관계에 따른 광추출 효율 향상은 상술한 실시예와 동일하므로 생략한다.
도 5a 내지 도 5d는 발광소자 패키지의 제조방법의 또 다른 실시예를 나타낸 도면이다.
도 5a에 도시된 바와 같이, 플랫한 형상의 패키지 바디(225) 상에 발광소자(200)가 구비되는데, 상기 발광소자(200)는 수직형 또는 수평형일 수 있다. 즉, 플랫한 형상의 패키지 바디(225)에 제1 전극층(211)과 제2 전극층(212)이 구비되고, 발광소자(200)가 상기 제1 전극층(211)과 제2 전극층(212)에 각각 솔더층(205)을 통하여 고정될 수 있다. 각 구성의 조성 등은 도 4a 등에 도시된 실시예와 동일하다.
이어서, 도 5b에 도시된 상기 발광소자(200) 상에 형광체층(240)을 형성하는데, 캐비티를 두고 상기 형광체층(240)을 형성한다. 상기 형광체층(240)이 상기 발광소자(200)와 접촉하지 않도록 캐비티에 공기 등을 주입하며 상기 형광체층(240)을 경화시킬 수 있다.
그리고, 도 5c에 도시된 바와 같이 상기 캐비티 내에 유체를 주입하여 광투과층(260)을 형성한다. 유체를 상기 캐비티에 주입하기 위하여, 디스펜싱 장치(250) 등을 이용하여 유체를 상기 형광체층(240) 내부로 주입하고, 상기 형광체층(240)을 완전히 밀봉할 수 있다.
그리고, 상기 패키지 바디(225)와 형광체층(240) 상에 렌즈(미도시)가 형성될 수 있다. 상기 렌즈는 실리콘 젤 또는 에폭시 수지를 디스펜싱 등의 방법으로 형성하고, 충진재를 겸할 수도 있다.
상술한 발광소자 패키지는 캐비티 내에 형광체층 내의 실리콘 수지보다 굴절률이 작은 물질이 구비되어, 발광소자에서 방출된 빛이 형광체층으로 직접 입사될 때의 높은 전반사를 방지하여 광추출 효율을 향상시킬 수 있다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판 120 : 발광구조물
122 : 제1 도전형 반도체층 124 : 활성층
126 : 제2 도전형 반도체층 130 : 전류저지층
150 : 투명 도전층 160 : 제2 전극
170 : 제1 전극 180 : 오믹층
185 : 반사층 190 :도전성 지지기판
200 : 발광소자 205 : 솔더층
211 : 제1 전극층 212 : 제2 전극층
220 : 패키지 바디 240 : 형광체층
241 : 에폭시 수지 242 : 형광체 분말
250 : 디스펜싱 장치 260 : 광투과층

Claims (11)

  1. 패키지 바디 상에 구비되고 제1 파장 영역의 빛을 방출하는 발광소자;
    상기 발광소자를 둘러싸고, 굴절률이 하기의 형광체층보다 작은 광투과층; 및
    상기 광투과층 상에 구비되고, 상기 제1 파장 영역의 빛에 의하여 여기되어 제2 파장 영역의 빛을 방출하는 형광체층을 포함하는 발광소자 패키지.
  2. 제 1 항에 있어서,
    상기 패키지 바디는 플랫하게 구비되고, 상기 광투과층을 둘러싸는 렌즈를 더 포함하는 발광소자 패키지.
  3. 제 1 항에 있어서,
    상기 패키지 바디 상에 캐비티(cavity)가 구비되고, 상기 발광소자는 상기 패키지 바디의 저면 상에 구비되고, 상기 광투과층은 상기 캐비티에 채워진 발광소자 패키지.
  4. 제 1 항에 있어서, 상기 광투과층은,
    굴절률이 1.4 미만인 발광소자 패키지.
  5. 제 1 항에 있어서, 상기 광투과층은,
    비활성 기체인 발광소자 패키지.
  6. 제 1 항에 있어서, 상기 광투과층은,
    진공인 발광소자 패키지.
  7. 제 1 항에 있어서, 상기 형광체층은,
    충진재를 포함하여 상기 패키지 바디와 발광소자를 밀봉하는 발광소자 패키지.
  8. 패키지 바디의 상에 발광소자를 구비하는 단계;
    상기 패키지 바디의 주위를 굴절률이 하기의 형광체층보다 작은 광투과층으로 둘러싸는 단계; 및
    상기 패키지 바디와 상기 광투과층을 형광체층으로 밀봉하는 단계를 포함하는 발광소자 패키지의 제조방법.
  9. 제 8 항에 있어서,
    상기 패키지 바디 상에 캐비티(cavity)가 구비되고, 상기 발광소자는 상기 패키지 바디의 저면 상에 구비되고, 상기 패키지 바디를 상기 광투과층으로 둘러싸는 단계는 상기 캐비티에 상기 광투과층을 채우는 발광소자 패키지의 제조방법.
  10. 제 9 항에 있어서, 상기 밀봉단계는,
    충진재와 형광체 분말이 포함된 재료로 상기 패키지 바디와 상기 광투과층을 밀봉하는 발광소자 패키지의 제조방법.
  11. 제 8 항에 있어서,
    상기 형광체층으로 상기 패키지 바디와 발광소자를 밀봉한 후, 상기 형광체층 내로 광투과층을 주입하는 발광소자 패키지의 제조방법.
KR1020100075963A 2010-08-06 2010-08-06 발광소자 패키지 및 그 제조방법 KR20120013759A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100075963A KR20120013759A (ko) 2010-08-06 2010-08-06 발광소자 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075963A KR20120013759A (ko) 2010-08-06 2010-08-06 발광소자 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120013759A true KR20120013759A (ko) 2012-02-15

Family

ID=45837186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075963A KR20120013759A (ko) 2010-08-06 2010-08-06 발광소자 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120013759A (ko)

Similar Documents

Publication Publication Date Title
EP2696375B1 (en) Light emitting diode
EP2860770B1 (en) Light-emitting element
KR20120013758A (ko) 발광소자 패키지 및 그 제조방법
KR102175345B1 (ko) 발광소자 및 조명시스템
KR101719623B1 (ko) 발광소자
CN107949920B (zh) 发光器件和包含该发光器件的发光器件封装
KR102050052B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101742617B1 (ko) 발광소자
KR102200000B1 (ko) 발광소자 및 조명시스템
KR20120037709A (ko) 발광 소자
KR102445539B1 (ko) 발광소자 및 조명장치
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102066610B1 (ko) 발광 소자
KR20120029232A (ko) 발광소자
KR20120050089A (ko) 발광소자 및 그 제조방법
KR102320865B1 (ko) 발광 소자
KR20180018095A (ko) 자외선 발광소자 및 조명시스템
KR20120013759A (ko) 발광소자 패키지 및 그 제조방법
KR102162438B1 (ko) 발광 소자
KR102350784B1 (ko) 자외선 발광소자 및 조명시스템
KR20120015623A (ko) 발광소자
KR102310646B1 (ko) 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치
KR102299735B1 (ko) 발광소자 및 조명시스템
KR101633814B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application