KR102310646B1 - 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치 - Google Patents

발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치 Download PDF

Info

Publication number
KR102310646B1
KR102310646B1 KR1020150052256A KR20150052256A KR102310646B1 KR 102310646 B1 KR102310646 B1 KR 102310646B1 KR 1020150052256 A KR1020150052256 A KR 1020150052256A KR 20150052256 A KR20150052256 A KR 20150052256A KR 102310646 B1 KR102310646 B1 KR 102310646B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
device package
layer
array
Prior art date
Application number
KR1020150052256A
Other languages
English (en)
Other versions
KR20160122427A (ko
Inventor
차원준
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150052256A priority Critical patent/KR102310646B1/ko
Publication of KR20160122427A publication Critical patent/KR20160122427A/ko
Application granted granted Critical
Publication of KR102310646B1 publication Critical patent/KR102310646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 서로 마주보는 제1 몸체와 제2 몸체; 상기 제2 몸체 상에 형성되는 복수 개의 절단 지그들; 및 상기 제1 몸체와 제2 몸체의 사이에 형성되고, 상기 절단 지그들과 각각 연결된 진공 배기부를 포함하고, 상기 각각의 절단 지그들은 캐비티를 가지고, 상기 캐비티는 적어도 2개의 단차를 가지는 발광소자 패키지 어레이의 분리 장치를 제공한다.

Description

발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치{LIGHT EMITTING DEVICE PACKAGE AND APPARATUS FOR DICING A LIGHT EMITTING DEVICE PACKAGE ARRAY}
실시예는 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치에 관한 것으로, 보다 상세하게는 발광소자 패키지 어레이를 다이싱하여 매끄러운 표면의 몸체 등을 가지는 발광소자 패키지를 제공하고자 한다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
도 1a 및 도 1b는 종래의 발광소자 패키지의 제조공정을 나타낸 도면이다.
발광소자 패키지 어레이(10)를 각각의 발광소자 패키지(10A, 10B, 10C)로 분리할 때, 발광소자 패키지 어레이(10)의 배면에 자외선 테이프(UV Tape)를 배치하고, 자외선 테이프 방향에서 각각의 발광소자 패키지(10A,10B, 10C) 사이를 쏘잉(Sawing)할 수 있다.
그리고, 자외선을 조사하면 자외선 테이프의 접착력이 약해져서 쉽게 자외선 테이프를 쉽게 제거할 수 있다.
그러나, 종래의 발광소자 패키지 어레이의 분리 공정은 다음과 같은 문제점이 있다.
쏘잉 공정에서 발광소자 패키지의 몸체나 리드 프레임의 측면에 거칠기(roughness)가 형성될 수 있으며, 자외선 테이프의 접착력이 충분하지 못할 때 쏘잉 공정 중 발광소자 패키지 어레이가 유동하여 적절한 크기나 영역에서의 쏘잉이 이루어지지 않을 수 있다.
도 1c는 도 1b의 'R' 영역의 확대도이다.
쏘잉을 할 경우 예를 들어 쏘잉 날의 두께가 200 마이크로 미터 정도일 때, 도 1c에서 몸체나 리드 프레임 측면에 형성된 거칠기(roughness)의 깊이(r)은 약 80 마이크로 미터 이상일 수 있으며, 50 마이크로 미터 두께의 쏘잉 날을 사용하면 상술한 거칠기의 깊이(r)은 40~50 마이크로 미터 정도이나 쏘잉 날의 수명이 짧아질 수 있다.
실시예는 발광소자 패키지 어레이의 쏘잉 공정에서, 발광소자 패키지의 측면에 거칠기가 형성되는 것을 방지하고 정확한 얼라인(align)에 의한 분리를 진행하고자 한다.
실시예는 서로 마주보는 제1 몸체와 제2 몸체; 상기 제2 몸체 상에 형성되는 복수 개의 절단 지그들; 및 상기 제1 몸체와 제2 몸체의 사이에 형성되고, 상기 절단 지그들과 각각 연결된 진공 배기부를 포함하고, 상기 각각의 절단 지그들은 캐비티를 가지고, 상기 캐비티는 적어도 2개의 단차를 가지는 발광소자 패키지 어레이의 분리 장치를 제공한다.
적어도 2개의 단차는, 상기 캐비티의 바닥에서의 폭이 가장 클 수 있다.
진공 배기부는, 상기 각각의 절단 지그들의 바닥면에 연결될 수 있다.
다른 실시예는 패키지 몸체; 상기 패키지 몸체에 배치된 제1 리드 프레임과 제2 리드 프레임; 및 상기 제1 리드 프레임과 제2 리드 프레임에 각각 전기적으로 연결된 발광소자를 포함하고, 제1 항 내지 제3 항 중 어느 한 항의 발광소자 패키지 어레이의 분리 장치로 제조되고, 상기 패키지 몸체 및 상기 제1 리드 프레임과 제2 리드 프레임 중 적어도 하나의 측면에 절단면이 형성된 발광소자 패키지를 제공한다.
절단면은, 상기 패키지 몸체의 하부에서 상부 방향으로 형성될 수 있다.
실시예에 따른 발광소자 패키지 어레이의 절단 공정에서 몰딩부와 패키지 몸체 등이 절단 지그의 캐비티 내의 제1 바닥면/제1 측벽 내지 제3 바닥면/제3 측벽과, 진공 배기부 등에 의하여 안정적으로 고정될 수 있다.
그리고, 쏘잉 장치가 아닌 절단 장치를 사용하여 절단된 발광소자 패키지의 패키지 몸체의 측면에 절단면이 형성될 수 있고, 절단면은 쏘잉면에 비하여 거칠기가 없고 매끄러울 수 있다.
도 1a 및 도 1b는 종래의 발광소자 패키지의 제조공정을 나타낸 도면이고,
도 1c는 도 1b의 'R' 영역의 확대도이고,
도 2a는 발광소자 패키지의 일실시예를 나타낸 도면이고,
도 2b는 도 2a의 발광소자를 나타낸 도면이고,
도 3은 발광소자 패키지의 제조 장치를 나타낸 도면이고,
도 4a 내지 도 4c는 도 3의 장치로 발광소자 패키지를 제조하는 공정을 나타낸 도면이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2a는 발광소자 패키지의 일실시예를 나타낸 도면이고, 도 2b는 도 2a의 발광소자를 나타낸 도면이다.
도 2a의 발광소자 패키지(100)는 패키지 몸체(110)와 제1 리드 프레임(121)과 제2 리드 프레임(122)과 발광소자(LED) 및 몰딩부(140)를 포함하여 이루어진다.
패키지 몸체(110)는 세라믹이나 실리콘 등의 절연성 재료로 이루어질 수 있고, 제1 리드 프레임(121)과 제2 리드 프레임(122)은 패키지 몸체(110)를 관통하고 패키지 몸체(110)의 상부와 하부에서 각각 적어도 일부가 노출될 수 있다. 패키지 몸체(110)의 하부에서 노출된 제1 리드 프레임(121)과 제2 리드 프레임(122)은 회로 기판 등과 전기적으로 연결될 수 있고, 패키지 몸체(110)의 상부에서 노출된 제1 리드 프레임(121)과 제2 리드 프레임(122)은 발광소자와 전기적으로 연결될 수 있다.
발광소자는 제1 리드 프레임(121) 상에 배치되고 제2 리드 프레임(122)과 와이어(130)로 연결될 수 있다. 발광소자와 와이어(130)를 둘러싸고 몰딩부(140)가 배치되는데, 몰딩부(140)는 실리콘 등의 투광성 재료로 이루어지고 발광소자와 와이어(130)를 보호하고, 몰딩부(140)는 형광체를 포함하여 발광소자에서 방출된 제1 파장 영역의 광에 의하여 형광체가 여기되어 제2 파장 영역의 광을 방출할 수 있다.
도 2b에서 발광소자의 일실시예로 발광 다이오드(Light emitting diode)를 도시하고 있으며, 발광 다이오드는 지지기판(g) 상에 접합층(f)과 반사층(e) 및 오믹층(d)이 배치되고, 오믹층(d) 상에 발광 구조물(light emitting structure)이 배치될 수 있고, 발광 구조물의 하부의 가장 자리 영역에는 채널층(channel layer, k)이 배치될 수 있다.
지지기판(g)은 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 지지기판(g)은 캐리어 웨이퍼, 예를 들어 Si, Ge, GaAs, ZnO, SiC, SiGe, Ga2O3, GaN 등으로 구현될 수 있다.
상기 지지기판(g)상에는 접합층(f)이 배치될 수 있다. 접합층(f)은 지지기판(g)에 반사층(e)을 접합시킬 수 있다. 접합층(f)는 예를 들어 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
접합층(f)상에는 반사층(e)가 형성될 수 있다. 반사층(e)은 반사특성이 우수한 물질, 예를 들어 은(Ag), 니켈(Ni), 알루미늄(Al), 루비듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(e)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있으며 이에 한정하지 않는다.
반사층(e)상에는 오믹층(d)이 형성될 수 있다. 발광 구조물(130)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(d)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
지지기판(g), 접합층(f), 반사층(e) 및 반사층(d)은 제1 전극일 수 있으며 발광 구조물에 전류를 공급할 수 있다.
제1 전극과 발광 구조물 사이에 채널층(k)이 배치될 수 있다. 채널층(k)은 발광 구조물의 하부 가장자리 영역에 배치될 수 있고 투광성 물질로 형성될 수 있으며 예컨대 금속 산화물, 금속 질화물, 투광성 질화물, 투광성 산화물 또는 투광성 절연층으로 형성될 수 있다. 예를 들어, 채널층(k)는 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
제1 전극 상에는 발광 구조물이 배치될 수 있다. 발광 구조물은 제1 도전형반도체층(a)과 활성층(b) 및 제2 도전형반도체층(c)을 포함하여 이루어진다.
제1 도전형 반도체층(a)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(a)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(a)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(a)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(b)은 제1 도전형 반도체층(a)과 제2 도전형 반도체층(c) 사이에 배치되며, 이중 접합 구조(Double Hetero Junction Structure), 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(b)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.
우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(b)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(c)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(c)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(c)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도시되지는 않았으나, 활성층(b)과 제2 도전형 반도체층(c)의 사이에는 전자 차단층(Electron blocking layer)가 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교대로 배치될 수도 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(a)의 표면이 요철 등의 패턴을 이루어 광추출 효율을 향상시킬 수 있고, 제1 도전형 반도체층(a)의 표면에는 제2 전극(h)이 배치되는데 도시된 바와 같이 제2 전극(h)이 배치되는 제1 도전형 반도체층(a)의 표면은 제1 도전형 반도체층(a)의 표면을 따라 패턴을 이루거나 패턴을 이루지 않을 수 있다. 제2 전극(h)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
발광 구조물의 하부에는 제2 전극(h)와 대응하여 전류 차단층(j, current blocking layer)이 배치될 수 있는데, 전류 차단층(j)은 절연성 물질로 이루어질 수 있으며, 전류 차단층(j)에 의하여 지지기판(g) 방향에서 공급되는 전류가 제2 도전형 반도체층(c)의 전 영역으로 고루 공급될 수 있다.발광 구조물의 둘레에는 패시베이션층(i)이 형성될 수 있는데, 패시베이션층(i)은 절연물질로 이루어질 수 있으며, 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층(180)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
도 2b에서 수직형 발광소자를 도시하고 있으나, 수평형 발광소자나 플립 칩 타입의 발광소자 등 다양한 광원이 배치될 수 있다.
도 3은 발광소자 패키지의 제조 장치를 나타낸 도면이다.
본 실시예에 따른 발광소자 패키지의 제조 장치는 어레이로 배열된 발광소자 패키지들을 각각의 발광소자 패키지로 분리하는데 사용될 수 있다. 발광소자 패키지의 제조 장치는, 서로 마주보는 제1 몸체(200a)와 제2 몸체(200)b와, 제2 몸체(200b) 상에 형성되는 복수 개의 절단 지그들과, 제1 몸체(200a)와 제2 몸체(200b)의 사이에 형성되고 절단 지그들과 각각 연결된 진공 배기부를 포함할 수 있다.
제2 몸체(200b)의 'A' 영역에는 복수 개의 지그(jig)들이 배치되는데, 도 4a에서는 하나의 지그를 상세하게 나타내고 있다.
제2 몸체(200b)의 지그는 몸체(210)의 내부에 캐비티(cavity)를 가지고 있으며, 캐비티는 적어도 2개의 단차를 가지고 있으며 도 4a에서는 3개의 단차를 가지고 있다. 이러한 단차 구조는 발광소자 패키지 어레이의 절단 공정에서 패키지 몸체와 몰딩부가 단차의 각 영역에 고정될 수 있게 하기 위함이다.
도 4a에서 캐비티의 아래로부터 제1 바닥면(220a)과 제1 측벽(220b)과, 제2 바닥면(230a)과 제2 측벽(230b)과, 제3 바닥면(240a)과 제3 측벽(240b)이 배치될 수 있다. 그리고, 상술한 진공 배기부는 지그들의 바닥면 즉 캐비티의 제1 바닥면(220a)에 형성될 수 있다.
제1 측벽(220b)과 제2 측벽(230b)과 제3 측벽(240b)의 높이들(h3, h2, h1)는 서로 같거나 다를 수 있고, 제2 바닥면(230a)의 넓이(W2)보다 제3 바닥면(240a)의 넓이(W1)이 더 넓을 수 있다.
도 4b에 도시된 바와 같이 제2 몸체(200b)의 지그들 상에 발광소자 패키지 어레이를 몰딩부가 캐비티 방향을 향하도록 배치하고, 절단 유닛을 사용하여 각각의 발광소자 패키지 사이의 영역에서 리드 프레임과 패키지 몸체(110) 및 몰딩부(140)를 절단할 수 있다. 이때 절단 유닛은, 쏘잉 장치가 아닌 컷팅(cutting) 장치일 수 있다.
컷팅 공정에서 몰딩부(140)가 캐비티 내에 삽입되고, 절단 지그들의 바닥면이 진공 배기부와 연결되어 발광소자 패키지를 캐비티에 고정시킬 수 있고, 따라서 발광소자의 유동을 방지할 수 있다. 이를 위하여 도 4b에서 몰딩부(140)의 폭(d2)은 도 4a의 제2 바닥면(230a)의 넓이(W2)와 동일하거나 조금 작을 수 있고, 도 4c에서 발광소자 패키지의 길이(d1)는 도 4a에서 제3 바닥면(240a)의 넓이(W1)와 동일하거나 조금 작을 수 있다.
예를 들면, 제2 바닥면(230a)의 넓이(W2)와 제3 바닥면(240a)의 넓이(W1)는 각각 1.6 밀리미터와 2.0 밀리미터, 2.5 밀리미터와 3.5 밀리미터, 5.0 밀리미터와 7.0 밀리미터일 수 있고, 몰딩부(140)의 폭(d2)과 발광소자 패키지의 길이(d1)는 각각 1.4 밀리미터와 1.8 밀리미터, 2.3 밀리미터와 3.2 밀리미터, 4.5 밀리미터와 6.5 밀리미터일 수 있다.
제2 바닥면(230a)의 넓이(W2)보다 제3 바닥면(240a)의 넓이(W1)는 20% 내지 50% 더 클 수 있으며, 몰딩부(140)의 폭(d2)보다 발광소자 패키지의 길이(d1)는 20% 내지 50% 더 클 수 있다.
그리고, 몰딩부(140)의 두께(t2)는 도 4a에서 제1 측벽(220b)과 제2 측벽(230b)의 높이들(h3, h2)의 합보다 작을 수 있는데, 여기서 몰딩부(140)의 두께(t2)는 몰딩부(140)의 중앙 영역의 두께일 수 있다. 패키지 몸체(110)와 패키지 몸체(110) 하부의 리드 프레임 및 몰딩부(140)의 가장 자리의 전체 두께(t1)는 제3 측벽(240b)의 높이(h1)과 비슷할 수 있다.
패키지 몸체(110)와 패키지 몸체(110) 하부의 리드 프레임 및 몰딩부(140)의 가장 자리의 전체 두께(t1)와 몰딩부(140)의 두께(t2)는 각각 1.0 밀리미터와 1.0 밀리미터, 1.3 밀리미터와 1.6 밀리미터, 2.4 밀리미터와 3.2 밀리미터일 수 있다.
패키지 몸체(110)와 패키지 몸체(110) 하부의 리드 프레임 및 몰딩부(140)의 가장 자리의 전체 두께(t1)에 대하여 몰딩부(140)의 두께(t2)는, 1배 내지 1.5배일 수 있다.
상술한 발광소자 패키지 어레이의 절단 공정에서 몰딩부와 패키지 몸체 등이 절단 지그의 캐비티 내의 제1 바닥면/제1 측벽 내지 제3 바닥면/제3 측벽과, 진공 배기부 등에 의하여 안정적으로 고정될 수 있으며, 쏘잉 장치가 아닌 절단 장치를 사용하여 도 2a와 같이 절단된 발광소자 패키지의 패키지 몸체(110)의 측면(S)에 절단면이 형성될 수 있고, 절단(dicing) 방향이 패키지 몸체(110)의 하부에서 상부 방향으로 향할 수 있다. 절단면은 쏘잉면에 비하여 거칠기가 적고 매끄러울 수 있다.
도 2a에서 패키지 몸체(110)의 표면(S)의 거칠기는, 두께가 18 마이크로 미터 내지 25 마이크로 미터인 절단 날을 사용하였을 때 거칠기의 깊이가 절단 날의 두께보다 더 작을 수 있다. 따라서, 도 1c에서 설명한 쏘잉을 하였을 경우의 거칠기의 깊이인 80 마이크로 미터 또는 40~50 마이크로 미터보다 패키지 몸체(110)의 표면이 매끄러울 수 있다.
상술한 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌브 타입의 광원에 사용될 수도 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자 패키지 어레이
100A~100C: 발광소자 110: 패키지 몸체
121, 122: 제1,2 리드 프레임 130: 와이어
140: 몰딩부 220a~220c: 제1 바닥면~제3 바닥면
220b~240a: 제1 측벽~제3 측벽

Claims (5)

  1. 발광소자 패키지 어레이의 분리 방법에 있어서,
    서로 마주보는 제1 몸체와 제2 몸체; 상기 제2 몸체 상에 형성되는 복수 개의 절단 지그들; 및 상기 제1 몸체와 제2 몸체의 사이에 형성되고, 상기 절단 지그들과 각각 연결된 진공 배기부를 포함하고,상기 각각의 절단 지그들은 캐비티를 가지고, 상기 캐비티는 적어도 2개의 단차를 가지는 발광소자 패키지 어레이의 분리 장치를 준비하는 단계;
    패키지 몸체와, 상기 패키지 몸체 상의 제1 리드 프레임과 제2 리드 프레임과, 상기 제1,2 리드 프레임에 각각 전기적으로 연결된 발광소자 및 몰딩부를 포함하는 발광소자 패키지 어레이를 준비하는 단계; 및
    상기 발광소자 패키지 어레이의 분리 장치를 사용하여 상기 발광소자 패키지 어레이를 컷팅하는 단계를 포함하고,
    상기 적어도 2개의 단차는, 상기 캐비티의 바닥에서의 폭이 가장 크고,
    상기 캐비티의 아래로부터 제1 바닥면과 제1 측벽과 제2 바닥면과 제2 측벽과, 제3 바닥면과 제3 측벽이 배치되고,
    상기 제2 바닥면의 넓이보다 상기 제3 바닥면의 넓이는 20% 내지 50% 더 크고,
    하나의 발광소자 패키지의 상기 몰딩부의 폭은 상기 제2 바닥면의 넓이보다 동일하거나 작고,
    하나의 발광소자 패키지 어레이의 길이는 상기 제3 바닥면의 넓이와 동일하거나 작고,
    상기 하나의 발광소자 패키지의 몰딩부의 폭보다 상기 하나의 발광소자 패키지의 길이는 20% 내지 50% 크고,
    상기 하나의 발광소자 패키지의 가장 자리에서 상기 몰딩부의 상면으로부터 상기 제1,2 리드 프레임의 하면까지의 두께에 대하여, 상기 몰딩부의 돌출된 부분의 두께는 1배 내지 1.5배인 발광소자 패키지 어레이의 분리 방법.
  2. 제1 항에 있어서,
    상기 진공 배기부는, 상기 각각의 절단 지그들의 제1 바닥면에 연결되는 발광소자 패키지 어레이의 분리 방법.
  3. 삭제
  4. 삭제
  5. 삭제
KR1020150052256A 2015-04-14 2015-04-14 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치 KR102310646B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150052256A KR102310646B1 (ko) 2015-04-14 2015-04-14 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150052256A KR102310646B1 (ko) 2015-04-14 2015-04-14 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치

Publications (2)

Publication Number Publication Date
KR20160122427A KR20160122427A (ko) 2016-10-24
KR102310646B1 true KR102310646B1 (ko) 2021-10-08

Family

ID=57256874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150052256A KR102310646B1 (ko) 2015-04-14 2015-04-14 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치

Country Status (1)

Country Link
KR (1) KR102310646B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815226B1 (ko) 2006-10-23 2008-03-20 삼성전기주식회사 질화갈륨계 발광 다이오드 소자의 제조방법
JP2010283016A (ja) * 2009-06-02 2010-12-16 Apic Yamada Corp 半導体パッケージの製造方法及び切断装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293902A (ja) * 1996-04-30 1997-11-11 Iwasaki Electric Co Ltd 発光ダイオード配列体
KR20130020020A (ko) * 2011-08-18 2013-02-27 한미반도체 주식회사 Ｌｅｄ자재 절삭장치 및 ｌｅｄ자재 절삭방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815226B1 (ko) 2006-10-23 2008-03-20 삼성전기주식회사 질화갈륨계 발광 다이오드 소자의 제조방법
JP2010283016A (ja) * 2009-06-02 2010-12-16 Apic Yamada Corp 半導体パッケージの製造方法及び切断装置

Also Published As

Publication number Publication date
KR20160122427A (ko) 2016-10-24

Similar Documents

Publication Publication Date Title
EP2696375B1 (en) Light emitting diode
KR102019914B1 (ko) 발광 소자
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR20120025157A (ko) 발광소자
KR102315124B1 (ko) 발광소자 패키지
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR102050052B1 (ko) 발광소자
KR101963220B1 (ko) 발광소자
KR101902398B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102007401B1 (ko) 발광소자
KR20130006846A (ko) 발광소자
KR102310646B1 (ko) 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치
KR20160094213A (ko) 발광 소자 패키지 및 조명 장치
KR102445539B1 (ko) 발광소자 및 조명장치
KR102332219B1 (ko) 렌즈 및 이를 포함하는 발광소자 모듈
KR101911865B1 (ko) 발광소자
KR20120050089A (ko) 발광소자 및 그 제조방법
KR102320865B1 (ko) 발광 소자
KR102471944B1 (ko) 발광소자 패키지
KR102403958B1 (ko) 발광소자
KR102162438B1 (ko) 발광 소자
KR102425318B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
US10236427B2 (en) Light emitting device package
KR101983775B1 (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right