KR20160037471A - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR20160037471A
KR20160037471A KR1020140130029A KR20140130029A KR20160037471A KR 20160037471 A KR20160037471 A KR 20160037471A KR 1020140130029 A KR1020140130029 A KR 1020140130029A KR 20140130029 A KR20140130029 A KR 20140130029A KR 20160037471 A KR20160037471 A KR 20160037471A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor layer
solder
type semiconductor
Prior art date
Application number
KR1020140130029A
Other languages
English (en)
Inventor
박규형
민봉걸
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140130029A priority Critical patent/KR20160037471A/ko
Priority to US15/513,510 priority patent/US10546986B2/en
Priority to PCT/KR2015/009930 priority patent/WO2016052898A1/ko
Publication of KR20160037471A publication Critical patent/KR20160037471A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Abstract

실시 예의 발광 소자 패키지는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광 구조물을 포함하는 발광 소자와, 패키지 몸체와, 패키지 몸체에 배치되고 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임과, 제1 리드 프레임과 제1 도전형 반도체층 사이에 배치되는 박편 형태의 고상 제1 솔더부 및 제2 리드 프레임과 제2 도전형 반도체층 사이에 배치되는 박편 형태의 고상 제2 솔더부를 포함한다.

Description

발광 소자 패키지{Light Emitting Device Package}
실시 예는 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
발광 소자를 포함하는 발광 소자 패키지 내부에서 각 층들의 접착력이 서로 약하여 신뢰성이 저하되는 문제점이 있다. 게다가, 발광 소자 패키지에서 각 층들의 열 팽창 계수(CTE:Coefficient of Thermal Expansion)가 서로 달라, 낮은 CTE를 갖는 층이 파괴되어 신뢰성이 더욱 저하될 수 있는 문제점이 있다.
실시 예는 접착력과 신뢰성이 개선된 발광 소자 패키지를 제공한다.
실시 예에 의한 발광 소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광 구조물을 포함하는 발광 소자; 패키지 몸체; 상기 패키지 몸체에 배치되고 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 상기 제1 리드 프레임과 상기 제1 도전형 반도체층 사이에 배치되는 박편 형태의 고상 제1 솔더부; 및 상기 제2 리드 프레임과 상기 제2 도전형 반도체층 사이에 배치되는 박편 형태의 고상 제2 솔더부를 포함할 수 있다.
상기 제1 및 제2 솔더부 각각은 복수의 박편이 중첩된 형태를 가질 수 있다.
상기 발광 소자는 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 상기 제1 솔더부를 연결하는 제1 패드; 상기 제2 도전형 반도체층과 상기 제2 솔더부를 연결하는 제2 패드; 및 상기 제2 도전형 반도체층과 상기 제1 패드 사이 및 상기 활성층과 상기 제1 패드 사이에 배치된 절연층을 더 포함할 수 있다.
상기 패키지 몸체는 캐비티를 형성하고, 상기 발광 소자는 상기 캐비티 내에 배치될 수 있다.
상기 제1 및 제2 솔더부 각각의 총 두께는 아래와 같을 수 있다.
Figure pat00001
여기서, tT는 상기 제1 및 제2 솔더부 각각의 총 두께를 나타내고, D는 상기 캐비티의 깊이를 나타내고, T1은 상기 발광 구조물의 두께를 나타내고, T2는 상기 제1 및 제2 패드 각각의 두께를 나타낸다.
상기 제1 및 제2 솔더부 각각은 50 ㎛ 이상의 두께를 가질 수 있다.
상기 제1 및 제2 솔더부 각각은 1000 ㎛ 이하의 두께를 가질 수 있다.
상기 발광 소자 패키지는, 상기 캐비티 내에 매립되어 상기 발광 구조물을 에워싸는 몰딩 부재를 더 포함할 수 있다.
상기 발광 소자 패키지는, 상기 제1 및 제2 리드 프레임 사이에 배치되어, 상기 제1 및 제2 리드 프레임을 전기적으로 이격시키는 절연체를 더 포함할 수 있다.
상기 발광 구조물의 두께 방향과 수직한 제1 방향으로의 상기 절연체의 제1 폭은 상기 제1 방향으로의 상기 발광 구조물의 제2 폭보다 작을 수 있다.
실시 예에 따른 발광 소자 패키지는 우수한 방열 효과를 갖고, 제1 및 제2 리드 프레임 위에 균일한 면적과 높이로 제1 및 제2 솔더부를 도포시킴으로써 개선된 접착력과 신뢰성을 가지며, 제1 및 제2 솔더부가 고상의 두꺼운 두께(또는, 높이)를 가짐으로써 열 응력 스트레스를 감소시켜 낮은 열 팽창 계수를 갖는 절연층과 같은 물질의 손상을 최소화시킬 수 있다.
도 1은 실시 예에 의한 발광 소자 패키지의 평면도를 나타낸다.
도 2는 도 1에 도시된 I-I' 선을 따라 절취한 발광 소자 패키지의 단면도를 나타낸다.
도 3은 도 2에 도시된 'A' 부분을 확대 도시한 단면도를 나타낸다.
도 4a 내지 도 4c는 도 1 및 도 2에 도시된 발광 소자 패키지의 공정 평면도를 나타낸다.
도 5a 내지 도 5c는 도 1 및 도 2에 도시된 발광 소자 패키지의 공정 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층(또는, 각 부분)의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시 예에 의한 발광 소자 패키지(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 I-I' 선을 따라 절취한 발광 소자 패키지(100)의 단면도를 나타내고, 도 3은 도 2에 도시된 'A' 부분을 확대 도시한 단면도를 나타낸다.
편의상, 도 1 내지 도 3에 도시된 발광 소자 패키지(100)를 데카르트 좌표계를 이용하여 설명하지만, 실시 예는 다양한 좌표계를 이용하여 설명될 수도 있다.
도 1 및 도 2에 도시된 발광 소자 패키지(100)는 발광 소자(D), 패키지 몸체(110), 제1 및 제2 리드 프레임(lead frame)(122, 124), 제1 및 제2 솔더(solder)부(132, 134)를 포함할 수 있다.
발광 소자(D)는 기판(180)과 발광 구조물(170)을 포함할 수 있다. 경우에 따라서, 기판(180)은 생략될 수도 있다.
기판(180)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(180)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다.
기판(180)과 발광 구조물(170) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(180, 170) 사이에 버퍼층(또는, 전이층)(미도시)이 더 배치될 수도 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(170)은 기판(180) 아래에 배치될 수 있다. 발광 구조물(170)은 제1 도전형 반도체층(172), 활성층(174), 및 제2 도전형 반도체층(176)을 포함할 수 있다.
제1 도전형 반도체층(172)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(172)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(172)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(172)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(174)은 제1 도전형 반도체층(172)과 제2 도전형 반도체층(176) 사이에 배치되며, 제1 도전형 반도체층(172)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(176)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(174)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(174)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(174)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(174)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(174)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
실시 예에 의하면, 활성층(174)은 자외선 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미한다. 특히, 활성층(174)은 100 ㎚ 내지 280 ㎚ 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(174)에서 방출되는 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(176)은 반도체 화합물로 형성될 수 있으며, Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(176)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(176)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(176)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(172)은 n형 반도체층으로, 제2 도전형 반도체층(176)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(172)은 p형 반도체층으로, 제2 도전형 반도체층(176)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(170)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1 및 도 2에 예시된 발광 소자 패키지(100)는 플립 칩 본딩 구조이기 때문에, 활성층(174)에서 방출된 광은 제1 콘택층(162), 제1 도전형 반도체층(172) 및 기판(180)을 통해 출사될 수 있다. 이를 위해, 제1 콘택층(162), 제1 도전형 반도체층(172) 및 기판(180)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(176)과 제2 콘택층(164)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다. 제1 및 제2 콘택층(162, 164) 각각의 재질에 대해서는 상세히 후술된다.
제1 콘택층(162)은 제1 도전형 반도체층(172)과 제1 패드(142) 사이에 배치되어, 제1 패드(142)와 제1 도전형 반도체층(172)을 전기적으로 서로 연결시킬 수 있다. 제1 콘택층(162)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 콘택층(162) 위 또는 아래에 배치될 수도 있다.
제2 콘택층(164)은 제2 도전형 반도체층(176)과 제2 패드(144) 사이에 배치되어, 제2 패드(144)와 제2 도전형 반도체층(176)을 전기적으로 서로 연결시킬 수 있다.
제1 및 제2 콘택층(162, 164) 각각은 제1 및 제2 도전형 반도체층(172, 176) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 콘택층(162, 164) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
특히, 제2 콘택층(164)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제2 콘택층(164)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제2 콘택층(164)은 제2 도전형 반도체층(176)과 오믹 접촉하는 물질을 포함할 수 있다.
또한, 제2 콘택층(164)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제2 콘택층(164)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.
또한, 발광 소자(D)는 제1 및 제2 패드(142, 144) 및 절연층(152)을 더 포함할 수 있다.
제1 패드(142)는 제2 도전형 반도체층(176)과 활성층(174)을 관통하는 관통 전극의 형태를 가질 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 비록 도시되지는 않았지만, 제1 패드(142)는 제2 도전형 반도체층(176) 및 활성층(174)을 우회하여 제1 도전형 반도체층(172)과 연결될 수도 있다. 제1 패드(142)는 제1 솔더부(132)와 제1 도전형 반도체층(172) 사이에 배치되어, 제1 도전형 반도체층(172)과 제1 솔더부(132)를 전기적으로 연결시킬 수 있다.
제2 패드(144)는 제2 도전형 반도체층(176)과 제2 솔더부(134) 사이에 배치되어, 제2 도전형 반도체층(176)과 제2 솔더부(134)를 전기적으로 연결하는 역할을 할 수 있다. 이때, 제2 패드(144)는 절연층(152)을 관통하여 제2 콘택층(164)에 연결된 관통 전극의 형태를 가질 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제2 패드(144)는 절연층(152)을 관통하지 않고 제2 콘택층(164)에 연결될 수도 있다.
제1 및 제2 패드(142, 144) 각각은 전극용 물질을 포함할 수 있다.
절연층(152)은 제2 도전형 반도체층(176)과 제1 패드(142) 사이에 배치되어, 제2 도전형 반도체층(176)과 제1 패드(142)를 전기적으로 격리시키는 역할을 한다. 또한, 절연층(152)은 활성층(174)과 제1 패드(142) 사이에 배치되어, 활성층(174)과 제1 패드(142)를 전기적으로 격리시키는 역할을 한다. 뿐만 아니라, 절연층(152)은 발광 구조물(170)의 가장 자리에 형성되어, 발광 구조물(170)을 보호할 수도 있으나, 실시 예는 이에 국한되지 않는다.
절연층(152)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있으나, 실시 예는 절연층(152)의 물질에 국한되지 않는다.
도 1 및 도 2를 참조하면, 패키지 몸체(110)는 캐비티(C:Cavity)를 형성한다. 예를 들어, 도 2에 도시된 바와 같이, 패키지 몸체(110)는 제1 및 제2 리드 프레임(122, 124)과 함께 캐비티(C)를 형성할 수 있다. 즉, 패키지 몸체(110)의 측면(112)과 제1 및 제2 리드 프레임(122, 124)의 각 상부면은 캐비티(C)를 형성할 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 패키지 몸체(110)는 도 2에 예시된 바와 같이 단차진 상부면을 갖는 대신에 평평한 상부면을 가질 수 있다. 이 경우, 패키비 몸체(110)의 평평한 상부면 위에 캐비티를 형성하도록 격벽(미도시)이 배치될 수도 있다.
패키지 몸체(110)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(110)의 재질에 국한되지 않는다.
제1 및 제2 리드 프레임(122, 124)은 패키지 몸체(110)에 배치되고 서로 전기적으로 이격되어 배치될 수 있다. 예를 들어, 제1 및 제2 리드 프레임(122, 124)은 발광 구조물(170)의 두께 방향과 수직한 방향인 z축 방향으로 전기적으로 서로 이격되어 배치될 수 있다. 이를 위해, 발광 소자 패키지(100)는 절연체(192)를 더 포함할 수 있다. 절연체(192)는 제1 및 제2 리드 프레임(122, 124) 사이에 배치되어, 제1 및 제2 리드 프레임(122, 124)을 전기적으로 이격시키는 역할을 한다.
절연체(192)는 전기적 비전도성을 갖는 물질 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있으나, 실시 예는 절연체(192)의 물질에 국한되지 않는다.
또한, 패키지 몸체(110)가 도전형 물질 예를 들면 금속 물질로 이루어진 경우, 제1 및 제2 리드 프레임(122, 124)은 패키지 몸체(110)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(122, 124)을 형성하는 패키지 몸체(110)는 절연체(192)에 의해 서로 전기적으로 분리될 수 있다.
전술한 실시 예에 의한 발광 소자 패키지(100)의 경우, 발광 구조물(170)의 두께 방향과 수직한 제1 방향(y축 방향 및/또는 z축 방향)으로의 절연체(192)의 제1 폭은 제1 방향으로의 발광 구조물(170)의 제2 폭보다 작을 수 있다. 예를 들어, 절연체(192)의 z축 방향으로의 제1 폭(W1)은 발광 구조물(170)의 z축 방향으로의 제2 폭(W2)보다 작을 수 있다.
또한, 도 2에 예시된 바와 같이, 제1 및 제2 리드 프레임(122, 124)은 다양한 형태로 패키지 몸체(110)에 부착, 결합, 삽입, 또는 배치될 수 있다. 실시 예의 경우, 제1 및 제2 리드 프레임(122, 124)이 패키지 몸체(110)의 내부에 배치된 것으로 도시되어 있지만, 다른 실시 예에 의하면, 제1 및 제2 리드 프레임(122, 124)은 패키지 몸체(110)의 외부에 배치될 수도 있다. 즉, 제1 및 제2 리드 프레임(122, 124)이 제1 및 제2 솔더부(132, 134)와 전기적으로 연결될 수만 있다면, 실시 예는 제1 및 제2 리드 프레임(122, 124)의 특정한 단면 또는 평면 형상에 국한되지 않는다.
제1 및 제2 리드 프레임(122, 124) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(122, 124) 각각의 물질의 종류에 국한되지 않는다.
도 2에 예시된 실시 예의 경우, 제1 및 제2 리드 프레임(122, 124)의 윗면에는 제1 및 제2 솔더부(132, 134)가 각각 부착되는 반면, 제1 및 제2 리드 프레임(122, 124)의 아랫면에는 액상의 금속 프레임(metal frame) 솔더링 페이스트(soldering paste)(202, 204)가 부착될 수 있다. 여기서, 솔더링 페이스트(202, 204)는 제1 및 제2 솔더부(132, 134)를 재용해(remelt)시키지 않도록 고온이 아닌 저온에서 부착될 수 있다.
제1 솔더부(132)는 제1 리드 프레임(122)과 제1 도전형 반도체층(172) 사이에 배치되어, 제1 패드(142)를 통해 제1 리드 프레임(122)과 제1 도전형 반도체층(172)을 통전시킬 수 있다. 이와 비슷하게, 제2 솔더부(134)는 제2 리드 프레임(124)과 제2 도전형 반도체층(176) 사이에 배치되어, 제2 패드(144)를 통해 제2 리드 프레임(124)과 제2 도전형 반도체층(176)을 통전시킬 수 있다. 제1 및 제2 솔더부(132, 134) 각각은 고상(solid state)일 수 있다. 또한, 제1 및 제2 솔더부(132, 1343) 각각은 박편(foil) 형태를 가질 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 제1 및 제2 솔더부(132, 134)가 고상일 수 있다면, 실시 예는 제1 및 제2 솔더부(132, 134)의 형상에 국한되지 않는다.
또한, 제1 및 제2 솔더부(132, 134) 각각은 복수의 박편이 중첩된 형태를 가질 수 있다. 예를 들어, 도 3을 참조하면, 제1 솔더부(132)는 4개의 박편(132-1, 132-2, 132-3, 132-4)이 수직 방향 즉, 발광 구조물(170)의 두께 방향(즉, x축 방향)으로 중첩된 형상을 가질 수 있다. 그러나, 다른 실시 예에 의하면, 제1 및 제2 솔더부(132, 134) 각각은 4개보다 많거나 적은 개수의 얇은 박편이 수직 방향으로 중첩된 형상을 가질 수 있다.
또한, 제1 및 제2 솔더부(132, 134) 각각의 총 두께(tT)는 다음 수학식 1과 같을 수 있다.
Figure pat00002
여기서, D는 캐비티(C)의 깊이를 나타내고, T1은 발광 구조물(170)의 두께를 나타내고, T2는 제1 및 제2 패드(142, 144) 각각의 두께를 나타낸다. 만일, 도 2에 도시된 바와 같이 발광 소자(D)가 기판(180)을 포함한다면, 제1 및 제2 솔더부(132, 134) 각각의 총 두께(tT)는 다음 수학식 2와 같을 수 있다.
Figure pat00003
여기서, T3는 기판(180)의 두께를 나타낸다.
제1 및 제2 솔더부(132, 134) 각각의 두께(tT)는 50 ㎛ 이상 및/또는 1000 ㎛ 이하일 수 있다.
제1 및 제2 솔더부(132, 134) 각각은 전도성을 갖는 물질로 이루어질 수 있으며, 실시 예는 제1 및 제2 솔더부(132, 134)의 특정한 재질에 국한되지 않는다. 즉, 제1 및 제2 솔더부(132, 134) 각각은 전도성을 갖는 고상 물질을 포함할 수 있다.
다시, 도 2를 참조하면, 발광 소자 패키지(100)는 몰딩 부재(190)를 더 포함할 수 있다. 몰딩 부재(190)는 캐비티(C) 내에 매립되어 발광 소자(D)를 포위하여 보호할 수 있다. 몰딩 부재(190)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(D)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(D)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
이하, 전술한 도 1 및 도 2에 도시된 발광 소자 패키지(100)의 제조 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다. 그러나, 발광 소자 패키지(100)는 이하에서 설명하는 제조 방법 이외에 다양한 방법으로도 제조될 수 있음은 물론이다.
도 4a 내지 도 4c는 도 1 및 도 2에 도시된 발광 소자 패키지(100)의 공정 평면도를 나타내고, 도 5a 내지 도 5c는 도 1 및 도 2에 도시된 발광 소자 패키지(100)의 공정 단면도를 나타낸다.
도 4a 및 도 5a를 참조하면, 캐비티(C)를 갖는 패키지 몸체(110)에 제1 및 제2 리드 프레임(122, 124)을 형성한다. 이때, 제1 및 제2 리드 프레임(122, 124)은 절연체(192)에 의해 서로 이격되어 전기적으로 분리될 수 있다.
이후, 도 4b 및 도 5b를 참조하면, 제1 리드 프레임(122) 위에 제1 솔더부(132)를 부착하여 형성하고, 제2 리드 프레임(124) 위에 제2 솔더부(134)를 부착하여 형성한다. 이때, 제1 및 제2 솔더부(132, 134)는 액상이 아니라 고상인 박편 형상을 가질 수 있다. 또한, 제1 및 제2 솔더부(132, 134) 각각은 고상의 박편이 복수개 수직 방향으로 중첩된 형상을 가질 수도 있다. 이와 같이, 제1 및 제2 솔더부(132, 134) 각각이 고상일 경우, 원하는 높이(또는, 두께)를 갖도록 제1 및 제2 솔더부(132, 134) 각각이 형성될 수 있다.
이후, 도 4c 및 도 5c를 참조하면, 제1 솔더부(132) 위에 제1 패드(142)가 전기적으로 연결되고, 제2 솔더부(134) 위에 제2 패드(144)가 전기적으로 연결될 수 있도록, 발광 소자(D) 및 그(D)의 제1 및 제2 패드(142, 144)를 제1 및 제2 솔더부(132, 134)에 본딩시켜 패키지 몸체(110)에 실장한다.
이후, 도 4c 및 도 5c에 도시된 결과물을 열풍으로 열 경화(reflow)시킬 수 있다.
전술한 바와 같은 발광 소자 패키지(100)의 경우, 제1 및 제2 솔더부(132, 134) 각각이 액상이 아닌 고상의 박편으로 이루어져 있기 때문에, 제1 및 제2 솔더부(132, 1334)가 액상인 경우와 비교할 때 제1 폭(W1)이 상대적으로 줄어들 수 있다. 왜냐하면, 액상의 제1 및 제2 솔더부(132, 134)를 형성한 이후, 제1 및 제2 패드(142, 144)에 의해 액상의 제1 및 제2 솔더부(132, 134)를 -x축 방향으로 가압할 경우, 제1 및 제2 솔더부(132, 134)는 z축과 y축 방향으로 퍼질 수 있다. 이를 고려하여, 액상의 제1 및 제2 솔더부(132, 134)가 서로 붙지 않도록 제1 폭(W1)이 충분히 넓게 확보되어야 한다. 반면에, 실시 예에 의하면, 제1 및 제2 솔더부(132, 134)가 액상이 아닌 고상의 박편 형상으로 이루어져 있으므로, 제1 폭(W1)을 넓게 확보할 필요가 없다. 따라서, 제1 및 제2 솔더부(132, 134)가 액상인 경우와 비교할 때, 제1 및 제2 솔더부(132, 134)가 고상일 경우 제1 폭(W1)은 상대적으로 감소할 수 있다. 이때, 제1 폭(W1)이 감소한 만큼, 제1 및 제2 리드 프레임(122, 124) 각각의 제3-1 및 제3-2 폭(W31, W32)은 증가할 수 있다. 이와 같이, 제3-1 및 제3-2 폭(W31, W32)이 증가할 경우, 발광 소자 패키지(100)의 방열 효과가 개선될 수 있다. 왜냐하면, 전도성 물질로 이루어진 제1 및 제2 리드 프레임(122, 124)의 부피가 증가하고, 증가된 부피를 갖는 제1 및 제2 리드 프레임(122, 124)을 통해 열이 방출될 수 있기 때문이다.
또한, 제1 및 제2 솔더부(132, 134)가 고상이 아니라 액상일 경우, 액상의 솔더 페이스트를 제1 및 제2 리드 프레임(122, 124) 위에 균일한 면적과 높이로 도포하기에는 기술적인 한계를 가질 수 있어, 솔더 페이스트의 접착력과 신뢰성이 악화될 수 있다. 왜냐하면, 액상의 솔더 페이스트는 통상적으로 핀(pin)을 이용하여 도팅(dotting)하거나 스퀴져(squeezer)를 이용하여 제1 및 제2 리드 프레임(122, 124) 상에 도포하기 때문이다. 반면에, 실시 예에 의한 제1 및 제2 솔더부(132, 134)는 액상이 아닌 고상의 박편 형태로 형성되므로, 제1 및 제2 리드 프레임(122, 124) 위에 균일한 면적과 높이(또는, 두께)로 도포될 수 있어, 접착력과 신뢰성이 개선될 수 있다.
또한, 액상의 솔더 페이스트를 제1 및 제2 리드 프레임(122, 124) 상에 불균일한 두께로 형성할 경우 열 응력 스트레스가 증가할 수 있다. 반면에, 실시 예에 의하면, 제1 및 제2 솔더부(132, 134)가 박편 형태의 고상을 가지므로 균일하고 두꺼운 두께로 제1 및 제2 리드 프레임(122, 124) 상에 형성될 수 있다. 이로 인해, 액상 솔더 페이스트와 비교할 때, 고상 박편 형태의 제1 및 제2 솔더부(132, 134)는 상대적으로 높은 높이(또는, 두꺼운 두께)로 형성될 수 있다. 이와 같이, 제1 및 제2 솔더부(132, 134)의 높이(또는, 두께)가 증가하면 열 응력 스트레스가 감소하기 때문에, 발광 소자 패키지(100)에서 CTE가 낮은 절연층(152)과 같은 물질의 손상(damage)가 최소화될 수 있다.
제1 및 제2 솔더부(132, 134)의 열 응력 스트레스의 정도를 엥겔메이어 조인트(Engelmaier Joint) 피로 모델을 이용하여 살펴보면 다음 수학식 3과 같다.
Figure pat00004
여기서, Δγ는 제1 및 제2 솔더부(132, 134) 각각의 열 응력 스트레스 정도를 나타내고, C는 교정 계수를 나타내고, LP는 제1 및 제2 솔더부(132, 134) 각각의 대각선 거리를 나타내고, Δα는 CTE의 차이를 나타내고, ΔTEM은 온도차를 나타낸다.
수학식 3으로부터 알 수 있듯이, 제1 및 제2 솔더부(132, 134)의 높이 즉, 두께(tT)가 증가하면, 제1 및 제2 솔더부(132, 134) 각각의 열 응력 스트레스(Δγ)가 감소함을 알 수 있다.
만일, 기판(180)이 사파이어로 이루어지고, 발광 구조물(170)이 GaN으로 이루어지고, 절연층(152)이 SiO2로 이루어지고, 제1 및 제2 솔더부(132, 134) 각각이 SAC305로 이루어지고, 제1 및 제2 리드 프레임(122, 124) 각각이 구리(Cu)로 이루어진다고 가정하자. 이 경우, 사파이어, GaN, SiO2, SAC305 및 Cu의 CTE는 각각 7.5 x 10-6/℃, 5.59 x 10-6/℃, 0.55 x 10-6/℃, 22 x 10-6/℃ 및 16.5 x 10-6/℃이다. 이와 같이, 제1 및 제2 솔더부(132, 134)와 제1 및 제2 리드 프레임(122, 124) 쪽의 CTE가 발광 소자(D) 쪽의 CTE보다 훨씬 큼을 알 수 있다. 이렇게 CTE 차이가 커질 경우 가장 낮은 CTE를 갖는 절연층(152)이 파괴되어 저전류 불량이 발생할 수 있다. 그러므로, 실시 예에 의하면, 고상인 제1 및 제2 솔더부(132, 134)의 두께(tT)를 균일하게 증가시킬 수 있어, 수학식 3에서와 같이 열 응력 스트레스의 정도(Δγ)를 감소시켜 절연층(152)의 파괴를 방지할 수 있다. 예를 들어, 제1 및 제2 솔더부(132, 134) 각각의 두께(tT)를 증가시킴에 따라 제1 및 제2 패드(142, 144)와 절연층(152)의 경계에서의 열 응력 스트레스는 다음 표 1에서와 같이 기준치에서보다 32%까지 감소할 수 있음을 알 수 있다.
두께(tT)(㎛) 열 응력 스트레스(%)
기준치(30) 100
40 91
100 68
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치에 적용될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자 패키지 110: 패키지 몸체
122, 124: 제1 및 제2 리드 프레임 132, 134: 제1 및 제2 솔더부
142, 144: 제1 및 제2 패드 152: 절연층
162, 164: 제1 및 제2 콘택층 170: 발광 구조물
172: 제1 도전형 반도체층 174: 활성층
176: 제2 도전형 반도체층 180: 기판
190: 몰딩 부재 192: 절연체
202, 204: 금속 프레임 솔더링 페이스트

Claims (10)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광 구조물을 포함하는 발광 소자;
    패키지 몸체;
    상기 패키지 몸체에 배치되고 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임;
    상기 제1 리드 프레임과 상기 제1 도전형 반도체층 사이에 배치되는 박편 형태의 고상 제1 솔더부; 및
    상기 제2 리드 프레임과 상기 제2 도전형 반도체층 사이에 배치되는 박편 형태의 고상 제2 솔더부를 포함하는 발광 소자 패키지.
  2. 제1 항에 있어서, 상기 제1 및 제2 솔더부 각각은 복수의 박편이 중첩된 형태를 갖는 발광 소자 패키지.
  3. 제1 항에 있어서, 상기 발광 소자는
    상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 상기 제1 솔더부를 연결하는 제1 패드;
    상기 제2 도전형 반도체층과 상기 제2 솔더부를 연결하는 제2 패드; 및
    상기 제2 도전형 반도체층과 상기 제1 패드 사이 및 상기 활성층과 상기 제1 패드 사이에 배치된 절연층을 더 포함하는 발광 소자 패키지.
  4. 제2 항에 있어서, 상기 패키지 몸체는 캐비티를 형성하고, 상기 발광 소자는 상기 캐비티 내에 배치되는 발광 소자 패키지.
  5. 제3 항에 있어서, 상기 제1 및 제2 솔더부 각각의 총 두께는 아래와 같은 발광 소자 패키지.
    Figure pat00005

    (여기서, tT는 상기 제1 및 제2 솔더부 각각의 총 두께를 나타내고, D는 상기 캐비티의 깊이를 나타내고, T1은 상기 발광 구조물의 두께를 나타내고, T2는 상기 제1 및 제2 패드 각각의 두께를 나타낸다.)
  6. 제1 항에 있어서, 상기 제1 및 제2 솔더부 각각은 50 ㎛ 이상의 두께를 갖는 발광 소자 패키지.
  7. 제5 항에 있어서, 상기 제1 및 제2 솔더부 각각은 1000 ㎛ 이하의 두께를 갖는 발광 소자 패키지.
  8. 제3 항에 있어서, 상기 캐비티 내에 매립되어 상기 발광 구조물을 에워싸는 몰딩 부재를 더 포함하는 발광 소자 패키지.
  9. 제1 항에 있어서, 상기 제1 및 제2 리드 프레임 사이에 배치되어, 상기 제1 및 제2 리드 프레임을 전기적으로 이격시키는 절연체를 더 포함하는 발광 소자 패키지.
  10. 제7 항에 있어서, 상기 발광 구조물의 두께 방향과 수직한 제1 방향으로의 상기 절연체의 제1 폭은 상기 제1 방향으로의 상기 발광 구조물의 제2 폭보다 작은 발광 소자 패키지.
KR1020140130029A 2014-09-29 2014-09-29 발광 소자 패키지 KR20160037471A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140130029A KR20160037471A (ko) 2014-09-29 2014-09-29 발광 소자 패키지
US15/513,510 US10546986B2 (en) 2014-09-29 2015-09-22 Light-emitting device package and light-emitting apparatus comprising same
PCT/KR2015/009930 WO2016052898A1 (ko) 2014-09-29 2015-09-22 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140130029A KR20160037471A (ko) 2014-09-29 2014-09-29 발광 소자 패키지

Publications (1)

Publication Number Publication Date
KR20160037471A true KR20160037471A (ko) 2016-04-06

Family

ID=55630876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140130029A KR20160037471A (ko) 2014-09-29 2014-09-29 발광 소자 패키지

Country Status (3)

Country Link
US (1) US10546986B2 (ko)
KR (1) KR20160037471A (ko)
WO (1) WO2016052898A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117174A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335216B1 (ko) * 2017-04-26 2021-12-03 삼성전자 주식회사 발광소자 패키지
US11677059B2 (en) 2017-04-26 2023-06-13 Samsung Electronics Co., Ltd. Light-emitting device package including a lead frame
KR102385940B1 (ko) * 2017-09-01 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092191B2 (ja) 2001-09-26 2012-12-05 イビデン株式会社 Ｉｃチップ実装用基板
JP2005051233A (ja) * 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
TWI258877B (en) 2005-05-17 2006-07-21 Young Lighting Technology Inc Method of utilizing the surface mount technology to assemble LED light source, and combination of its LED light source and lens lid
KR20120137865A (ko) * 2011-06-13 2012-12-24 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US9236547B2 (en) * 2011-08-17 2016-01-12 3M Innovative Properties Company Two part flexible light emitting semiconductor device
JP5405602B2 (ja) * 2012-02-02 2014-02-05 パナソニック株式会社 Ｌｅｄパッケージ及びｌｅｄパッケージ用フレーム
KR101524046B1 (ko) 2013-11-21 2015-06-01 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117174A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지

Also Published As

Publication number Publication date
US20170317252A1 (en) 2017-11-02
US10546986B2 (en) 2020-01-28
WO2016052898A1 (ko) 2016-04-07

Similar Documents

Publication Publication Date Title
US10475978B2 (en) Light emitting device package having improved reliability, and lighting apparatus including the package
KR102402260B1 (ko) 발광 소자 패키지
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
KR101669122B1 (ko) 발광 소자 패키지
KR101719628B1 (ko) 발광 소자 패키지
KR20160045398A (ko) 발광 소자 및 발광 소자 패키지
KR20160025782A (ko) 발광 소자 패키지
US10546986B2 (en) Light-emitting device package and light-emitting apparatus comprising same
KR20160115868A (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
KR102087948B1 (ko) 발광 소자 패키지
KR102320866B1 (ko) 발광 소자 및 발광 소자 패키지
KR102346157B1 (ko) 발광 소자 패키지
KR101977281B1 (ko) 발광 소자 패키지 및 조명 장치
KR101941034B1 (ko) 발광 소자 패키지 및 조명 장치
KR102326926B1 (ko) 발광 소자 및 발광 소자 패키지
KR102231645B1 (ko) 발광 소자 패키지
KR20170034813A (ko) 발광 소자 패키지
KR20160036293A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application