KR20160045398A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20160045398A
KR20160045398A KR1020140140872A KR20140140872A KR20160045398A KR 20160045398 A KR20160045398 A KR 20160045398A KR 1020140140872 A KR1020140140872 A KR 1020140140872A KR 20140140872 A KR20140140872 A KR 20140140872A KR 20160045398 A KR20160045398 A KR 20160045398A
Authority
KR
South Korea
Prior art keywords
layer
holes
light emitting
emitting device
hole
Prior art date
Application number
KR1020140140872A
Other languages
English (en)
Other versions
KR102189133B1 (ko
Inventor
이상열
서재원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140140872A priority Critical patent/KR102189133B1/ko
Priority to JP2015195641A priority patent/JP6802625B2/ja
Priority to EP15188087.9A priority patent/EP3010050B1/en
Priority to US14/879,798 priority patent/US9786816B2/en
Priority to CN201510680266.XA priority patent/CN105529385B/zh
Publication of KR20160045398A publication Critical patent/KR20160045398A/ko
Application granted granted Critical
Publication of KR102189133B1 publication Critical patent/KR102189133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Abstract

실시 예의 발광 소자는 기판과, 기판 아래에 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제2 도전형 반도체층 아래에 배치되며, 발광 구조물의 두께 방향인 제1 방향으로 형성된 적어도 하나의 제1 관통 홀을 갖는 반사층과, 반사층, 제2 도전형 반도체층 및 활성층을 관통하는 적어도 하나의 제2 관통 홀에 매립되어 제1 도전형 반도체층과 연결되는 콘택층과, 반사층, 제2 도전형 반도체층 및 활성층 각각과 콘택층 사이에 배치되며, 제1 관통 홀에 매립된 절연층을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED:Light Emitting Diode) 또는 레이저 다이오드(LD:Laser Diode) 등과 같은 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
한편, 기존의 플립 칩형 발광 소자는 활성층에서 방출된 광이 발광 소자로부터 탈출할 수 있도록, 빛을 반사시키는 반사층을 가질 수 있다. 이때, 은(Ag)과 같은 반사 물질로 이루어진 반사층은 다른 층과 접착력이 약하여 쉽게 박리되어, 발광 소자의 신뢰성을 저하시키는 문제점을 가질 수 있다.
실시 예는 신뢰성이 개선된 발광 소자 및 발광 소자 패키지를 제공한다.
실시 예에 의한 발광 소자는, 기판; 상기 기판 아래에 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 아래에 배치되며, 상기 발광 구조물의 두께 방향인 제1 방향으로 형성된 적어도 하나의 제1 관통 홀을 갖는 반사층; 상기 반사층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 적어도 하나의 제2 관통 홀에 매립되어 상기 제1 도전형 반도체층과 연결되는 콘택층; 및 상기 반사층, 상기 제2 도전형 반도체층 및 상기 활성층 각각과 상기 콘택층 사이에 배치되며, 상기 제1 관통 홀에 매립된 절연층을 포함할 수 있다.
상기 절연층은 상기 제2 도전형 반도체층과의 접착력이 상기 반사층보다 큰 절연 물질을 포함할 수 있다.
상기 제1 방향과 다른 제2 방향으로, 상기 적어도 하나의 제1 관통 홀의 제1 폭은 상기 적어도 하나의 제2 관통 홀의 제2 폭보다 적을 수 있다.
상기 적어도 하나의 제1 관통 홀은 복수의 제1 관통 홀을 포함하고, 상기 제1 방향과 다른 제2 방향에서 상기 복수의 제1 관통 홀 각각의 제1 폭의 총합은 상기 제2 방향으로 상기 반사층의 전체 폭의 30% 이하일 수 있다.
상기 절연층은 분산 브래그 반사층 또는 무지향성 반사층을 포함할 수 있다.
상기 적어도 하나의 제1 관통 홀의 상기 제1 방향과 다른 제2 방향으로의 제1 폭은 5 ㎛ 내지 30 ㎛일 수 있다.
상기 발광 소자는, 상기 제2 도전형 반도체층과 상기 반사층 사이에 배치된 투광성 전도층을 더 포함할 수 있다. 상기 절연층은 상기 투광성 전도층과의 접착력이 상기 반사층과의 접착력보다 큰 절연 물질을 포함할 수 있다.
상기 발광 소자는 상기 콘택층 아래에 배치된 제1 패드; 및 상기 절연층을 관통하여 상기 반사층에 연결된 제2 패드를 더 포함할 수 있다.
상기 절연층은 상기 제1 및 제2 패드 각각과 상기 콘택층 사이에서 상기 제1 방향과 다른 제2 방향으로 연장되어 배치될 수 있다.
상기 적어도 하나의 제1 관통 홀은 상기 제1 또는 제2 패드 중 적어도 하나의 위에 배치될 수 있다.
상기 적어도 하나의 제1 관통 홀은 복수의 제1 관통 홀을 포함하고, 상기 복수의 제1 관통 홀 각각의 상기 제1 방향과 다른 제2 방향으로의 제1 폭은 서로 다르거나 동일할 수 있다.
상기 적어도 하나의 제2 관통 홀은 복수의 제2 관통 홀을 포함하고, 상기 적어도 하나의 제1 관통 홀은 상기 복수의 제2 관통 홀 사이에 배치될 수 있다.
상기 적어도 하나의 제2 관통 홀은 복수의 제2 관통 홀을 포함하고, 상기 복수의 제2 관통 홀 중 제1 부분들 사이에 배치된 상기 적어도 하나의 제1 관통 홀의 개수는 상기 복수의 제2 관통 홀 중 제2 부분들 사이에 배치된 상기 적어도 하나의 제1 관통 홀의 개수와 다르거나 동일할 수 있다.
상기 적어도 하나의 제2 관통 홀은 상기 발광 구조물의 안쪽보다 가장 자리에 가깝게 배치된 복수의 제2-1 관통 홀; 및 상기 발광 구조물의 가장 자리보다 안쪽에 가깝게 배치된 복수의 제2-2 관통 홀을 포함하고, 상기 적어도 하나의 제1 관통 홀의 개수는 상기 복수의 제2-2 관통 홀 사이보다 상기 복수의 제2-1 관통 홀의 사이에 더 많이 배치될 수 있다.
상기 적어도 하나의 제1 관통 홀은 일정한 거리로 또는 서로 다른 거리로 이격된 복수의 제1 관통 홀을 포함할 수 있다.
상기 복수의 제1 관통 홀의 상기 제1 방향과 다른 제2 방향으로의 제1 폭은 상기 반사층의 가장 자리로 접근할수록 증가할 수 있다.
다른 실시 예에 의한 발광 소자 패키지는, 상기 발광 소자; 상기 발광 소자의 제1 도전형 반도체층에 전기적으로 연결된 제1 솔더부; 상기 발광 소자의 제2 도전형 반도체층에 전기적으로 연결된 제2 솔더부; 상기 제1 방향과 다른 제2 방향으로 서로 이격되어 배치된 제1 및 제2 리드 프레임; 및 상기 발광 소자를 포위하여 보호하는 몰딩 부재를 포함할 수 있다.
실시 예에 따른 발광 소자 및 발광 소자 패키지는 반사층에 형성된 적어도 하나의 제1 관통 홀에 절연층이 매립된 형태를 갖기 때문에, 반사층과 투광성 전도층(또는, 제2 도전형 반도체층) 사이의 약한 접착력을 보강할 수 있고, 플립 본딩 시에 투광성 전도층(또는, 제2 도전형 반도체층)에서의 열 응력을 해소시켜 개선된 신뢰성을 갖는다.
도 1은 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 I-I'선을 따라 절취한 단면도를 나타낸다.
도 3은 도 1에 도시된 Ⅱ-Ⅱ'선을 따라 절취한 단면도를 나타낸다.
도 4는 도 2에 도시된 'A' 부분을 확대 도시한 단면도를 나타낸다.
도 5는 도 2에 도시된 'B' 부분을 확대 도시한 단면도를 나타낸다.
도 6은 도 3에 도시된 'C' 부분을 확대 도시한 단면도를 나타낸다.
도 7은 비교 례에 의한 발광 소자의 평면도를 나타낸다.
도 8은 도 7에 도시된 Ⅲ-Ⅲ'선을 따라 절취한 단면도를 나타낸다.
도 9는 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시 예에 의한 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 I-I'선을 따라 절취한 단면도를 나타내고, 도 3은 도 1에 도시된 Ⅱ-Ⅱ'선을 따라 절취한 단면도를 나타내고, 도 4는 도 2에 도시된 'A' 부분을 확대 도시한 단면도를 나타내고, 도 5는 도 2에 도시된 'B' 부분을 확대 도시한 단면도를 나타내고, 도 6은 도 3에 도시된 'C' 부분을 확대 도시한 단면도를 나타낸다.
도 1 내지 도 6을 참조하여, 실시 예에 의한 발광 소자(100)를 다음과 같이 설명한다. 도 1은 도 2에 도시된 발광 소자(100)를 +z축 방향에서 바라본 평면도로서, 설명의 편의상, 도 2 내지 도 6에 도시된 발광 소자(100)의 절연층(150), 콘택층(140)의 도시는 도 1에서 생략된다.
발광 소자(100)는 기판(110), 발광 구조물(120), 반사층(130), 콘택(contact)층(140), 절연층(150), 투광성 전도층(또는, 투명 전극)(160), 제1 및 제2 패드(172, 174)를 포함할 수 있다.
기판(110) 아래에 발광 구조물(120)이 배치될 수 있다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있으나, 실시 예는 기판(110)의 물질에 국한되지 않는다.
기판(110)과 발광 구조물(120) 간의 열 팽창 계수(CTE:Coefficient of Thermal Expansion)의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 더 배치될 수도 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
또한, 도 1에 도시된 기판(110)은 패턴(pattern)(112)을 포함할 수 있다. 여기서, 패턴(112)은 활성층(124)에서 방출된 광이 발광 소자(100)로부터 탈출함을 도울 수 있도록 다양한 단면 형상을 가질 수 있다. 예를 들어, 기판(110)은 PSS(Patterned Sapphire Substrate)일 수 있다.
발광 구조물(120)은 기판(110) 아래에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 아래에 배치되며, 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
실시 예에 의하면, 활성층(124)은 자외선 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미한다. 특히, 활성층(124)은 100 ㎚ 내지 280 ㎚ 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(124)에서 방출되는 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1 내지 도 6에 예시된 발광 소자(100)는 플립 칩 본딩(flip chip bonding) 구조이기 때문에, 활성층(124)에서 방출된 광은 제1 도전형 반도체층(122) 및 기판(110)을 통해 출사될 수 있다. 이를 위해, 제1 도전형 반도체층(122) 및 기판(110)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(126)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다.
반사층(130)은 제2 도전형 반도체층(126) 아래에 배치되며, 발광 구조물(120)의 두께 방향인 제1 방향(예를 들어, z축 방향)으로 형성된 적어도 하나의 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-10)을 가질 수 있다. 반사층(130)은 활성층(124)에서 방출되어 제1 및 제2 패드(172, 174)로 향하는 광을 반사시키는 역할을 한다.
이를 위해, 반사층(130)은 은(Ag)과 같은 반사 물질로 이루어질 수 있다.
또한, 적어도 하나의 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-10)은 제1 또는 제2 패드(172, 174) 중 적어도 하나의 위에 배치될 수 있다. 예를 들어, 도 1, 도 2 및 도 4를 참조하면 제1 관통 홀(H1-1, H1-2, H1-3)은 제1 패드(172)의 위에 배치되고, 도 1, 도 2 및 도 5를 참조하면 제1 관통 홀(H1-4, H1-5, H1-6, H1-7)은 제2 패드(174) 위에 배치될 수 있다.
또한, 제1 관통 홀(H1)의 개수는 복수 개일 수 있으나, 실시 예는 제1 관통 홀(H1)의 개수에 국한되지 않는다.
복수의 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-10) 각각의 제2 방향인 x축 방향으로의 제1 폭(W1)은 서로 다를 수도 있고, 서로 동일할 수도 있다. 여기서, 제2 방향은 제1 방향과 직교할 수 있으나, 실시 예는 이에 국한되지 않는다.
예를 들어, 도 4에 예시된 바와 같이, 복수의 제1 관통 홀(H1-1, H1-2, H1-3) 각각의 제1 폭(W11, W12, W13)은 서로 동일할 수 있다.
또는, 도 5에 도시된 바와 같이, 복수의 제1 관통 홀(H1-4, H1-5, H1-6, H1-7)의 제1 폭(W14, W15, W16, W17)은 서로 다를 수 있다. 또한, 도 6에 도시된 바와 같이, 복수의 제1 관통 홀(H1-8, H1-9, H1-10)의 제1 폭(W18, W19, W20)은 서로 다를 수 있다.
또한, 복수의 제1 관통 홀(H1)은 일정한 거리 또는 서로 다른 거리로 서로 이격되어 배치될 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 복수의 제1 관통 홀(H1-1, H1-2, H1-3)은 서로 동일한 거리(또는, 간격)(d11, d12)로 이격되어 배치될 수 있다.
또는, 도 5에 도시된 바와 같이, 복수의 제1 관통 홀(H1-4, H1-5, H1-6, H1-7)은 서로 다른 거리(d13, d14, d15)로 이격되어 배치될 수도 있다. 도 6에 도시된 바와 같이, 복수의 제1 관통 홀(H1-8, H1-9, H1-10)은 서로 다른 거리(d16, d17)로 이격되어 배치될 수도 있다.
또한, 제2 관통 홀(H2)의 개수는 복수 개일 수 있으나, 실시 예는 이에 국한되지 않는다. 적어도 하나의 제1 관통 홀(H1)은 복수의 제2 관통 홀(H2) 사이에 배치될 수 있다.
또한, 복수의 제2 관통 홀(H2) 중 제1 부분들 사이에 배치된 적어도 하나의 제1 관통 홀(H1)의 개수는 복수의 제2 관통 홀(H2) 중 제2 부분들 사이에 배치된 적어도 하나의 제1 관통 홀(H1)의 개수와 다를 수도 있고 동일할 수도 있다.
도 1에 예시된 바와 같이, 복수의 제2 관통 홀(H2A-1 내지 H2A-8, H2B-1 내지 H2B-7) 사이에 배치된 제1 관통 홀(H1)의 개수는 3개로서 모두 동일할 수 있다. 예를 들어, 도 1을 참조하면, 복수의 제2 관통 홀(H2) 중 제1 부분들인 복수의 제2 관통 홀(H2A-2, H2A-7) 사이에 배치된 제1 관통 홀(H1-1, H1-2, H1-3)의 개수는 '3'개이고, 복수의 제2 관통 홀(H2) 중 제2 부분들인 복수의 제2 관통 홀(H2A-2, H2A-3) 사이에 배치된 제1 관통 홀의 개수는 '3'개로서 서로 동일할 수 있다. 이와 같이 복수의 제2 관통 홀(H2A-1 내지 H2A-8, H2B-1 내지 H2B-7) 사이에 배치된 제1 관통 홀(H1)의 개수는 동일할 수 있다.
그러나, 복수의 제2 관통 홀(H2) 중 제1 부분에 해당하는 복수의 제2 관통 홀(H2A-2, H2A-7) 사이에 배치된 제1 관통 홀(H1-1, H1-2, H1-3)의 개수는 도 1에 예시된 바와 같이 '3'개이지면, 복수의 제2 관통 홀(H2) 중 제2 부분에 해당하는 복수의 제2 관통 홀(H2A-2, H2A-3) 사이에 배치된 제1 관통 홀(H1)의 개수는 도 1에 예시된 바와 달리 '3'개보다 작거나 클 수 있다.
콘택층(140)은 반사층(130), 제2 도전형 반도체층(126) 및 활성층(124)을 관통하는 적어도 하나의 제2 관통 홀(H2, H2A-1 내지 H2A-8, H2B-1 내지 H2B-7)에 매립되어 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 이와 같이, 콘택층(140)은 제1 도전형 반도체층(122)과 점 접촉(point-contact)을 통해 전기적으로 연결될 수 있다.
콘택층(140)은 관통 전극의 형태로 구현될 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 비록 도시되지는 않았지만, 콘택층(140)은 반사층(130), 제2 도전형 반도체층(126) 및 활성층(124)을 우회하여 제1 도전형 반도체층(122)과 전기적으로 연결될 수도 있다. 이와 같이, 콘택층(140)은 제1 전극의 역할을 수행할 수 있다.
콘택층(140)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행함으로써 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 콘택층(140) 위 또는 아래에 배치될 수도 있다.
콘택층(140)은 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 절연층(150) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 콘택층(140)은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
또한, 제1 방향(예를 들어, z축 방향)과 다른 제2 방향(예를 들어, x축 방향)으로, 적어도 하나의 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-10)의 제1 폭(W1)은 적어도 하나의 제2 관통 홀(H2, H2A-1 내지 H2A-8, H2B-1 내지 H2B-7)의 제2 폭(W2)보다 적을 수 있다.
또한, 투광성 전도층(160)은 제2 도전형 반도체층(126)과 반사층(130) 사이에 배치될 수 있다. 투광성 전도층(160)은 투명 전도성 산화막 (TCO:TranparentTransparent Conductive Oxide)일 수 있다. 예를 들어, 투광성 전도층(160)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
반사층(130)과 투광성 전도층(160)은 제2 전극의 역할을 수행할 수 있으며, 경우에 따라, 투광성 전도층(160)은 생략될 수도 있다.
절연층(150)은 반사층(130)과 콘택층(140) 사이, 제2 도전형 반도체층(126)과 콘택층(140) 사이 및 활성층(124)과 콘택층(140) 사이에 배치된다. 따라서, 반사층(130), 제2 도전형 반도체층(126) 및 활성층(124) 각각은 절연층(150)에 의해 콘택층(140)과 전기적으로 절연될 수 있다. 또한, 투광성 전도층(160)이 생략되지 않은 경우 절연층(150)은 투광성 전도층(160)과 콘택층(140) 사이에 배치되어, 이들(160, 140)을 서로 전기적으로 분리시킬 수도 있다.
또한, 절연층(150)은 반사층(130)에 형성된 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-10)에 매립될 수 있다.
절연층(150)은 제1 및 제2 패드(172, 174) 각각과 콘택층(140) 사이에서 제1 방향(예를 들어, z축 방향)과 다른 제2 방향(예를 들어, x축 방향)으로 연장되어 배치될 수 있다.
만일, 투광성 전도층(160)이 생략될 경우, 절연층(150)은 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-8)에 매립되어 제2 도전형 반도체층(126)과 직접 접착(adhesion)될 수 있다. 이 경우, 반사층(130)과 제2 도전형 반도체층(126) 사이의 접착력보다 강한 접착력을 갖는 물질에 의해 절연층(150)이 구현될 수 있다. 이와 같이, 반사층(130)과 제2 도전형 반도체층(126) 사이의 접착력보다 절연층(150)과 제2 도전형 반도체층(126)의 접착력이 더 강하기 때문에, 반사층(130)과 제2 도전형 반도체층(126) 사이의 약한 접착력이 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-8)에 매립된 절연층(150)에 의해 보강될 수 있다.
또는, 투광성 전도층(160)이 생략되지 않을 경우, 절연층(150)은 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-8)에 매립되어 투광성 전도층(160)과 직접 접착될 수 있다. 이 경우, 반사층(130)과 투광성 전도층(160) 사이의 접착력보다 강한 접착력을 갖는 물질에 의해 절연층(150)이 구현될 수 있다. 이와 같이, 반사층(130)과 투광성 전도층(160) 사이의 약한 접착력이 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-8)에 매립된 절연층(150)과 투광성 전도층(160) 사이의 강한 접착력에 의해 보강될 수 있다.
전술한 바와 같이, 제2 도전형 반도체층(126)(또는, 투광성 전도층(160))과 반사층(130) 사이의 접착력보다 반사층(130)과 절연층(150) 사이의 접착력이 더 강하될 수 있도록 하는 물질로 절연층(150)은 형성될 수 있다.
절연층(150)은 다층 또는 적어도 2개의 다층 구조로 형성될 수 있으며, SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있다.
또한, 절연층(150)은 분산 브래그 반사층(DBR:Distributed Bragg Reflector) 또는 무지향성 반사층(ODR:omni-directional reflector)을 포함할 수 있다. 만일, 절연층(150)이 DBR과 ODR을 포함할 경우, 절연층(150)은 절연 기능과 반사 기능을 모두 수행할 수 있다.
DBR은 굴절률이 서로 다른 제1 층(미도시) 및 제2 층(미도시)이 교대로 적어도 1회 이상 적층된 구조일 수 있다. DBR은 전기 절연 물질일 수 있다. 예컨대, 제1 층은 TiO2와 같은 제1 유전체층이고, 제2 층은 SiO2와 같은 제2 유전체층을 포함할 수 있다. 예컨대, DBR은 TiO2/SiO2층이 적어도 1회 이상 적층된 구조일 수 있다. 제1 층 및 제2 층 각각의 두께는 λ/4이고, λ는 발광 셀에서 발생하는 광의 파장일 수 있다.
ODR은, 금속 반사층(미도시)과 그 금속 반사층 상에 저굴절률층이 형성된 구조일 수 있다. 금속 반사층은 Ag 또는 Al일 수 있으며 저굴절률층은 SiO2, Si3N4, MgO와 같은 투명 물질일 수 있다. 또는, ODR 구조란 SiO2층과 TiO2층이 적층된 층을 한 쌍으로 반복적으로 적층된 구조일 수도 있으나, 실시 예는 이에 국한되지 않는다.
한편, 제1 패드(172)는 콘택층(140) 아래에 배치되어, 콘택층(140)을 통해 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 또한, 제2 패드(174)는 절연층(150)을 관통하여 반사층(130)을 통해 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 제1 및 제2 패드(172, 174) 각각은 전극용 물질을 포함할 수 있다.
이하, 전술한 바와 같이 반사층(130)이 제1 관통 홀(H1)을 포함하지 않는 비교 례와 실시 예에 의한 발광 소자를 다음과 같이 첨부된 도면을 참조하여 설명한다.
도 7은 비교 례에 의한 발광 소자의 평면도를 나타내고, 도 8은 도 7에 도시된 Ⅲ-Ⅲ'선을 따라 절취한 단면도를 나타낸다.
도 7 및 도 8에 도시된 비교 례에 의한 발광 소자는 기판(10), 발광 구조물(20), 반사층(30), 콘택층(40), 절연층(50), 투광성 전극층(60), 제1 및 제2 패드(72, 74)로 구성된다.
도 1 내지 도 6에 예시된 발광 소자(100)의 반사층(130)은 제1 관통 홀(H1)을 갖고, 절연층(150)은 제1 관통 홀(H1)에 매립된다. 반면에, 도 7 및 도 8에 예시된 발광 소자에서 반사층(30)은 제1 관통 홀을 갖지 않는다. 이와 같이, 반사층(30)과 절연층(50)의 구성이 도 1에 도시된 반사층(130)과 절연층(150)의 구성과 다름을 제외하면, 도 7 및 도 8에 도시된 비교 례에 의한 발광 소자는 도 1 및 도 2에 도시된 발광 소자(100)와 동일하다. 즉, 기판(10), 발광 구조물(20), 반사층(30), 콘택층(40), 투명성 전극층(60), 제1 및 제2 패드(72, 74)는 도 1에 도시된 기판(110), 발광 구조물(120), 콘택층(140), 투명성 전극층(60), 제1 및 제2 패드(172, 174)에 각각 해당하고, 동일한 역할을 수행하고 동일한 구조를 갖는다. 또한, 도 8에 도시된 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)은 도 2에 도시된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)에 각각 해당하며, 동일한 역할을 수행하고 동일한 구조를 갖는다.
도 7 및 도 8에 예시된 비교 례에 의한 발광 소자는 도 1 내지 도 6에 예시된 실시 예에 의한 발광 소자(100)의 제1 관통 홀(H1)을 포함하지 않는다. 즉, 비교 례에 의한 발광 소자는 도 1 내지 도 6에 도시된 제2 관통 홀(H2)만을 갖는다.
만일, 반사층(30)이 은(Ag)과 같이 높은 반사도를 갖는 금속 물질로 구현될 경우, 반사층(30)과 투광성 전도층(60) 간의 접착력이 약하여 반사층(30)과 투광성 전도층(60)은 서로 박리될 수 있다. 왜냐하면, 은(Ag)의 반사도는 우수하지만 접착 특성이 열악하기 때문이다.
또한, 도 7 및 도 8에 도시된 발광 소자를 후술되는 패키지 몸체에 플립 칩 본딩할 때 열 팽창 계수의 차이로 인해, 투광성 전도층(60)과 반사층(30)의 경계면에서 금속(예, 은(Ag))의 박리가 발생할 수 있다.
그러나, 실시 예에 의한 발광 소자(100)의 경우, 반사층(130)에 제1 관통 홀(H1)을 형성하고, 은(Ag)과 같은 금속 물질보다 투광성 전도층(160)(또는, 제2 도전형 반도체층(126))과의 접착력이 더 높은 절연층(150)을 제1 관통 홀(H1)에 매립한다. 따라서, 반사층(130)과 투광성 전도층(160)(또는, 투광성 전도층(160)이 생략될 경우 제2 도전형 반도체층(126))과의 약한 접착력이 제1 관통 홀(H1)에 매립된 절연층(150)에 의해 보강될 수 있을 뿐만 아니라 전술한 금속 박리 현상이 해소되어 필링(peeling)이 방지될 수 있다.
또한, 복수의 제1 관통 홀(H1)은 제1 방향(예를 들어, z축 방향)과 다른 제2 방향(예를 들어, x축 방향)으로의 제1 폭(W1)은 반사층(130)의 가장 자리로 갈수록 증가할 수 있다. 예를 들어, 도 2 및 도 5를 참조하면, 반사층(130)의 가장 자리(130A)에 가까울수록 제1 관통 홀(H1-7, H1-6, H1-5, H1-4)의 제1 폭(W17, W16, W15, W14)이 큼을 알 수 있다. 즉, W17 > W16 > W15 > W14 일 수 있다. 이와 마찬가지로, 도 3 및 도 6을 참조하면, 반사층(130)의 가장 자리(130B)에 가까울수록 제1 관통 홀(H1-8, H1-9, H1-10)의 제1 폭(W18, W19, W20)이 큼을 알 수 있다. 즉, W18 > W19 > W20 일 수 있다.
반사층(130)의 가장 자리(130A, 130B)에 가까울수록 제1 관통 홀(H1)의 제1 폭(W1)이 클 경우 절연층(150)과 투광성 전도층(160)(또는, 투광성 전도층(160)이 생략될 경우 제2 도전형 반도체층(126)) 사이의 접촉 면적이 더 넓어진다. 따라서, 반사층(130)의 안쪽에서보다 가장 자리(130A, 130B)에서 절연층(150)과 투광성 전도층(160)(또는, 투광성 전도층(160)이 생략될 경우 제2 도전형 반도체층(126)) 간의 결합력이 더 크다. 그러므로, 반사층(130)의 안쪽에서보다 가장자리 쪽에서 반사층(130)의 접착력이 더 낮거나 금속 박리가 더 흔히 발생할 경우, 낮은 접착력이 더 보강되거나 금속 박리 현상이 더 해소될 수 있다.
또한, 제2 관통 홀(H2)은 복수의 제2-1 관통 홀과 복수의 제2-2 관통 홀로 구분될 수 있다. 복수의 제2-1 관통 홀이란, 복수의 제2 관통 홀 중에서 발광 구조물(120)의 안쪽보다 가장자리쪽에 가깝게 배치된 관통 홀로서 정의될 수 있다. 또한, 복수의 제2-2 관통 홀이란, 복수의 제2 관통 홀 중에서 발광 구조물(120)의 가장자리쪽보다 안쪽에 가깝게 배치된 관통 홀로서 정의될 수 있다. 도 1을 참조하면, 예를 들어, 제2-1 관통 홀(H2A-1, H2A-2, H2A-3, H2A-4, H2A-5, H2A-8, H2B-1, H2B-4, H2B-5, H2B-6, H2B-7)은 제2-2 관통 홀(H2A-6, H2A-7, H2B-2, H2B-3)보다 발광 구조물(120)의 안쪽보다 가장자리쪽에 더 가깝게 배치된다.
실시 예에 의하면, 적어도 하나의 제1 관통 홀(H1)의 개수는 복수의 제2-2 관통 홀 사이보다 복수의 제2-1 관통 홀의 사이에 더 많이 배치될 수 있다.
도 1의 경우, 복수의 제2-1 관통 홀(H2A-1, H2A-2, H2A-3, H2A-4, H2A-5, H2A-8, H2B-1, H2B-4, H2B-5, H2B-6, H2B-7) 사이에 배치된 제1 관통 홀의 개수와 복수의 제2-2 관통 홀(H2A-6, H2A-7, H2B-2, H2B-3) 사이에 배치된 제1 관통 홀의 개수는 '3'로서 모두 동일하다. 그러나, 도 1에 예시된 바와 달리, 복수의 제2-1 관통 홀(H2A-1, H2A-2, H2A-3, H2A-4, H2A-5, H2A-8, H2B-1, H2B-4, H2B-5, H2B-6, H2B-7) 사이에 배치된 제1 관통 홀의 개수는 복수의 제2-2 관통 홀(H2A-6, H2A-7, H2B-2, H2B-3) 사이에 배치된 제1 관통 홀의 개수보다 클 수 있다. 제1 관통 홀의 개수가 증가할수록, 절연층(150)과 투광성 전도층(160)(또는, 투광성 전도층(160)이 생략될 경우 제2 도전형 반도체층(126)) 사이의 접촉 면적이 더 넓어진다. 따라서, 발광 구조물(120)의 안쪽에서보다 가장자리쪽에서 절연층(150)과 투광성 전도층(160)(또는, 제2 도전형 반도체층(126)) 간의 결합력이 더 커진다. 그러므로, 발광 구조물(120)의 안쪽에서보다 가장자리 쪽에서 반사층(130)의 접착력이 더 낮거나 금속 박리가 더 흔히 발생할 경우, 낮은 접착력이 더 보강되거나 금속 박리 현상이 더 해소될 수 있다.
또한, 적어도 하나의 제1 관통 홀(H1)의 제1 방향(예를 들어, z축 방향)과 다른 제2 방향(예를 들어, x축 방향)으로의 제1 폭(W1, 예를 들어W11 내지 W20)이 5 ㎛보다 작을 경우 제1 관통 홀(H1)에 매립된 절연층(150)과 투광성 전도층(160)(또는, 투광성 전도층(160)이 생략될 경우 제2 도전형 반도체층(126)) 사이의 접착력이 크지 않을 수 있다. 또는, 제1 폭(W1, 예를 들어 W11 내지 W20)이 30 ㎛보다 클 경우, 제2 패드(174)로부터 반사층(130)을 경유하여 제2 도전형 반도체층(126)으로 주입되는 캐리어의 량이 감소하여 발광 효율이 저하될 수도 있다. 따라서, 제1 폭(W1, 예를 들어 W11 내지 W20)은 5 ㎛ 내지 30 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 복수의 제1 관통 홀(H1, 예를 들어 H1-1 내지 H1-10) 각각의 제1 폭(H1)의 전체 합이 제2 방향(예를 들어, x축 방향)으로 반사층(130)의 전체 폭(WT)의 30% 보다 클 경우 제2 패드(174)로부터 반사층(130)을 경유하여 제2 도전형 반도체층(126)으로 주입되는 캐리어의 량이 감소하여 발광 효율이 저하될 수도 있다. 따라서, 제1 폭(H1)의 전체 합은 반사층(130) 전체 폭(HT)의 30% 이하일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 9는 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.
도 9에 도시된 발광 소자 패키지(200)는 발광 소자(100), 패키지 몸체(210), 제1 및 제2 리드 프레임(lead frame)(222, 224), 절연부(226), 제1 및 제2 솔더부(232, 234) 및 몰딩 부재(240)를 포함할 수 있다.
패키지 몸체(210)는 캐비티(C:Cavity)를 형성할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 패키지 몸체(210)는 제1 및 제2 리드 프레임(222, 224)과 함께 캐비티(C)를 형성할 수 있다. 즉, 캐비티(C)는 패키지 몸체(210)의 측면(212)과 제1 및 제2 리드 프레임(222, 224)의 각 상부면(222A, 224A)에 의해 정의될 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 도 9에 도시된 바와 달리, 패키지 몸체(210)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(210) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(210)의 상부면에 의해 캐비티가 정의될 수도 있다. 패키지 몸체(210)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(210)의 재질에 국한되지 않는다.
제1 및 제2 리드 프레임(222, 224)은 발광 구조물(120)의 두께 방향인 제1 방향(예를 들어, z축 방향)과 수직인 제2 방향(예를 들어, x축 방향)으로 서로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(222, 224) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(222, 224) 각각의 물질의 종류에 국한되지 않는다. 제1 및 제2 리드 프레임(222, 224)을 전기적으로 분리시키기 위해, 제1 및 제2 리드 프레임(222, 224) 사이에는 절연부(226)가 배치될 수도 있다.
또한, 패키지 몸체(210)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(222, 224)은 패키지 몸체(210)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(222, 224)을 형성하는 패키지 몸체(210)는 절연부(226)에 의해 서로 전기적으로 분리될 수 있다.
제1 솔더부(232)는 제1 리드 프레임(222)을 제1 패드(172)를 통해 제1 도전형 반도체층(122)과 전기적으로 연결시킨다. 이를 위해, 제1 솔더부(232)는 제1 리드 프레임(222)과 제1 패드(172) 사이에 배치되어 이들(222, 172)을 서로 전기적으로 연결시킬 수 있다. 제2 솔더부(234)는 제2 리드 프레임(224)을 제2 패드(174)를 통해 제2 도전형 반도체층(126)과 전기적으로 연결시킨다. 이를 위해, 제2 솔더부(234)는 제2 리드 프레임(224)과 제2 패드(174) 사이에 배치되어 이들(224, 174)을 서로 전기적으로 연결시킬 수 있다. 제1 및 제2 솔더부(232, 234) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있다.
전술한 바와 같이, 제1 및 제2 솔더부(232, 234)는 제1 및 제2 도전형 반도체층(122, 126)을 제1 및 제2 리드 프레임(222, 224)에 각각 전기적으로 연결시켜 와이어의 필요성을 없앨 수 있다. 그러나, 다른 실시 예에 의하면, 와이어를 이용하여 제1 및 제2 도전형 반도체층(122, 126)을 제1 및 제2 리드 프레임(222, 224)에 각각 연결시킬 수도 있다.
발광 소자(100)는 캐비티(C) 내부에 배치될 수 있으며, 도 1 내지 도 6에 도시된 발광 소자(100)에 해당하므로 동일한 참조부호를 사용하였으며, 중복되는 설명을 생략한다.
또한, 몰딩 부재(240)는 캐비티(C)에 채워져 발광 소자(100)를 포위하여 보호할 수 있다. 몰딩 부재(240)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(100)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc ,La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
실시 예에 의한 발광 소자(100) 및 발광 소자 패키지(200)의 경우, 반사층(130)에 적어도 하나의 제1 관통 홀(H1)이 형성되고, 제1 관통 홀(H1)에 절연층(150)이 매립된다. 이로 인해, 반사층(130)과 투광성 전도층(160)(또는, 투광성 전도층(160)이 생략될 경우 제2 도전형 반도체층(126)) 사이의 약한 접착력이 보강될 수 있음은 전술한 바와 같다. 또한, 절연층(150)이 제1 관통 홀(H1)에 매립됨으로써, 플립 본딩 시에 투광성 전도층(160)(또는, 제2 도전형 반도체층(126))에서의 열 응력이 해소(release)되어, 신뢰성이 향상될 수 있다.
실시 예에 따른 발광 소자 패키지(200)는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지(200)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(200), 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지(200)를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지(200)를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지(200)들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자 110: 기판
112: 패턴 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 반사층
130A, 130B: 반사층의 가장 자리 140: 콘택층
150: 절연층 160: 투광성 전도층
172, 174: 제1 및 제2 패드 200: 발광 소자 패키지
210: 패키지 몸체 222, 224: 제1 및 제2 리드 프레임
226: 절연부 232, 234: 제1 및 제2 솔더부
240: 몰딩 부재 H1, H1-1 내지 H1-10: 제1 관통 홀
H2, H2A-1 내지 H2A-8, H2B-1 내지 H2B-7: 제2 관통 홀

Claims (20)

  1. 기판;
    상기 기판 아래에 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 아래에 배치되며, 상기 발광 구조물의 두께 방향인 제1 방향으로 형성된 적어도 하나의 제1 관통 홀을 갖는 반사층;
    상기 반사층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 적어도 하나의 제2 관통 홀에 매립되어 상기 제1 도전형 반도체층과 연결되는 콘택층; 및
    상기 반사층, 상기 제2 도전형 반도체층 및 상기 활성층 각각과 상기 콘택층 사이에 배치되며, 상기 제1 관통 홀에 매립된 절연층을 포함하는 발광 소자.
  2. 제1 항에 있어서, 상기 절연층은 상기 제2 도전형 반도체층과의 접착력이 상기 반사층보다 큰 절연물질을 포함하는 발광 소자.
  3. 제1 항에 있어서, 상기 제1 방향과 다른 제2 방향으로, 상기 적어도 하나의 제1 관통 홀의 제1 폭은 상기 적어도 하나의 제2 관통 홀의 제2 폭보다 적은 발광 소자.
  4. 제1 항에 있어서, 상기 적어도 하나의 제1 관통 홀은 복수의 제1 관통 홀을 포함하고,
    상기 제1 방향과 다른 제2 방향에서 상기 복수의 제1 관통 홀 각각의 제1 폭의 총합은 상기 제2 방향으로 상기 반사층의 전체 폭의 30% 이하인 발광 소자.
  5. 제1 항에 있어서, 상기 절연층은 분산 브래그 반사층 또는 무지향성 반사층을 포함하는 발광 소자.
  6. 제1 항에 있어서, 상기 적어도 하나의 제1 관통 홀의 상기 제1 방향과 다른 제2 방향으로의 제1 폭은 5 ㎛ 내지 30 ㎛인 발광 소자.
  7. 제1 항에 있어서, 상기 제2 도전형 반도체층과 상기 반사층 사이에 배치된 투광성 전도층을 더 포함하는 발광 소자.
  8. 제7 항에 있어서, 상기 절연층은 상기 투광성 전도층과의 접착력이 상기 반사층과의 접착력보다 큰 절연 물질을 포함하는 발광 소자.
  9. 제1 항에 있어서, 상기 발광 소자는
    상기 콘택층 아래에 배치된 제1 패드; 및
    상기 절연층을 관통하여 상기 반사층에 연결된 제2 패드를 더 포함하는 발광 소자.
  10. 제9 항에 있어서, 상기 절연층은 상기 제1 및 제2 패드 각각과 상기 콘택층 사이에서 상기 제1 방향과 다른 제2 방향으로 연장되어 배치된 발광 소자.
  11. 제9 항에 있어서, 상기 적어도 하나의 제1 관통 홀은 상기 제1 또는 제2 패드 중 적어도 하나의 위에 배치된 발광 소자.
  12. 제1 항에 있어서, 상기 적어도 하나의 제1 관통 홀은 복수의 제1 관통 홀을 포함하고,
    상기 복수의 제1 관통 홀 각각의 상기 제1 방향과 다른 제2 방향으로의 제1 폭은 서로 다른 발광 소자.
  13. 제1 항에 있어서, 상기 적어도 하나의 제1 관통 홀은 복수의 제1 관통 홀을 포함하고,
    상기 복수의 제1 관통 홀 각각의 상기 제1 방향과 다른 제2 방향으로의 제1 폭은 서로 동일한 발광 소자.
  14. 제1 항에 있어서, 상기 적어도 하나의 제2 관통 홀은 복수의 제2 관통 홀을 포함하고,
    상기 적어도 하나의 제1 관통 홀은 상기 복수의 제2 관통 홀 사이에 배치된 발광 소자.
  15. 제14 항에 있어서, 상기 적어도 하나의 제2 관통 홀은 복수의 제2 관통 홀을 포함하고, 상기 복수의 제2 관통 홀 중 제1 부분들 사이에 배치된 상기 적어도 하나의 제1 관통 홀의 개수는 상기 복수의 제2 관통 홀 중 제2 부분들 사이에 배치된 상기 적어도 하나의 제1 관통 홀의 개수와 다른 발광 소자.
  16. 제14 항에 있어서, 상기 적어도 하나의 제2 관통 홀은 복수의 제2 관통 홀을 포함하고, 상기 복수의 제2 관통 홀 중 제1 부분들 사이에 배치된 상기 적어도 하나의 제1 관통 홀의 개수는 상기 복수의 제2 관통 홀 중 제2 부분들 사이에 배치된 상기 적어도 하나의 제1 관통 홀의 개수와 동일한 발광 소자.
  17. 제14 항에 있어서, 상기 적어도 하나의 제2 관통 홀은
    상기 발광 구조물의 안쪽보다 가장 자리에 가깝게 배치된 복수의 제2-1 관통 홀; 및
    상기 발광 구조물의 가장 자리보다 안쪽에 가깝게 배치된 복수의 제2-2 관통 홀을 포함하고,
    상기 적어도 하나의 제1 관통 홀의 개수는 상기 복수의 제2-2 관통 홀 사이보다 상기 복수의 제2-1 관통 홀의 사이에 더 많이 배치된 발광 소자.
  18. 제1 항에 있어서, 상기 적어도 하나의 제1 관통 홀은 서로 동일하거나 서로 다른 거리로 서로 이격된 복수의 제1 관통 홀을 포함하는 발광 소자.
  19. 제1 항에 있어서, 상기 복수의 제1 관통 홀의 상기 제1 방향과 다른 제2 방향으로의 제1 폭은 상기 반사층의 가장 자리로 접근할수록 증가하는 발광 소자.
  20. 제1 항 내지 제19 항 중 어느 한 항에 기재된 상기 발광 소자;
    상기 발광 소자의 제1 도전형 반도체층에 전기적으로 연결된 제1 솔더부;
    상기 발광 소자의 제2 도전형 반도체층에 전기적으로 연결된 제2 솔더부;
    상기 제1 방향과 다른 제2 방향으로 서로 이격되어 배치된 제1 및 제2 리드 프레임; 및
    상기 발광 소자를 포위하여 보호하는 몰딩 부재를 포함하는 발광 소자 패키지.
KR1020140140872A 2014-10-17 2014-10-17 발광 소자 및 발광 소자 패키지 KR102189133B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140140872A KR102189133B1 (ko) 2014-10-17 2014-10-17 발광 소자 및 발광 소자 패키지
JP2015195641A JP6802625B2 (ja) 2014-10-17 2015-10-01 発光素子、発光素子パッケージ、及びパッケージを含む照明装置
EP15188087.9A EP3010050B1 (en) 2014-10-17 2015-10-02 Light emitting diode device
US14/879,798 US9786816B2 (en) 2014-10-17 2015-10-09 Light emitting device, light emitting device package, and lighting apparatus including the package
CN201510680266.XA CN105529385B (zh) 2014-10-17 2015-10-19 发光器件、发光器件封装以及包括该封装的照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140872A KR102189133B1 (ko) 2014-10-17 2014-10-17 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160045398A true KR20160045398A (ko) 2016-04-27
KR102189133B1 KR102189133B1 (ko) 2020-12-09

Family

ID=54252172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140872A KR102189133B1 (ko) 2014-10-17 2014-10-17 발광 소자 및 발광 소자 패키지

Country Status (5)

Country Link
US (1) US9786816B2 (ko)
EP (1) EP3010050B1 (ko)
JP (1) JP6802625B2 (ko)
KR (1) KR102189133B1 (ko)
CN (1) CN105529385B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
TWI656637B (zh) * 2017-12-25 2019-04-11 友達光電股份有限公司 發光元件
US11355549B2 (en) * 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
DE102019121178A1 (de) * 2019-08-06 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
KR20220036176A (ko) * 2020-09-15 2022-03-22 삼성전자주식회사 반도체 발광소자 및 이를 구비한 발광소자 패키지
CN112823426B (zh) * 2020-12-18 2022-08-26 天津三安光电有限公司 一种半导体发光元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070079957A (ko) * 2007-07-03 2007-08-08 한국광기술원 수직형 발광 다이오드 및 그의 제조방법
US20110227109A1 (en) * 2010-03-22 2011-09-22 Seoul Opto Device Co., Ltd. High efficiency light emitting diode
JP2012114130A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 発光素子
CN103762283A (zh) * 2013-12-24 2014-04-30 大连德豪光电科技有限公司 一种led倒装芯片

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119372B2 (en) 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode
JP4796293B2 (ja) * 2004-11-04 2011-10-19 株式会社 日立ディスプレイズ 照明装置の製造方法
JP4678211B2 (ja) 2005-02-28 2011-04-27 三菱化学株式会社 発光装置
KR101144489B1 (ko) * 2005-12-23 2012-05-11 엘지이노텍 주식회사 Ｌｅｄ 패키지
US20080206516A1 (en) * 2007-02-22 2008-08-28 Yoshihiko Matsushima Surface mount circuit board, method for manufacturing surface mount circuit board, and method for mounting surface mount electronic devices
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
TWI553903B (zh) * 2010-12-20 2016-10-11 Ｌｇ伊諾特股份有限公司 發光元件及其製造方法
KR101868537B1 (ko) * 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
KR20130049894A (ko) * 2011-11-07 2013-05-15 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP5512736B2 (ja) * 2012-04-23 2014-06-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5768759B2 (ja) 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
EP2755245A3 (en) * 2013-01-14 2016-05-04 LG Innotek Co., Ltd. Light emitting device
TWI616004B (zh) * 2013-11-27 2018-02-21 晶元光電股份有限公司 半導體發光元件
US9728698B2 (en) * 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070079957A (ko) * 2007-07-03 2007-08-08 한국광기술원 수직형 발광 다이오드 및 그의 제조방법
US20110227109A1 (en) * 2010-03-22 2011-09-22 Seoul Opto Device Co., Ltd. High efficiency light emitting diode
JP2012114130A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 発光素子
CN103762283A (zh) * 2013-12-24 2014-04-30 大连德豪光电科技有限公司 一种led倒装芯片

Also Published As

Publication number Publication date
US20160111601A1 (en) 2016-04-21
CN105529385A (zh) 2016-04-27
KR102189133B1 (ko) 2020-12-09
EP3010050B1 (en) 2019-08-14
US9786816B2 (en) 2017-10-10
JP6802625B2 (ja) 2020-12-16
EP3010050A1 (en) 2016-04-20
CN105529385B (zh) 2019-08-23
JP2016082229A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
JP6783048B2 (ja) 発光素子パッケージ及びそれを含む照明装置
KR102402260B1 (ko) 발광 소자 패키지
KR102594189B1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
KR101669122B1 (ko) 발광 소자 패키지
JP6796078B2 (ja) 発光素子及び発光素子パッケージ
JP6802625B2 (ja) 発光素子、発光素子パッケージ、及びパッケージを含む照明装置
KR20160115309A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102569249B1 (ko) 발광 소자 패키지
JP6826364B2 (ja) 発光素子パッケージ及びそれを含む発光装置
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20160115868A (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
KR20160037471A (ko) 발광 소자 패키지
KR102087948B1 (ko) 발광 소자 패키지
KR102346157B1 (ko) 발광 소자 패키지
KR101977281B1 (ko) 발광 소자 패키지 및 조명 장치
KR101941034B1 (ko) 발광 소자 패키지 및 조명 장치
KR20160118039A (ko) 발광 소자 및 발광 소자 패키지
KR102343098B1 (ko) 발광 소자
KR102326926B1 (ko) 발광 소자 및 발광 소자 패키지
KR20170034813A (ko) 발광 소자 패키지
KR20160036293A (ko) 발광 소자 패키지
KR20160035226A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant