KR102543183B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR102543183B1
KR102543183B1 KR1020180010192A KR20180010192A KR102543183B1 KR 102543183 B1 KR102543183 B1 KR 102543183B1 KR 1020180010192 A KR1020180010192 A KR 1020180010192A KR 20180010192 A KR20180010192 A KR 20180010192A KR 102543183 B1 KR102543183 B1 KR 102543183B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
holes
electrode layer
disposed
Prior art date
Application number
KR1020180010192A
Other languages
English (en)
Other versions
KR20190091124A (ko
Inventor
윤주헌
김태훈
심재인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180010192A priority Critical patent/KR102543183B1/ko
Priority to US16/055,651 priority patent/US10573786B2/en
Priority to CN201811562995.5A priority patent/CN110085715A/zh
Publication of KR20190091124A publication Critical patent/KR20190091124A/ko
Application granted granted Critical
Publication of KR102543183B1 publication Critical patent/KR102543183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명의 일 실시예는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광 구조체; 상기 제2 도전형 반도체층 상에 배치되며, 제1 및 제2 영역으로 구분되며, 상기 제1 영역에 배치된 복수의 제1 관통홀을 갖는 투명 전극층; 상기 투명 전극층을 덮으며 상기 제2 영역과 중첩하는 영역 상에 배치된 복수의 제2 관통홀을 갖는 절연 반사층; 및 상기 절연 반사층의 일 영역 상에 배치되며 상기 복수의 제2 관통홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층;을 포함하는 반도체 발광소자를 제공한다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자에 관한 것이다.
발광다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으며 그 용도가 점차 넓어지고 있다.
이러한 발광다이오드 중 플립칩(flip-chip) 방식은 패키지 기판에 실장되는 면에 도전성 패턴이 넓게 배치되므로, 활성층에서 방출된 빛이 흡수되어 외부 광추출 효율이 감소되는 문제점이 있었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 외부 광추출효율이 향상된 반도체 발광소자를 제공하는데 있다.
본 발명의 일 실시예는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광 구조체; 상기 제2 도전형 반도체층 상에 배치되며, 제1 및 제2 영역으로 구분되며, 상기 제1 영역에 배치된 복수의 제1 관통홀을 갖는 투명 전극층; 상기 투명 전극층을 덮으며 상기 제2 영역과 중첩하는 영역 상에 배치된 복수의 제2 관통홀을 갖는 절연 반사층; 및 상기 절연 반사층의 일 영역 상에 배치되며 상기 복수의 제2 관통홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층;을 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 적층되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광 구조체; 상기 제2 도전형 반도체층 상에 배치되며 제1 및 제2 영역으로 구분되며, 상기 제1 영역에 배치된 복수의 제1 관통홀을 갖는 투명 전극층; 상기 복수의 제1 관통홀을 관통하여 상기 제2 도전형 반도체층에 접하며, 상기 제2 영역과 중첩하는 영역 상에 배치된 복수의 제2 관통홀을 갖는 제1 절연 반사층; 상기 절연 반사층을 덮으며 상기 복수의 제2 관통홀을 통하여 상기 투명 전극층에 접속된 반사 전극층; 상기 제1 및 제2 전극을 덮는 제2 절연 반사층; 및 상기 제2 절연 반사층 상에 배치되며, 상기 제2 절연 반사층을 관통하여 상기 제1 도전형 반도체층 및 상기 반사 전극층에 각각 접속된 제1 및 제2 도전성 패턴;을 포함하는 반도체 발광소자를 제공한다.
본 발명의 기술적 사상에 따른 반도체 발광소자는, 전류 확산이 증가되고 반사율이 향상되어, 외부 광추출 효율이 향상될 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 의한 반도체 발광소자의 개략적인 평면도이다.
도 2는 도 1의 A1 부분의 확대도이다.
도 3은 도 1의 반도체 발광소자를 I-I'를 따라 절개한 측단면도이다.
도 4는 도 5는 본 발명의 일 실시예에 의한 반도체 발광소자의 전류 확산 효과를 설명한 도면이다.
도 5는 본 발명의 일 실시예에 의한 반도체 발광소자의 외부 광추출 향상 효과를 설명한 도면이다.
도 6은 본 발명의 다른 실시예이다.
도 7 내지 도 20은 도 1의 반도체 발광소자의 제조공정을 나타내는 누요 단계별 도면들이다.
도 21은 본 발명의 일 실시예에 따른 반도체 발광소자를 반도체 발광소자 패키지에 적용한 예를 나타내는 측단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 다음과 같이 설명한다.
도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 의한 반도체 발광소자(10)에 대해 설명한다. 도 1은 본 발명의 일 실시예에 의한 반도체 발광소자의 개략적인 평면도이고, 도 2는 도 1의 A1 부분의 확대도이다. 도 3은 도 1의 반도체 발광소자를 I-I'를 따라 절개한 측단면도이다.
본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)는 기판(105), 발광 구조체(110), 투명 전극층(140), 제1 및 제2 절연 반사층(130, 150), 반사 전극층(144), 제1 및 제2 도전성 패턴(155n, 155p), 패시베이션층(160), 제1 및 제2 솔더 범프들(170n, 170p) 및 몰딩부(172)를 포함할 수 있다.
상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다. 상기 기판(105)은 반도체 성장용 기판일 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 상기 사파이어는 전기적으로 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체일 수 있으며, 질화물 반도체 성장용 기판으로 이용될 수 있다.
명세서 전체에 걸쳐서, "전면" 및 "후면" 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것으로써, 이들 용어들에 의하여 본 발명의 기술적 사상이 한정되는 것이 아니다. 따라서, 이들 "전면" 및 "후면" 등과 같은 용어는 다른 용어, 예를 들어 "제1면" 및 "제2면" 등과 같은 용어, 또는 "상부면" 및 "하부면" 등과 같은 용어로 대체되어 명세서의 구성요소들을 설명하기 위하여 사용될 수도 있다. 따라서, 상기 기판(105)의 상기 전면(105s1) 및 상기 후면(105s2)은 상기 기판(105)의 상부면(105s1) 및 하부면(105s2)로 대체되거나, 또는 상기 기판(105)의 제1면(105s1) 및 제2면(105s2)으로 대체되어 사용될 수 있다.
상기 발광 구조체(110)는 상기 기판(105)의 상기 전면(105s1) 상에 배치될 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1)은 요철 구조로 형성될 수 있으며, 이러한 요철 구조는 상기 발광 구조체(110)를 구성하는 반도체 층들의 결정성과 외부 광추출 효율을 향상시킬 수 있다. 본 실시예에서는 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 선택적으로 형성될 수 있으며, 생략될 수도 있다.
일 예에서, 상기 기판(105)은 실시 형태에 따라서 추후 제거될 수도 있다. 예를 들어, 상기 발광 구조체(110)를 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 상기 기판(105)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 상기 발광 구조체(110)와 분리될 수 있다.
상기 발광 구조체(110)는 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다.
상기 제1 도전형 반도체층(115)은 상기 기판(105)의 상기 전면(105s1)으로부터 성장되어 형성될 수 있다. 상기 제1 도전형 반도체층(115)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다.
평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 사각형 모양일 수 있다. 평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 반시계 방향으로 차례로 배열되는 제1 코너(C1), 제2 코너(C2), 제3 코너(C3) 및 제4 코너(C4)를 가질 수 있다. 평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 상기 제1 코너(C1)와 상기 제2 코너(C2) 사이의 제1 모서리(S1), 상기 제2 코너(C2)와 상기 제3 코너(C3) 사이의 제2 모서리(S2), 상기 제3 코너(C3)와 상기 제4 코너(C4) 사이의 제3 모서리(S3), 및 상기 제4 코너(C4)와 상기 제1 코너(C1) 사이의 제4 모서리(S4)를 가질 수 있다. 따라서, 상기 제1 및 제3 모서리들(S1, S3)은 서로 대향할 수 있고, 상기 제2 및 제4 모서리들(S2, S4)은 서로 대향할 수 있다.
일 예에서, 평면으로 보았을 때, 상기 제1 도전형 반도체층(115)은 상기 기판(105) 상에 자기정렬될 수 있으므로, 상기 제1 도전형 반도체층(115)의 상기 제1 내지 제4 코너들(C1~C4), 및 상기 제1 내지 제4 모서리들(S1 ~ S4)은 상기 기판(105)에도 동일하게 적용될 수 있다.
상기 제1 도전형 반도체층(115)은 리세스 영역(E) 및 돌출 영역(M)을 가질 수 있다. 상기 리세스 영역(E)은 식각 영역으로 명명되고, 상기 돌출 영역(M)은 메사 영역으로 명명될 수도 있다. 도면들에서, 도면 부호 "B"는 상기 리세스 영역(E)과 상기 돌출 영역(M) 사이의 경계(B)를 나타낼 수 있다. 상기 제1 도전형 반도체층(115)에서, 상기 돌출 영역(M)의 상부면은 상기 리세스 영역(E)의 상부면 보다 높을 수 있다.
일 예에서, 상기 돌출 영역(M)은 하부에서 상부로 갈수록 점점 좁아지는 모양일 수 있다. 따라서, 상기 돌출 영역(M)은 경사진 측면을 가질 수 있다.
일 예에서, 상기 리세스 영역(E)의 상부면의 일부는 제1 콘택 영역(CT1)으로 정의할 수 있다. 일 예에서, 상기 돌출 영역(M)의 상부면의 적어도 일부는 제2 콘택 영역(CT2)으로 정의할 수 있다.
명세서 전체에 걸쳐서, "제1", "제2" 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 "제1 구성요소"는 "제2 구성요소"로 명명될 수 있다.
상기 제1 도전형 반도체층(115)에서, 상기 돌출 영역(M)은 상기 제1 내지 제4 모서리들(S1 ~ S4)과 이격될 수 있고, 상기 돌출 영역(M)과 상기 제1 내지 제4 모서리들(S1 ~ S4) 사이에 상기 리세스 영역(E)이 배치될 수 있다.
평면으로 보았을 때, 상기 리세스 영역(E)은 상기 제1 모서리(S1)의 일부로부터 상기 제3 모서리(S3)를 향하는 방향으로 연장될 수 있다.
상기 활성층(120) 및 상기 제2 도전형 반도체층(125)은 상기 제1 도전형 반도체층(115)의 상기 돌출 영역(M)의 상부면 상에 차례로 적층될 수 있다. 상기 제2 도전형 반도체층(125)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다.
일 예에서, 실시 형태에 따라서 상기 제1 및 제2 도전형 반도체층들(115, 125)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층들(115, 125)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125) 사이에 개재될 수 있다. 상기 활성층(120)은 상기 반도체 발광소자(10)의 동작 시에 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층들(115, 125)이 GaN계 화합물 반도체인 경우, 상기 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 상기 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
상기 제2 도전형 반도체층(125)의 상면에는 투명 전극층(140)이 배치될 수 있다. 상기 투명 전극층(140)은 전도성이며 광투과성인 물질로 이루어져, 반사 전극층(144)으로부터 주입되는 전류를 확산시켜, 전류가 제2 도전형 반도체층(125)의 일 영역에 집중되는 것을 방지할 수 있다. 상기 투명 전극층(1040)은 상기 제2 도전형 반도체층(125)을 전체적으로 덮도록 배치될 수 있으나, 실시예에 따라서는 상기 제2 도전형 반도체층(125)의 일부만을 덮도록 배치될 수 있다. 상기 투명 전극층(140)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)과 같은 TCO(Transparent Conductive Oxide)물질을 채용할 수 있으며, Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함되어 전도성을 가지는 광투과성 폴리머 레진을 채용할 수도 있다.
도 1 및 도 2를 참조하면, 상기 투명 전극층(140)은 복수의 제1 관통홀(PD1)이 형성된 영역인 제1 영역(R1) 및 그 외의 영역인 제2 영역(R2)을 포함할 수 있다. 상기 반도체 발광소자(10)의 상면에서 보았을 때, 상기 투명 전극층(140)은 복수의 제1 관통홀(PD1)이 일정한 간격으로 배열되도록 형성될 수 있다. 이러한 제1 관통홀(PD1)의 형상과 배열은 다양하게 변형할 수 있다. 상기 제1 관통홀(PD1)은 원형 또는 다각형과 같이 다양한 형상으로 형성될 수 있으며, 격자 배열되거나 엇갈리게 배열할 수도 있다.
이러한 투명 전극층(140)은 제2 도전형 반도체층(125)에 전류(I)를 효율적으로 확산시키는 데에는 유리하나, 활성층(120)에서 방출되는 빛이 투과되는 과정에서 일정부분이 흡수되므로, 고반사성 반사층이 배치된 경우에 비하여 외부 광 추출 효율 향상면에서는 불리하다. 일 실시예의 경우, 투명 전극층(140)의 일부를 제거하여 제1 관통홀(PD1)을 형성함으로써, 투명 전극층(140)의 전류 확산 효과는 유지하면서도, 투명 전극층(140)에서 빛이 흡수되는 양을 감소시킬 수 있다.
상기 투명 전극층(140) 상에는 제1 절연 반사층(130)이 배치될 수 있다. 상기 제1 절연 반사층(130)은 상기 투명 전극층(140)을 덮도록 배치되되, 제1 관통홀(PD1)을 충전하도록 배치될 수 있다. 상기 투명 전극층(140)은 상기 제1 관통홀(PD1)과 중첩하지 않도록, 상기 투명 전극층(140)의 제2 영역(R2) 상에 배치된 제2 관통홀(PD2)이 형성될 수 있다. 상기 제1 절연 반사층(130)은 상기 제1 도전형 반도체층(115)의 일부 및 상기 제2 도전형 반도체층(125)의 일부를 덮을 수 있다. 상기 제1 절연 반사층(130)은 상기 제1 도전형 반도체층(115)의 상기 리세스 영역(E)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(OPa)를 포함할 수 있다.
상기 제1 절연 반사층(130)은 상기 활성층(120)에서 방출된 빛 중 기판(105)의 반대방향으로 향하는 빛을 반사시켜 다시 기판(105) 방향으로 리디렉션(redirection)하기 위한 반사 구조이다.
상기 제1 절연 반사층(130)은 다층막 구조를 포함할 수 있으며, 이러한 다층막 구조는 서로 다른 굴절률인 제1 및 제2 굴절률을 갖는 제1 절연막과 제2 절연막이 교대로 적층된 구조일 수 있다. 즉, 상기 제1 절연 반사층(130)은 분산형 브래그 반사기(distributed bragg reflector, DBR)를 이룰 수 있다. 이러한 제1 절연 반사층(130)은 기본적으로 절연 특성 및 광투과 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 상기 제1 절연 반사층(130)은 절연 특성 및 광투과 특성을 가지는 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
실시예에 따라서는, 상기 제1 절연 반사층(130)은 상부에 접하여 배치된 반사 전극층(144)과 전향성 반사기(Omni Directional Reflector, ODR)를 이룰 수 있다.
도 5를 참조하면, 상기 제1 절연 반사층(130)은 제1 관통홀(PD1)을 충전하도록 배치됨으로써, 활성층(120)에서 방출된 빛(L6)이 투명 전극층(140)에 흡수되지 않고 반사될 수 있다. 따라서, 반사율을 전반적으로 향상시켜 외부 광추출 효율이 증가되는 효과가 있다.
도 2를 참조하여, 상기 제1 및 2 관통홀(PD1, PD2)을 비교 설명한다. 상기 제1 관통홀(PD1)은 투명 전극층(140)의 제1 영역(R1)에 형성되는 반면에, 제2 관통홀(PD2)은 제1 절연 반사층(130)에 형성되되, 투명 전극층(140)의 제2 영역(R2) 상에 형성될 수 있다. 따라서, 제1 및 제2 관통홀(PD1, PD2)은 서로 중첩되지 않도록 배열 될 수 있다. 제1 관통홀(PD1)은 전류 확산을 저해하지 않는 범위 내에서 최대한의 크기를 갖도록 배치될 수 있다. 또한, 제1 절연 반사층(130)과 반사 전극층(144)이 접한 영역이 넓어질수록 반사율이 향상되므로, 제2 관통홀(PD2)은 전류 확산을 저해하지 않는 범위 내에서 최소한의 크기를 갖도록 배치될 수 있다. 따라서, 일 실시예의 경우, 제1 관통홀(PD1)의 크기(D1)를 상대적으로 크게 형성하고, 제2 관통홀(PD2)의 크기(D2)는 상대적으로 작게 형성함으로써, 즉, 제1 관통홀(PD1)의 크기(D1)를 제2 관통홀(PD2)의 크기(D2)보다 크게 함으로써, 투명 전극층(140)의 전류 확산 효과를 저해하지 않으면서도, 외부광추출 효율을 향상시킬 수 있다.
상기 반사 전극층(144)은 상기 제1 절연 반사층(130) 상에 배치되되, 제2 관통홀(PD2)을 채우도록 배치된다. 따라서, 상기 반사 전극층(144)은 제1 절연 반사층(130)을 관통하여 투명 전극층(140)에 접속될 수 있다. 반사 전극층(144)은 투명 전극층(140)과 오믹 특성을 갖는 도전성 물질이 1층 또는 다층 구조로 이루어질 수 있으며, 고반사성인 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다. 따라서, 도 4에 도시된 바와 같이, 반사 전극층(144)으로 인가된 전류(I)는 투명 전극층(140)을 통해 확산될 수 있다.
일반적으로, 플립칩 타입의 반도체 발광소자는 활성층(120)에서 생성된 빛을 기판(101)이 배치된 방향으로 방출하게 된다. 따라서, 기판(101)이 배치된 방향과 반대 방향인 투명 전극층(140)으로 방출된 빛은 투명 전극층(140)을 거치면서 상당부분 흡수되어 소실될 수 있다. 이와 같이 빛이 투명 전극층(140)에서 흡수되어 휘도가 저하문제를 해결하기 위해서, 본 실시예에서는, 투명 전극층(140)에 제1 관통홀(PD1)을 형성하고, 상기 제1 관통홀(PD1)을 더욱 반사율이 높은 제1 절연 반사층(130)으로 채움으로서, 반사율을 향상시킬 수 있다. 또한, 제1 절연 반사층(130)의 제2 관통홀(PD2)이 제2 관통홀(PD1)과 중첩되지 않도록 배치함으로써, 제1 절연 반사층(130)과 반사 전극층(144)이 중첩한 영역을 증가시킬 수 있다. 따라서, 단순히 제1 절연 반사층(130)이 배치된 경우나, 제1 및 제2 관통홀(PD1, PD2)이 중첩되게 배치된 경우에 비해 반사율이 향상될 수 있다. 따라서, 반도체 발광소자(10)의 외부 광추출 효율이 더욱 향상될 수 있다.
상기 반사 전극층(144) 상에는 제2 절연 반사층(150)이 배치되어 외부 광추출 효율을 더욱 향상시킬 수 있다. 상기 제2 절연 반사층(150)은 제1 절연 반사층(130)과 동일한 물질로 이루어질 수 있으며, 실시예에 따라서는, 분산 브래그 반사기를 이룰 수 있다. 제2 절연 반사층(150)은 투명 전극층(140)을 관통한 빛 중 일부(L5)를 반사하여 외부 광추출 효율을 더욱 향상시킬 수 있다.
상기 제2 절연 반사층(150)은 상기 반사 전극층(144) 및 상기 제1 절연 반사층(130) 상에 배치될 수 있다. 상기 제2 절연 반사층(150)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(OPa) 및 상기 반사 전극층(144)의 제3 콘택 영역(CT3)을 노출시키는 제2 개구부(OPb)를 가질 수 있다.
상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 상기 제2 절연 반사층(150) 상에 배치되며 서로 동일한 물질로 형성되고 서로 이격될 수 있다. 예를 들어, 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다.
상기 제1 도전성 패턴(155n)은 상기 제2 절연 반사층(150) 상에 배치되며 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 상으로 연장되어 상기 제1 도전형 반도체층(115)과 전기적으로 연결될 수 있다. 상기 제1 도전성 패턴(155n)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)과 접촉할 수 있다.
상기 제2 도전성 패턴(155p)은 상기 제2 절연 반사층(150) 상에 배치되며 상기 반사 전극층(144)의 상기 제3 콘택 영역(CT3) 상으로 연장되어 상기 반사 전극층(144)과 전기적으로 연결될 수 있다. 따라서, 상기 제2 도전성 패턴(155p)은 상기 반사 전극층(144)을 통하여 상기 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있다.
평면으로 보았을 때, 상기 제1 도전성 패턴(155n)은 상기 제1 모서리(S1), 상기 제2 모서리(S2) 및 상기 제4 모서리(S4)에 인접할 수 있고, 상기 제2 도전성 패턴(155p)은 상기 제3 모서리(S3)에 인접할 수 있다.
도 6은 본 발명의 다른 실시예로서, 복수의 발광 구조체(LED1, LED2)가 하나의 기판(105)을 공유하며 상호연결부(155c)에 의해 직렬접속된 경우이다. 앞서 설명한 일 실시예와 동일 도면부호가 부여된 구성에 대해서는 설명을 생략한다.
일 실시예와 같이 복수의 발광 구조체(LED1, LED2)로 이루어진 경우에는, 어느 하나의 발광 구조체(LED1)의 제1 또는 제2 도전성 패턴은 다른 발광 구조체(LED2)의 제1 또는 제2 도전성 패턴과 상호 연결부(155c)에 의해 전기적으로 직렬 연결될 수 있다. 일 실시예의 경우, 일 발광 구조체(LED1)의 제2 도전성 패턴(155p)과 타 발광 구조체(LED2)의 제1 도전성 패턴(155n)이 상호 연결부(155c)에 의해 접속된 구조이다.
다음으로, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 제조방법의 일 예에 대하여 도 7 내지 도 20을 참조하여 설명하기로 한다. 도 7, 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 제조방법을 설명하기 위한 개략적인 평면도들이고, 도 8 도 10, 도 12, 도 14, 도 16, 도 18 및 도 20은 각각 도 7, 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도들이다.
도 7 및 도 8을 참조하면, 기판(105) 상에 발광 구조체(110)를 형성할 수 있다. 상기 기판(105)은 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, 또는 GaN 등의 물질로 형성될 수 있다. 상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1) 상에 요철 구조를 형성할 수 있다. 실시 형태에 따라, 상기 기판(105)의 상기 전면(105s1)의 요철 구조를 형성하는 것은 생략될 수 있다.
상기 기판(105)의 상기 전면(105s1) 상에 발광 구조체(110)를 형성할 수 있다. 상기 발광 구조체(110)는 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 형성되는 복수의 층들로 형성될 수 있다. 예를 들어, 상기 발광 구조체(110)는 상기 기판(105)의 상기 전면(105s1) 상에 차례로 형성된 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다. 상기 제1 도전형 반도체층(115)과 상기 제2 도전형 반도체층(125)은 서로 다른 도전형을 가질 수 있다. 예를 들어, 상기 제1 도전형 반도체층(115)은 n형의 도전형을 가질 수 있고, 상기 제2 도전형 반도체층(125)은 p형의 도전형을 가질 수 있다.
그리고, 상기 발광 구조체(110) 상에 제1 투명 전극층(140)을 형성할 수 있다.
도 9 및 도 10을 참조하면, 사진 및 식각 공정을 이용하여 상기 제1 투명 전극층(140), 상기 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부를 식각할 수 있다. 따라서, 상기 발광 구조체(110)는 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부가 제거된 리세스 영역(E) 및 그 주위의 메사 영역(M)을 포함할 수 있다. 메사 영역(M)은 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)이 식각되지 않은 영역으로 정의할 수 있다. 상기 메사 영역(M)은 상기 리세스 영역(E)과 비교하여 상대적으로 돌출된 모양일 수 있다. 상기 리세스 영역(E)은 식각 영역으로 지칭될 수도 있다.
도 11 및 도 12를 참조하면, 상기 투명 전극층(140)에 복수의 제1 관통홀(PD1)을 형성할 수 있다.
상기 투명 전극층(140)의 상기 복수의 관통홀(PD1)은 상기 제2 도전형 반도체층(125)의 일부를 노출시킬 수 있다. 상기 복수의 제1 관통홀(PD1)은 상기 메사 영역(M)에 위치할 수 있다.
도 13 및 도 14를 참조하면, 상기 투명 전극층(140) 상에 복수의 제2 관통홀(PD2)을 가지는 제1 절연 반사층(130)을 형성할 수 있다.
상기 제1 절연 반사층(130)의 상기 복수의 제2 관통홀(PD2)은 상기 제1 투명 전극층(140)의 일부를 노출시키되, 복수의 제1 관통홀(PD1)과 중첩되지 않는 위치에 배치될 수 있다. 상기 복수의 홀들(PD)은 상기 메사 영역(M)에 위치할 수 있다.
도 15 및 도 16을 참조하면, 상기 제1 절연 반사층(130) 상에 반사 전극층(144)을 형성할 수 있다. 반사 전극층(144)은 상기 메사 영역(M) 상에 형성되며, 상기 제1 절연 반사층(130)의 일 영역 상에 형성될 수 있다.
도 17 및 도 18을 참조하면, 상기 반사 전극층(144) 상에 제2 절연 반사층(150)을 형성할 수 있다. 상기 제2 절연 반사층(150)은 상기 반사 전극층(144)을 덮도록 배치될 수 있다.
상기 제1 절연 반사층(130) 및 상기 제2 절연 반사층(150)을 관통하고, 상기 리세스 영역(E)의 상기 제1 도전형 반도체층(115)의 일부를 노출시키는 제1 개구부(OPa) 및 상기 제2 절연 반사층(150)을 관통하고, 상기 메사 영역(M)의 상기 반사 전극층(144)의 일부를 노출시키는 제2 개구부(OPb)가 형성될 수 있다.
상기 제1 개구부(OPa)에 의해 노출된 상기 제1 도전형 반도체층(115)의 표면은 제1 콘택 영역(CT1)으로 지칭될 수 있고, 상기 제2 개구부(OPb)에 의해 노출되는 상기 반사 전극층(144)의 표면은 제3 콘택 영역(CT3)으로 지칭될 수 있다.
도 19 및 도 20을 참조하면, 상기 제2 절연 반사층(150)을 갖는 기판(105) 상에 제1 도전성 패턴(155n) 및 제2 도전성 패턴(155p)이 형성될 수 있다.
상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)을 형성하는 것은 상기 제2 절연 반사층(150)을 갖는 기판(105) 상에 도전성 물질 층을 형성하고, 사진 및 식각 공정을 이용하여 상기 도전성 물질 층의 일부를 식각하는 것을 포함할 수 있다. 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 서로 동일한 공정에 의해 형성되므로, 서로 동일한 물질로 형성될 수 있다. 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)은 서로 동일한 두께로 형성될 수 있다.
상기 제1 도전성 패턴(155n)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)과 전기적으로 연결될 수 있다. 상기 제2 도전성 패턴(155p)은 상기 반사 전극층(144)의 상기 제3 콘택 영역(CT3)과 전기적으로 연결될 수 있다.
다시, 도 1 및 도 2를 참조하면, 상기 제1 도전성 패턴(155n) 및 상기 제2 도전성 패턴(155p)을 갖는 기판(105) 상에 제3 개구부(160a) 및 제4 개구부(160b)를 갖는 패시베이션층(160)이 형성될 수 있다.
상기 패시베이션층(160)의 상기 제3 개구부(160a)는 상기 제1 도전성 패턴(155n)의 일부 영역을 노출시킬 수 있고, 상기 패시베이션층(160)의 상기 제4 개구부(160b)는 상기 제2 도전성 패턴(155p)의 일부 영역을 노출시킬 수 있다.
상기 패시베이션층(160)의 상기 제1 개구부(160a)에 의해 노출되는 상기 제3 연결 전극(155n)의 일부 영역은 제4 콘택 영역(CT4)으로 지칭될 수 있고, 상기 패시베이션층(160)의 상기 제4 개구부(160b)에 의해 노출되는 상기 제2 도전성 패턴(155p)의 일부 영역은 제5 콘택 영역(CT5)으로 지칭될 수 있다.
상기 패시베이션층(160)을 갖는 기판(105) 상에 제1 및 제2 전극 패드들(165n, 165p)이 형성될 수 있다. 상기 제1 전극 패드(165n)는 상기 제1 도전성 패턴(155n)의 상기 제4 콘택 영역(CT4) 상에 형성될 수 있고, 상기 제2 전극 패드(165p)는 상기 제2 도전성 패턴(155p)의 상기 제5 콘택 영역(CT5) 상에 형성될 수 있다. 상기 제1 및 제2 전극 패드들(165n, 165p)은 UBM(under bump metallurgy)일 수 있다. 일 예에서, 상기 제1 및 제2 전극 패드들(165n, 165p)의 개수와 배치 구조는 다양하게 변형될 수 있다.
상기 제1 및 제2 전극 패드들(165n, 165p)을 갖는 기판(105) 상에 제1 및 제2 솔더 범프들(170n, 170p)을 형성할 수 있다. 상기 제1 솔더 범프(170n)는 상기 제1 전극 패드(165n) 상에 형성될 수 있고, 상기 제2 솔더 범프(170p)는 상기 제2 전극 패드(165p) 상에 형성될 수 있다.
상기 제1 및 제2 솔더 범프들(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다. 상기 몰딩부(172)는 TiO2, Al2O3 등의 광반사성 분말들을 포함할 수 있다.
상술한 바와 같은 상기 반도체 발광소자(10)는 패키지 형태로 제품화될 수 있다. 이하에서, 상술한 바와 같은 상기 반도체 발광소자(10)를 패키지에 적용한 일 예를 도 21을 참조하여 설명하기로 한다. 도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 패지지에 적용한 일 예를 개략적으로 나타낸 단면도이다.
도 21을 참조하면, 반도체 발광소자 패키지(1000)는 광원인 반도체 발광소자(1001), 패키지 본체(1002), 한 쌍의 리드 프레임(1010) 및 봉지부(1005)를 포함할 수 있다. 여기서 반도체 발광소자(1001)는 상기 도 1의 반도체 발광소자(10)일 수 있으며, 이에 대한 설명은 생략한다.
상기 반도체 발광소자(1001)는 상기 리드 프레임(1010)에 실장될 수 있다. 한 쌍의 리드 프레임(1010)은 제1 리드 프레임(1012)과 제2 리드 프레임(1014)을 포함할 수 있다. 상기 도 1을 참조하면, 반도체 발광소자(1001)는 제1 솔더 패드(170n) 및 제2 솔더 패드(170p)를 통해, 상기 제1 리드 프레임(1012) 및 제2 리드 프레임(1014)과 각각 연결될 수 있다.
패키지 본체(1002)는 빛의 반사 효율 및 광 추출 효율이 향상되도록 반사컵을 구비할 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)를 봉지하도록 투광성 물질로 이루어진 봉지부(1005)가 형성될 수 있다.
상기 봉지부(1005)에는 파장변환물질이 포함될 수 있다. 구체적으로 상기 봉지부(1005)는 투광성 수지에 상기 반도체 발광소자(10)에서 발생된 광에 의해 여기되어 다른 파장의 광을 방출하는 형광체가 적어도 1종 이상 함유되어 이루어질 수 있다. 이를 통해, 청색 광, 녹색 광 또는 적색 광을 발광할 수 있으며, 백색 광, 자외 광 등이 방출될 수 있도록 조절할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 반도체 발광소자
105: 기판
110: 발광 구조체
115: 제1 도전형 반도체층
120: 활성층
125: 제2 도전형 반도체층
130: 제1 절연 반사층
140: 투명 전극층
144: 반사 전극층
150: 제2 절연 반사층
155n: 제1 도전성 패턴
155p: 제2 도전성 패턴
160: 패시베이션층
170n: 제1 솔더 범프
170p: 제2 솔더 범프
172: 몰딩부

Claims (20)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광 구조체;
    상기 제2 도전형 반도체층 상에 배치되며, 제1 및 제2 영역으로 구분되며, 상기 제1 영역에 배치된 복수의 제1 관통홀을 갖는 투명 전극층;
    상기 투명 전극층을 덮으며 상기 제2 영역과 중첩하는 영역 상에 배치된 복수의 제2 관통홀을 갖는 절연 반사층; 및
    상기 절연 반사층의 일 영역 상에 배치되며 상기 복수의 제2 관통홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층;을 포함하며,
    평면적 관점에서, 상기 복수의 제1 관통홀은 상기 투명 전극층에 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 격자 배열되며, 상기 복수의 제2 관통홀은 상기 절연 반사층에 상기 제1 방향과 상기 제2 방향으로 격자 배열되되 상기 발광 구조체의 적층 방향을 기준으로 상기 복수의 제1 관통홀과 중첩되지 않도록 배열되고,
    상기 복수의 제1 관통홀의 총 면적은 상기 복수의 제2 관통홀의 총 면적보다 큰 반도체 발광소자.
  2. 제1항에 있어서,
    상기 복수의 제1 관통홀의 각각의 직경은 상기 복수의 제2 관통홀의 각각의 직경보다 큰 반도체 발광소자.
  3. 제1항에 있어서,
    상기 절연 반사층은 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector)를 이루는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 절연 반사층과 상기 반사 전극층은 전향성 반사기(Omni Directional Reflector)를 이루는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 제1 관통홀은 상기 절연 반사층이 충전된 반도체 발광소자.
  6. 제1항에 있어서,
    상기 제2 관통홀은 상기 반사 전극층이 충전된 반도체 발광소자.
  7. 제1항에 있어서,
    상기 복수의 제1 관통홀 및 상기 복수의 제2 관통홀은 각각 소정의 간격으로 이격되어 배치된 반도체 발광소자.
  8. 삭제
  9. 제1항에 있어서,
    상기 발광 구조체는 상기 활성층 및 상기 제2 도전형 반도체층이 제거된 식각 영역을 가지며, 상기 절연 반사층은 상기 식각 영역까지 연장된 반도체 발광소자.
  10. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광 구조체;
    상기 제2 도전형 반도체층 상에 배치되며 제1 및 제2 영역으로 구분되며, 상기 제1 영역에 배치된 복수의 제1 관통홀을 갖는 투명 전극층;
    상기 복수의 제1 관통홀을 관통하여 상기 제2 도전형 반도체층에 접하며, 상기 제2 영역과 중첩하는 영역에 배치된 복수의 제2 관통홀을 갖는 제1 절연 반사층; 및
    상기 절연 반사층을 덮으며 상기 복수의 제2 관통홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층;을 포함하며,
    평면적 관점에서, 상기 복수의 제1 관통홀은 상기 투명 전극층에 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 격자 배열되며, 상기 복수의 제2 관통홀은 상기 제1 절연 반사층에 상기 제1 방향과 상기 제2 방향으로 격자 배열되되 상기 발광 구조체의 적층 방향을 기준으로 상기 복수의 제1 관통홀과 중첩되지 않도록 배열되고,
    상기 복수의 제1 관통홀의 총 면적은 상기 복수의 제2 관통홀의 총 면적보다 큰 반도체 발광소자.
  11. 제10항에 있어서,
    상기 반사 전극층을 덮으며 상기 제1 절연 반사층과 접하는 제2 절연 반사층을 포함하는 반도체 발광소자.
  12. 제11항에 있어서,
    상기 제2 절연 반사층 상에 배치되며, 상기 제2 절연 반사층을 관통하여 상기 제1 도전형 반도체층 및 상기 반사 전극층에 각각 접속된 제1 및 제2 도전성 패턴;을 더 포함하는 반도체 발광소자.
  13. 제10항에 있어서,
    상기 제1 및 제2 절연 반사층은 각각 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기를 이루는 반도체 발광소자.
  14. 제10항에 있어서,
    상기 제1 절연 반사층과 상기 반사 전극층은 무지향성 반사기(Omni Directional Reflector)를 이루는 반도체 발광소자.
  15. 기판;
    상기 기판 상에 적층되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체;
    상기 제2 도전형 반도체층 상에 배치되며 제1 및 제2 영역으로 구분되며, 상기 제1 영역에 배치된 복수의 제1 관통홀을 갖는 투명 전극층;
    상기 복수의 제1 관통홀을 관통하여 상기 제2 도전형 반도체층에 접하며, 상기 제2 영역과 중첩하는 영역 상에 배치된 복수의 제2 관통홀을 갖는 제1 절연 반사층;
    상기 절연 반사층을 덮으며 상기 복수의 제2 관통홀을 통하여 상기 투명 전극층에 접속된 반사 전극층;
    상기 투명 전극층 및 상기 반사 전극층을 덮는 제2 절연 반사층; 및
    상기 제2 절연 반사층 상에 배치되며, 상기 제2 절연 반사층을 관통하여 상기 제1 도전형 반도체층 및 상기 반사 전극층에 각각 접속된 제1 및 제2 도전성 패턴;을 포함하며,
    평면적 관점에서, 상기 복수의 제1 관통홀은 상기 투명 전극층에 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 격자 배열되며, 상기 복수의 제2 관통홀은 상기 제1 절연 반사층에 상기 제1 방향과 상기 제2 방향으로 격자 배열되되 상기 발광 구조체의 적층 방향을 기준으로 상기 복수의 제1 관통홀과 중첩되지 않도록 배열되고,
    상기 복수의 제1 관통홀의 총 면적은 상기 복수의 제2 관통홀의 총 면적보다 큰 반도체 발광소자.
  16. 제15항에 있어서,
    상기 발광 구조체는 복수의 발광 구조체를 포함하며,
    상기 복수의 발광 구조체는 상기 기판을 공유하며 상기 제1 도전형 반도체층이 제거된 영역에 의해 분리되고 전기적으로 직렬 연결된 반도체 발광소자.
  17. 제15항에 있어서,
    상기 복수의 발광 구조체 중 일 발광 구조체의 제1 또는 제2 도전성 패턴을 상기 일 발광 구조체에 인접한 타 발광 구조체의 제1 또는 제2 도전성 패턴과 연결하는 상호연결부에 의해, 상기 복수의 발광 구조체가 직렬 연결된 반도체 발광소자.
  18. 제15항에 있어서,
    상기 제1 및 제2 절연 반사층은 동일한 물질로 이루어진 반도체 발광소자.
  19. 제15항에 있어서,
    상기 제1 및 제2 도전성 패턴의 본딩 영역에 각각 배치된 제1 및 제2 솔더 범프; 및
    상기 제1 및 제2 솔더 범프의 측면을 덮는 몰딩부를 더 포함하는 반도체 발광소자.
  20. 제19항에 있어서,
    상기 몰딩부는 반사성 분말을 포함하는 반도체 발광소자.

KR1020180010192A 2018-01-26 2018-01-26 반도체 발광소자 KR102543183B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180010192A KR102543183B1 (ko) 2018-01-26 2018-01-26 반도체 발광소자
US16/055,651 US10573786B2 (en) 2018-01-26 2018-08-06 Semiconductor light emitting device
CN201811562995.5A CN110085715A (zh) 2018-01-26 2018-12-20 半导体发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180010192A KR102543183B1 (ko) 2018-01-26 2018-01-26 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20190091124A KR20190091124A (ko) 2019-08-05
KR102543183B1 true KR102543183B1 (ko) 2023-06-14

Family

ID=67392937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180010192A KR102543183B1 (ko) 2018-01-26 2018-01-26 반도체 발광소자

Country Status (3)

Country Link
US (1) US10573786B2 (ko)
KR (1) KR102543183B1 (ko)
CN (1) CN110085715A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079979A (ja) * 2017-10-26 2019-05-23 豊田合成株式会社 半導体発光素子とその製造方法
US11515452B2 (en) * 2019-09-09 2022-11-29 Chongqing Konka Photoelectric Technology Research LED chip, LED array and LED packaging method
US11881546B2 (en) * 2019-12-05 2024-01-23 Mikro Mesa Technology Co., Ltd. Device with light-emitting diode
CN113363366B (zh) * 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
US20210336090A1 (en) * 2020-04-23 2021-10-28 Epistar Corporation Light-emitting device and manufacturing method thereof
CN113555485A (zh) * 2021-06-15 2021-10-26 江西乾照光电有限公司 一种led芯片及其制备方法
CN113707782B (zh) * 2021-08-24 2023-02-17 厦门三安光电有限公司 倒装发光二极管及其制备方法
CN113921672B (zh) * 2021-09-14 2023-06-20 厦门三安光电有限公司 发光二极管及发光模块
CN113903840B (zh) * 2021-09-14 2022-12-16 厦门三安光电有限公司 发光二极管及发光模块
CN116885072A (zh) * 2021-09-14 2023-10-13 厦门三安光电有限公司 发光二极管及发光模块
CN116230828A (zh) * 2021-09-27 2023-06-06 厦门三安光电有限公司 发光二极管及发光装置
CN114093996A (zh) * 2021-11-19 2022-02-25 淮安澳洋顺昌光电技术有限公司 半导体发光器件
WO2023164892A1 (en) * 2022-03-03 2023-09-07 Jade Bird Display (Shanghai) Company Micro led, micro led panneland micro led chip
CN115000269B (zh) * 2022-06-07 2024-03-01 淮安澳洋顺昌光电技术有限公司 一种发光二极管及发光二极管封装件
CN114899290A (zh) * 2022-06-07 2022-08-12 淮安澳洋顺昌光电技术有限公司 一种发光二极管芯片及发光二极管封装件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627010B1 (ko) * 2011-08-31 2016-06-02 니치아 카가쿠 고교 가부시키가이샤 반도체 발광소자
JP2016149476A (ja) * 2015-02-13 2016-08-18 日亜化学工業株式会社 発光素子

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
US6869820B2 (en) 2002-01-30 2005-03-22 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
US7119372B2 (en) 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7166483B2 (en) 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
US7375380B2 (en) 2004-07-12 2008-05-20 Rohm Co., Ltd. Semiconductor light emitting device
US7291865B2 (en) * 2004-09-29 2007-11-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR101138945B1 (ko) * 2005-01-29 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
EP1750310A3 (en) 2005-08-03 2009-07-15 Samsung Electro-Mechanics Co., Ltd. Omni-directional reflector and light emitting diode adopting the same
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
DE112006002927B4 (de) 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
JP2007221029A (ja) 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100886819B1 (ko) 2006-08-23 2009-03-04 한국광기술원 반사막 전극, 이를 구비하는 화합물 반도체 발광소자 및그의 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
US20080217634A1 (en) 2007-03-06 2008-09-11 Wen-Huang Liu Vertical light-emitting diode structure with omni-directional reflector
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
US8546818B2 (en) 2007-06-12 2013-10-01 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current-guiding structure
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008027045A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Halbleiterleuchtdiode und Verfahren zur Herstellung einer Halbleiterleuchtdiode
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8143636B2 (en) 2008-11-18 2012-03-27 Epistar Corporation Light-emitting device
KR20100076083A (ko) 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR101662239B1 (ko) 2010-04-28 2016-10-04 엘지이노텍 주식회사 발광 소자, 그 제조 방법 및 발광 소자 패키지
US9178116B2 (en) 2010-06-25 2015-11-03 Toyoda Gosei Co. Ltd. Semiconductor light-emitting element
JP5582054B2 (ja) 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
US20120241718A1 (en) 2011-03-21 2012-09-27 Walsin Lihwa Corporation High performance light emitting diode
JP5768759B2 (ja) 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
EP2763195A3 (en) 2013-01-30 2016-04-06 LG Innotek Co., Ltd. Light emitting device
KR102197082B1 (ko) 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
KR101719628B1 (ko) 2014-10-27 2017-03-24 엘지이노텍 주식회사 발광 소자 패키지
WO2016177333A1 (zh) 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
TWI591849B (zh) 2015-11-27 2017-07-11 隆達電子股份有限公司 半導體發光結構及其半導體封裝結構
KR102443694B1 (ko) 2016-03-11 2022-09-15 삼성전자주식회사 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
KR102519668B1 (ko) 2016-06-21 2023-04-07 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627010B1 (ko) * 2011-08-31 2016-06-02 니치아 카가쿠 고교 가부시키가이샤 반도체 발광소자
JP2016149476A (ja) * 2015-02-13 2016-08-18 日亜化学工業株式会社 発光素子

Also Published As

Publication number Publication date
CN110085715A (zh) 2019-08-02
US20190237626A1 (en) 2019-08-01
KR20190091124A (ko) 2019-08-05
US10573786B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
KR102543183B1 (ko) 반도체 발광소자
KR102606543B1 (ko) 발광 디바이스
KR102427642B1 (ko) 반도체 발광소자
KR102607596B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR101746004B1 (ko) 발광소자
KR102450150B1 (ko) 반도체 발광소자
EP2372791A2 (en) Light emitting diode
CN110383509B (zh) 发光器件
KR102175345B1 (ko) 발광소자 및 조명시스템
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
US20130113005A1 (en) Semiconductor light emitting device and fabrication method thereof
JP2006073618A (ja) 光学素子およびその製造方法
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101054983B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
US20230047372A1 (en) Semiconductor light emitting device
KR102034710B1 (ko) 발광 소자
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR20120011163A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120022091A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120088046A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20120038338A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120038337A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)