CN113707782B - 倒装发光二极管及其制备方法 - Google Patents

倒装发光二极管及其制备方法 Download PDF

Info

Publication number
CN113707782B
CN113707782B CN202110977427.7A CN202110977427A CN113707782B CN 113707782 B CN113707782 B CN 113707782B CN 202110977427 A CN202110977427 A CN 202110977427A CN 113707782 B CN113707782 B CN 113707782B
Authority
CN
China
Prior art keywords
layer
semiconductor
region
semiconductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110977427.7A
Other languages
English (en)
Other versions
CN113707782A (zh
Inventor
陈思河
黄禹杰
臧雅姝
韩涛
李俊贤
吕奇孟
陈剑斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202110977427.7A priority Critical patent/CN113707782B/zh
Priority to CN202310076627.4A priority patent/CN116053381A/zh
Publication of CN113707782A publication Critical patent/CN113707782A/zh
Priority to US17/662,932 priority patent/US20230067481A1/en
Application granted granted Critical
Publication of CN113707782B publication Critical patent/CN113707782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种倒装发光二极管，包括：半导体叠层，包括依次层叠的第一半导体层、有源层以及第二半导体层，所述半导体叠层包含第一区域以及与所述第一区域不重叠的第二区域；多个孔洞，包括多个第一孔洞和多个第二孔洞，所述第一孔洞和所述第二孔洞穿过所述第二半导体层、所述有源层以及部分所述第一半导体层以裸露所述第一半导体层的一部分表面，所述第一孔洞位于所述第一区域，所述第二孔洞位于所述第二区域；第一焊盘电极，形成在所述半导体叠层第一区域上，电连接至所述第一半导体层；第二焊盘电极，形成在所述半导体叠层第二区域上，电连接至所述第二半导体层；其中，所述第一孔洞中所述第一半导体层表面的面积小于所述第二孔洞中所述第一半导体层表面的面积。

Description

倒装发光二极管及其制备方法
技术领域
本发明涉及半导体技术领域，具体为一种倒装发光二极管及其制备方法。
背景技术
发光二极管（light emitting diode，简称LED）是一种利用载流子复合时释放能量形成发光的半导体器件，尤其其中的倒装LED芯片具有免打线、高光效、散热性好等优点，应用越来越广泛。
目前倒装芯片因具有耐大电流的特点使LED应用从常规照明推广到轨道交通应用，前景巨大且未来的市场需求还将进一步释放，但其特有的P/N结构设计使其寿命低仍是一大瓶颈。其中N焊点电极通过多个孔道电连接N-GaN层。在大电流注入下，N焊点电极电流会选择走最短的路径，电子集中在N侧注入,较少扩展到P侧台面，产生局部高热导致芯片结构反射率下降。
美国专利US9412907公开了垂直LED结构，其具有非均匀的孔洞解决电流拥挤效应以便改善发光二极管发光效率和均匀性。
发明内容
为解决上述技术问题，本发明提供了一种倒装发光二极管，包括：半导体叠层，包括依次层叠的第一半导体层、有源层以及第二半导体层，所述半导体叠层包含第一区域以及与所述第一区域不重叠的第二区域；多个孔洞，包括多个第一孔洞和多个第二孔洞，所述第一孔洞和所述第二孔洞穿过所述第二半导体层、所述有源层以及部分所述第一半导体层以裸露所述第一半导体层的一部分表面，所述第一孔洞位于所述第一区域，所述第二孔洞位于所述第二区域；第一焊盘电极，形成在所述半导体叠层第一区域上，电连接至所述第一半导体层；第二焊盘电极，形成在所述半导体叠层第二区域上，电连接至所述第二半导体层；其中，所述第一孔洞中所述第一半导体层表面的面积小于所述第二孔洞中所述第一半导体层表面的面积。
本发明提供了又一种倒装发光二极管，包括：半导体叠层，包括依次层叠的第一半导体层、有源层以及第二半导体层，所述半导体叠层包含第一区域以及与所述第一区域不重叠的第二区域；第一绝缘层，位于所述半导体叠层的第一区域和第二区域之上，包含第一开口以露出所述第一半导体层的一部分；连接电极，包括形成在所述第一绝缘层上和所述第一开口内，且经由所述第一开口与所述第一半导体层接触；第一焊盘电极，形成在所述半导体叠层第一区域上，电连接至所述第一半导体层；第二焊盘电极，形成在所述半导体叠层第二区域上，电连接至所述第二半导体层；其中，所述连接电极与所述第一区域的所述第一半导体层接触的面积小于所述连接电极与所述第二区域的所述第一半导体层接触的面积。
附图说明
图1a为本发明第一实施例所揭露的发光二极管的俯视图；
图1b为图1a发光二极管的俯视图中的局部放大图；
图2a为图1a中第一实施例的发光二极管沿A-A’截取的区域的剖视图；
图2b为图2a发光二极管的剖视图中的局部放大图；
图3、图4a、图4b、图5a、图5b、图6a、图6b、图6c、图7a、图7b、图7c、图8a、图8b、图9a、图9b、图10a以及图10b为本发明第二实施例所揭露的发光二极管的制造方法及发光二极管的结构示意图；
图11为本发明第三实施例所揭露的发光二极管中孔洞分布的俯视图；
图12为本发明第四实施例所揭露的发光二极管中孔洞分布的俯视图；
图13为本发明第五实施例所揭露的发光二极管中孔洞分布的俯视图。
附图标记：
110 基板；120 半导体叠层； 121 第一半导体层；122 有源层；123 第二半导体层；130 透明导电层；140 金属层；141 反射层；142 阻挡层；151 第一绝缘层；152 第二绝缘层；160 连接电极；171 第一焊盘电极； 172 第二焊盘电极；Q1 第一区域； Q2 第二区域；120a 第一孔洞；120b 第二孔洞；1200 环绕部；151a 第一开口；151b 第二开口；152a第三开口；152b 第四开口；160a 第五开口；1101 第一表面；1211 第一半导体层表面；1201半导体叠层侧面；130a 透明导电层外边缘；141a 反射层外边缘；142a 阻挡层外边缘；1401金属层表面。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
第一实施例
图1a为示出根据本发明构思的第一实施例的发光二极管的俯视图，图1b为图1a发光二极管的俯视图中的局部放大图；图2a为图1a中第一实施例的发光二极管沿A-A’截取的区域的剖视图；图2b为图2a发光二极管的剖视图中的局部放大图。
参照图1a至图2b，根据本发明的构思的示例性实施例的发光二极管100可以包括：基板110，半导体叠层120，透明导电层130、金属层140、第一绝缘层151、第二绝缘层152、连接电极160、第一焊盘电极171和第二焊盘电极172。
基板110可以具有第一表面1101。基板110可以使用适合于半导体材料生长的载体晶片来形成。此外，基板110可以由具有优异的热导率的材料形成或者可以是导电衬底或绝缘衬底。此外，基板110可由透光材料形成，并且可具有不会引起整个半导体叠层120弯曲并且使得能够通过划线和断裂工艺有效地划分成分开芯片的机械强度。例如，基板110可以使用蓝宝石（Al2O3）基板、碳化硅（SiC）基板、硅（Si）基板、氧化锌（ZnO）基板、氮化镓（GaN）基板、砷化镓（GaAs）基板或磷化镓（GaP）基板等，尤其，优选使用蓝宝石（Al2O3）基板。在本实施例中基板110为表面具有一系列凸起的蓝宝石，包括例如采用干法蚀刻制作的没有固定斜率的凸起，又或者采用湿法蚀刻的具有一定斜率的凸起。
半导体叠层120可以设置在基板110的第一表面1101上。半导体叠层120包括第一半导体层121、有源层122、第二半导体层123，依次层叠在基板110上。第一半导体层121和第二半导体层123可具有不同的导电类型。如果第一半导体层121为n型半导体层，第二半导体则123为p型半导体层或反之亦然。有源层122介于第一半导体层121与第二半导体层123之间。
第一半导体层121、有源层122和第二半导体层123可由Ⅲ族氮化镓系列的化合物半导体，例如，GaN、AlN、InGaN、AlGaN、InAlGaN及包括这些组中的至少一种形成。第一半导体层121是提供电子的层，可通过注入n型掺杂物（例如，Si、Ge、Se、Te、C等）来形成。第二半导体层123是提供空穴的层，可通过注入p型掺杂物（例如，Mg、Zn、Be、Ca、Sr、Ba等）来形成。
另一方面，第一半导体层121和第二半导体层123可以具有单层结构或者多层结构，其中具有不同的组分、厚度等的各个层堆叠在彼此上面。例如，第一半导体层121和第二半导体层123中的每一个可以包括能够改善电子和空穴的注入效率的载流子注入层，并且进一步可以具有以各种方式形成的超晶格结构。
第一半导体层121还可以在其中包括邻近于有源层122的电流扩展层(未示出)。电流扩展层可以具有其中重复地堆叠了具有不同组分或不同杂质含量的多个AlxInyGa1-x-yN层的结构，或者可以部分地由绝缘材料层形成。
第二半导体层123还可以在其中包括邻近于有源层122的电子阻挡层(未示出)。电子阻挡层可以具有其中堆叠了具有不同组分的多个AlxInyGa1-x-yN层的结构，或者可以具有至少一个由AlyGa1-yN配置的层。第二半导体层123可以具有比有源层122的带隙大的带隙，以防止电子越过第二半导体层123。
有源层122是第一半导体层121提供的电子和第二半导体层123提供的空穴再次结合而输出预定波长的光的层，可由具备交替地层叠势阱层和势垒层的单层或多层量子阱结构的多层的半导体薄膜形成。有源层122会依据输出的光波长不同的而选择不同的材料组成或配比。例如，本发明实施例的发光二极管的发射波长介于420nm至580nm之间。有源层122可以形成为具有包括使用第III族至第V族化合物半导体材料（例如，InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs或GaP(InGaP)/AlGaP中的至少一种）的阱层和阻挡层的对结构，但是本公开内容不限于此。阱层可由具有比阻挡层的能带隙小的能带隙的材料形成。
通常，在倒装发光二极管中，向第二焊盘电极172注入的电流通过整面设置的金属层140/透明导电层130在第二半导体层123上实现良好的横向电流扩展；第一焊盘电极171通过连接电极160与暴露出部分第一半导体层121的孔洞的接触实现电流注入，其中所有的孔洞为等间距且孔径相等。然而，随着倒装发光二极管尺寸的增大，在大电流注入下，整个倒装发光二极管的电流传播能力受到影响。特别地，向第一焊盘电极171注入的电流会选择走电流最短的路径，在第一焊盘电极171下的孔洞集中性注入，而较少扩展到第二焊盘电极172下的孔洞，导致向第一焊盘电极171注入的电流不会充分扩散在整个第一半导体层121上此产生均匀电流分布，其在第一焊盘电极171下的半导体叠层120产生较高电流密度。较高电流密度区域可以使第一焊盘电极171下的半导体叠层120局部受热，使得金属层140由于局部过热其反射率受到影响，降低发光二极管的出光效率。此外，倒装发光二极管在长期的老化过程中会因为局部过热产生严重的光衰。
为了解决上述问题，本发明提出如下改进，如图1a至图2b所示，半导体叠层120包括第一区域Q1和第一区域Q1不重叠的第二区域Q2。第一区域Q1的半导体叠层120可以包括一个或多个贯穿第二导体层123、有源层122以及部分第一半导体层121形成的第一孔洞120a以通过其暴露部分第一半导体层121表面1211。第二区域Q2的半导体叠层120可以包括一个或多个贯穿第二导体层123、有源层122以及部分第一半导体层121形成的第二孔洞120b以通过其暴露部分第一半导体层表面1211。第一孔洞120a、第二孔洞120b可以地设置在半导体叠层120上，第一孔洞120a、第二孔洞120b的底部位于第一半导体层121中。
在本发明的一实施例中，第一区域Q1的第一孔洞120a裸露第一半导体层表面1211的面积小于第二区域Q2的第二孔洞120b裸露第一半导体层表面1211的面积，有利于“强制”第一焊盘电极171注入的电流流向第二区域Q2的第二孔洞120b，减缓第一区域Q1的半导体叠层120的“电流拥挤”效应，可以抑制由于第一区域Q1的半导体叠层120局部过热导致金属层140反射率下降引起光效降低和在长期老化中引起严重的光衰问题。
在本发明的一实施例中，如图1a至图2b所示，第一区域Q1的第一孔洞120a的孔径L1小于第二区域Q2的第二孔洞120b的孔径L2，有利于“强制”向第一焊盘电极171注入的电流流向第二区域Q2的第二孔洞120b，减缓第一区域Q1的半导体叠层120的“电流拥挤”效应，抑制由于第一区域Q1的半导体叠层120局部过热导致金属层140反射率下降。
在本发明的一实施例中，第一孔洞120a和/或第二孔洞120b的开口形状包含圆形、椭圆形、矩形、多边形、或是任意形状。第一孔洞120a和/或第二孔洞120b可排列成多列，任相邻两列或每相邻两列上的第一孔洞120a和/或第二孔洞可彼此对齐或是错开。
透明导电层130形成在半导体叠层120上，与第二半导体层123上表面接触与之形成欧姆接触。透明导电层130可以大体接触第二半导体层123的几乎整个上表面。在一些实施例中，透明导电层130可以接触第二半导体层123的上表面的全部。在这种结构中，电流在被提供给发光二极管时能够通过透明导电层130沿水平方向散布，且因此能够均匀地提供给第二半导体层123的整体。
透明导电层130的材料可为ITO、InO、SnO、CTO、ATO、ZnO、GaP或其组合。透明导电层130可由蒸镀或溅镀形成。透明导电层130的厚度，在本实施方式中，从5nm～100nm的范围选择。另外，优选从10nm～50nm的范围选择。
金属层140形成于透明导电层130之上，其中金属层140包含反射层141和/或阻挡层142，反射层141位于透明导电层130和阻挡层142之间。在本发明的一实施例中，反射层141的外边缘141a可设置于透明导电层130的外边缘130a的内侧、外侧、或者设置成与透明导电层130的外边缘130a重合对齐，阻挡层142的外边缘142a可设置于反射层141的外边缘141a的内侧、外侧、或者设置成与反射层141的外边缘141a重合对齐。在本实施例中，反射层141的外边缘141a不与透明导电层130的外边缘130a重叠，透明导电层130的外边缘130a为反射层141的外边缘141a的外侧，使得透明导电层130覆盖在半导体叠层120上的面积可以大于反射层141的面积，可以增大半导体发光叠层120与透明导电层130的接触面积，以降低电压。阻挡层142的外边缘142a包覆反射层141的外边缘141a以及透明导电层130的外边缘130a，可以实现阻挡层142边界附着强化，避免因透明导电层130的弱附着特性引起反射层141边界起皮脱落，及界面不平坦引起ESD击穿的风险。
在本发明的一实施例中，金属层140可以形成为与透明导电层130具有欧姆特性的导电材料的单层结构或多层结构。金属层140可以由包括具有反射率大于60%诸如金(Au)、钨(W)、铂(Pt)、硅(Si)、铱(Ir)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、钛(Ti)、铬(Cr)等的材料及其合金中的一种或更多种的材料形成。因此，施加到金属层140的电流可以通过透明电极层130扩散。
在本发明的一实施例中，阻挡层142包覆反射层141以避免反射层141表面氧化而使反射层141的反射率劣化。阻挡层142的材料包含金属材料，例如钛(Ti)、钨(W)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)等金属或上述材料的合金。阻挡层142可为单层或叠层结构，叠层结构例如为钛(Ti)/铝(Al)，及/或钛(Ti)/钨(W)。在本发明的一实施例中，阻挡层142于靠近反射层141的一侧包含钛(Ti)/钨(W)的叠层结构，在远离反射层141的一侧包含钛(Ti)/铝(Al)的叠层结构。在本发明的一实施例中，反射层141及阻挡层142的材料包含金(Au)、或铜(Cu)以外的金属材料，如此可避免于后续的制造过程中，封装焊料中的金属，例如锡(Sn)，扩散进入发光二极管中，与发光二极管内部的金属材料，例如金(Au)、或铜(Cu)，形成共金，导致发光二极管的结构变形。
第一绝缘层151位于半导体叠层120的第一区域Q1和第二区域Q2之上。第一绝缘层151可以覆盖金属层140，以及覆盖于相邻的半导体叠层侧壁1201。具体地说，第一绝缘层131覆盖金属层140的侧壁、第二半导体层123的侧表面、有源层122的侧表面以及第一半导体层121的侧表面的一部分。第一绝缘层151可以包括部分暴露第一半导体层121的第一开口151a和部分暴露金属层140的第二开口151b。第二开口151b位于第二区域Q2上。另外，第一绝缘层151可以覆盖第一孔洞120a、第二孔洞120b的侧面和第一孔洞120a、第二孔洞120b的底面的一部分，以使得第一半导体层121通过第一孔洞120a、第二孔洞120b部分暴露。即，第一开口151a可以被设置在与第一孔洞120a、第二孔洞120b对应的位置上。在半导体叠层生长方向上，第一开口151a与第一孔洞120a或第二孔洞120b至少部分重叠。当第一孔洞120a、第二孔洞120b具有倾斜侧面时，设置在第一孔洞120a、第二孔洞120b的侧面上的第一绝缘层151可以更加稳定地形成。
在本发明的一实施例中，如图1a至图2b所示，在平面图视角中，第一开口151a位于第一孔洞120a或第二孔洞120b内。
在本发明的一实施例中，如图1a至图2b所示，位于第一区域Q1之上的第一开口151a的宽度W1小于位于第二区域Q2之上的第一开口151a的宽度W2。
第一绝缘层151可为单层或叠层结构。当第一绝缘层151为单层结构时，第一绝缘层151可保护半导体叠层120的侧壁1201以避免有源层122被后续制作工艺所破坏。当第一绝缘层151为叠层结构时，第一绝缘层151除了可保护半导体叠层120外，还可通过其包含不同折射率的两种以上的材料交替堆叠以形成布拉格反射镜(DBR)结构，选择性地反射特定波长的光。第一绝缘层151为非导电材料所形成，包含有机材料，例如Su8、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、环氧树脂(Epoxy)、丙烯酸树脂(AcrylicResin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚酰亚胺(Polyetherimide)、氟碳聚合物(Fluorocarbon Polymer)，或是无机材料，例如硅胶(Silicone)、玻璃(Glass)，或是介电材料，例如氧化铝(Al2O3)、氮化硅(SiNx)、氧化硅(SiOx)、氧化钛(TiOx)，或氟化镁(MgFx)。
连接电极160形成于半导体叠层120的第一区域和第二区域之上。连接电极160可以设置在第一绝缘层151上和第一开口151a内，且可以至少部分覆盖第一绝缘层151上。连接电极160填入第一孔洞120a和/或第二孔洞120b中并覆盖第一开口151a，以与第一半导体层121相接触，并延伸覆盖于第一绝缘层151及第二半导体层123的表面上，其中连接电极160通过第一绝缘层151与第二半导体层123相绝缘。连接电极160可以接触第一半导体层121以与之形成欧姆接触。
在本发明的一实施例中，连接电极160通过第一区域Q1的第一孔洞120a与第一半导体层121的接触面积小于连接电极160通过第二区域Q2的第二孔洞120b与第一半导体层121的接触面积，有利于“强制”向第一焊盘电极171注入的电流流向第二区域Q2的第二孔洞120b，避免其在大电流使用中由于第一区域Q1的半导体叠层120局部过热导致连接电极160烧熔溢流导致短路，或因开裂导致接触不良电压过高；同时该结构又兼具增强发光二极管电流扩展的作用，进一步降低发光二极管的电压，提高光效。
在本发明的一实施例中，如图1a至图2b所示，连接电极160包括第五开口160a，第五开口160a包含一形状或数目对应于位于第二区域Q2之上的第二开口150b的形状或数目。位于第二区域之上的第二开口150b可为第五开口160a所环绕。第五开口160a包含一宽度大于第二开口150b的宽度。在半导体叠层生长方向上，第五开口160a与第二开口151b至少部分重叠。
在本方面一实施例中，第五开口160a的俯视图开口形状为一环状开口。
在本发明的一实施例中，连接电极160可为单层或叠层结构。为了降低与第一半导体层121相接触的电阻，连接电极160的材料包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、金(Au)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)等金属或上述材料的合金。在本发明的一实施例中，连接电极160的材料包含金(Au)、铜(Cu)以外的金属材料，如此可避免于后续的制造过程中，封装焊料中的金属，例如锡(Sn)，扩散进入发光二极管中，与发光二极管内部的金属材料，例如金(Au)、铜(Cu)，形成共金，导致发光二极管的结构变形。
在本发明的一实施例中，连接电极160的材料包含具有高反射率的金属，例如铝(Al)、或铂(Pt)。
在本发明的一实施例中，连接电极160与第一半导体层121相接触的一侧包含铬(Cr)或钛(Ti)，以增加连接电极160与第一半导体层121的接合强度。
第二绝缘层152位于半导体叠层120的第一区域Q1和第二区域Q2上。第二绝缘层152可以设置在连接电极160和第一绝缘层151上。在本实施例中，第二绝缘层152可以位于连接电极160的上表面上，并且可以沿着连接电极160和第一绝缘层151的侧表面连续地延伸。第二绝缘层152可以包括暴露连接电极160部分表面的第三开口152a和暴露金属层140部分表面的第四开口152b。第三开口152a位于半导体叠层120第一区域Q1之上,第四开口152b位于半导体叠层120第二区域Q2之上。
在本发明的一实施例中，如图1a至图2b所示，第三开口152a和第四开口152b与第一孔洞120a和第二孔洞120b错开，互不重叠。换言之，第三开口152a和第四开口152b与第一开口151a错开，互不重叠。第四开口152b可以被设置在第二开口151b对应的位置上，在半导体叠层120生长方向上至少部分重叠。第四开口152b的宽度可以设置为比第二开口151b的宽度大、小或者一样大。在本实施例中，第四开口152b的宽度设置为与第二开口151b的宽度一样大。但是，第四开口152b的宽度要设置为比第五开口160a宽度小，才能包裹住连接电极160，使得第二焊盘电极172与连接电极160电绝缘。
第二绝缘层152可以包括绝缘材料，例如SiO2、SiNx、MgF2等。另外，第二绝缘层152可以由多层构成，并且可以包括其中具有不同折射率的绝缘材料交替相互堆叠的分布式布拉格反射器。其中第二绝缘层152包括所述分布式布拉格反射器的结构再次反射已通过全方向反射器而非被反射的光，从而改善所述发光设备的发光效率。
第一焊盘电极171和第二焊盘电极172可以设置在半导体叠层120上，并且部分覆盖第二绝缘层152。第一焊盘电极171可以设置在半导体叠层120的第一区域上Q1，与第一半导体层电连接。第二盘电极172可以设置在半导体叠层120的第二区域Q2上，与第二半导体层焊电连接。
第一焊盘电极171和第二焊盘电极173彼此分离，并且可以通过第二绝缘层152的第三开口152a和第四开口152b接触连接电极160和金属层140。借助这种结构，第一焊盘电极171和第二焊盘电极172可以连接外部电源以向半导体叠层120供应电流。
第一焊盘电极171和第二焊盘电极172可以由单层或多层构成，并且可以包括导电性材料。例如，第一焊盘电极171和第二焊盘电极172中的每一个均可以包括Au、Ti、Ni、Al、Ag等。
第一焊盘电极171和第二焊盘电极172中的每一个均可以具有数十微米或更大的厚度，例如约70μm至约80μm。借助在这种厚度范围内的第一焊盘电极171和第二焊盘电极172，所述发光二极管本身可以被用作芯片级封装。另外，第一焊盘电极171和第二焊盘电极172中的每一个的至少一个侧面可以大致平行于半导体叠层120的侧面。然而，应当理解，本发明不限于此，可以存在其他实施方式。
第二实施例
接着，将参照图3至图10b来描述制造根据该实施例的发光二极管的工艺。
如图3所示，发光二极管的制造方法包括形成半导体叠层120的步骤，其包含提供一基板110，所述基板110具有第一表面1101；以及形成半导体叠层120于基板110第一表面1101上，其中半导体叠层120包含第一半导体层121，第二半导体层123，以及有源层122位于第一半导体层121及第二半导体层123之间。第一半导体层121、有源层122和第二半导体层123可包括利用诸如金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)等的工艺在基板110上形成的上述层。
如图4a的俯视图及图4b的沿着图4a线段A-A’的剖视图所示，在半导体叠层120形成在基板110上之后，发光二极管的制造方法包含平台形成步骤。通过光刻、蚀刻的方式图案化半导体叠层120，局部移除第二半导体层123、有源层122以及部分的第一半导体层121，形成环绕部1200于半导体叠层120的周围以露出第一半导体层121的部分表面1211，以及多个第一孔洞120a、第二孔洞120b以露出半导体叠层120的侧面1201和第一半导体层121的部分表面1211。
在本发明的一实施例中，半导体叠层120包括第一区域Q1以及与第一区域不重叠的第二区域Q2。第一孔洞120a位于第一区域Q1，第二孔洞120b位于第二区域Q2。
在本发明的一实施例中，第一区域Q1的第一孔洞120a的孔径L1小于第二区域Q2的第二孔洞120b的孔径L2。当外部大电流注入发光二极管时，可以迫使电流向位于第二区域Q2的第二孔洞120b，可减缓第一区域Q1的半导体叠层120的“电流拥挤”效应，抑制由于第一区域Q1的半导体叠层120局部过热导致金属层140反射率下降。
在本发明的一实施例中，环绕部1200由图4a所示的发光二极管的俯视图观之为一矩形或多边形环状。
接续平台形成步骤，如图5a的俯视图及图5b的沿着图5a线段A-A’的剖视图所示，发光二极管的制造方法包含透明导电层130形成步骤。通过物理气相沉积法或化学气相沉积法等方式形成透明导电层130于导体发光叠层120上，其中，透明导电层130覆盖在半导体发光叠层120上的面积可以大于后续反射层141的面积，这样可以增大半导体发光叠层120与明导电层130的接触面积，以降低电压。
在本发明的一实施例中，接续透明导电层130形成步骤，如图6a的俯视图、图6b的区域D放大图及图6c的沿着图6a线段A-A’的剖视图所示，发光二极管的制造方法包括金属层形成步骤。通过物理气相沉积法或化学气相沉积法等方式直接形成金属层140于透明导电层130上，其中金属层140包含反射层141和/或阻挡层142，反射层141位于透明导电层130和阻挡层142之间。反射层141的外边缘141a不与透明导电层130的外边缘130a重叠，透明导电层130的外边缘130a为反射层141的外边缘141a的外侧，使得透明导电层130覆盖在半导体发光叠层120上的面积可以大于反射层141的面积，可以增大半导体发光叠层120与透明导电层130的接触面积，以降低电压。阻挡层142的外边缘142a包覆反射层141的外边缘141a以及透明导电层130的外边缘130a，阻挡层142包裹透明导电层130，可以实现阻挡层142边界附着强化，避免因透明导电层130的弱附着特性引起反射层141边界起皮脱落，及界面不平坦引起ESD击穿的风险。阻挡层142可以阻挡金属层141的成分(如银或者铝）受热或者通电扩散（如金属铝或银），并且阻挡层142可以进一步增强金属层141的反射作用。
接续金属层140形成步骤，如图7a的俯视图、图7b的区域E的放大图及图7c的沿着图7a线段A-A’的剖视图所示，发光二极管的制造方法包含第一绝缘层151的形成步骤。通过物理气相沉积法或化学气相沉积法等方式于金属层140上形成第一绝缘层151，再通过光刻、蚀刻的方式图案化第一绝缘层151以形成第一开口151a以露出第一半导体层表面1211，以及形成第二开口151b以露出金属层表面1401。第二开口151b位于第二区域Q2上。第一绝缘层151可以覆盖金属层140，以及覆盖于相邻的半导体叠层120的侧壁1201。具体地说，第一绝缘层131覆盖金属层140的侧壁、第二半导体层123的侧表面、有源层122的侧表面以及第一半导体层121的侧表面的一部分。
在本实施例中，如图7a的俯视图及图7b的剖视图所示，第一开口151a可以被设置在与第一孔洞120a、第二孔洞120b对应的位置上，因此，第一开口151a的形状或数目对应于第一孔洞120a、第二孔洞120b的形状或数目。第一开口151a与第二开口151b可以具有不同的形状、宽度、数目。当第一孔洞120a、第二孔洞120b具有倾斜侧面时，设置在第一孔洞120a、第二孔洞120b的侧面上的第一绝缘层151可以更加稳定地形成。
在本方面的一实施例中，位于第一区域Q1之上的第一开口151a的宽度W1小于位于第二区域Q2之上的第一开口151a的宽度W2。
接续第一绝缘层151形成步骤，在本发明的一实施例中，如图8a的俯视图及图8b的沿着图8a线段A-A’的剖视图所示，发光二极管的制造方法包含连接电极形成步骤。通过物理气相沉积法或化学气相沉积法等方式于半导体叠层120上形成连接电极160，再通过光刻、蚀刻的方式图案化连接电极160以形成第五开口160a。连接电极160设置在第一绝缘层151上，且可以至少部分覆盖第一绝缘层151上。连接电极160可以通过暴露出部分第一半导体层表面1211的第一孔洞120a、第二孔洞120b与第一半导体层121接触。此时，连接电极160与第一半导体层121形成欧姆接触。
在本发明的一实施例中，连接电极160可以设置为与第一区域Q1的第一孔洞120a中部分露出的第一半导体层121的接触面积小于与第二区域Q2的第二孔洞120b中部分露出的第一半导体层121的接触面积，有利于“强制”向第一焊盘电极171注入的电流流向第二区域Q2的第二孔洞120b，避免其在大电流使用中由于第一区域Q1的半导体叠层120局部过热导致连接电极160烧熔溢流导致短路，或因开裂导致接触不良电压过高；同时该结构又兼具增强发光二极管电流扩展的作用，进一步降低发光二极管的电压，提高光效。
在本发明的一实施例中，如图8a和8b所示，第五开口160a包含一形状或数目对应于位于第二区域Q2之上的第二开口150b的形状或数目。位于第二区域之上的第二开口150b可为第五开口160a所环绕。第五开口160a包含一宽度大于第二开口150b的宽度。在半导体叠层生长方向上，第五开口160a与第二开口151b至少部分重叠。第五开口160a的俯视图开口形状为一环状开口。
接续连接电极160形成步骤，在本发明的一实施例中，如图9a的俯视图及图9b的沿着图9a线段A-A’的剖视图所示，发光二极管的制造方法包含第二绝缘层152形成步骤。通过物理气相沉积法或化学气相沉积法等方式形成第二绝缘层152于半导体叠层120上，再通过光刻、蚀刻的方式图案化第二绝缘层152。第二绝缘层152可以设置在连接电极160上。在本实施例中，第二绝缘层152可以位于连接电极160的上表面上，并且可以沿着连接电极160和第一绝缘层151的侧表面连续地延伸。第二绝缘层152可以包括部分暴露连接电极160的第三开口152a和暴露金属层140部分表面的第四开口152b。第三开口152a位于半导体叠层120第一区域Q1之上,第四开口152b位于半导体叠层120第二区域Q2之上。第四开口152b可以被设置在第二开口151b对应的位置上，在半导体叠层120生长方向上至少部分重叠。第四开口152b的宽度可以设置为比第二开口151b的宽度大、小或者一样大。在本实施例中，第四开口152b的宽度设置为与第二开口151b的宽度一样大。但是，第四开口152b的宽度要设置为比第五开口160a宽度小，才能包裹住连接电极160，使得第二焊盘电极172与连接电极160电绝缘。
接续第二绝缘层152形成步骤，在本发明的一实施例中，如图10a的俯视图及图10b的沿着图10a线段A-A’的剖视图所示，发光二极管的制造方法包含第一焊盘电极171和第二焊盘电极172形成步骤。通过电镀、物理气相沉积法或化学气相沉积法等方式形成第一焊盘电极171和第二焊盘电极172于半导体叠层120上。第一焊盘电极171可以设置在半导体叠层120的第一区域上Q1，与第一半导体层电连接。第二焊盘电极172可以设置在半导体叠层120的第二区域Q2上，与第二半导体层电连接。
在本方面一实施例中，第一焊盘电极171覆盖第三开口152a，以与连接电极160相接触，并通过连接电极160与第一半导体层121形成电连接。第二焊盘电极172覆盖第四开口152b，与金属层140相接触，并通过金属层140及透明导电层130以与第二半导体层123形成电连接。
第三实施例
本实施例同样提供一种发光二极管，与第一实施例和第二实施例的相同之处不再赘述，不同之处在于：
图11是用于说明本发明第三实施例的发光二极管中孔洞分布的俯视图。
如图11所示，第二区域Q2的第二孔洞120b的孔径可以随着远离第一区域Q1的距离逐渐增加。在这种情况下，可以线性地增加、非线性地增加、逐步地增加第二区域Q2的第二孔洞120b的孔径的增加比率，但实施例不限于此。
第四实施例
本实施例同样提供一种发光二极管，与上述实施例的相同之处不再赘述，不同之处在于：
图12是用于说明本发明第四实施例的发光二极管中孔洞分布的俯视图。
在本发明的一实施例中，如图12所示，第一区域Q1的第一孔洞120a的数量小于第二区域Q2的第二孔洞120b的数量，有利于“强制”向第一焊盘电极171注入的电流流向第二区域Q2的第二孔洞120b，减缓第一区域Q1的半导体叠层120的“电流拥挤”效应，抑制由于第一区域Q1的半导体叠层120局部过热导致金属层140反射率下降。
在本发明的一实施中，位于第一区域Q1的第一开口151a的数量小于位于第二区域Q2的第一开口151a数量。
第五实施例
本实施例同样提供一种发光二极管，与上述实施例的相同之处不再赘述，不同之处在于：
图13是用于说明本发明第五实施例的发光二极管中孔洞分布的俯视图。
在本发明的一实施例中，如图13所示，第二区域Q2的第二孔洞120b之间的间距可以随着远离第一区域Q1的距离逐渐减小。在这种情况下，可以线性地减小、非线性地减小、逐步地减小第二区域Q2的第二孔洞120b之间的间距的减小比率，但实施例不限于此。

Claims (17)

1.一种倒装发光二极管，包括：
半导体叠层，包括依次层叠的第一半导体层、有源层以及第二半导体层，所述半导体叠层包含第一区域以及与所述第一区域不重叠的第二区域；
多个孔洞，包括多个第一孔洞和多个第二孔洞，所述第一孔洞和所述第二孔洞穿过所述第二半导体层、所述有源层以及部分所述第一半导体层以裸露所述第一半导体层的一部分表面，所述第一孔洞位于所述第一区域，所述第二孔洞位于所述第二区域；
连接电极，形成于所述半导体叠层之上，所述连接电极通过所述第一孔洞和所述第二孔洞与所述第一半导体层电连接；
第一焊盘电极，形成在所述半导体叠层第一区域上，所述第一焊盘电极与所述连接电极接触，所述第一焊盘电极通过所述连接电极电连接至所述第一半导体层；
第二焊盘电极，形成在所述半导体叠层第二区域上，电连接至所述第二半导体层；
其中，所述第一孔洞中所述第一半导体层表面的面积小于所述第二孔洞中所述第一半导体层表面的面积。
2.根据权利要求1所述的倒装发光二极管，其特征在于，所述第一孔洞的孔径小于所述第二孔洞的孔径。
3.根据权利要求1所述的倒装发光二极管，其特征在于，远离所述第一区域的第二孔洞的孔径大于靠近所述第一区域的第二孔洞的孔径。
4.根据权利要求1所述的倒装发光二极管，其特征在于，所述第一孔洞的数量小于所述第二孔洞的数量。
5.根据权利要求1所述的倒装发光二极管，其特征在于，所述第二孔洞的间距随着远离所述第一区域而减小。
6.根据权利要求1所述的倒装发光二极管，其特征在于，还包括第一绝缘层，所述第一绝缘层位于所述半导体叠层的第一区域和第二区域之上，所述第一绝缘层包含第一开口以露出所述第一半导体层的一部分表面，在半导体叠层生长方向上，所述第一开口与所述第一孔洞和所述第二孔洞至少部分重叠。
7.根据权利要求6所述的倒装发光二极管，其特征在于，在平面图视角中，所述第一开口位于所述第一孔洞和所述第二孔洞内。
8.根据权利要求6所述的倒装发光二极管，其特征在于，位于所述第一区域的所述第一开口的宽度小于位于所述第二区域的所述第一开口的宽度。
9.根据权利要求6所述的倒装发光二极管，其特征在于，位于所述第一区域的所述第一开口的数量小于位于所述第二区域的所述第一开口的数量。
10.根据权利要求6所述的倒装发光二极管，其特征在于，所述连接电极包括形成在所述第一绝缘层上和所述第一开口内，所述连接电极通过所述第一绝缘层与所述第二半导体层电绝缘，所述连接电极通过所述第一开口与所述第一半导体层接触。
11.根据权利要求10所述的倒装发光二极管，其特征在于，所述连接电极与所述第一区域的所述第一半导体层接触的面积小于所述连接电极与所述第二区域的所述第一半导体层接触的面积。
12.根据权利要求6所述的倒装发光二极管，其特征在于，还包括金属层，所述金属层位于所述半导体叠层与所述第一绝缘层之间，所述金属层具有反射率大于60%的金属。
13.根据权利要求12所述的倒装发光二极管，其特征在于，还包括第二绝缘层，所述第二绝缘层位于所述半导体叠层的第一区域和第二区域上，所述第二绝缘层具有第三开口以裸露出所述连接电极的一部分表面和第四开口以裸露出所述金属层的一部分表面。
14.根据权利要求13所述的倒装发光二极管，其特征在于，所述第三开口位于所述第一区域之上，所述第四开口位于所述第二区域之上。
15.根据权利要求13所述的倒装发光二极管，其特征在于，所述第一焊盘电极通过所述第三开口与所述连接电极接触；所述第二焊盘电极通过所述第四开口与所述金属层接触。
16.根据权利要求13所述的倒装发光二极管，其特征在于，所述第一绝缘层还包括第二开口，所述第二开口位于所述第二区域上，所述第二开口与所述第四开口在所述半导体叠层生长方向上至少部分重叠。
17.一种倒装发光二极管，包括：
半导体叠层，包括依次层叠的第一半导体层、有源层以及第二半导体层，所述半导体叠层包含第一区域以及与所述第一区域不重叠的第二区域；
多个孔洞，包括多个第一孔洞和多个第二孔洞，所述第一孔洞和所述第二孔洞穿过所述第二半导体层、所述有源层以及部分所述第一半导体层以裸露所述第一半导体层的一部分表面，所述第一孔洞位于所述第一区域，所述第二孔洞位于所述第二区域；
第一绝缘层，位于所述半导体叠层的第一区域和第二区域之上，包含第一开口以露出所述第一孔洞和所述第二孔洞中所述第一半导体层的一部分；连接电极，包括形成在所述第一绝缘层上和所述第一开口内，且经由所述第一开口与所述第一半导体层接触；
第一焊盘电极，形成在所述半导体叠层第一区域上，所述第一焊盘电极与所述连接电极接触，所述第一焊盘电极通过所述连接电极电连接至所述第一半导体层；
第二焊盘电极，形成在所述半导体叠层第二区域上，电连接至所述第二半导体层；
其中，所述连接电极与所述第一区域的所述第一半导体层接触的面积小于所述连接电极与所述第二区域的所述第一半导体层接触的面积。
CN202110977427.7A 2021-08-24 2021-08-24 倒装发光二极管及其制备方法 Active CN113707782B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110977427.7A CN113707782B (zh) 2021-08-24 2021-08-24 倒装发光二极管及其制备方法
CN202310076627.4A CN116053381A (zh) 2021-08-24 2021-08-24 倒装发光二极管及其制备方法
US17/662,932 US20230067481A1 (en) 2021-08-24 2022-05-11 Flip-chip light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110977427.7A CN113707782B (zh) 2021-08-24 2021-08-24 倒装发光二极管及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310076627.4A Division CN116053381A (zh) 2021-08-24 2021-08-24 倒装发光二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN113707782A CN113707782A (zh) 2021-11-26
CN113707782B true CN113707782B (zh) 2023-02-17

Family

ID=78668921

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310076627.4A Pending CN116053381A (zh) 2021-08-24 2021-08-24 倒装发光二极管及其制备方法
CN202110977427.7A Active CN113707782B (zh) 2021-08-24 2021-08-24 倒装发光二极管及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310076627.4A Pending CN116053381A (zh) 2021-08-24 2021-08-24 倒装发光二极管及其制备方法

Country Status (2)

Country Link
US (1) US20230067481A1 (zh)
CN (2) CN116053381A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903836B (zh) * 2021-09-07 2022-11-22 厦门三安光电有限公司 倒装发光二极管和发光装置
CN114284411B (zh) * 2021-12-01 2023-09-01 厦门三安光电有限公司 发光二极管及其制备方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663723A (zh) * 2014-08-05 2017-05-10 首尔伟傲世有限公司 发光二极管及其制造方法
CN106711316A (zh) * 2015-11-18 2017-05-24 晶元光电股份有限公司 发光元件
CN107527976A (zh) * 2016-06-21 2017-12-29 三星电子株式会社 半导体发光装置及其制造方法
CN107808913A (zh) * 2017-10-27 2018-03-16 江西乾照光电有限公司 一种发光二极管及制作方法
CN107863434A (zh) * 2017-11-13 2018-03-30 佛山市国星半导体技术有限公司 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法
CN108922950A (zh) * 2018-08-03 2018-11-30 佛山市国星半导体技术有限公司 一种高亮度倒装led芯片及其制作方法
KR101997104B1 (ko) * 2018-02-21 2019-07-05 순천대학교 산학협력단 마이크로 어레이 발광 다이오드 및 이의 제조 방법
CN209199975U (zh) * 2018-11-22 2019-08-02 华灿光电（浙江）有限公司 一种倒装led芯片
CN110085715A (zh) * 2018-01-26 2019-08-02 三星电子株式会社 半导体发光器件
CN110114893A (zh) * 2016-12-23 2019-08-09 Lg 伊诺特有限公司 半导体器件
CN209912888U (zh) * 2018-08-15 2020-01-07 厦门乾照光电股份有限公司 倒装发光芯片
CN111416027A (zh) * 2020-04-27 2020-07-14 厦门三安光电有限公司 一种倒装高压发光二极管及发光装置
CN111446336A (zh) * 2020-04-01 2020-07-24 厦门三安光电有限公司 发光二极管
CN111509099A (zh) * 2017-08-11 2020-08-07 首尔伟傲世有限公司 发光二极管
CN112201650A (zh) * 2020-10-14 2021-01-08 厦门乾照光电股份有限公司 一种mini-LED芯片及其制作方法
CN212676295U (zh) * 2020-04-29 2021-03-09 厦门士兰明镓化合物半导体有限公司 倒装发光二极管芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772253B (zh) * 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
TW202404125A (zh) * 2018-08-01 2024-01-16 晶元光電股份有限公司 發光元件

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663723A (zh) * 2014-08-05 2017-05-10 首尔伟傲世有限公司 发光二极管及其制造方法
CN106711316A (zh) * 2015-11-18 2017-05-24 晶元光电股份有限公司 发光元件
CN107527976A (zh) * 2016-06-21 2017-12-29 三星电子株式会社 半导体发光装置及其制造方法
CN110114893A (zh) * 2016-12-23 2019-08-09 Lg 伊诺特有限公司 半导体器件
CN111509099A (zh) * 2017-08-11 2020-08-07 首尔伟傲世有限公司 发光二极管
CN107808913A (zh) * 2017-10-27 2018-03-16 江西乾照光电有限公司 一种发光二极管及制作方法
CN107863434A (zh) * 2017-11-13 2018-03-30 佛山市国星半导体技术有限公司 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法
CN110085715A (zh) * 2018-01-26 2019-08-02 三星电子株式会社 半导体发光器件
KR101997104B1 (ko) * 2018-02-21 2019-07-05 순천대학교 산학협력단 마이크로 어레이 발광 다이오드 및 이의 제조 방법
CN108922950A (zh) * 2018-08-03 2018-11-30 佛山市国星半导体技术有限公司 一种高亮度倒装led芯片及其制作方法
CN209912888U (zh) * 2018-08-15 2020-01-07 厦门乾照光电股份有限公司 倒装发光芯片
CN209199975U (zh) * 2018-11-22 2019-08-02 华灿光电（浙江）有限公司 一种倒装led芯片
CN111446336A (zh) * 2020-04-01 2020-07-24 厦门三安光电有限公司 发光二极管
CN111416027A (zh) * 2020-04-27 2020-07-14 厦门三安光电有限公司 一种倒装高压发光二极管及发光装置
CN212676295U (zh) * 2020-04-29 2021-03-09 厦门士兰明镓化合物半导体有限公司 倒装发光二极管芯片
CN112201650A (zh) * 2020-10-14 2021-01-08 厦门乾照光电股份有限公司 一种mini-LED芯片及其制作方法

Also Published As

Publication number Publication date
CN113707782A (zh) 2021-11-26
US20230067481A1 (en) 2023-03-02
CN116053381A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
US10651344B2 (en) Light-emitting device
US10985295B2 (en) Light-emitting device
US20170005232A1 (en) Semiconductor light-emitting device
EP3404726B1 (en) Ultraviolet light-emitting device
CN113707782B (zh) 倒装发光二极管及其制备方法
US11894491B2 (en) Semiconductor light-emitting device
US20230044446A1 (en) Light emitting device
CN110120450B (zh) 发光元件
US20230135799A1 (en) Light-emitting device
CN114284411B (zh) 发光二极管及其制备方法
KR20130113267A (ko) 발광효율이 우수한 발광소자 어레이
CN113903838B (zh) 一种发光二极管及其制备方法
KR20130113268A (ko) 발광효율이 우수한 발광소자 어레이
US20220384687A1 (en) Light-emitting device
US20240136472A1 (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant