CN110114893A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110114893A
CN110114893A CN201780079603.7A CN201780079603A CN110114893A CN 110114893 A CN110114893 A CN 110114893A CN 201780079603 A CN201780079603 A CN 201780079603A CN 110114893 A CN110114893 A CN 110114893A
Authority
CN
China
Prior art keywords
layer
light emitting
semiconductor layer
emitting structure
branch electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780079603.7A
Other languages
English (en)
Other versions
CN110114893B (zh
Inventor
徐在元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to CN202310063841.6A priority Critical patent/CN116259643A/zh
Publication of CN110114893A publication Critical patent/CN110114893A/zh
Application granted granted Critical
Publication of CN110114893B publication Critical patent/CN110114893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

根据实施例的半导体器件可以包括：衬底；第一发光结构和第二发光结构，其被布置在衬底上；第一反射电极，其被布置在第一发光结构上；第二反射电极，其被布置在第二发光结构上；连接电极；第一电极焊盘；以及第二电极焊盘。根据实施例，第一发光结构可以包括：第一导电类型的第一半导体层；第一有源层，其被布置在第一半导体层上；第二导电类型的第二半导体层，其被布置在第一有源层上；以及第一通孔，其通过第二半导体层和第一有源层延伸并且暴露第一半导体层。第二发光结构与第一发光结构间隔开，并且可以包括：第一导电类型的第三半导体层、布置在第三半导体层上的第二有源层、以及布置在第二有源层上的第二导电类型上的第四半导体层。

Description

半导体器件
技术领域
实施例涉及半导体器件和制造半导体器件的方法。
背景技术
包括诸如GaN和AlGaN的化合物的半导体器件具有诸如宽且易于调节的带隙能量的许多优点，因此该器件能够不同地用作发光器件、光接收器件和各种二极管。
特别地，通过使用III-V族或II-VI族化合物半导体材料获得的诸如发光二极管和激光二极管的发光器件能够由于薄膜生长技术和器件材料的发展实现具有诸如红色、绿色、蓝色和紫外线的各种波长带的光。另外，通过使用III-V族或II-VI族化合物半导体材料获得的诸如发光二极管和激光二极管的发光器件能够通过使用荧光物质或组合颜色来实现具有高效率的白光源。与诸如荧光灯和白炽灯的传统光源相比，这种发光器件具有诸如低功耗、半永久寿命、快速响应速度、安全性和环境友好性的优点。
此外，当使用III-V族或II-VI族化合物半导体物质制造诸如光电探测器或太阳能电池的光接收器件时，随着器件材料的发展通过吸收具有各种波长域的光来产生光电流，使得能够使用具有各种波长域的光，例如从伽马射线到无线电波。另外，上述光接收器件具有响应速度快、安全、环保、易于控制器件材料等优点，使得光接收器件能够被容易地用于电源控制、超高频电路或者通信模块。
因此，半导体器件已经应用并扩展到光通信工具的传输模块、代替构成液晶显示器(LCD)的背光的冷阴极荧光灯(CCFL)的发光二极管背光源、代替荧光灯或白炽灯泡的白色发光二极管照明装置、车辆前灯、交通灯和用于检测气体或火的传感器。另外，半导体器件的应用能够被扩展到高频应用电路、功率控制装置或通信模块。
例如，发光器件可以被设置为pn结二极管，其具有通过使用元素周期表中的III-V族元素或II-VI族元素将电能转换成光能的特性，并且通过调节化合物半导体物质的组成比能够实现各种波长。
例如，因为氮化物半导体具有高热稳定性和宽带隙能量，所以在光学器件和高功率电子器件的开发领域中已经受到极大关注。特别地，使用该氮化物半导体的蓝色发光器件、绿色发光器件、紫外(UV)发光器件和红色发光器件被商业化并广泛使用。
例如，紫外发光器件是指产生分布在200nm至400nm的波长范围内的光的发光二极管。在上述波长范围内，短波长可用于灭菌、纯化等，并且长波长可以被用于步进器、固化装置等。
紫外线可以按照长波长的顺序分类成UV-A(315nm至400nm)、UV-B(280nm至315nm)和UV-C(200nm至280nm)。UV-A(315nm至400nm)领域应用于各种领域，诸如工业UV固化、印刷油墨固化、曝光机、鉴别假币、光催化灭菌、特殊照明(诸如水族箱/农业)，UV-B(280nm至315nm)域应用于医疗用途，并且UV-C(200nm至280nm)域应用于空气净化、水净化、灭菌产品等。
同时，因为已经要求能够提供高输出的半导体器件，所以正在研究能够通过施加高功率源来增加输出功率的半导体器件。例如，已经对其中多个发光结构电连接的半导体器件进行研究，作为提供高输出的装置。此时，当施加高功率时，存在对于能够提供高功率光并且能够稳定地向多个发光结构供应电力并且确保可靠性的半导体器件的需求。
发明内容
技术问题
实施例能够提供能够以高功率施加并且能够以高功率提供光的半导体器件以及制造半导体器件的方法。
实施例能够提供一种半导体器件和制造半导体器件的方法，该半导体器件能够串联连接多个发光结构并且防止发生电流集中现象，从而改善可靠性。
技术方案
根据实施例的半导体器件可以包括：第一发光结构，该第一发光结构被布置在衬底上，第一发光结构包括第一导电类型的第一半导体层；第一有源层，该第一有源层被布置在第一半导体层上；以及第二导电类型的第二半导体层，第一发光结构提供通过第二半导体层和有源层的第一通孔以暴露第一半导体层；第二发光结构，该第二发光结构被布置在衬底上并且与第一发光结构间隔开，该第二发光结构包括第一导电类型的第三半导体层；第二有源层，该第二有源层被布置第三半导体层上；以及第二导电类型的第四半导体层；第一反射电极，该第一反射电极被布置在第一发光结构的第二半导体层上；第二反射电极，该第二反射电极被布置在第二发光结构的第四半导体层上；连接电极，该连接电极被电连接到第一发光结构的第二半导体层和第二发光结构的第三半导体层；第一电极焊盘，该第一电极焊盘被布置在第一发光结构上并且通过第一发光结构的第一通孔被电连接到第一半导体层；以及第二电极焊盘，该第二电极焊盘被布置在第二发光结构上并且被电连接到第二反射电极。
根据实施例，其中，第一电极焊盘、第一半导体层、第二半导体层、连接电极、第三半导体层、第四半导体层和第二电极焊盘可以被串联电连接。
根据实施例，发光器件可以包括：第一欧姆接触层，该第一欧姆接触层被布置在第一反射电极和第二半导体层之间；以及第二欧姆接触层，该第二欧姆接触层被布置在第二反射电极和第四半导体层之间。
根据实施例，其中，连接电极可以与第三半导体层的上表面和第一反射电极的上表面接触。
根据实施例，其中，连接电极可以被布置在彼此面对的第一发光结构的侧表面和第二发光结构的侧表面之间。
根据实施例，其中，连接电极可以包括：主电极；第一分支电极，该第一分支电极被直接地连接到主电极；第二分支电极，该第二分支电极从第一分支电极的端部延伸；以及第三分支电极，该第三分支电极从第一分支电极的另一端部延伸，其中主电极的第一区域可以被布置在第二半导体层上，并且主电极的第二区域可以被布置在第一发光结构的侧表面和第二发光结构的侧表面之间，以及其中，第一分支电极、第二分支电极和第三分支电极可以被布置在第三半导体层上。
根据实施例的半导体器件还可以包括提供用于暴露第三半导体层的上表面的接触区域的第一绝缘层，以及其中第一分支电极、第二分支电极、第三分支电极和第三半导体层通过接触区被电连接。
根据实施例，其中，第一分支电极、第二分支电极和第三分支电极可以被布置为通过接触区域与第三半导体层的上表面接触。
根据实施例，其中，可以沿着第一分支电极、第二分支电极和第三分支电极的延伸方向以线性形状来设置接触区域。
根据实施例，其中，可以沿着第一分支电极、第二分支电极和第三分支电极的延伸方向以多个孔形状来设置接触区域。
根据实施例的半导体器件还可以包括：第四分支电极，该第四分支电极被布置在第三半导体层上并且连接第二分支电极和第三分支电极，其中第一分支电极、第二分支电极、第三分支电极和第四分支电极可以被布置在第二发光结构周围，以提供闭环(closedloop)。
根据实施例，其中，在第一发光结构的侧表面和第二发光结构的侧表面之间布置的第一绝缘层的区域可以不包括暴露第三发光结构的上表面的接触区域。
根据实施例，其中，在第一分支电极、第二分支电极和第三分支电极下面布置的第三半导体层的侧表面可以被设置为凹凸形状(concavo-convex shape)。
根据实施例，其中，第一绝缘层可以包括第二通孔，该第二通孔暴露第一半导体层的上表面，半导体器件还可以包括第二绝缘层，该第二绝缘层布置在第一绝缘层上并且提供第三通孔，该第三通孔连接到第二通孔并且暴露第一半导体层的上表面，以及其中，第一电极焊盘可以通过第二通孔和第三通孔被电连接到第一半导体层。
根据实施例的半导体器件还可以包括第一金属层，该第一金属层被布置在第二通孔中，其中第一金属层可以与第一电极焊盘的下表面和第一半导体层的上表面接触。
有益效果
根据实施例的半导体器件和制造半导体器件的方法，存在能够施加高功率并且能够提供高功率光的优点。
根据实施例的半导体器件和制造半导体器件的方法，其优点在于，多个发光结构能够被串联连接以防止发生电流集中现象，从而改善可靠性。
根据实施例的半导体器件和制造半导体器件的方法，其优点在于，反射电极和焊盘电极能够被设置成适合于倒装芯片结合方法，从而便于结合工艺，并且通过增加发射光的反射率来改善光提取效率。
附图说明
图1是根据本发明的实施例的半导体器件的平面图。
图2是沿着图1中所示的半导体器件的线A-A截取的横截面图。
图3是沿着图1中所示的半导体器件的线B-B截取的横截面图。
图4是示出应用于根据本发明的实施例的半导体器件的连接电极的示例的视图。
图5至图11是图示根据本发明的实施例的制造半导体器件的方法的视图。
图12是解释在根据本发明的实施例的半导体器件中发生电流集中的现象的视图。
图13是示出根据本发明的实施例的半导体器件的其他示例的平面图。
图14是解释应用于图13中所示的半导体器件的其他示例的发光结构的形状的视图。
图15是解释应用于图13中所示的半导体器件的其他示例的第一绝缘层的形状的视图。
图16是解释应用于图13中所示的半导体器件的其他实例的第一欧姆接触层和第二欧姆接触层的形状的视图。
图17是解释应用于图13中所示的半导体器件的其他示例的第一反射电极和第二反射电极的形状的视图。
图18是解释应用于图13中所示的半导体器件的其他实例的连接电极、第一金属层和第二金属层的形状的视图。
具体实施方式
在下文中，将参考附图描述实施例。在实施方案的描述中，在每个层(膜)、区域、图案或结构可以被称为被设置在衬底、每个层(膜)、区域、焊盘、或图案“上面/上方”或“下面”的情况下，术语“上面/上方”或“下面”包括“直接”和“间接插入另一层”两者。另外，将基于附图描述每层的“上面/上方”或“下面”，但是实施例不限于此。
在下文中，将参考附图详细描述根据本发明的实施例的半导体器件和制造半导体器件的方法。
首先，将参考图1和图2描述根据本发明的实施例的半导体器件。图1是示出根据本发明的实施例的半导体器件的平面图，并且图2是沿着图1中所示的半导体器件的线A-A截取的横截面图。
同时，为了容易理解，在图1中，以透明方式处理第一结合焊盘171和第二结合焊盘172，并且为了便于组件之间的放置关系，省略第一绝缘层161和第二绝缘层162。
根据实施例的半导体器件可以包括布置在衬底100上的第一发光结构110和第二发光结构120，如图1和图2中所示。第一发光结构110和第二发光结构120可以在衬底100上彼此间隔开。间隔S可以设置在衬底100的上表面上的彼此面对的第一发光结构110的侧面和第二发光结构120的侧面之间。因此，第一发光结构110的下侧和第二发光结构120的下侧与衬底100的上表面接触，可以通过衬底100上的间隔S彼此间隔开。
衬底100可以选自包括蓝宝石衬底(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge的组。例如，衬底100可以被设置为图案化的蓝宝石衬底(PSS)，其具有形成在其上表面上的凹凸图案。
第一发光结构110可以包括第一半导体层111、第一有源层112和第二半导体层113。第一有源层112可以布置在第一半导体层111和第二半导体层113之间。例如，第一有源层112可以布置在第一半导体层111上，并且第二半导体层113可以布置在第一有源层112上。
根据实施例，第一半导体层111可以被设置为第一导电类型半导体层，并且第二半导体层113可以被设置为第二导电类型半导体层。第一半导体层111可以设置为n型半导体层，并且第二半导体层113可以设置为p型半导体层。
当然，根据另一实施例，第一半导体层111可以被设置为p型半导体层，并且第二半导体层113可以被设置为n型半导体层。在下文中，为了便于描述，将基于第一半导体层111设置为n型半导体层并且第二半导体层113设置为p型半导体层来描述实施例。
第二发光结构120可以包括第三半导体层121、第二有源层122和第四半导体层123。第二有源层122可以被布置在第三半导体层121和第四半导体层123之间。例如，第二有源层122可以被布置在第三半导体层121上，并且第四半导体层123可以被布置在第二有源层122上。
根据实施例，第三半导体层121可以被设置为第一导电类型半导体层，并且第四半导体层123可以被设置为第二导电类型半导体层。第三半导体层121可以被设置为n型半导体层，并且第四半导体层123可以被设置为p型半导体层。
如上所述，根据另一实施例，第三半导体层121可以被设置为p型半导体层，并且第四半导体层123可以被设置为n型半导体层。在下文中，为了便于描述，将基于第三半导体层121被设置为n型半导体层并且第四半导体层123被设置为p型半导体层来描述实施例，以便于描述。
另外，在以上描述中，已经描述第一半导体层111和第三半导体层121被布置在衬底100上并且与衬底100接触的情况。然而，缓冲层可以进一步被布置在第一半导体层111和衬底100之间、以及在第三半导体层121和衬底100之间。例如，缓冲层可以减小衬底100与第一发光结构110和第二发光结构120之间的晶格常数的差异，并且可以改善结晶度。
第一发光结构110和第二发光结构120可以被设置有化合物半导体。第一发光结构110和第二发光结构120可以被设置有例如II-VI族或III-V族化合物半导体。例如，第一发光结构110和第二发光结构120可以包括选自铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)和氮(N)中的至少两种或更多种元素。
第一半导体层111和第三半导体层121可以被设置有例如II-VI族化合物半导体或III-V族化合物半导体。例如，第一半导体层111和第三半导体层121可以被设置有具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料或具有组成式(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)的半导体材料。例如，第一半导体层111和第三半导体层121可以独立地选自包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等的组，并且可以掺杂独立地选自包括Si、Ge、Sn、Se、Te等的组的n型掺杂剂。
第一有源层112和第二有源层122可以被设置有例如II-VI族化合物半导体或III-V族化合物半导体。例如，第一有源层112和第二有源层122可以被设置有具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料或具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)的组成式的半导体材料。
例如，第一有源层112和第二有源层122可以独立地选自包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等的组。例如，第一有源层112和第二有源层122可以以多阱结构被设置，并且可以包括多个势垒层和多个阱层。
第二半导体层113和第四半导体层123可以被设置有例如II-VI族化合物半导体或III-V族化合物半导体。例如，第二半导体层113和第四半导体层123可以被设置有具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料或具有(AlxGa1-x)yIn1-yP(0≤x≤1,0≤y≤1)的组成式的半导体材料。例如，第二半导体层113和第四半导体层123可以独立地选自包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等的组，并且可以掺杂独立地选自包括Mg、Zn、Ca、Sr、Ba等的组的p型掺杂剂。
根据实施例，第一发光结构110可以包括第一通孔TH1。例如，第一发光结构110可以包括穿过第二半导体层113和第一有源层112的第一通孔TH1。第一通孔TH1可以穿过第二半导体层113和第一有源层112以暴露第一半导体层111。第一发光结构110可以包括多个第一通孔TH1。稍后将描述第一通孔TH1的形成同时解释制造半导体器件的方法。
根据实施例的半导体器件可以包括第一绝缘层161。第一绝缘层161可以被布置在第一发光结构110上。第一绝缘层161可以被布置在第二发光结构120上。第一绝缘层161可以被布置在第一发光结构110和第二发光结构120之间暴露的衬底100的上表面上。
第一绝缘层161可以被布置在第一发光结构110中设置的第一通孔TH1中，并且设置第二通孔TH2。第一半导体层111可以通过第二通孔TH2暴露。第一半导体层111的上表面可以通过第二通孔TH2被暴露。第一绝缘层161可以被布置在第二半导体层113上并且暴露第二半导体层113的上表面。
第一绝缘层161可以包括暴露第二发光结构120的接触区域H1。第一绝缘层161可以包括暴露第二发光结构120的第三半导体层121的上表面的接触区域H1。第一绝缘层161可以被设置在第四半导体层123上并且暴露第四半导体层123的上表面。
例如，第一绝缘层161可以被设置为绝缘材料。例如，第一绝缘层161可以由选自包括SiO2、SiOx、SiOxNy、Si3N4、以及Al2O3的组中的至少一个材料形成。另外，第一绝缘层161可以由分布式布拉格反射器(DBR)形成。
根据实施例的半导体器件可以包括在第一发光结构110上布置的第一反射电极141。例如，第一反射电极141可以被布置在第二半导体层113上。第一反射电极141可以被电连接到第二半导体层113。
根据实施例的半导体器件可以包括在第二发光结构120上布置的第二反射电极142。例如，第二反射电极142可以被布置在第四半导体层123上。第二反射电极142可以被电连接到第四半导体层123。
第一反射电极141和第二反射电极142可以包括例如金属，并且由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W和这些合金的组的材料形成。第一反射电极141和第二反射电极142可以由一层或多层形成。第一反射电极141和第二反射电极142可以包括例如Ag、Al、Au等作为反射金属，以及Ni、Ti、TiW、Pt等作为阻挡金属。例如，第一反射电极141和第二反射电极142可以由Ag/Ni/Ti层形成。
根据实施例的半导体器件还可以包括第一欧姆接触层131。第一欧姆接触层131可以被布置在第二半导体层113上。第一欧姆接触层131可以被布置在第一发光元件110和第一反射电极141之间。第一欧姆接触层131可以被布置在第二半导体层113和第一反射电极141之间。第一欧姆接触层131可以被布置在第一反射电极141下面。第一欧姆接触层131的一部分可以被布置在第一绝缘层161上。
在根据实施例的半导体器件的描述中，已经对第一欧姆接触层131设置在第二半导体层113和第一反射电极141之间的情况进行描述。然而，根据另一实施例，可以省略第一欧姆接触层131，并且第一反射电极141可以布置在第二半导体层113上并且与第二半导体层113直接接触。
根据实施例的半导体器件还可以包括第二欧姆接触层132。第二欧姆接触层132可以被布置在第四半导体层123上。第二欧姆接触层132可以被布置在第二发光结构120和第二半导体层123之间。第二欧姆接触层132可以被布置在第四半导体层123和第二反射电极142之间。第二欧姆接触层132可以被布置在第二反射电极142下面。第二欧姆接触层132的一部分可以被布置在第一绝缘层161上。
在描述根据实施例的半导体器件中，已经描述第二欧姆接触层132设置在第四半导体层123和第二反射电极142之间的情况。然而，根据另一实施例，可以省略第二欧姆接触层132，并且第二反射电极142可以被布置在第四半导体层123上并且直接接触第四半导体层123。
例如，第一欧姆接触层131和第二欧姆接触层132可以包括选自包括金属、金属氧化物和金属氮化物的组中的至少一个。第一欧姆接触层131和第二欧姆接触层132可以包括透明材料。
例如，第一欧姆接触层131和第二欧姆接触层132可以包括选自包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、IZO氮化物(IZON)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh和Pd的组中的至少一个。
根据实施例的半导体器件可以包括连接电极150。连接电极150可以电连接到第一发光结构110。例如，连接电极150可以被电连接到第一发光结构110的第二半导体层113。连接电极150可以被电连接到第一反射电极141。连接电极150的一部分可以被布置在第一反射电极141的上表面上。连接电极150的一部分可以被布置在第一欧姆接触层131上。
此外，连接电极150可以被电连接到第二发光结构120。例如，连接电极150可以被电连接到第二发光结构120的第三半导体层121。连接电极150可以被布置为与第三半导体层121的上表面接触。连接电极150可以通过由第一绝缘层161设置的接触区域H1被布置在第三半导体层121的上表面上。连接电极150可以被布置在彼此面对的第一发光结构110的侧面和第二发光结构120的侧面之间。连接电极150可以被电连接到第二半导体层113和第三半导体层121。
例如，连接电极150可以被布置为与第三半导体层121的上表面和第一反射电极141的上表面接触。连接电极150可以串联电连接第二半导体层113和第三半导体层121。
参考图1至图4，在根据实施例的半导体器件中，将描述连接电极150的设置以及第一发光结构110和第二发光结构120之间的电连接。图3是沿着图1中B-B线截取的横截面图，并且图4是图示应用于根据本发明的实施例的半导体器件的连接电极的示例的视图。
根据实施例的连接电极150可以包括主电极150a、第一分支电极150b、第二分支电极150c和第三分支电极150d。
连接电极150可以被电连接到第一发光结构110和第二发光结构120。可以通过连接电极150串联电连接第一发光结构110和第二发光结构120。
连接电极150可以包括主电极150a。主电极150a可以被布置为在垂直方向中与第一发光结构110重叠。主电极150a的一部分可以被布置为在垂直方向中与第一反射电极141重叠。主电极150a的一部分可以被布置为在垂直方向中与第二半导体层113的上表面重叠。
另外，主电极150a可以被布置为在垂直方向中与第二发光结构120重叠。主电极150a的一部分可以被布置为在垂直方向中与第三半导体层121重叠。
此外，主电极150a可以布置在第一发光结构110和第二发光结构120之间。主电极150a可以从第一发光结构110的第一半导体层111的上表面延伸到第二发光结构120的第三半导体层121的上表面
连接电极150还可以包括第一分支电极150b、第二分支电极150c和第三分支电极150d。
第一分支电极150b可以从主电极150a延伸。第一分支电极150b可以布置在第二发光结构120上。第一分支电极150b可以布置在第三半导体层121上。第一分支电极150b可以布置在由第一绝缘层设置的接触区域H1中。第一分支电极150b可以通过由第一绝缘层161设置的接触区域H1被电连接到第三半导体层121。第一分支电极150b可以布置为通过由第一绝缘层161设置的接触区域H1与第三半导体层121的上表面接触。
第二分支电极150c和第三分支电极150d可以被布置在第二发光结构120上。第二分支电极150c和第三分支电极150d可以被布置在第三半导体层121的上表面上。第二分支电极150c和第三分支电极150d可以从第一分支电极150b延伸。例如，第二分支电极150c可以从第一分支电极150b的端部延伸，并且第三分支电极150d可以从第一分支电极150b的另一端部延伸。第二分支电极150c和第三分支电极150d可以分别布置在第二发光结构120的两侧上。
第二分支电极150c和第三分支电极150d可以通过由第一绝缘层161设置的接触区域H1被电连接到第三半导体层121。第二分支电极150c和第三分支电极150d可以通过由第一绝缘层161设置的接触区域H1与第三半导体层121的上表面接触。
例如，连接电极150可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、以及这些合金的组的材料形成。连接电极150可以由一层或多层形成。连接电极150可以包括例如作为反射金属的多个金属层、以及作为粘合层的Cr或Ti。例如，连接电极150可以由Cr/Al/Ni/Au/Ti层形成。
根据实施例的半导体器件可以包括第一金属层151。第一金属层151可以被布置在第一发光结构110上。第一金属层151可以被布置在第一半导体层111上。第一金属层151可以被电连接到第一半导体层111。第一金属层151可以被布置在由第一绝缘层161设置的第二通孔TH2中。第一金属层151可以被布置在第一半导体层111的上表面上并且与第一半导体层111的上表面接触。
根据实施例的半导体器件可以包括第二金属层152。第二金属层152可以布置在第二发光结构120上。第二金属层152可以布置在第四半导体层123上。第二金属层152可以布置在第二反射电极142上。第二金属层152可以被电连接到第二反射电极142。第二金属层152可以通过第二反射电极142被电连接到第四半导体层123。
在以上描述中，已经描述第二金属层152布置在第二反射电极142上的情况。然而，根据另一实施例的半导体器件，可以省略第二金属层152的形成。
例如，可以在形成连接电极150的工艺中一起形成第一金属层151和第二金属层152。第一金属层151和第二金属层152可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、Cr和这些合金的组的材料形成。第一金属层151和第二金属层152可以由一层或多层形成。例如，第一金属层151和第二金属层152可以包括作为反射金属的多个金属层、以及作为粘合层的Cr或Ti等。例如，第一金属层151和第二金属层152可以由Cr/Al/Ni/Au/Ti层形成。
根据实施例的半导体器件可以包括第二绝缘层162。第二绝缘层162可以布置在第一发光结构110上。第二绝缘层162可以布置在第二发光结构120上。第二绝缘层162可以布置在第一反射电极141上。第二绝缘层162可以布置在第二反射电极142上。第二绝缘层162可以布置在连接电极150上。第二绝缘层162可以布置在第一金属层151上并且可以设置第三通孔TH3。第一金属层151的上表面可以通过第三通孔TH3暴露。第二绝缘层162可以布置在第二金属层152上并且可以暴露第二金属层152的上表面。
例如，第二绝缘层162可以被设置为绝缘材料。例如，第二绝缘层162可以由选自包括SiO2、SiOx、SiOxNy、Si3N4、以及Al2O3的组中的至少一个材料形成。另外，第二绝缘层162可以由分布式布拉格反射器(DBR)形成。根据实施例，因为设置第二绝缘层162作为DBR，所以从第一有源层112和第二有源层122产生的光被有效率地反射并且提取到外部。例如，第二绝缘层162可以被设置为通过堆叠SiO2和TiO2作为多个层而形成的DBR层。
根据实施例的半导体器件可以包括第一电极焊盘171和第二电极焊盘172。第一电极焊盘171可以布置在第一发光结构110上。第二电极焊盘172可以布置在第二发光结构120上。
第一电极焊盘171可以电连接到第一半导体层111。第一电极焊盘171的下表面可以与第一金属层151的上表面接触。第一电极焊盘171可以通过第一金属层151被电连接到第一半导体层111。第一电极焊盘171的一部分可以布置在第三通孔TH3中并且电连接到第一金属层151。
第二电极焊盘172可以电连接到第二反射电极142。第二电极焊盘172可以布置在第二金属层152上。第二电极焊盘172可以通过第二金属层152被电连接到第二反射电极142。
在该实施例中，已经描述第二金属层152布置在第二电极焊盘172和第二反射电极142之间的情况。然而，根据另一实施例，可以不形成第二金属层152，并且第二电极焊盘172和第二反射电极142可以彼此直接接触。
根据实施例，当向第一电极焊盘171和第二电极焊盘172供应电力时，第一发光结构110和第二发光结构120可以发射光。第一发光结构110和第二发光结构120可以串联电连接并通过向第一电极焊盘171和第二电极焊盘172施加电力来操作。例如，第二电极焊盘172、第四半导体层123、第三半导体层121、连接电极150、第二半导体层113、第一半导体层111和第一电极焊盘171可以被串联电连接。
根据实施例的半导体器件可以以倒装芯片结合方式被连接到外部电源。例如，在制造半导体器件封装中，第一电极焊盘171的上表面和第二电极焊盘172的上表面可以布置为附接到电路板。当根据实施例的半导体器件通过倒装芯片结合方法被附接到电路板时，可以通过衬底100发射从第一发光结构110和第二发光结构120提供的光。从第一发光结构发射的光110可以被第一反射电极141反射并且朝向衬底100发射。另外，从第二发光结构120发射的光可以被第二反射电极142反射并且朝向衬底100发射。
如上所述，根据实施例的半导体器件，具有与第一发光结构110的发光区域对应的尺寸的第一反射电极141布置在第一发光结构110上。具有与第二发光结构120的发光区域相对应的尺寸的电极142被布置在第二发光结构120上。因此，从第一发光结构110和第二发光结构120发射的光能够被第一和第二反射电极141和142有效率地反射，并且朝向衬底100提供。
另外，根据本实施例的半导体器件和半导体器件封装，因为具有大面积的第一电极焊盘171和第二电极焊盘172能够被直接结合到提供电力的电路板，所以倒装芯片结合工艺能够被容易且稳定地执行。
根据该实施例的半导体器件和半导体器件封装，能够提供能够被应用于需要高电压和高输出的产品的倒装芯片结合型半导体器件。
同时，在以上描述中，已经描述根据实施例的半导体器件通过倒装芯片结合方法电连接到电路板的情况。然而，根据另一实施例，可以通过管芯(die)结合方法或引线结合方法向第一电极焊盘171和第二电极焊盘172供应电力。
然后，现在将参考图5至图11描述根据实施例的制造半导体器件的方法。在参考图5至图11解释根据实施例的制造半导体器件的方法中，可以省略与参考图1至图4描述的那些重叠的描述。
根据制造实施例的半导体器件的方法，参考图5，可以在衬底100上形成第一发光结构110和第二发光结构120。图5的(a)是示出沿着图1中所示的A-A线截取的半导体器件的工艺的横截面图，图5的(b)是解释用于生长半导体层的台面蚀刻的视图，图5的(c)是解释台面蚀刻的半导体层的隔离蚀刻的视图。
根据实施例，可以在衬底100上生长半导体层。可以使用具有图5的(b)中所示的形状的掩模对生长的半导体层执行台面蚀刻。可以通过台面蚀刻形成第一发光结构110和第二发光结构120。此外，第一通孔TH1可以被形成在第一发光结构110中。阶梯区域可以形成在第一发光结构110的第一半导体层111的侧表面上，并且下部区域和上部区域可以被阶梯区域划分。另外，阶梯区域可以形成在第二发光结构120的第三半导体层121的侧表面上，并且可以通过阶梯区域来划分下部区域和上部区域。
然后，可以使用具有图5的(c)中所示的形状的掩模来执行隔离蚀刻。可以通过隔离蚀刻在第一发光结构110和第二发光结构120之间暴露衬底100的上表面。
接下来，如图6中所示，可以在第一发光结构110和第二发光结构120上形成第一绝缘层161。图6的(a)是示出沿着图1中A-A线截取的半导体器件的顺序工艺的横截面图，并且图6的(b)是解释形成第一绝缘层的工艺的视图。
根据实施例，第一绝缘层161可以通过使用掩模的光刻工艺形成为图6的(b)中所示的形状。第一绝缘层161可以被布置在第一发光结构110中设置的第一通孔TH1中，并提供第二通孔TH2。第一半导体层111可以通过第二通孔TH2暴露。第一半导体层111的上表面可以通过第二通孔TH2暴露。第一绝缘层161可以布置在第二半导体层113上，以暴露第二半导体层113的上表面的一部分。
第一绝缘层161可以包括暴露第二发光结构120的接触区域H1。第一绝缘层161可以包括暴露第二发光结构的第三半导体层121的上表面的接触区域H1。第一绝缘层161可以被布置在第四半导体层123上以暴露第四半导体层123的上表面的一部分。
如图7中所示，可以在第一发光结构110上形成第一欧姆接触层131，并且可以在第二发光结构120上形成第二欧姆接触层132。图7的(a)是示出沿着图1中的线A-A截取的半导体器件的顺序工艺的横截面图，并且图7的(b)是解释形成第一欧姆接触层和第二欧姆接触层的工艺的视图。
根据实施例，第一欧姆接触层131和第二欧姆接触层132可以由图7的(b)中所示的形状形成。例如，第一欧姆接触层131可以形成在第二半导体层113上。第二欧姆接触层132可以被形成在第四半导体层123上。
接下来，如图8中所示，可以形成第一反射电极141和第二反射电极142。图8的(a)示出沿着图1中的线A-A截取的半导体器件的顺序工艺的横截面图，并且图8的(b)是解释形成第一反射电极和第二反射电极的工艺的视图。
根据实施例，第一反射电极141和第二反射电极142可以由图8的(b)中所示的形状形成。例如，第一反射电极141可以布置在第二半导体层113上。第一反射电极141可以布置在第一欧姆接触层131上。第二反射电极142可以被布置在第四半导体层123上。第二反射电极142可以被布置在第二欧姆接触层132上。
如图9中所示，可以形成连接电极150。图9的(a)是示出沿着图1中A-A线截取的半导体器件的顺序工艺的横截面图，并且图9的(b)是解释形成连接电极的工艺的视图。
根据实施例，连接电极150可以由图9的(b)中所示的形状形成。连接电极150可以包括主电极150a、第一分支电极150b、第二分支电极150c和第三分支电极150c。
连接电极150可以电连接到第一发光结构110和第二发光结构120。可以通过连接电极150来串联电连接第一发光结构110和第二发光结构120。
连接电极150可以包括主电极150a。主电极150a可以布置为在垂直方向中与第一发光结构110重叠。主电极150a的一部分可以布置为在垂直方向中与第一反射电极141重叠。主电极150a的一部分可以布置为在垂直方向中与第二半导体层113的上表面重叠。
另外，主电极150a可以布置为在垂直方向中与第二发光结构120重叠。主电极150a的一部分可以布置为在垂直方向中与第三半导体层121重叠。
另外，主电极150a可以布置在第一发光结构110和第二发光结构120之间。主电极150a可以布置为从第一发光结构的第一半导体层111的上表面延伸110到第二发光结构120的第三半导体层121的上表面。
第一分支电极150b可以从主电极150a延伸。第一分支电极150b可以布置在第二发光结构120上。第一分支电极150b可以布置在第三半导体层121上。第一分支电极150b可以布置在由第一绝缘层设置的接触区域H1中。第一分支电极150b可以通过由第一绝缘层161设置的接触区域H1被电连接到第三半导体层121。第一分支电极150b可以布置为通过由第一绝缘层161设置的接触区域H1与第三半导体层121的上表面接触。
第二分支电极150c和第三分支电极150d可以布置在第二发光结构120上。第二分支电极150c和第三分支电极150d可以布置在第三半导体层121的上表面上。第二分支电极150c和第三分支电极150d可以从第一分支电极150b延伸。例如，第二分支电极150c可以从第一分支电极150b的端部延伸，并且第三分支电极150d可以从第一分支电极150b的另一端部延伸。第二分支电极150c和第三分支电极150d可以分别布置在第二发光结构120的两侧上。
此时，可以在形成连接电极150时一起形成第一金属层151和第二金属层152。
第一金属层151可以布置在第一发光结构110上。第一金属层151可以布置在第一半导体层111上。第一金属层151可以电连接到第一半导体层111。第一金属层151可以布置在由第一绝缘层161设置的第二通孔TH2中。第一金属层151可以布置为与第一半导体层111的上表面接触。
第二金属层152可以布置在第二发光结构120上。第二金属层152可以布置在第四半导体层123上。第二金属层152可以布置在第二反射电极142上。
然后，如图10中所示，可以形成第二绝缘层162。图10的(a)是示出沿着图1中的线A-A截取的半导体器件的顺序工艺的横截面图，并且图10的(b)是解释形成第二绝缘层的工艺的视图。
根据实施例，通过使用掩模的光刻工艺第二绝缘层162可以由图10的(b)中所示的形状形成。第二绝缘层162可以布置在第一发光结构110上。第二绝缘层162可以布置在第二发光结构120上。第二绝缘层162可以布置在第一反射电极141上。第二绝缘层层162可以布置在第二反射电极142上。第二绝缘层162可以布置在连接电极150上。第二绝缘层162可以布置在第一金属层151上并且提供第三通孔TH3。第一金属层151的上表面可以通过第三通孔TH3暴露。第二绝缘层162可以布置在第二金属层152上并且暴露第二金属层152的上表面。
接下来，如图11中所示，可以形成第一电极焊盘171和第二电极焊盘172。图11的(a)是示出沿着图1中的线A-A截取的半导体器件的顺序工艺的横截面图，并且图11的(b)是解释形成第一电极焊盘和第二电极焊盘的工艺的视图。
根据实施例，第一电极焊盘171和第二电极焊盘172可以由图11的(b)中所示的形状形成。第一电极焊盘171可以布置在第一发光结构110上。第二电极焊盘172可以布置在第二发光结构120上。
第一电极焊盘171的下表面可以与第一金属层151的上表面接触。第一电极焊盘171的一部分可以布置在第三通孔TH3中以接触第一金属层151。
第二电极焊盘172可以布置在第二金属层152上。第二电极焊盘172可以电连接到第二反射电极142。第二电极焊盘172可以通过第二金属层152被电连接到第二反射电极142。
例如，第一电极焊盘171和第二电极焊盘172可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cu和这些合金的组的材料形成。第一电极焊盘171和第二电极焊盘172可以由一层或多层形成。
第一电极焊盘171和第二电极焊盘172可以包括诸如Cr、Cu等的扩散阻挡金属，以防止例如焊料结合的Sn扩散。例如，第一电极焊盘171和第二电极焊盘172可以由Ti/Ni/Ti/Ni/Cu/Ni/Cr/Cr/Ni/Au层形成。此时，布置在Cu层旁边的Ni层能够用作抵抗Cu的阻挡金属。
根据实施例，当向第一电极焊盘171和第二电极焊盘172施加电力时，第一发光结构110和第二发光结构120可以发射光。第一发光结构110和第二发光结构120可以通过施加到第一电极焊盘171和第二电极焊盘172的电力被串联电连接。例如，第二电极焊盘172、第四半导体层123、第三半导体层121、连接电极150、第二半导体层113、第一半导体层111和第一电极焊盘171可以被串联电连接。
根据实施例的半导体器件可以以倒装芯片结合方式被连接到外部电源。例如，第一电极焊盘171的上表面和第二电极焊盘172的上表面可以被设置成被附接到电路板。当根据实施例的半导体器件通过倒装芯片结合方法被附接到电路板时，从第一发光结构110和第二发光结构120提供的光可以通过衬底100发射。从第一发光结构110发射的光由第一反射电极141反射并且朝向衬底100发射。另外，从第二发光结构120发射的光可以被第二反射电极142反射并朝向衬底100发射。第二绝缘层162可以设置为分布式布拉格反射器(DBR)以改善反射效率，因此能够朝向衬底100有效率地提取从第一发光结构110和第二发光结构120发射的光。
如上所述，根据实施例的半导体器件，具有与第一发光结构110的发光区域相对应的尺寸的第一反射电极141被布置在第一发光结构110上。具有与第二发光结构120的发光区域相对应的尺寸的第二反射电极142被布置在第二发光结构120上。因此，从第一发光结构110和第二发光结构120发射的光能够被第一和第二反射电极141和142有效率地反射，并且能够朝向衬底100提供。
另外，根据实施例的半导体器件，具有与第一发光结构110的区域相对应的大面积的第一电极焊盘171和与第二发光区域结构120的区域相对应的第二电极焊盘172能够被直接结合到提供应电力的电路板，从而能够容易且稳定地执行倒装芯片结合工艺。
根据实施例的半导体器件和制造半导体器件的方法能够提供倒装芯片结合型半导体器件和制造半导体器件的方法，其能够应用于需要高电压和高输出的产品。
同时，参考图1至图11描述的半导体器件可以被施加有高电压以便于实现高输出。因此，高电流流过第一发光结构110和第二发光结构120。根据实施例，可以将负功率供应给在第一发光结构110上布置的第一电极焊盘171，并且正功率可以被供应给在第二发光结构120上布置的第二电极焊盘172。
当在根据实施例的半导体器件中流过例如200毫安或更大的高电流时，如图12中所示，在电流从第三半导体层121流到连接电极150的情况下，在一些区域处可能发生电流拥挤现象。图12是解释在根据本发明的实施例的半导体器件中发生电流集中的现象的视图。
例如，如图12中所示，可能在连接第三半导体层121和第一分支电极150b的区域中产生电流拥挤。因此，布置在发生电流拥挤现象的区域中的连接电极150的一部分可能被损坏或分离，这可能不利地影响半导体器件的可靠性。
能够解决上述电流集中现象问题的根据本实施例的半导体器件的各种示例在图13中被示出。图13是示出根据本发明的实施例的半导体器件的其他示例的平面图。参考图13，在根据该实施例的半导体器件的描述中，与参考图1至图11描述的那些重复的描述可以被省略。
图13的(a)中所示的半导体器件是根据参考图1至图11描述的实施例的半导体器件，并且图13的(b)至(f)中所示的半导体器件是为了克服图13的(a)中所示半导体器件的缺点而提出的半导体器件。已经确认，参考图12描述的当前的拥挤现象没有出现在图13的(b)至(f)中所示的半导体器件中。根据实施例的半导体器件在一个附图中一起被示出，使得能够很好地比较根据每个实施例的半导体器件之间的差异。
在下文中，将会描述与图13的(a)中所示的半导体器件相比的图13的(b)至(f)中所示的半导体器件之间的差异。基于各个工艺步骤的不同，参考图14至18，将会描述各个半导体器件之间的不同。图14至图18中所示的每个工艺步骤可以对应于参考图5至图9描述的工艺步骤。
图14是解释应用于每个半导体器件的发光结构的形状的图。图15是解释应用于每个半导体器件的第一绝缘层的形状的图，图16是解释第一欧姆接触层和第二欧姆接触层的形状的视图，图17是解释应用于每个半导体器件的第一反射电极和第二反射电极的形状的图，并且图18是解释应用于每个半导体器件的连接电极的形状的视图。
首先，图13的(b)中所示的半导体器件Q2在连接电极150的设置中与图13的(a)中所示的半导体器件Q1不同。在图13的(b)中所示的半导体器件Q2在连接电极150的长度上与图13的(a)中所示的半导体器件Q1不同。在图13的(b)中所示的半导体器件Q2被形成，使得第二分支电极150c的长度和第三分支电极150d的长度长于图13的(a)中所示的半导体器件Q1的相应分支电极的长度。即，在图13的(b)中所示的半导体器件Q2中，第二分支电极150c和第三分支电极150d沿着第三半导体层121的上表面从第一分支电极150b延伸到第二发光结构120的端部区域。相比之下，在图13的(a)中所示的半导体器件Q1中，第二分支电极150c和第三分支电极150d不沿着第三半导体层121的上表面作为长的长度从第一分支电极150b延伸到第二发光结构120的端部区域，而是仅沿着第三半导体层121的上表面作为短的长度从第一分支电极150b延伸到第二发光结构120的中间区域。根据如图13的(b)中所示的半导体器件Q2，通过将第二分支电极150c和第三分支电极150d形成为足够长，能够扩大电流从第三半导体层211流到连接电极150的区域，并且解释成电流能够被相应地扩展。
例如，在根据实施例的半导体器件Q2中，当沿着第三半导体层121的上表面设置的第二分支电极150c的长度和第三分支电极150d的长度长于第三半导体层121的边长L的85％至90％时，能够改善电流拥挤的现象。第三半导体层121的边长L指示第三半导体层121的长度被设置为与第二分支电极150c延伸的方向相对应。
然后，参考图14至图18，在图13的(a)中示出的半导体器件Q1与图14的(b)中所示的半导体器件Q2之间的差异将在工艺步骤中被描述。
在图13的(b)中所示的半导体器件Q2中，如图18的(a)和(b)中所示，第二分支电极150c和第三分支电极150d形成为比半导体器件Q1长。为此目的，图14的(b)中所示的半导体器件Q2的发光结构的形状可以被形成为与图14的(a)中所示的半导体器件Q1的发光结构的形状不同。此时，第一发光结构110可以具有相同的形状，并且第二发光结构120可以具有不同的形状。在半导体器件Q2的情况下，考虑到第二分支电极150c和第三分支电极150d形成为比半导体器件Q1长，与半导体器件Q1不同，在第二发光结构120的侧表面的端部区域中没有突出区域的情况下台面蚀刻区域形成为线性形状。
另外，在半导体器件Q2的情况下，能够看到图15的(b)中所示的第一绝缘层161的形状、图16的(b)中所示的第一欧姆接触层131和第二欧姆接触层132的形状、以及图17的(b)中所示的第一反射电极141和第二反射电极142的形状被修改为对应于第二发光结构120和连接电极150的如上所述的修改形状。
同时，图13的(c)中所示的半导体器件Q3在连接电极150的设置中与图13的(a)中所示的半导体器件Q1不同。在图13的(c)中所示的半导体器件Q3在连接电极150的长度上与图13的(a)中所示的半导体器件Q1不同。在图13(c)中所示的半导体器件Q3中，连接电极150的长度为13。形成图13的(c)中所示的半导体器件Q3，使得第二分支电极150c的长度和第三分支电极150d的长度长于图13的(a)中所示的半导体器件Q1的相应分支电极的长度。即，在图13的(c)中所示的半导体器件Q2中，第二分支电极150c和第三分支电极150d沿着第三半导体层121的上表面从第一分支电极150b延伸到第二发光结构120的端部区域。相比之下，在如图13的(a)中所示的半导体器件Q1中，第二分支电极150c和第三分支电极150d不沿着第三半导体层121的上表面作为长的长度从第一分支电极150b延伸到第二发光结构120的端部区域，而是仅沿着第三半导体层121的上表面作为短的长度从第一分支电极150b延伸到第二发光结构120的中间区域。根据半导体器件Q3，通过将第二分支电极150c和第三分支电极150d形成为足够长，能够扩大电流从第三半导体层211流到连接电极150的区域。
例如，在根据实施例的半导体器件Q3中，当沿着第三半导体层121的上表面设置的第二分支电极150c的长度和第三分支电极150d的长度长于第三半导体层121的边长L的85％至90％时，能够改善电流拥挤的现象。
此外，根据实施例的半导体器件Q3还可以包括连接到第二分支电极150c和第三分支电极150d的第四分支电极150e。因此，第一分支电极150b、第二分支电极150c、第三分支电极150d和第四分支电极150e可以被布置在第二发光结构120周围以形成闭环。根据该实施例的半导体器件Q3，通过将第二分支电极150c和第三分支电极150d形成为足够长，并且通过进一步形成第四分支电极150d，能够扩大电流从第三半导体层211流动到连接电极150的区域，并且解释成电流能够被充分扩展。
在图13的(c)中所示的半导体器件Q3中，如图18的(a)和(c)中所示，第二分支电极150c和第三分支电极150d形成为比半导体器件Q1长。为此目的，半导体器件Q1的发光结构的形状和半导体器件Q3的发光结构的形状存在差异，如图14的(a)和(c)中所示。此时，第一发光结构110可以具有相同的形状，并且第二发光结构120可以具有不同的形状。在半导体器件Q3的情况下，考虑到第二分支电极150c和第三分支电极150d形成为比半导体器件Q1长，与半导体器件Q1不同，在第二发光结构120的侧表面的边缘区域中没有突出区域的情况下台面蚀刻区域形成为线性形状。另外，在半导体器件Q3的情况下，考虑到进一步形成第四分支电极150e，与半导体器件Q1不同，第二发光结构120的台面蚀刻区域被扩大。
此外，在半导体器件Q3的情况下，能够看到图15的(c)中所示的第一绝缘层161的形状、图15的(c)中所示的第一欧姆接触层131和第二欧姆接触层132的形状、以及图17的(c)中所示的第一反射电极141和第二反射电极142的形状被修改以对应于以上描述。
同时，图13的(d)中所示的半导体器件Q4在连接电极150和第三半导体层121之间的电连接上与图13的(a)中所示的半导体器件Q1不同。如图15的(d)中所示，半导体器件Q4设置为与连接电极150和第三半导体层121之间的电连接点接触。即，如图15的(a)中所示，在半导体器件Q1的情况下，暴露第三半导体层121的接触区域H1以线性形状设置。但是，如图15的(d)中所示，在半导体器件Q4的情况下，暴露第三半导体层121的接触区域H1可以设置在多个孔中。
因此，根据实施例的半导体器件Q4，能够以点接触来设置在接触区域H1中设置的连接电极150与第三半导体层121之间的电连接。即，可以以点接触来设置第一分支电极150b和第三半导体层121之间的电连接、第二分支电极150c和第三半导体层121之间的电连接以及第三分支电极150d和第三半导体层121之间的电连接中的每个。
根据实施例的半导体器件Q4，连接电极150和第三半导体层121能够通过接触区域H1彼此接触。此时，当通过孔图案注入强电流时，电流通过窄区域，使得也存在沿着垂直于接触区域H1的直径的方向通过的电子，但是具有电子在平行于接触区域H1的直径的接触区域H1的圆周方向中移动和扩展的效果。
如上所述，根据本实施例的半导体器件Q4，因为以点接触来设置连接电极150和第三半导体层121之间的电连接，所以解释成第一绝缘层161具有作为一种电流阻挡层的功能，并且有效地执行电流扩散。
另外，根据该实施例的半导体器件Q4，能够产生全向反射器(ODR)效应。因为金属层具有消光系数K，所以当光进入金属层时会发生一些损耗。然而，在电介质的情况下，当由于折射率的差异而入射角超过临界角时，会出现光被全反射的现象。根据实施例，可以对入射在由接触区域H1暴露的金属层上的光产生一些光损耗，然而，当光入射到提供接触区域H1的第一绝缘层161上时，因为部分光被全反射，还提供使光损耗最小化的优点。
此时，提供接触区域H1的孔的直径可以是例如5微米至50微米。如果孔的直径小于5微米，则通道可能太小而不能限制电流。此外，当孔的直径大于50微米时，可以减小由于孔接触引起的电流扩散效应。
同时，图13的(e)中所示的半导体器件Q5在连接电极150和第三半导体层121之间的电连接中与图13的(a)中所示的半导体器件Q1不同。如图15的(e)中所示，半导体器件Q5在连接电极150和第三半导体层121之间具有电连接位置的差异。如图15的(a)和图18的(a)中所示，在半导体器件Q1中，第一分支电极150b、第二分支电极150c和第三分支电极150d通过接触区域H1被电连接到第三半导体层121。然而，在根据该实施例的半导体器件Q5中，如图15的(e)和如图18的(e)中所示，第二分支电极150c和第三分支电极150d通过接触区域H1被电连接到第三半导体层。
也就是说，在根据实施例的半导体器件Q5中，在第一分支电极150b下面布置的第一绝缘层161的区域中没有设置接触区域，如图15的(e)中所示。因此，根据本实施例的半导体器件Q5，未提供第一分支电极150b和第三半导体层121之间的电连接，其中在半导体器件Q1中发生电流拥挤现象。因此，因为提供第二分支电极150c和第三半导体层121之间的电连接以及第三分支电极150d和第三半导体层121之间的电连接，所以在本实施例的半导体器件Q5中，能够防止在第一分支电极150b和第三半导体层121之间的电流拥挤现象。
此外，根据实施例的半导体器件Q5，当在第二发光结构120上执行台面蚀刻时，没必要蚀刻以在与第一发光结构120相邻的区域中暴露第三半导体层121。也就是说，根据半导体器件Q5，与如图14的(e)中所示的半导体器件Q1相比，有源层的面积能够被增大。因此，根据该实施例的半导体器件Q5，能够增加有源层的面积，并且能够增加发光强度Po。
同时，图13的(f)中所示的半导体器件Q6在第二发光结构120的形状中与图13的(a)中所示的半导体器件Q1不同。另外，半导体器件Q6在连接电极150和第三半导体层121之间的电连接中与半导体器件Q1不同。
如图14的(f)和图15的(f)中所示，能够看出，根据实施例的半导体器件Q6能够在第二发光结构120的侧表面处具有突出区域，在突出区域之间的凹入区域中暴露第三半导体层121的接触区域H1可以通过第一绝缘层161被设置在多个孔中。
因此，能够以点接触来设置接触区域H1中设置的连接电极150与第三半导体层121之间的电连接。即，可以以点接触来设置第一分支电极150b和第三半导体层121之间的电连接、第二分支电极150c和第三半导体层121之间的电连接以及第三分支电极150d和第三半导体层121之间的电连接中的每个。
如上所述，根据本实施例的半导体器件Q6，因为以点接触来设置连接电极150和第三半导体层121之间的电连接，所以解释成第一绝缘层161具有作为一种电流阻挡层的功能，并且执行电流扩散。
另外，根据该实施例的半导体器件Q6，如图14的(f)中所示，因为第二发光结构120的侧表面以凹凸形状被台面蚀刻，所以能够参考半导体器件Q1扩大有源层的面积。因此，根据本实施例的半导体器件Q6，能够增加有源层的面积，并且能够增加发光强度Po。
在[表1]中进一步总结根据上述实施例的半导体器件的特性。在[表1]中，基于芯片尺寸为1500微米宽和500微米长的情况示出每个半导体器件的特性，但是根据实施例可以不同地改变半导体器件的芯片尺寸。在[表1]中，“n接触区域”指示连接电极和第三半导体层之间的接触面积，并且当在DBR中设置“第二绝缘层”时测量这些值。
[表1]
根据该实施例的半导体器件，如[表1]中所述，能够施加几伏的电压和几百毫安的电流，并且能够提供几百毫瓦的亮度。
如[表1]中所述，确认根据实施例的半导体器件Q2和Q3具有比半导体器件Q1低的工作电压VF3。根据实施例的半导体器件Q2和Q3可以被解释为如下结果：与半导体器件Q1相比，连接电极和第三半导体层之间的接触面积增加，并且平滑地执行电流扩展。
此外，能够看出，根据实施例的半导体器件Q5和Q6具有比半导体器件Q1更高的光输出Po。能够解释为，与半导体器件Q1相比，根据实施例的半导体器件Q5和Q6具有增加的光输出，同时根据连接电极的设置增加有源层的面积。另外，与半导体器件Q1相比，根据本实施例的半导体器件Q4被测量为具有增加的工作电压VF3和光输出Po。
同时，根据上述实施例的半导体器件可以应用于半导体器件封装。根据实施例的半导体器件可以通过倒装芯片结合方法、管芯结合方法、引线结合方法等被电连接到衬底或引线电极，以被提供为半导体器件封装。
此外，根据实施例的多个半导体器件封装可以被设置在衬底上，并且诸如导光板、棱镜片、扩散片等的光学构件可以被布置在半导体器件封装的光路上。上述半导体器件封装、衬底和光学构件能够用作光单元。
此外，能够实现包括根据实施例的半导体器件封装的显示设备、指示设备和照明装置。
这里，显示设备可以包括底盖、布置在底盖上的反射器、发光并包括半导体器件的发光模块、布置在反射器前面并且引导从发光模块向前发射的光的导光板、包括布置在导光板前面的棱镜片的光学片、布置在光学片前面的显示面板、连接到显示面板并向显示面板供应图像信号的图像信号输出电路、以及布置在显示面板前面的滤色器。这里，底盖、反射器、发光模块、导光板和光学片可以形成背光单元。
此外，照明设备可以包括：光源模块，其包括衬底和根据实施例的半导体器件；热沉(heat sink)，其散发光源模块的热量；以及电源单元，其处理或转换从外部提供的电信号并且向光源模块供应电信号。例如，照明装置可以包括灯、前照灯或路灯。
前照灯可以包括：发光模块，该发光模块包括布置在衬底上的半导体器件；反射器，该反射器反射从发光模块沿预定方向，例如，向前方向发射的光；透镜，折射由反射器前向方向反射的光；以及遮光物，遮挡或反射由反射器反射并且指向透镜的一部分光以由设计者形成所需的光分布图案。
在以上实施例中描述的特征、结构、效果等包括在至少一个实施例中，并且不仅限于一个实施例。此外，关于实施例中描述的特征、结构、效果等，可以通过本领域的普通技术人员的组合或修改来实现其他实施例。因此，与组合和修改相关的内容应被解释为包括在实施例的范围内。
尽管已经在前述说明书中提出并阐述优选的实施例，但是本发明不应该被解释为限于此。对于本领域的普通技术人员来说将会显而易见的是，在不脱离的本发明实施例的固有特征的情况下，在范围内未图示的各种变形和修改是可用的。例如，可以通过修改来执行实施例中具体示出的每个组件。另外，显而易见的是，与修改和变形相关的差异包括在本发明的所附权利要求中设定的实施例的范围内。
工业实用性
根据实施例的半导体器件和制造半导体器件的方法，存在能够施加高功率并且能够提供高功率光的优点。
根据实施例的半导体器件和制造半导体器件的方法，其优点在于，多个发光结构能够串联连接以防止发生电流集中现象，从而改善可靠性。
根据实施例的半导体器件和制造半导体器件的方法，其优点在于，反射电极和焊盘电极能够被设置成适合于倒装芯片结合方法，从而便于结合工艺，并且通过增加发射光的反射率来改善光提取效率。

Claims (10)

1.一种半导体器件，包括：
衬底；
第一发光结构，所述第一发光结构被布置在所述衬底上，所述第一发光结构包括第一导电类型的第一半导体层；第一有源层，所述第一有源层被布置在所述第一半导体层上；以及第二导电类型的第二半导体层，所述第一发光结构提供通过所述第二半导体层和所述有源层的第一通孔以暴露所述第一半导体层；
第二发光结构，所述第二发光结构被布置在所述衬底上并且与所述第一发光结构间隔开，所述第二发光结构包括第一导电类型的第三半导体层；第二有源层，所述第二有源层被布置在所述第三半导体层上；以及第二导电类型的第四半导体层；
第一反射电极，所述第一反射电极被布置在所述第一发光结构的第二半导体层上；
第二反射电极，所述第二反射电极被布置在所述第二发光结构的第四半导体层上；
连接电极，所述连接电极被电连接到所述第一发光结构的第二半导体层和所述第二发光结构的第三半导体层；
第一电极焊盘，所述第一电极焊盘被布置在所述第一发光结构上并且通过所述第一发光结构的第一通孔被电连接到所述第一半导体层；以及
第二电极焊盘，所述第二电极焊盘被布置在所述第二发光结构上并且被电连接到所述第二反射电极。
2.根据权利要求1所述的半导体器件，其中，所述第一电极焊盘、所述第一半导体层、所述第二半导体层、所述连接电极、所述第三半导体层、所述第四半导体层和所述第二电极焊盘被串联电连接。
3.根据权利要求1所述的半导体器件，包括：
第一欧姆接触层，所述第一欧姆接触层被布置在所述第一反射电极和所述第二半导体层之间；以及
第二欧姆接触层，所述第二欧姆接触层被布置在所述第二反射电极和所述第四半导体层之间。
4.根据权利要求1所述的半导体器件，其中，所述连接电极与所述第三半导体层的上表面和所述第一反射电极的上表面接触。
5.根据权利要求1所述的半导体器件，其中，所述连接电极被布置在彼此面对的所述第一发光结构的侧表面和所述第二发光结构的侧表面之间。
6.根据权利要求1所述的半导体器件，其中，所述连接电极包括：主电极；第一分支电极，所述第一分支电极被直接连接到所述主电极；第二分支电极，所述第二分支电极从所述第一分支电极的端部延伸；以及第三分支电极，所述第三分支电极从所述第一分支电极的另一端部延伸，
其中，所述主电极的第一区域被布置在所述第二半导体层上，并且所述主电极的第二区域被布置在所述第一发光结构的侧表面和所述第二发光结构的侧表面之间，以及
其中，所述第一分支电极、所述第二分支电极和所述第三分支电极被布置在所述第三半导体层上。
7.根据权利要求6所述的半导体器件，还包括：第一绝缘层，所述第一绝缘层提供用于暴露所述第三半导体层的上表面的接触区域，以及
其中，通过所述接触区域来电连接所述第一分支电极、所述第二分支电极、所述第三分支电极和所述第三半导体层。
8.根据权利要求7所述的半导体器件，其中，所述第一分支电极、所述第二分支电极和所述第三分支电极被布置为通过所述接触区域与所述第三半导体层的上表面接触。
9.根据权利要求6所述的半导体器件，还包括：第四分支电极，所述第四分支电极被布置在所述第三半导体层上并且连接所述第二分支电极和所述第三分支电极，
其中，所述第一分支电极、所述第二分支电极、所述第三分支电极和所述第四分支电极被布置在所述第二发光结构周围，以提供闭环。
10.根据权利要求7所述的半导体器件，其中，所述第一绝缘层包括第二通孔，所述第二通孔暴露所述第一半导体层的上表面，
还包括第二绝缘层，所述第二绝缘层被布置在所述第一绝缘层上并且提供第三通孔，所述第三通孔被连接到所述第二通孔并且暴露所述第一半导体层的上表面，以及
其中，所述第一电极焊盘通过所述第二通孔和所述第三通孔被电连接到所述第一半导体层。
CN201780079603.7A 2016-12-23 2017-12-21 半导体器件 Active CN110114893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310063841.6A CN116259643A (zh) 2016-12-23 2017-12-21 半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160177357A KR20180073866A (ko) 2016-12-23 2016-12-23 반도체 소자
KR10-2016-0177357 2016-12-23
PCT/KR2017/015267 WO2018117699A1 (ko) 2016-12-23 2017-12-21 반도체 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310063841.6A Division CN116259643A (zh) 2016-12-23 2017-12-21 半导体器件

Publications (2)

Publication Number Publication Date
CN110114893A true CN110114893A (zh) 2019-08-09
CN110114893B CN110114893B (zh) 2023-02-03

Family

ID=62626866

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780079603.7A Active CN110114893B (zh) 2016-12-23 2017-12-21 半导体器件
CN202310063841.6A Pending CN116259643A (zh) 2016-12-23 2017-12-21 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310063841.6A Pending CN116259643A (zh) 2016-12-23 2017-12-21 半导体器件

Country Status (6)

Country Link
US (1) US11121286B2 (zh)
EP (1) EP3561886A4 (zh)
JP (1) JP7002550B2 (zh)
KR (1) KR20180073866A (zh)
CN (2) CN110114893B (zh)
WO (1) WO2018117699A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707782A (zh) * 2021-08-24 2021-11-26 厦门三安光电有限公司 倒装发光二极管及其制备方法
CN113903840A (zh) * 2021-09-14 2022-01-07 厦门三安光电有限公司 发光二极管及发光模块

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450150B1 (ko) 2018-03-02 2022-10-04 삼성전자주식회사 반도체 발광소자
TWI832768B (zh) * 2018-07-12 2024-02-11 晶元光電股份有限公司 發光元件
TWI807850B (zh) * 2018-07-12 2023-07-01 晶元光電股份有限公司 發光元件
TWI770225B (zh) * 2018-07-12 2022-07-11 晶元光電股份有限公司 發光元件
KR102564211B1 (ko) * 2018-08-31 2023-08-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이의 제조 방법
JP7312056B2 (ja) * 2019-01-07 2023-07-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11387386B2 (en) * 2019-01-07 2022-07-12 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP7339559B2 (ja) 2021-05-20 2023-09-06 日亜化学工業株式会社 発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300069A (zh) * 2014-08-25 2015-01-21 大连德豪光电科技有限公司 高压led芯片及其制备方法
CN204167323U (zh) * 2013-08-16 2015-02-18 首尔伟傲世有限公司 发光二极管
CN105247695A (zh) * 2013-05-30 2016-01-13 斯坦雷电气株式会社 半导体发光元件和半导体发光器件
US20160211410A1 (en) * 2012-08-07 2016-07-21 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1700344B1 (en) * 2003-12-24 2016-03-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light emitting device and lighting module
KR101017395B1 (ko) 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101171330B1 (ko) * 2010-08-27 2012-08-10 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광 다이오드
WO2012026695A2 (en) 2010-08-27 2012-03-01 Seoul Opto Device Co., Ltd. Light emitting diode with improved luminous efficiency
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101888604B1 (ko) * 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101457205B1 (ko) * 2013-02-06 2014-10-31 서울바이오시스 주식회사 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법
US9748446B2 (en) * 2013-10-11 2017-08-29 Semicon Light Co., Ltd. Semiconductor light emitting device
KR102162437B1 (ko) * 2014-05-15 2020-10-07 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20160017905A (ko) * 2014-08-07 2016-02-17 엘지이노텍 주식회사 발광소자 및 조명시스템
CN107251240B (zh) * 2015-02-16 2019-08-16 首尔伟傲世有限公司 光提取效率得到提高的发光元件
KR102434778B1 (ko) * 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160211410A1 (en) * 2012-08-07 2016-07-21 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
CN105247695A (zh) * 2013-05-30 2016-01-13 斯坦雷电气株式会社 半导体发光元件和半导体发光器件
CN204167323U (zh) * 2013-08-16 2015-02-18 首尔伟傲世有限公司 发光二极管
CN104300069A (zh) * 2014-08-25 2015-01-21 大连德豪光电科技有限公司 高压led芯片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707782A (zh) * 2021-08-24 2021-11-26 厦门三安光电有限公司 倒装发光二极管及其制备方法
CN113707782B (zh) * 2021-08-24 2023-02-17 厦门三安光电有限公司 倒装发光二极管及其制备方法
CN113903840A (zh) * 2021-09-14 2022-01-07 厦门三安光电有限公司 发光二极管及发光模块

Also Published As

Publication number Publication date
JP2020503678A (ja) 2020-01-30
US20200194628A1 (en) 2020-06-18
CN116259643A (zh) 2023-06-13
US11121286B2 (en) 2021-09-14
WO2018117699A1 (ko) 2018-06-28
CN110114893B (zh) 2023-02-03
JP7002550B2 (ja) 2022-01-20
EP3561886A4 (en) 2020-09-02
KR20180073866A (ko) 2018-07-03
EP3561886A1 (en) 2019-10-30

Similar Documents

Publication Publication Date Title
CN110114893A (zh) 半导体器件
EP3073539B1 (en) Light emitting device and light emitting device package including the same
KR102087933B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
US10600945B2 (en) Light emitting device and light emitting device package
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
EP2362455B1 (en) Light emitting device
EP2434545B1 (en) Light emitting device
CN108352429A (zh) 发光器件和包括发光器件的发光器件封装
US20190051801A1 (en) Light-emitting element and light-emitting element package including the same
CN109757120A (zh) 发光器件封装
JP5266349B2 (ja) 発光装置
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
EP2381492B1 (en) Light emitting device with resonant thickness of one semiconductor layer
KR20190136826A (ko) 반도체 소자, 반도체 소자 제조방법 및 반도체 소자 패키지
KR20160094213A (ko) 발광 소자 패키지 및 조명 장치
KR102507444B1 (ko) 발광소자 및 이를 포함하는 디스플레이 장치
KR20190032115A (ko) 발광 소자 패키지
KR101710889B1 (ko) 발광 소자
KR20190029154A (ko) 발광소자 패키지 및 광원장치
KR102411948B1 (ko) 반도체 소자
KR102237158B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR102426873B1 (ko) 발광 소자 패키지
KR20190022211A (ko) 반도체 소자 및 반도체 소자 패키지
KR20180107592A (ko) 반도체 소자 및 반도체 소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210716

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: LG INNOTEK Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Liyu Semiconductor Co.,Ltd.

Address before: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant before: Suzhou Leyu Semiconductor Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant