KR20190032115A - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR20190032115A
KR20190032115A KR1020170120654A KR20170120654A KR20190032115A KR 20190032115 A KR20190032115 A KR 20190032115A KR 1020170120654 A KR1020170120654 A KR 1020170120654A KR 20170120654 A KR20170120654 A KR 20170120654A KR 20190032115 A KR20190032115 A KR 20190032115A
Authority
KR
South Korea
Prior art keywords
light emitting
pad
electrode
disposed
layer
Prior art date
Application number
KR1020170120654A
Other languages
English (en)
Other versions
KR102402577B1 (ko
Inventor
전덕진
김원중
송준오
유재경
이상준
최창훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170120654A priority Critical patent/KR102402577B1/ko
Publication of KR20190032115A publication Critical patent/KR20190032115A/ko
Priority to KR1020220062725A priority patent/KR102432221B1/ko
Application granted granted Critical
Publication of KR102402577B1 publication Critical patent/KR102402577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 개시된 발광소자 패키지는, 서로 분리된 제1 및 제2전극부와, 상기 제1 및 제2 전극부 사이에 복수의 패드를 갖는 회로기판; 및 상기 복수의 패드 상에 배치된 복수의 제1발광 소자와 복수의 제2발광 소자를 포함하며, 상기 회로기판의 복수의 패드는, 상기 제1전극부에 연결된 제1패드; 상기 제2전극부에 연결된 제2패드; 및 상기 제1 및 제2패드 사이에 배치되며 서로 연결된 제3 및 제4패드를 갖는 연결 패드; 를 포함하며, 상기 제1 및 제2 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 제1패드 및 상기 제4패드는 상기 제1발광 소자의 제2전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제2패드 및 상기 제3패드는 상기 제2발광 소자의 제1전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제1발광 소자의 제1전극과 상기 제2발광 소자의 제2전극은 와이어로 연결될 수 있다.

Description

발광 소자 패키지{LIGHT EMITTING DEVICE PACKAGE}
본 발명은 복수의 발광 소자를 갖는 발광 소자 패키지에 관한 것이다.
본 발명은 복수의 발광 소자를 갖는 조명 모듈에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.
예를 들어, 자외선 발광소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.
자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.
실시 예는 서로 다른 종류의 수직형 발광소자를 갖는 발광 소자 패키지 또는 조명 모듈을 제공한다.
실시 예는 상부에 제1전극이 배치된 제1발광소자와 상부에 제2전극이 배치된 제2발광소자를 라인부 또는 와이어로 연결하여, 교차 배열할 수 있도록 한 발광 소자 패키지 또는 조명 모듈을 제공한다.
실시 예는 서로 분리된 복수의 발광소자를 라인부와 와이어로 교대로 배치하여, 직렬로 연결할 수 있도록 한 발광 소자 패키지 또는 조명 모듈을 제공한다.
실시 예는 와이어로 발광소자간을 연결해 주어, 조명 공간을 줄이고 광속을 개선시켜 줄 수 있는 발광 소자 패키지 또는 조명 모듈을 제공한다.
실시 예는 발광소자가 배치된 주변 영역의 광 반사율을 개선시킨 발광 소자 패키지 또는 조명 모듈을 제공한다.
실시 예는 이종의 발광소자를 갖는 패키지 또는 조명 모듈의 신뢰성을 개선시켜 줄 수 있다.
실시 예에 따른 발광 소자 패키지는, 서로 분리된 제1 및 제2전극부와, 상기 제1 및 제2 전극부 사이에 복수의 패드를 갖는 회로기판; 및상기 복수의 패드 상에 배치된 복수의 제1발광 소자와 복수의 제2발광 소자를 포함하며, 상기 회로기판의 복수의 패드는, 상기 제1전극부에 연결된 제1패드; 상기 제2전극부에 연결된 제2패드; 및 상기 제1 및 제2패드 사이에 배치되며 서로 연결된 제3 및 제4패드를 갖는 연결 패드; 를 포함하며, 상기 제1 및 제2 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 제1패드 및 상기 제4패드은 상기 제1발광 소자의 제2전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제2패드 및 상기 제3패드는 상기 제2발광 소자의 제1전극과 마주보게 배치되고 전기적으로 연결되며, 상기 제1발광 소자의 제1전극과 상기 제2발광 소자의 제2전극은 와이어로 연결될 수 있다.
실시 예에 따른 발광 소자 패키지는, 회로 기판; 상기 회로 기판 상에 배치되며 서로 이격된 제1 및 제2 전극부; 상기 제1 및 제2 전극부 사이에 배치되며, 서로 이격된 복수의 패드 패턴; 상기 회로 기판 상에 배치되는 복수의 제1 발광 소자; 상기 회로 기판 상에 배치되는 복수의 제2 발광 소자; 및 상기 서로 이격된 복수의 패드 패턴 사이에 배치되는 와이어; 를 포함하고, 상기 패드 패턴은 제1 패드, 제2 패드 및 상기 제1 패드와 상기 제2 패드 사이에 배치되는 연결 패드를 포함하고, 상기 제1 발광 소자는 상기 제1 패드 상에 배치되고, 상기 제2 발광 소자는 상기 제2 패드 상에 배치되며, 상기 와이어는 상기 제1 발광 소자와 상기 제2 발광 소자 사이에 배치될 수 있다.
실시 예에 의하면, 상기 연결 패드는 상기 제1,2패드 사이에 복수로 배치되며, 상기 회로 기판은 상기 제1전극부와 상기 제1패드를 연결해 주는 제1라인부, 상기 제2전극부와 상기 제2패드를 연결해 주는 제2라인부, 및 상기 각 연결 패드의 제3 및 제4패드를 연결해 주는 제3라인부를 포함할 수 있다.
실시 예에 의하면, 상기 제1 내지 제3라인부는 상기 제1패드, 상기 제2패드 및 상기 연결패드의 폭보다 작은 폭 및 길이를 가질 수 있다.
실시 예에 의하면, 상기 발광부는 상기 제1발광 소자와 상기 제2발광 소자가 교대로 배치되고 서로 직렬로 연결될 수 있다.
실시 예에 의하면, 상기 제1발광 소자의 상부에 배치된 제1전극은 상기 제2발광 소자의 상부에 배치된 제2전극과 와이어로 연결될 수 있다.
실시 예에 의하면, 실시 예에 의하면, 상기 제1 발광 소자와 상기 제2발광 소자는 서로 동일한 개수로 배치되며, 상기 와이어의 개수는 상기 발광부의 제1,2발광 소자의 개수 합의 1/2이며, 상기 제3라인부의 개수는 상기 와이어의 개수보다 작을 수 있다.
실시 예에 의하면, 상기 제1전극부와 상기 제2전극부는 반구 형상을 가지며, 상기 발광부 상에 몰딩 부재 및 상기 몰딩 부재의 둘레에 반사 부재가 배치될 수 있다.
실시 예에 의하면, 상기 제1 및 제2전극부에 직렬 연결된 제1,2발광소자의 발광부는 복수로 배치될 수 있다.
실시 예는 동일한 발광소자의 개수를 갖는 모듈에 비해 사이즈를 줄여줄 수 있다.
실시 예는 동일한 발광 소자 패키지 또는 조명 모듈의 사이즈 내에서 발광소자의 밀도나 배치 개수를 증가시켜 줄 수 있다.
실시 예는 발광 소자 패키지 또는 조명 모듈의 광속이 개선될 수 있다.
실시 예는 발광 소자 패키지 또는 조명 모듈의 발광 영역에서 발광소자가 배치된 패턴 이외의 패턴이 노출되지 않도록 함으로써, 광 반사율을 개선시켜 줄 수 있다.
실시 예는 발광 소자 패키지 또는 조명 모듈 및 이를 구비한 조명 시스템의 신뢰성이 개선될 수 있다.
도 1은 실시 예에 따른 발광 소자 패키지의 사시도이다.
도 2는 도 1에서 인접한 발광 소자들이 연결된 예를 나타낸 도면이다.
도 3은 도 1의 발광 소자 패키지의 A-A측 단면도이다.
도 4는 도 3의 발광 소자 패키지에서 전극의 극성을 설명하기 위한 도면이다.
도 5는 도 1의 발광 소자 패키지에서 회로기판의 배선 패턴을 나타낸 평면도이다.
도 6은 도 5의 발광 소자 패키지에서 회로기판의 배선 패턴을 설명하기 위한 부분 확대도이다.
도 7은 도 1의 발광 소자 패키지에서 보호층을 설명하기 위한 평면도이다.
도 8은 도 6의 배선 패턴 상에 도 7의 보호 층이 결합된 평면도이다.
도 8은 도 1의 발광 소자 패키지에서 제1발광 소자를 나타낸 측 단면도이다.
도 9는 도 1의 발광 소자 패키지에서 제2발광 소자를 나타낸 측 단면도이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
이하에서는 도 1 내지 도 8을 참고하여 본 발명의 실시 예에 따른 발광 소자 패키지 또는 조명 모듈을 설명한다. 이하, 설명의 편의를 위해, 복수의 발광 소자가 패키징된 발광 소자 패키지로 설명하기로 하며, 조명 모듈로 설명될 수 있다.
도 1은 실시 예에 따른 발광 소자 패키지의 사시도이고, 도 2는 도 1에서 인접한 발광 소자들이 연결된 예를 나타낸 도면이며, 도 3은 도 1의 발광 소자 패키지의 A-A측 단면도이고, 도 4는 도 3의 발광 소자 패키지에서 전극의 극성을 설명하기 위한 도면이며, 도 5는 도 1의 발광 소자 패키지에서 회로기판의 배선 패턴을 나타낸 평면도고, 도 6은 도 5의 발광 소자 패키지에서 회로기판의 배선 패턴을 설명하기 위한 부분 확대도이며, 도 7은 도 1의 발광 소자 패키지에서 보호층을 설명하기 위한 평면도이고, 및 도 8은 도 6의 배선 패턴 상에 도 7의 보호 층이 결합된 평면도이다.
도 1 내지 도 8을 참조하면, 발광 소자 패키지(100)은 회로기판(110), 상기 회로기판(110) 상에 발광부(130,130A)가 배치될 수 있다. 상기 발광부(130,130A)는 상기 회로기판(110) 상에 하나 또는 복수로 배치될 수 있다. 상기 발광부(130,130A)는 복수의 제1발광 소자(131)와 복수의 제2발광 소자(132)를 포함할 수 있다.
상기 제1,2발광 소자(131,132)는 회로 기판(110) 상에 배열될 수 있다. 상기 회로기판(110)은 도 1, 도 3 및 도 4와 같이, 베이스층(101), 상기 베이스층(101) 상에 절연층(103), 상기 절연층(103) 상에 배선층(107) 및 상기 배선층(107) 상에 보호층(105)이 형성될 수 있다. 상기 베이스층(101)은 금속 또는 비 금속 재질로 형성될 수 있다. 상기 베이스층(101)이 금속인 경우, Al, Cu, Fe 중 적어도 하나 또는 이둘 중 적어도 하나를 갖는 합금을 포함할 수 있다. 상기 배선층(107)이 비 금속 재질인 경우, 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함한다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 베이스층(101)의 재질은 예컨대, AlN일 수 있다. 상기 베이스층(101)은 상기 회로기판(110)의 하부 층으로 배치되어, 방열 기능을 수행할 수 있다. 도 1은 회로 기판(110) 상에서 보호 층(105)은 상기 배선층(107)의 일부 패턴 예컨대, 라인부의 패턴들을 덮어, 노출되지 않게 커버할 수 있다.
상기 절연층(103)은 상기 베이스층(101) 상에 배치되며, 프리 프레그(Preimpregnated Materials)를 포함하며, 에폭시 수지, 페놀 수지, 불포화 폴리에스터 수지 등을 포함할 수 있다.
상기 절연층(103) 상에 배선층(107)이 형성되며, 상기 배선층(107)은 배선 패턴을 포함하며, Cu, Au, Al, Ag 중 적어도 하나를 포함하며, 예컨대 Cu를 이용할 수 있다. 상기 보호층(105)은 상기 배선층(107) 상에 형성될 수 있다. 상기 보호층(105)은 솔더 레지스트를 포함하며, 상기 회로기판(110)의 상면에 본딩 패드나 각 종 노출 패턴 이외의 영역을 보호하게 된다. 상기 보호층(105)는 상기 배선층(107)의 두께보다 두껍게 제공되거나, 상기 배선층(107) 중에서 노출되지 않을 영역을 덮을 수 있다. 예컨대, 상기 배선층(107)는 도 3, 도 5 및 도 6에 도시된 라인부(P10,P11,P20)를 덮을 수 있다. 상기 라인부(P10,P11,P20)는 각 패드로부터 연장되거나 연결된 라인 패턴일 수 있다.
상기 회로기판(110)은 내부 또는 측면에 하나 또는 복수의 비아 홀이 형성될 수 있으며, 상기 비아 홀은 전원을 공급하는 경로로 사용될 수 있다. 상기 회로기판(110)에 비아 홀이 배치된 경우, 상기 회로기판(110)의 바닥에는 외부 연결용 패드가 배치될 수 있다.
상기 회로기판(110)의 배선층(107) 상에 발광 소자(131,132)들이 탑재될 수 있으며, 상기 발광 소자(131,132)는 상기 배선층(107)의 배선 패턴에 의해 직렬로 배치될 수 있다. 상기 회로기판(110)에 두 발광부(130,130A)가 배치된 경우, 각 발광부(130,130A)의 발광 소자(131,132)들은 직렬로 연결되며, 서로 다른 발광부의 발광 소자와는 병렬로 연결될 수 있다.
상기 각 발광부(130,130A)에서 제1발광소자(131)는 제2발광 소자(132)에 연결되며, 제2발광 소자(132)는 제1발광 소자(131)에 연결되어, 서로 직렬로 연결될 수 있다. 도 2와 같이, 상기 제1발광소자(131: C11)는 상부에 제1전극(152)이 배치되고 하부에 제2전극이 배치될 수 있으며, 상기 제2발광소자(132: C21)는 상부에 제2전극(150)이 배치되고 하부에 제1전극이 배치될 수 있다. 상기 제1발광 소자(131: C11)의 하부에 배치된 제2전극은 제4패드(P2)와 마주보며 배치되고 전기적으로 연결될 수 있고, 상기 제2발광 소자(132: C21)의 하부에 배치된 제1전극은 제3패드(P1)와 마주보며 배치되고 전기적으로 연결될 수 있다. 상기 제3패드(P1)과 상기 제4패드(P2)가 연결된 패드 패턴은 연결 패드로 정의될 수 있다.
상기 제1발광소자(131)는 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며, 상기 제1전극은 제1도전형 반도체층에 연결되며, 상기 제2전극은 제2도전형 반도체층에 연결될 수 있다. 상기 제2발광소자(132)는 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며, 상기 제1전극은 제1도전형 반도체층에 연결되며, 상기 제2전극은 제2도전형 반도체층에 연결될 수 있다. 따라서, 상기 제1발광소자(131)과 상기 제2발광소자(132)는 제1전극과 제2전극의 위치가 서로 반대측에 배치될 수 있다. 상기 제1도전형 반도체층은 n형 반도체층일 수 있고, 상기 제2도전형 반도체층은 p형 반도체층일 수 있으며, 또는 이의 반대일 수 있다. 상기 제1,2발광 소자(131,132)는 제1,2전극이 서로 반대측에 배치되는 수직형 LED 칩일 수 있다. 상기 각 발광부(130,130A)에서 제1,2발광 소자(131,132)의 개수는 서로 동일할 수 있다.
다른 예로서, 상기 제1발광 소자(131)는 상부에 제2전극 및 하부에 제1전극이 배치될 수 있으며, 상기 제2발광 소자(132)는 상부에 제1전극 및 하부에 제2전극이 배치될 수 있다.
도 5 및 도 6과 같이, 배선층(107)의 배선 패턴을 보면, 제1 및 제2단자부(113A,115A), 상기 제1단자부(113A)에 연결되는 제1전극부(113), 상기 제2단자부(115A)에 연결된 제2전극부(115), 상기 제1 및 제2 전극부(113,115) 사이에 패드 또는 패드 패턴을 포함할 수 있다.
상기 패드 또는 패드 패턴들은 상기 제1 전극부(113)에 연결된 제1패드(Pa), 상기 제2 전극부(115)에 연결된 제2패드(Pb), 상기 제1패드(Pa)와 상기 제2패드(Pb)로부터 이격되며 상기 제1패드(Pa)와 상기 제2패드(Pb) 사이에 서로 연결된 하나 또는 복수의 연결 패드의 제3 및 제4패드(P1,P2)를 포함할 수 있다. 상기 제3,4패드(P1,P2)를 갖는 연결 패드는 제1,2패드(Pa,Pb) 사이에 하나로 배치되거나, 복수로 배치될 수 있으며, 그 위에 제1,2발광 소자(131,132)가 적어도 하나씩 배치될 수 있다.
상기 제1 전극부(113) 및 제2 전극부(115)는 상기 발광부(130,130A)의 외측 둘레에 배치될 수 있다. 상기 제1 전극부(113)는 상기 발광부(130,130A)의 일측에 반구형 형상 또는 원호 형상으로 형성될 수 있으며, 상기 제2 전극부(115)는 상기 발광부(130,130A)의 타측에 반구형 형상 또는 원호 형상으로 형성될 수 있다. 상기 제1 및 제2 전극부(113,115)의 외곽 형상은 원 형상 또는 링 형상으로 형성될 수 있다. 상기 제1 및 제2 전극부(113,115) 사이에는 전극 분리부가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 및 제2 전극부(113,115)에는 다수의 구멍(114)이 배치되어, 반사 부재(140) 또는 보호층(105)과의 결합을 강화시켜 줄 수 있다.
상기 연결 패턴의 각 패드 상에는 발광 소자(131,132)가 각각 배치될 수 있다. 도 1, 도 5 및 도 6과 같이, 예컨대, 상기 제1패드(Pa) 상에는 제1발광 소자(131)가 배치될 수 있으며, 상기 제2패드(Pb) 상에는 제2발광 소자(132)가 배치될 수 있으며, 상기 제3 및 제4패드(P1,P2) 중 어느 하나에는 제1 또는 제2발광 소자(132) 중 어느 하나가 배치되며, 상기 제3 및 제4패드(P1,P2) 중 다른 하나에는 다른 발광 소자가 배치될 수 있다. 예컨대, 연결 패드의 제3패드(P1) 상에는 제2발광 소자(132)가 배치되고, 제4패드(P2) 상에는 제1발광 소자(131)가 배치될 수 있다.
도 5, 도 6 및 도 8과 같이, 상기 제1패드(Pa)는 상기 제1 전극부(113)와 제1라인부(P10)로 연결되며, 상기 제2패드(Pb)는 상기 제2 전극부(115)와 제2라인부(P20)로 연결되며, 상기 제3 및 제4패드(P1,P2)는 제3라인부(P11)로 서로 연결될 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 길이(D2)는 250 마이크로 미터 이하 예컨대, 150 내지 250 마이크로 미터의 범위로 배치될 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 길이(D2)가 상기 범위를 벗어날 경우 모듈 사이즈가 증가될 수 있고 상기 범위보다 작을 경우 발광 소자 간의 간격이 좁아 열 간섭이나 광 간섭이 발생될 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 길이(D2)는 인접한 두 발광 소자를 연결하는 와이어의 길이보다 짧을 수 있다.
여기서, 서로 연결되지 않는 두 연결 패턴 사이의 간격(D1)은 예컨대, 300 마이크로 미터 이하 예컨대, 250 내지 300 마이크로 미터의 범위일 수 있다. 상기 간격(D1)은 연결패드의 제3,4패드(P1,P2)들 사이의 간격, 제1패드(Pa)와 제3패드(P1) 사이의 간격, 제2패드(Pb)와 제4패드(P2) 사이의 간격일 수 있다. 이러한 간격(D1)은 인접한 패턴들 간의 전기적인 간섭을 방지할 수 있는 거리로 배치될 수 있으며, 상기의 구동 전압에 따라 다를 수 있다.
상기 제1 내지 제3라인부(P10,P20,P11)는 상기 제1패드(Pa), 상기 제2패드(Pb) 및 상기 연결패드의 제3,4패드(P1,P2)의 폭보다 작은 폭 및 길이를 가질 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)는 제1,2패드(P10,P20)와 상기 연결 패드의 제3,4패드(P1,P2)와 동일한 두께이거나 더 얇은 두께일 수 있다. 상기 제1 내지 제3라인부(P10,P20,P11)의 두께가 더 얇을 경우 보호 층이 형성되어 광 반사 면적은 증대시켜 줄 수 있다.
상기 제1패드(Pa) 및 제2패드(Pb)는 상기 발광부(130,130A)의 개수와 동일할 수 있다. 상기 제3 및 제4패드(P1,P2)를 갖는 연결 패드의 그룹은 하나 이상일 수 있으며, 예컨대 1개 또는 2개 이상일 수 있다. 이러한 상기 제3 및 제4패드(P1,P2)를 갖는 연결 패드의 그룹 개수는 구동 전압에 따라 다를 수 있다.
도 1과 같이, 제1발광 소자(131) 중에서 입력측 제1소자(C10)는 제1패드(Pa) 상에 배치될 수 있다. 상기 제1발광 소자(131) 중에서 내측에 배치된 제2소자(C11)들은 제4패드(P2) 상에 각각 배치될 수 있다. 상기 제2발광 소자(132) 중에서 출력측 제3소자(C20)는 제2패드(Pb) 상에 배치되며, 내측에 배치된 제4소자들(C21)은 제3패드(P1) 상에 배치될 수 있다.
도 2 내지 도 4와 같이, 상기 제4패드(P2)에 배치된 제1발광소자(131)의 제2소자(C11)들은 제4패드(P2)와 전도성 접착제로 본딩되어 전기적으로 연결될 수 있으며, 상부에 제1전극이 배치될 수 있다. 상기 제3패드(P1)에 배치된 제2발광소자(132)의 제4소자(C21)들은 제3패드(P1)와 전도성 접착제로 본딩되어 전기적으로 연결될 수 있으며, 상부에 제2전극(150)이 배치될 수 있다. 상기 제3 및 제4패드(P1,P2) 상에 배치된 제1 및 제2발광 소자(131,132)의 제3 및 제4소자(C11,C21)들은 제3라인부(P11)에 의해 연결될 수 있다.
도 3 및 도 4와 같이, 상기 제1발광소자(131)의 제2소자(C11)는 하부에 제2전극 및 상부에 제1전극(152)이 배치될 수 있으며, 제2발광소자(132)의 제4소자(C21)는 하부에 제1전극 및 상부에 제2전극(150)이 배치될 수 있다.
상기 제2소자(C11) 및 제4소자(C21)는 각 제4 및 제3패드(P2,P1)에 전도성 접착제로 각각 본딩될 수 있으며, 상기 전도성 접착제는 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 도전성 페이스트는 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다. 따라서, 상기 제4패드(P2) 상에 배치된 제2소자(C11)에서 제4소자(C21) 방향으로 연결된 경우, 상기 제2소자(C11)의 상부에 배치된 제1전극(152)은 제4소자(C21)의 상기 제4패드(P2) 상에 배치된 제2소자(C11)의 제1전극(152)는 제4소자(C21)의 제2전극(150)과 와이어(135)로 직렬로 연결될 수 있다. 상기 제3패드(P1) 상에 배치된 제4소자(C21)에서 제2소자(C11) 방향으로 연결된 경우, 제3라인부(P11)에 의해 제4소자(C21)의 하부 전극이 제2소자(C11)의 하부 전극과 연결될 수 있다.
상기 각 발광부(130,130A)에서 와이어의 개수는 상기 발광 소자(131,132)의 개수 합의 1/2일 수 있다. 이는 상기 제1 및 제2라인부(P10,P20) 각각은 각 발광부(130,130A)에서 서로 동일한 개수로 배치될 수 있다. 상기 제3라인부(P11)의 개수는 상기 와이어(135)의 개수보다 작을 수 있으며, 예컨대 와이어(135)의 개수보다 1개 더 작을 수 있다. 즉, 각 발광부에서 와이어(135)의 개수는 상기 제3라인부(P11)보다 한 개 더 많을 수 있다.
실시 예는 도 1과 같이, 와이어(135) 및 제3라인부(P11)가 교대로 발광 소자(131,132) 간을 서로 연결해 줌으로써, 상기 와이어(135)가 배선 패턴의 일부인 본딩 패드에 직접 연결되는 공정을 줄여줄 수 있다. 또한 와이어가 본딩 패드에 연결될 때, 해당 본딩 패드를 각각 노출시켜 주어여 하므로, 발광 소자 패키지의 공간이 증가될 수 있다. 또한 상기 와이어가 본딩되는 본딩 패드를 노출함으로써, 상기 본딩 패드의 표면에 도금된 Au층에 의해 광속이 저하될 수 있다. 실시 예는 발광 소자들 사이의 간격을 줄이고 연결 방식을 와이어(135)나 라인부(P10,P20,P11)로 연결해 주어, 본딩 패드에 삭제로 인한 발광 면의 감소시키고 광속을 증가시켜 줄 수 있다.
도 7은 도 1의 보호층(105)의 예로서, 도 5의 배선 패턴에 대응되는 영역이 오픈되어 있으며, 예컨대 각 단자부에 대응되는 오픈 영역(OP1,OP3)과, 각 전극부에 대응되는 오픈 영역(113B,115B), 및 전극 분리부에 대응되는 오픈 영역(OP2)이 각각 배치될 수 있다. 상기 각 전극부에 대응되는 오픈 영역(113B,115B) 내측에는 각 제1패드, 제2패드, 및 연결패드의 제3,4패드에 대응되는 오픈 영역(TH1)들이 배치될 수 있다. 실시 예는 라인부를 상기 보호층(105)으로 커버할 수 있어, 발광 소자가 탑재되지 않는 패턴이 노출되는 것을 방지할 수 있다. 이에 따라 광 추출 효율 및 광속은 개선될 수 있다. 상기 오픈 영역들은 상기 보호층의 상면에서 하면까지 관통된 영역일 수 있다.
도 8은 도 7의 보호층(105)이 덮는 배선 패턴의 각 부가 노출될 수 있다.
도 8은 도 5와 함께 설명하면, 제1 전극부(113)에는 제1패드(Pa)가 제1라인부(P10)에 의해 연결되며, 상기 제1패드(Pa)는 제3패드(P1)와 이격되며, 상기 연결 패드의 제3패드(P1)는 제4패드(P2)와 제3라인부(P11)에 의해 연결될 수 있다. 상기 연결패드의 제3 및 제4패드(P1,P2)의 그룹은 하나 이상이 배열될 수 있다. 마지막 제4패드(P2)는 제2패드(Pb)로부터 이격될 수 있으며, 상기 제2패드(Pb)는 제2라인부(P20)에 의해 제2 전극부(115)와 연결될 수 있다.
도 1, 도 3 및 도 4와 같이, 상기 회로 기판(110) 상에는 몰딩 부재(142) 및 상기 몰딩 부재(142)의 둘레에는 반사 부재(140)가 배치될 수 있다. 상기 반사 부재(140)는 상기 발광부(130,130A)의 둘레 및 상기 몰딩 부재(142)의 둘레에 배치될 수 있다.
상기 반사 부재(140)는 발광 소자(131,132)으로부터 외측으로 방출된 광을 반사시켜 준다. 상기 반사부재(140)는 링 형상을 갖고 상기 보호층(105)의 두께보다 두꺼운 두께로 형성되며, 입사되는 광을 효과적으로 반사시켜 줄 수 있다. 상기 반사부재(140)는 상기 제1 및 제2전극부(113,115) 상에 배치되고, 상기 몰딩 부재(142)의 외측을 커버할 수 있다.
상기 반사부재(140)는 실리콘 또는 에폭시와 같인 수지 재질을 포함하며, 내부에 금속 산화물이 첨가될 수 있다. 상기 금속 산화물은 상기 몰딩 부재의 굴절률보다 높은 굴절률을 갖는 물질로서, 예컨대 TIO2, Al2O3, 또는 SiO2를 포함한다. 상기 금속 산화물은 상기 반수 부재 내에 5wt% 이상으로 첨가될 수 있으며, 상기 발광 소자(131,132)로부터 방출된 광에 대해 50% 이상 예컨대, 78% 이상의 반사율을 나타낸다. 상기 반사부재(140)의 높이는 600±20㎛이며, 너비는 1000±100㎛ 범위로 형성될 수 있다. 상기 반사부재(140)의 높이가 너무 낮거나 높은 경우, 광 반사효율이 저하될 수 있다. 또한 상기 반사부재(140)의 너비가 너무 좁은 경우 형성에 어려움이 있고, 너무 넓은 경우 방열 효율이 저하될 수 있다.
상기 몰딩 부재(142)는 실리콘 또는 에폭시와 같은 투명한 수지 재질로 형성될 수 있다. 상기 몰딩 부재(142)는 탑뷰 형상이 원형 형상일 수 있으며, 츠 단면 형상이 다각형 형상 또는 반구형 형상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(142) 상부에 광학 렌즈가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몰딩 부재(142)는 상기 와이어(135)의 고점 높이보다는 높게 배치될 수 있다. 상기 몰딩 부재(142)는 상기 발광 소자(131,132)의 상면으로부터 180㎛~200㎛ 범위로 형성될 수 있다.
상기 몰딩 부재(142) 내에는 형광체가 첨가될 수 있으며, 상기 형광체는 황색 형광체, 녹색 형광체, 청색 형광체, 적색 형광체 중 적어도 하나를 포함할 수 있으며, 예를 들면, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활성화되는 질화물계 형광체·산질화물계 형광체·사이어론계 형광체, Eu 등의 란타노이드계, Mn 등의 천이금속계의 원소에 의해 주로 활성화되는 알칼리 토류 할로겐 아파타이트 형광체, 알칼리 토류 금속 붕산 할로겐 형광체, 알칼리 토류 금속 알루민산염 형광체, 알칼리 토류 규산염, 알칼리 토류 황화물, 알칼리 토류 티오갈레이트, 알칼리 토류 질화규소, 게르마늄산염, 또는, Ce 등의 란타노이드계 원소에 의해 주로 활성화되는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활성화되는 유기 및 유기 착체 등으로부터 선택되는 적어도 어느 하나 이상일 수 있다. 구체적인 예로서, 상기의 형광체를 사용할 수 있지만, 이것에 한정되지 않는다.
상기 몰드 부재(142)의 외측 윤곽선은 원 형상을 갖고, 상기 반사부재(140)와 접촉될 수 있다. 상기 몰드 부재(142)와 상기 반사부재(140)는 서로 다른 종류의 실리콘 재질로 형성될 수 있으며, 두 부재 간의 접착력은 개선될 수 있다. 또한 상기 반사 부재(140)는 상기 몰딩 부재(142)의 넘침을 방지할 수 있다. 상기 회로 기판(110)의 상부에는 발광 소자들의 보호를 위한 보호 소자가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 발광 소자와 발광 소자 사이에 와이어 연결을 위한 본딩 패드를 별도로 제공하지 않게 되므로, 발광 면의 너비 또는 직경이 20W를 기준으로 10mm 이하로 제공될 수 있다. 즉, 발광 소자 패키지의 사이즈를 줄여줄 수 있다. 또한 와이어 본딩 패드가 제거됨으로써, 반사율 향상에 따른 광 성능이 개선될 수 있다.
도 9는 실시 예의 발광 소자 패키지의 제1발광 소자의 예이다.
도 9를 참조하면, 제1발광 소자는 상부에 제1도전형 반도체층(11)과 전기적으로 연결된 제1전극(91)이 배치되고 하부에 제2도전형 반도체층(13)과 전기적으로 연결된 제2전극(90)이 배치된 구조를 제공할 수 있다.
상기 제1발광 소자는 제1전극(91), 발광 구조물(10), 및 상기 발광 구조물(10)의 아래에 복수의 전도층(96,97,98,99)을 갖는 제2전극(90)을 포함한다. 상기 발광 구조물(10)의 구성은 도 9의 설명을 참조하기로 한다. 상기 제1전극(91)은 상기 발광 구조물(10) 상에 배치되며, 가지 패턴 또는 암 패턴(91A)와 같은 전극을 가질 수 있다.
상기 발광구조물(10)은 제1 도전형 반도체층(11), 제2 도전형 반도체층(13), 및 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 활성층(12)을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 n형 도펀트를 갖는 반도체일 수 있으며, 상기 제2 도전형 반도체층(13)은 p형 도펀트를 갖는 반도체일 수 있다. 상기 발광 구조물(10)은 II족 내지 V족 원소 및 III족 내지 V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. 상기 제1 및 제2 도전형 반도체층(11,13)은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 상기 상기 활성층(12)은 우물층/장벽층을 포함하며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. 상기 발광 구조물(10)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
상기 제2전극(90)은 상기 제2도전형 반도체층(75) 아래에 배치되며, 접촉층(96), 반사층(97), 본딩층(98) 및 전도성 지지 부재(99)를 포함한다. 상기 제2전극(90)은 상기 제2도전형 반도체층(75)과 전기적으로 연결될 수 있다.
상기 접촉층(96)은 반도체층 예컨대, 제2도전형 반도체층(75)과 접촉된다. 상기 접촉층(96)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(96) 아래에 반사층(97)이 배치되며, 상기 반사층(97)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(97)은 상기 제2도전형 반도체층(75) 아래에 접촉될 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사층(97) 아래에는 본딩층(98)이 배치되며, 상기 본딩층(98)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(75)과 제2전극(90) 사이에 하부 보호층(83) 및 전류 블록킹층(85)이 배치된다. 상기 하부 보호층(83)은 상기 제2도전형 반도체층(75)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 하부 보호층(83)은 투명한 전도성 물질 또는 절연성 물질을 포함하며, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 하부 보호층(83)의 내측부는 상기 제2도전형 반도체층(75) 아래에 배치되고, 외측부는 상기 발광 구조물의 측면보다 더 외측에 배치된다. 상기 전류 블록킹층(85)은 제2도전형 반도체층(75)과 접촉층(96) 또는 반사층(97) 사이에 배치될 수 있다. 상기 전류 블록킹층(85)은 절연물질을 포함하며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전류 블록킹층(85)은 쇼트키 접촉을 위한 금속으로도 형성될 수 있다.
상기 전류 블록킹층(85)은 상기 발광 구조물 위에 배치된 제1전극(91)과 상기 발광 구조물의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(85)은 상기 제2전극으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다. 상기 전류 블록킹층(85)은 하나 또는 복수로 배치될 수 있으며, 제1전극(91)과 수직 방향으로 적어도 일부 또는 전 영역이 오버랩될 수 있다.
상기 본딩층(98) 아래에는 지지 부재(99)가 형성되며, 상기 지지 부재(99)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(99)는 다른 예로서, 전도성 시트로 구현될 수 있다.
상기 제1도전형 반도체층(41)의 상면에는 러프니스와 같은 광 추출 구조(미도시)로 형성될 수 있다. 상기 반도체층의 표면에는 절연층(87)이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 이에 따라 발광 구조물(10) 위에 제1전극(91) 및 아래에 지지 부재(99)를 갖는 수직형 전극 구조를 갖는 발광 칩이 제조될 수 있다.
도 10은 실시 예의 발광 소자 패키지의 제2발광 소자의 예이다.
도 10을 참조하면, 제1발광 소자는 상부에 제2도전형 반도체층(13)과 전기적으로 연결된 제2전극(25)이 배치되고 하부에 제1도전형 반도체층(11)과 전기적으로 연결된 제1전극(이하, 설명의 편의를 위해 제2 전극층(50) 또는 하부 전극층으로 설명함)이 배치된 구조를 제공할 수 있다.
상기 제1발광 소자는, 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 제1 전극층(20), 상기 제1전극층(20) 아래에 제2 전극층(50), 상기 제1 및 제2전극층(20,50) 사이에 절연층(41), 및 제2전극(25)을 포함할 수 있다.
상기 발광구조물(10)은 제1 도전형 반도체층(11), 제2 도전형 반도체층(13), 및 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 활성층(12)을 포함할 수 있다. 상기 제1도전형 반도체층(11)은 상부에 광 추출을 위한 광 추출 구조(11A)가 형성될 수 있다. 상기 제1 도전형 반도체층(11)은 n형 도펀트를 갖는 반도체일 수 있으며, 상기 제2 도전형 반도체층(13)은 p형 도펀트를 갖는 반도체일 수 있다. 상기 발광 구조물(10)은 II족 내지 V족 원소 및 III족 내지 V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. 상기 제1 및 제2 도전형 반도체층(11,13)은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 상기 상기 활성층(12)은 우물층/장벽층을 포함하며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. 상기 발광 구조물(10)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
상기 제1전극층(20)은 상기 발광 구조물(10)과 제2전극층(50) 사이에 배치되며, 상기 발광 구조물(10)의 제2 도전형 반도체층(13)과 전기적으로 연결되며, 상기 제2전극층(50)과 전기적으로 절연된다. 상기 제1전극층(20)은 제2전극(25)과 제2 도전형 반도체층(13)을 전기적으로 연결해 준다.
상기 제1전극층(20)은 제1 접촉층(15), 반사층(17) 및 캡핑층(19)를 포함하며, 상기 제1 접촉층(15)는 상기 반사층(17)과 제2 도전형 반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 캡핑층(19) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 캡핑층(19)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 접촉층(15)은 상기 제2 도전형 반도체층(13)에 접촉되며, 예컨대 상기 제2 도전형 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.
상기 반사층(17)은 상기 제1 접촉층(15)과 캡핑층(19)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.
상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2 도전형 반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2 도전형 반도체층(13)과 접촉될 수 있다.
실시 예에 따른 발광소자는 상기 반사층(17) 아래에 배치된 캡핑층(capping layer)(19)을 포함할 수 있다. 상기 캡핑층(19)은 상기 반사층(17)의 하면과 접촉되고, 접촉부(34)가 제2전극(25)과 결합되어, 상기 제2전극(25)으로부터 공급되는 전원을 전달하는 배선층(107)으로 기능한다. 상기 캡핑층(19)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다.
상기 캡핑층(19)의 접촉부(34)는 상기 발광 구조물(10)과 수직 방향으로 오버랩되지 않는 영역에 배치되며, 상기 제2전극(25)과 수직하게 오버랩된다. 상기 캡핑층(19)의 접촉부(34)는 상기 제1 접촉층(15) 및 반사층(17)과 수직 방향으로 오버랩되지 않는 영역에 배치된다. 상기 캡핑층(19)의 접촉부(34)는 상기 발광 구조물(10)보다 낮은 위치에 배치되며, 상기 제2전극(25)과 직접 접촉될 수 있다.
상기 제2전극(25)은 단층 또는 다층으로 형성될 수 있으며, 단층은 Au일 수 있고, 다층인 경우 Ti, Ag, Cu, Au 중 적어도 2개를 포함할 수 있다. 여기서, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있다. 상기 반사층(17) 및 상기 제1 접촉층(15) 중 적어도 하나가 제2전극(25)과 직접 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(25)은 제1전극층(20)의 외 측벽과 상기 발광 구조물(10) 사이의 영역에 배치될 수 있다. 상기 제1전극(25)의 둘레에는 상기 하부 보호층(30) 및 투광층(45)이 접촉될 수 있다.
하부 보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2 도전형 반도체층(13)의 하면 및 상기 제1 접촉층(15)과 접촉될 수 있고, 상기 반사층(17)과 접촉될 수 있다.
상기 하부 보호층(30) 중 상기 발광 구조물(10)과 수직 방향으로 오버랩되는 내측부는 상기 돌출부(16)의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 하부 보호층(30)의 외측부는 상기 캡핑층(19)의 접촉부(34) 위로 연장되며 상기 접촉부(34)와 수직 방향으로 오버랩되게 배치된다. 상기 하부 보호층(30)의 외측부는 상기 제2전극(25)과 접촉될 수 있으며, 예컨대 상기 제2전극(25)의 둘레 면에 배치될 수 있다.
상기 하부 보호층(30)의 내측부는 상기 발광 구조물(10)과 상기 제1전극층(20) 사이에 배치되며, 외측부는 투광층(45)과 상기 캡핑층(19)의 접촉부(34) 사이에 배치될 수 있다. 상기 하부 보호층(30)의 외측부는 상기 발광구조물(10)의 측벽보다 외측 영역으로 연장되어, 습기가 침투하는 것을 방지할 수 있다.
상기 하부 보호층(30)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 상기 하부 보호층(30)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 하부 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 하부 보호층(30)은 투명한 재질로 형성될 수 있다.
실시 예에 따른 발광소자는 상기 제1 전극층(20)과 상기 제2 전극층(50)을 전기적으로 절연시키는 절연층(41)을 포함할 수 있다. 상기 절연층(41)은 상기 제1 전극층(20)과 상기 제2 전극층(50) 사이에 배치될 수 있다. 상기 절연층(41)의 상부는 상기 하부 보호층(30)에 접촉될 수 있다. 상기 절연층(41)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
상기 절연층(41)은 상기 제1 전극층(20)의 하면과 상기 제2전극층(50)의 상면에 접촉되며, 상기 하부 보호층(30), 캡핑층(19), 접촉층(15), 반사층(17) 각각의 두께보다는 두껍게 형성될 수 있다.
상기 제2 전극층(50)은 상기 절연층(41) 아래에 배치된 확산 방지층(52), 상기 확산 방지층(52) 아래에 배치된 본딩층(54) 및 상기 본딩층(54) 아래에 배치된 전도성 지지부재(56)를 포함할 수 있으며, 상기 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극층(50)은 상기 확산 방지층(52), 상기 본딩층(54), 상기 전도성 지지부재(56) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 상기 확산 방지층(52) 또는 상기 본딩층(54) 중 적어도 하나는 형성하지 않을 수 있다.
상기 확산 방지층(52)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 확산 방지층(52)은 절연층(41)과 본딩층(54) 사이에서 확산 장벽층으로 기능할 수도 있다. 상기 확산 방지층(52)은 본딩층(54) 및 전도성 지지부재(56)와 전기적으로 연결되고, 상기 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다.
상기 확산 방지층(52)은 상기 본딩층(54)이 제공되는 공정에서 상기 본딩층(54)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 방지층(52)은 상기 본딩층(54)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다.
상기 본딩층(54)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(56)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(54)은 시드(seed) 층을 포함할 수도 있다.
상기 전도성 지지부재(56)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 전도성 지지부재(56)은 발광 소자를 지지하기 위한 층으로서, 그 두께는 제2전극층(50)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다.
한편, 제2접촉층(33)은 상기 제1 도전형 반도체층(11)의 내부에 배치되고 상기 제1 도전형 반도체층(11)과 접촉된다. 상기 제2접촉층(33)의 상면은 상기 제1 도전형 반도체층(11)의 하면보다 위에 배치될 수 있으며, 제1 도전형 반도체층(11)과 전기적으로 연결되고, 상기 활성층(12) 및 제2 도전형 반도체층(13)과 절연된다.
상기 제2 접촉층(33)은 상기 제2 전극층(50)에 전기적으로 연결될 수 있다. 상기 제2 접촉층(33)은 상기 제1전극층(20), 상기 활성층(12) 및 상기 제2 도전형 반도체층(15)을 관통하여 배치될 수 있다. 상기 제2 접촉층(33)은 상기 발광 구조물(10) 내에 배치된 리세스(recess)(2)에 배치되고, 상기 활성층(12) 및 제2 도전형 반도체층(15)과 하부 보호층(30)에 의해 절연된다. 상기 제2 접촉층(33)는 복수개가 서로 이격되어 배치될 수 있다.
상기 제2 접촉층(33)은 제2전극층(50)의 돌기(51)에 연결될 수 있으며, 상기 돌기(51)는 상기 확산 방지층(52)으로부터 돌출될 수 있다. 상기 돌기(51)은 절연층(41) 및 하부 보호층(30) 내에 배치된 홀(41A)을 통해 관통되고, 제1전극층(20)과 절연될 수 있다.
상기 제2 접촉층(33)는 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 돌기(501)는 다른 예로서, 상기 확산 방지층(52) 및 본딩층(54)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 상기 돌기(51)은 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
제2전극(25)은 상기 제1 전극층(20)과 상기 제2도전형 반도체층(13)에 전기적으로 연결되며, 상기 발광구조물(10)의 측벽 외측의 영역에 노출될 수 있다. 상기 제2전극(25)은 하나 또는 복수로 배치될 수 있다. 상기 제2전극(25)은 예컨대 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다.
투광층(45)은 상기 발광구조물(10)의 표면을 보호하고, 상기 제2전극(25)와 상기 발광구조물(10)의 사이를 절연시킬 수 있고, 상기 하부 보호층(30)의 주변부와 접촉될 수 있다. 상기 투광층(45)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 투광층(45)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 투광층(45)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 투광층(45)은 설계에 따라 생략될 수도 있다. 실시 예에 의하면, 상기 발광구조물(10)은 상기 제1 전극층(20)과 상기 제2 전극층(50)에 의해 구동될 수 있다.
제1발광 소자는 발광 구조물(10)의 일부 위 또는 그 주변에 제2전극(25)이 배치되고, 하부에 제1전극으로서 지지 부재를 갖는 제2전극층(50)이 배치된 수직형 전극 구조를 갖는 발광 칩이 제공될 수 있다.
한편, 실시 예에 따른 발광 소자 패키지는 광원 장치에 적용될 수 있다. 또한, 광원 장치는 산업 분야에 따라 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다. 광원 장치의 예로, 표시 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 발광소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다. 또한, 표시 장치는 컬러 필터를 포함하지 않고, 적색(Red), 녹색(Gren), 청색(Blue) 광을 방출하는 발광소자가 각각 배치되는 구조를 이룰 수도 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
광원 장치의 다른 예인 조명 장치는 커버, 광원 모듈, 방열체, 전원 제공부, 내부 케이스, 소켓을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 부재와 홀더 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 회로기판
131,132: 발광 소자
113,115: 전극부
135: 와이어
140: 반사 부재
142: 몰딩 부재
Pa: 제1패드
Pb: 제2패드
P1: 제3패드
P2: 제4패드
P10,P11,P20: 라인부

Claims (11)

  1. 서로 분리된 제1 및 제2전극부와, 상기 제1 및 제2 전극부 사이에 복수의 패드를 갖는 회로기판; 및
    상기 복수의 패드 상에 배치된 복수의 제1발광 소자와 복수의 제2발광 소자를 포함하며,
    상기 회로기판의 복수의 패드는,
    상기 제1전극부에 연결된 제1패드;
    상기 제2전극부에 연결된 제2패드; 및
    상기 제1 및 제2패드 사이에 배치되며 서로 연결된 제3 및 제4패드를 갖는 연결 패드; 를 포함하며,
    상기 제1 및 제2 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고,
    상기 제1패드 및 상기 제4패드은 상기 제1발광 소자의 제2전극과 마주보게 배치되고 전기적으로 연결되며,
    상기 제2패드 및 상기 제3패드는 상기 제2발광 소자의 제1전극과 마주보게 배치되고 전기적으로 연결되며,
    상기 제1발광 소자의 제1전극과 상기 제2발광 소자의 제2전극은 와이어로 연결되는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 연결 패드는 상기 제1,2패드 사이에 복수로 배치되며,
    상기 회로 기판은 상기 제1전극부와 상기 제1패드를 연결해 주는 제1라인부, 상기 제2전극부와 상기 제2패드를 연결해 주는 제2라인부, 및 상기 각 연결 패드의 제3 및 제4패드를 연결해 주는 제3라인부를 포함하는 발광 소자 패키지.
  3. 제2항에 있어서,
    상기 제1 내지 제3라인부는 상기 제1패드, 상기 제2패드 및 상기 연결패드의 폭보다 작은 폭 및 길이를 갖는 발광 소자 패키지.
  4. 제2항에 있어서, 상기 제1발광 소자와 상기 제2발광 소자는 서로 교대로 배치되고 직렬 연결되는 발광 소자 패키지.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제3라인부는 상기 와이어의 길이보다 짧은 길이를 갖는 발광 소자 패키지.
  6. 제5항에 있어서,
    상기 제1 발광 소자와 상기 제2발광 소자는 서로 동일한 개수로 배치되며,
    상기 와이어의 개수는 상기 발광부의 제1,2발광 소자의 개수 합의 1/2이며,
    상기 제3라인부의 개수는 상기 와이어의 개수보다 작은 발광 소자 패키지.
  7. 제5항에 있어서,
    상기 제1전극부와 상기 제2전극부는 반구 형상을 가지며,
    상기 제1 및 제2발광 소자 상에 몰딩 부재 및 상기 몰딩 부재의 둘레에 반사 부재가 배치된 발광 소자 패키지.
  8. 제5항에 있어서,
    상기 제1전극부와 상기 제2전극부 사이에 상기 제1발광 소자와 상기 제2발광 소자가 직렬로 연결된 발광부는 복수로 배치되는 발광 소자 패키지.
  9. 회로 기판;
    상기 회로 기판 상에 배치되며 서로 이격된 제1 및 제2 전극부;
    상기 제1 및 제2 전극부 사이에 배치되며, 서로 이격된 복수의 패드 패턴;
    상기 회로 기판 상에 배치되는 복수의 제1 발광 소자;
    상기 회로 기판 상에 배치되는 복수의 제2 발광 소자; 및
    상기 서로 이격된 복수의 패드 패턴 사이에 배치되는 와이어; 를 포함하고,
    상기 패드 패턴은 제1 패드, 제2 패드 및 상기 제1 패드와 상기 제2 패드 사이에 배치되는 연결 패드를 포함하고,
    상기 제1 발광 소자는 상기 제1 패드 상에 배치되고,
    상기 제2 발광 소자는 상기 제2 패드 상에 배치되며,
    상기 와이어는 상기 제1 발광 소자와 상기 제2 발광 소자 사이에 배치되는 발광 소자 패키지.
  10. 제9항에 있어서,
    상기 연결 패드에는 제2발광 소자와 제1발광 소자가 배치되고 상기 연결 패드의 라인 패턴으로 연결되는 발광 소자 패키지.
  11. 제9항에 있어서,
    상기 제1 및 제2패드는 상기 제1 및 제2 전극부에 라인 패턴으로 연결되는 발광 소자 패키지.
KR1020170120654A 2017-09-19 2017-09-19 발광 소자 패키지 KR102402577B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170120654A KR102402577B1 (ko) 2017-09-19 2017-09-19 발광 소자 패키지
KR1020220062725A KR102432221B1 (ko) 2017-09-19 2022-05-23 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170120654A KR102402577B1 (ko) 2017-09-19 2017-09-19 발광 소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220062725A Division KR102432221B1 (ko) 2017-09-19 2022-05-23 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20190032115A true KR20190032115A (ko) 2019-03-27
KR102402577B1 KR102402577B1 (ko) 2022-05-26

Family

ID=65906850

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170120654A KR102402577B1 (ko) 2017-09-19 2017-09-19 발광 소자 패키지
KR1020220062725A KR102432221B1 (ko) 2017-09-19 2022-05-23 발광 소자 패키지

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220062725A KR102432221B1 (ko) 2017-09-19 2022-05-23 발광 소자 패키지

Country Status (1)

Country Link
KR (2) KR102402577B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129395A (ko) * 2019-05-08 2020-11-18 퀀텀매트릭스 주식회사 정보 통신용 반도체 발광소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008075A (ja) * 2001-06-27 2003-01-10 Toyoda Gosei Co Ltd Ｌｅｄランプ
JP2014045089A (ja) * 2012-08-27 2014-03-13 Citizen Electronics Co Ltd Ｌｅｄ発光装置
JP2014195055A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
KR20140132517A (ko) * 2013-05-08 2014-11-18 엘지이노텍 주식회사 발광 소자
JP2017130496A (ja) * 2016-01-18 2017-07-27 日亜化学工業株式会社 発光装置
KR20180079814A (ko) * 2017-01-02 2018-07-11 주식회사 루멘스 디스플레이 모듈용 멀티 픽셀 led 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008075A (ja) * 2001-06-27 2003-01-10 Toyoda Gosei Co Ltd Ｌｅｄランプ
JP2014045089A (ja) * 2012-08-27 2014-03-13 Citizen Electronics Co Ltd Ｌｅｄ発光装置
JP2014195055A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
KR20140132517A (ko) * 2013-05-08 2014-11-18 엘지이노텍 주식회사 발광 소자
JP2017130496A (ja) * 2016-01-18 2017-07-27 日亜化学工業株式会社 発光装置
KR20180079814A (ko) * 2017-01-02 2018-07-11 주식회사 루멘스 디스플레이 모듈용 멀티 픽셀 led 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129395A (ko) * 2019-05-08 2020-11-18 퀀텀매트릭스 주식회사 정보 통신용 반도체 발광소자

Also Published As

Publication number Publication date
KR20220075282A (ko) 2022-06-08
KR102432221B1 (ko) 2022-08-12
KR102402577B1 (ko) 2022-05-26

Similar Documents

Publication Publication Date Title
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
KR20180073866A (ko) 반도체 소자
KR20180131303A (ko) 발광소자 패키지 및 광원 장치
KR20190083042A (ko) 발광소자 패키지
KR20190025333A (ko) 발광소자 패키지
KR20190014957A (ko) 반도체 소자 패키지 및 광원 장치
KR102432221B1 (ko) 발광 소자 패키지
KR20160094213A (ko) 발광 소자 패키지 및 조명 장치
KR102610607B1 (ko) 발광소자 패키지
KR20190034043A (ko) 발광소자 패키지
KR20190029250A (ko) 발광소자 패키지 및 조명 모듈
KR20190086099A (ko) 발광소자 패키지
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102432213B1 (ko) 발광소자 패키지
KR20190022101A (ko) 발광 소자 패키지, 발광 소자 패키지 제조 방법 및 광원 장치
KR102567568B1 (ko) 반도체 소자 패키지
KR102271173B1 (ko) 반도체 소자
KR102369260B1 (ko) 반도체 소자
KR102358842B1 (ko) 발광소자 패키지 및 광원 장치
KR102249649B1 (ko) 발광소자 패키지 및 광원 장치
KR102426873B1 (ko) 발광 소자 패키지
KR102065375B1 (ko) 발광소자
KR20190010353A (ko) 발광소자 패키지
KR20190136827A (ko) 발광 소자 패키지, 발광 소자 패키지 제조 방법 및 광원 장치
KR20190025400A (ko) 발광소자 패키지 및 광원장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant