KR20190029154A - 발광소자 패키지 및 광원장치 - Google Patents

발광소자 패키지 및 광원장치 Download PDF

Info

Publication number
KR20190029154A
KR20190029154A KR1020170116357A KR20170116357A KR20190029154A KR 20190029154 A KR20190029154 A KR 20190029154A KR 1020170116357 A KR1020170116357 A KR 1020170116357A KR 20170116357 A KR20170116357 A KR 20170116357A KR 20190029154 A KR20190029154 A KR 20190029154A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
layer
recess
electrode pattern
Prior art date
Application number
KR1020170116357A
Other languages
English (en)
Other versions
KR102432213B1 (ko
Inventor
유재경
김원중
송준오
임창만
전덕진
최창훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170116357A priority Critical patent/KR102432213B1/ko
Publication of KR20190029154A publication Critical patent/KR20190029154A/ko
Application granted granted Critical
Publication of KR102432213B1 publication Critical patent/KR102432213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광소자 패키지는 기판, 전극패턴 및 수지층을 포함하는 회로기판; 및 상기 회로기판 상에 배치되는 복수의 발광소자;를 포함할 수 있다.
상기 발광소자는 상기 전극패턴과 전기적으로 연결되는 복수의 본딩부를 포함할 수 있다. 상기 전극패턴 및 상기 수지층은 상기 기판 상에 배치될 수 있다. 상기 수지층의 일부는 상기 전극패턴의 상면에 배치되고, 상기 수지층은 상기 복수의 본딩부 사이에 리세스를 포함할 수 있다.

Description

발광소자 패키지 및 광원장치{LIGHT EMITTING DEVICE PACKAGE AND LIGHT EMITTING APPARATUS}
실시예는 발광소자 패키지 및 발광소자 패키지 제조방법, 광원 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.
예를 들어, 자외선 발광소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.
자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.
한편, 종래 발광소자 패키지 기술 중에 패키지와 PCB 기판을 일체화한 칩 온보드(COB: Chip On Board) 패키지 기술이 있는데, 칩을 패키지 내부에 실장하고 밀봉하여 제조하는 대신에, COB LED는 PCB 기판 위에 직접 칩을 실장하고 그 위에 렌즈를 성형할 수 있다. COB LED는 단일 모듈을 형성하기 위해 PCB 기판에 여러 개의 LED 칩이 실장되어 있으며, LED 칩이 차지하는 공간을 줄이고 LED 칩의 가능성을 극대화할 수 있도록 칩을 실장할 수 있다. 아울러, 여러 칩이 패키징된 COB LED의 발광 영역에서는 동일한 영역에서 표준 LED가 차지하는 것보다 몇 배 더 많은 광원을 포함할 수 있어 제곱 인치당 밝기가 크게 향상된다.
또한 COB LED는 접점이 두 개인 단일 회로를 사용할 수 있고, 내장된 여러 다이오드 칩에 전원을 공급할 수 있으므로 적절한 작동을 위해 필요한 LED 칩당 부품 수를 줄일 수 있다. 또한 부품 수를 줄이고 기존 LED 칩 구조 패키징을 제거하여 각 LED 칩에서 발생하는 열을 줄일 수 있는 장점이 있다.
한편, 종래기술의 COB 패키지 기술은 수평형 칩(Lateral Chip)을 PCB 상에 실장하고, 칩과 칩 사이를 와이어 본딩(Wire Bonding)을 이용하여 회로를 구성하게 되는데, 이러한 와이어 본딩의 경우 와이어(Wire)의 단선이나 눌림의 문제가 있다.
한편, 이러한 종래기술의 문제의 해결방안 중에 하나로, 수평형 칩을 플립 칩(Flip chip) 방식으로 실장하는 개량 기술이 시도되고 있다.
도 1은 종래기술에 따른 COB 방식의 발광소자 패키지의 사진이다.
한편, 도 1에서와 같이, 종래기술에 따른 COB 방식의 경우, LED 칩(chip) 들이 밀집되어 있는데, LED 칩을 실장하기 위한 페이스트(paste)(P)가 LED 칩의 외부로 번짐에 따라 LED 칩간의 단락(short)이 발생할 수 있는 문제가 있다.
또한 종래 플립 칩(Flip chip) 방식의 기술의 경우, 플립 칩의 본딩 패드 사이로 페이스트가 번짐에 따라 LED 칩 자체에서 단락(short)이 발생할 수 있는 문제가 있다.
또한 종래 플립 칩(Flip chip) 방식의 기술의 경우, LED 칩과 PCB 기판 간의 본딩 결합력의 이슈가 있고, 이에 따라 결합력 저하에 따른 신뢰성 이슈가 있다.
또한 종래 플립 칩(Flip chip) 방식의 기술의 경우, 광도 향상의 요구가 있으나 적절한 방안의 마련이 어려운 실정이다.
실시예의 기술적 과제 중의 하나는, 발광소자의 실장에 이용되는 페이스트가 발광소자 외부로 번짐에 따라 발광소자 간의 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공하고자 한다.
또한 실시예의 기술적 과제 중의 하나는, 발광소자 칩의 본딩 패드 사이로 페이스트가 번짐에 따라 발광소자 칩 자체에서 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공하고자 한다.
또한 실시예의 기술적 과제 중의 하나는, 발광소자와 회로 기판 간의 결합력 저하에 따른 신뢰성 이슈를 해결할 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공하고자 한다.
또한 실시예의 기술적 과제 중의 하나는, 광도를 향상시킬 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공하고자 한다.
실시예의 기술적 과제는 본 항목에 기재된 사항에 한정되는 것은 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 발광소자 패키지는 기판, 전극패턴 및 수지층을 포함하는 회로기판; 및 상기 회로기판 상에 배치되는 복수의 발광소자;를 포함할 수 있다.
상기 발광소자는 상기 전극패턴과 전기적으로 연결되는 복수의 본딩부를 포함할 수 있다. 상기 전극패턴 및 상기 수지층은 상기 기판 상에 배치될 수 있다. 상기 수지층의 일부는 상기 전극패턴의 상면에 배치되고, 상기 수지층은 상기 복수의 본딩부 사이에 리세스를 포함할 수 있다.
실시예에 따른 발광소자 패키지는 전극패턴(216)과 수지층(215)을 포함하는 회로기판(210); 본딩부(112)를 포함하여 상기 전극패턴(216)과 전기적으로 연결되며 상기 회로 기판의 수지층(215) 상에 배치되는 발광소자(100);를 포함할 수 있다. 상기 수지층(215)은, 상기 발광소자의 본딩부(112) 외측에 제1 리세스(R1)를 포함할 수 있다.
또한 실시예에 따른 발광소자 패키지는, 전극패턴(216)과 수지층(215)을 포함하는 회로기판(210); 본딩부(112)를 포함하여 상기 전극패턴(216)과 전기적으로 연결되며 상기 회로 기판의 수지층(215) 상에 배치되는 발광소자(100);를 포함할 수 있다. 상기 수지층(215)은, 상기 발광소자의 본딩부(112) 외측에 제3 리세스(R3)를 포함하며, 상기 제3 리세스(R3)는 상기 수지층(215)의 상측으로 노출되지 않을 수 있다.
실시예에 따른 광원장치는 상기 어느 하나의 발광소자 패키지를 포함할 수 있다.
실시예에 의하면, 발광소자의 실장시 페이스트가 발광소자 외부로 번짐에 따라 발광소자 간의 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공할 수 있다.
또한 실시예에 의하면, 발광소자 칩의 본딩 패드 사이로 페이스트가 번짐에 따라 발광소자 칩 자체에서 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공할 수 있다.
또한 실시예에 의하면, 발광소자와 회로 기판 간의 결합력 저하에 따른 신뢰성 이슈를 해결할 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공할 수 있다.
또한 실시예에 의하면, 광도를 향상시킬 수 있는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공할 수 있다.
실시예의 기술적 효과는 본 항목에 기재된 사항에 한정되는 것은 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
도 1은 종래기술에 따른 COB 방식의 발광소자 패키지의 사진.
도 2a는 제1 실시예에 따른 발광소자 패키지에서 회로기판의 평면도.
도 2b는 제1 실시예에 따른 발광소자 패키지에서 회로기판의 단면도.
도 2c는 제1 실시예에 따른 발광소자 패키지에서 회로기판의 부분 확대 평면도.
도 2d는 제1 실시예에 따른 발광소자 패키지에서 회로기판의 부분 확대 단면도.
도 3a는 제1 실시예에 따른 발광소자 패키지의 평면도.
도 3b는 제1 실시예에 따른 발광소자 패키지의 단면도.
도 3c는 제1 실시예에 따른 발광소자 패키지의 부분 확대 평면도.
도 3d는 제1 실시예에 따른 발광소자 패키지의 부분 확대 단면도.
도 4a 내지 도 4d는 제1 실시예에 따른 발광소자 패키지의 공정 예시도.
도 5a 내지 도 5d는 제2 실시예에 따른 발광소자 패키지의 공정 예시도.
도 5e는 제2 실시예에 따른 발광소자 패키지의 다른 예시도.
도 6a 내지 도 6c는 제3 실시예에 따른 발광소자 패키지의 공정 예시도.
도 7a 내지 도 7c는 제4 실시예에 따른 발광소자 패키지의 공정 예시도.
도 7d는 제4 실시예에 따른 발광소자 패키지의 다른 예시도.
도 8a 내지 도 8c는 제5 실시예에 따른 발광소자 패키지의 공정 예시도.
도 9a 내지 도 9c는 제6 실시예에 따른 발광소자 패키지의 공정 예시도.
도 9d는 제6 실시예에 따른 발광소자 패키지의 다른 예시도.
도 10a 내지 도 10c는 제7 실시예에 따른 발광소자 패키지의 공정 예시도.
도 11a 내지 도 11c는 제8 실시예에 따른 발광소자 패키지의 공정 예시도.
도 11d는 제8 실시예에 따른 발광소자 패키지의 다른 예시도.
도 12a는 실시예에 따른 발광소자 패키지에 적용된 발광소자의 예를 나타낸 평면도.
도 12b는 도 12a에 도시된 발광소자의 A-A 선에 따른 단면도.
도 13a는 실시예에 따른 발광소자 패키지에 적용된 발광소자의 전극 배치를 설명하는 평면도.
도 13b은 도 13a 도시된 발광소자의 F-F 선에 따른 단면도.
이하 실시예를 첨부된 도면을 참조하여 설명한다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시예가 이에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 대해 상세히 설명하도록 한다. 이하에서는 반도체 소자의 예로서 발광소자가 적용된 경우를 기반으로 설명한다.
(제1 실시예)
도 2a는 제1 실시예에 따른 발광소자 패키지에서 회로기판(210)의 평면도이며, 도 2b는 도 2a에 도시된 제1 실시예에 따른 발광소자 패키지에서 회로기판의 A1-A1선을 따른 단면도이다.
도 2a와 도 2b를 참조하면, 실시예에 따른 발광소자 패키지는 회로기판(210)를 포함할 수 있으며, 회로기판(210)은 기판(212), 절연층(214), 수지층(215), 전극패턴(216) 중 어느 하나 이상을 포함할 수 있다. 도 2a를 참조하면, 실시예의 회로기판(210)은 양의 전극부(216A)와 제1 전극부(216B)를 포함할 수 있고, 전극패턴(216)에 전기적으로 연결되어 전원을 인가할 수 있다. 상기 제1 전극부(216A)와 제1 전극부(216B)는 각각 양의 전극부와 음의 전극부일 수 있으나 이에 한정되는 것은 아니다.
도 2b를 참조하면, 실시예에서 회로기판(210)은 기판(212)을 포함할 수 있으며, 상기 기판(212)은 전극패턴(216)과 수지층(215)의 지지 기능을 할 수 있으며, 발광소자에서 발생되는 열의 방열 기능을 할 수 있다.
예를 들어, 상기 기판(212)은 방열기능이 우수한 금속물질 또는 광투광성이 우수한 물질로 형성될 수 있다. 예를 들어, 상기 기판(212)은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 팔라듐(Pd) 중 적어도 하나의 금속물질을 포함할 수 있으며, 예컨대 서로 다른 금속으로 다층으로 형성될 수 있다.
또한 상기 기판(212)은 열전도성이 뛰어난 물질 또는 광투광성이 우수한 물질로 형성되어 열적 신뢰성을 향상시킬 수 있다. 예를 들어, 상기 기판(212)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge, 및 Ga203 중 적어도 하나가 사용될 수 있다.
다음으로, 실시예에서 회로기판(210)은 절연층(214)을 포함할 수 있으며, 상기 절연층(214)은 전극패턴(216) 간의 단락을 방지하고, 방열기능에 기여할 수도 있다. 예를 들어, 상기 절연층(214)은 TiO2, SiO2, SiNx, MgO 등의 물질을 포함하여 단층 또는 다층으로 형성될 수 있다.
다음으로 실시예에서 회로기판(210)은 수지층(215)을 포함할 수 있으며, 상기 수지층(215)은 전극패턴(216)을 지지하는 기능과 아울러, 발광소자(100)에서 발광된 빛을 반사하여 광도를 향상시킬 수 있다. 또한 상기 수지층(215)은 상기 전극패턴(216)을 지지하는 몸체로서의 기능을 할 수도 있다.
예를 들어, 상기 수지층(215)은 실리콘, 에폭시 또는 플라스틱 재질과 같은 수지 재질을 포함하며, 내부에 금속 산화물이 첨가될 수 있다. 상기 수지층(215)은 수지 계열의 절연 물질 예컨대, 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질로 형성될 수 있다. 상기 실리콘은 백색 계열의 수지를 포함한다.
실시예에서 광 반사 기능에 기여하는 금속 산화물은 예컨대 TIO2, Al2O3, 또는 SiO2를 포함할 수 있다.
또한 상기 수지층(215) 내에는 산무수물, 산화 방지제, 이형재, 광 반사재, 무기 충전재, 경화 촉매, 광 안정제, 윤활제, 이산화티탄 중에서 선택적으로 첨가될 수 있다.
상기 수지층(215)은 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지, 아크릴 수지, 우레탄 수지로 이루어지는 군으로부터 선택되는 적어도 1종에 의해 성형될 수 있다. 예를 들면, 상기 수지층(215)은 트리글리시딜이소시아누레이트, 수소화 비스페놀 A 디글리시딜에테르 등으로 이루어지는 에폭시 수지와, 헥사히드로 무수 프탈산, 3-메틸헥사히드로 무수 프탈산4-메틸헥사히드로 무수프탈산 등으로 이루어지는 산무수물을, 에폭시 수지에 경화 촉진제로서 DBU(1,8-Diazabicyclo(5,4,0)undecene-7), 조촉매로서 에틸렌 그리콜, 산화티탄 안료, 글래스 섬유를 첨가하고, 가열에 의해 부분적으로 경화 반응시켜 B 스테이지화한 고형상 에폭시 수지 조성물을 사용할 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 수지층(215)은 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함할 수 있다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 또한 상기 수지층(215)의 재질은 금속 산화물 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN일 수 있으나 이에 한정되는 것은 아니다.
상기 수지층(215)은 전극패턴(216) 보다 높게 형성될 수 있다. 예를 들어, 상기 수지층(215)의 상면은 상기 전극패턴(216)의 상면보다 높게 배치될 수 있다. 또한, 상기 수지층(215)의 상면일부는 상기 전극패턴(216)의 상면의 모서리에서 중앙부로 일부 연장되어 형성될 수 있다. 이를 통해, 상기 전극패턴(216)에서의 광 흡수 가능성을 낮추고 수지층(215)에서의 광 반사 기능의 증대로 광도가 향상될 수 있다.다음으로 실시예에서 회로기판(210)은 전극패턴(216)을 포함할 수 있으며, 상기 전극패턴(216)은 이후 실장되는 발광소자(100)에 전원을 인가할 수 있다. 상기 전극패턴(216)은 전기전도성이 높은 금속물질로 형성될 수 있다. 예를 들어, 상기 전극패턴(216)은 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 팔라듐(Pd) 중 적어도 하나의 금속을 포함할 수 있으며, 예컨대 서로 다른 금속으로 다층으로 형성될 수 있다. 상기 전극패턴(216)의 표면에는 도금층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
다음으로, 도 2c와 도 2d를 참조하여 실시예에 따른 발광소자 패키지에서 회로기판의 특징을 상술하기로 한다.
도 2c는 도 2b에 도시된 제1 실시예에 따른 발광소자 패키지에서 회로기판의 부분(B1) 확대 평면도이며, 도 2d는 도 2c에 도시된 제1 실시예에 따른 발광소자 패키지에서 회로기판의 A2-A2선을 따른 확대 단면도이다. 이때 Y축 방향은 X축 방향에 수직인 방향일 수 있고, Z축 방향은 Y축 방향에 수직인 방향일 수 있다.
도 2c와 도 2d를 참조하면, 실시예에서 회로기판(210)의 수지층(215)은 전극패턴(216)의 외측의 몸체 상부에 제1 리세스(R1)를 포함할 수 있다.
예를 들어, 전극패턴(216)이 제1 전극패턴(216a)와 제2 전극패턴(216b)을 포함하는 경우, 상기 수지층(215)은 상기 제1 전극패턴(216a)과 상기 제2 전극패턴(216b)의 외측에 배치되는 제1 리세스(R1)를 포함할 수 있다. 이때 상기 제1 전극패턴(216a)과 상기 제2 전극패턴(216b)은 수지층(215)에 형성된 제1 개구부(H1)와 제2 개구부(H2)에 의해 상측이 노출될 수 있다.
이에 따라, 이후 발광소자(100)가 전극패턴(216) 상에 실장되는 경우, 상기 제1 리세스(R1)는 발광소자(100) 외측에 배치될 수 있고(도 3d 참조), 상기 제1 리세스(R1)는 본딩물질의 트랩기능을 하여 본딩물질이 다른 발광소자로 번지는 현상을 방지할 수 있다.
이에 따라 실시예에 의하면, 회로기판(210)의 수지층(215)은 전극패턴(216)의 외측의 몸체 상부에 제1 리세스(R1)를 포함하여, 발광소자의 실장시 페이스트가 발광소자 외부로 번짐에 따라 발광소자 간의 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 기술적 효과가 있다.
한편, 도 2c를 참조하면, 실시예에서 수지층(215)에 형성되는 제1 리세스(R1)의 X축 방향의 폭은 상기 전극패턴(216)의 X축 방향의 폭보다 크게 형성될 수 있고, 이에 따라 발광소자 보다 큰 폭으로 형성되는 제1 리세스(R1)에 의해 발광소자의 실장시 페이스트가 발광소자 외부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다.
다음으로, 실시예에서 수지층(215)은 전극패턴(216) 사이에 제5 리세스(T)를 포함하여 발광소자의 실장시 페이스트가 발광소자 내부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다.
예를 들어, 실시예에서 수지층(215)은 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 제5 리세스(T)를 포함할 수 있고, 발광소자의 실장시 페이스트가 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이로 번짐에 따라 발생하는 단락(short)을 효과적으로 방지할 수 있다.
또한 상기 제5 리세스(T)는 이후 실장되는 발광소자(100)와 상하 간에 중첩되도록 배치될 수 있으며, 이에 따라 상기 제5 리세스(T)는 발광소자(100)의 본딩부(112)(도 3d 참조) 사이로 페이스트가 번지는 현상을 방지하여 발광소자 내부에서의 전기적 단락을 효과적으로 방지할 수 있다.
또한 도 2c를 참조하면, 상기 수지층(215)에 형성되는 제5 리세스(T)의 X축 방향 폭은 전극패턴(216)의 X축 방향의 폭 보다 클 수 있다. 이에 따라 발광소자 보다 큰 폭으로 형성되는 제5 리세스(T)에 의해 발광소자의 실장시 페이스트가 발광소자 내부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다.
다음으로, 도 3a는 제1 실시예에 따른 발광소자 패키지(200)의 평면도이며, 도 3b는 도 3a에 도시된 제1 실시예에 따른 발광소자 패키지의 A3-A3선을 따른 단면도이다.
도 3b를 참조하면, 전극패턴(216) 상에 발광소자(100)가 실장되어 있으며, 상기 발광소자(100)는 복수로 형성될 수 있다. 예를 들어, 상기 발광소자(100)는 제1 발광소자(100A), 제2 발광소자(100B), 제3 발광소자(100C), 제4 발광소자(100D), 제5 발광소자(100E), 제6 발광소자(100F)를 포함할 수 있으나 이에 한정되는 것은 아니다.
이하 도 3c와 도 3d를 참조하여 제1 실시예에 따른 발광소자 패키지를 상술하기로 한다.
도 3c는 도 3b에 도시된 제1 실시예에 따른 발광소자 패키지의 부분(B2) 확대 평면도이며, 도 3d는 도 3c에 도시된 제1 실시예에 따른 발광소자 패키지의 단면도이다.
도 3d를 참조하면, 실시예에 따른 제1 발광소자(100A)는 지지부(114), 발광구조물(116), 본딩부(112)를 포함할 수 있다.
상기 지지부(114)는 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다.
상기 발광구조물(116)은 제1 도전형 반도체층, 제2 도전형 반도체층, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함할 수 있다.
상기 발광구조물(116)은 화합물 반도체로 제공될 수 있다. 상기 발광구조물(116)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예로서, 상기 발광구조물(116)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다.
상기 발광구조물(116)은 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함할 수 있다.
상기 제1 및 제2 도전형 반도체층은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 및 제2 도전형 반도체층은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예컨대, 상기 제1 및 제2 도전형 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 제1 도전형 반도체층은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 상기 제2 도전형 반도체층은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
상기 활성층은 화합물 반도체로 구현될 수 있다. 상기 활성층은 예로서 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층이 다중 우물 구조로 구현된 경우, 상기 활성층은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있고, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 예컨대, 상기 활성층은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 본딩부(112)는 제1 본딩부(112a)와 제2 본딩부(112b)를 포함할 수 있다. 상기 제1 본딩부(112a)와 상기 제2 본딩부(112b)는 상기 제1 발광소자(100A)의 하부 면에서 서로 이격되어 배치될 수 있다. 상기 제1 본딩부(121)는 상기 제1 전극패턴(216a) 상에 배치될 수 있다. 상기 제2 본딩부(112b)는 상기 제2 전극패턴(216b) 상에 배치될 수 있다.
상기 본딩부(112)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO를 포함하는 그룹 중에서 선택된 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
도 3c와 도 3d를 참조하면, 제1 리세스(R1)가 발광소자(100)의 외측에 배치됨에 따라, 발광소자(100)가 전극패턴(216) 상에 실장되는 경우, 상기 제1 리세스(R1)는 본딩물질(220a)의 트랩기능을 하여 본딩물질(220a)이 다른 발광소자로 번지는 현상을 방지할 수 있다.
또한 실시예에 의하면, 전극패턴(216)의 외측의 수지층(215) 상부에 제1 리세스(R1)를 포함하여, 발광소자의 실장시 본딩물질(220a)이 발광소자(100)의 외부로 번짐에 따라 발광소자들 간의 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 발광소자의 본딩부(112)의 외측의 수지층(215) 상부에 제1 리세스(R1)를 포함하여, 발광소자의 실장시 본딩물질(220a)이 발광소자(100)의 외부로 번짐에 따라 발광소자들 간의 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 기술적 효과가 있다.
또한, 도 2c를 참조하면, 실시예에서 수지층(215)에 형성되는 제1 리세스(R1)의 X축 방향의 폭은 상기 제1 발광소자(100A)의 X축 방향의 폭보다 크게 형성될 수 있고, 이에 따라 제1 발광소자(100A) 보다 큰 폭으로 형성되는 제1 리세스(R1)에 의해 발광소자의 실장시 본딩물질(220a)이 발광소자 외부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다.
다음으로, 실시예에서 수지층(215)은 전극패턴(216) 사이에 제5 리세스(T)를 포함하여 발광소자의 실장시 페이스트가 발광소자 내부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다.
예를 들어, 실시예에서 수지층(215)은 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 제5 리세스(T)를 포함할 수 있고, 발광소자의 실장시 본딩물질(220a)이 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이로 번짐에 따라 발생하는 단락(short)을 효과적으로 방지할 수 있다.
또한 상기 제5 리세스(T)는 실장되는 발광소자(100)와 상하 간에 중첩되도록 배치될 수 있으며, 이에 따라 상기 제5 리세스(T)는 발광소자(100)의 제1 본딩부(112a)와 제2 본딩부(112b) 사이로 본딩물질(220a)이 번지는 현상을 방지하여 발광소자 내부에서의 제1 본딩부(112a)와 제2 본딩부(112b) 간의 전기적 단락을 효과적으로 방지할 수 있다.
또한 도 3c를 참조하면, 상기 수지층(215)에 형성되는 제5 리세스(T)의 X축 방향 폭은 제1 발광소자(100A)의 X축 방향의 폭 보다 클 수 있다. 이에 따라 발광소자 보다 큰 폭으로 형성되는 제5 리세스(T)에 의해 발광소자의 실장시 본딩물질(220a)이 발광소자 내부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다.
도 4a 내지 도 4d를 참조하여 제1 실시예에 따른 발광소자 패키지의 공정을 설명하기로 한다.
우선 도 4a와 같이, 기판(212), 절연층(214), 수지층(215), 전극패턴(216)을 포함하는 회로기판(210)을 준비한다. 상기 회로기판(210)은 전극패턴(216)의 외측에 제1 리세스(R1)를 포함할 수 있다. 상기 전극패턴(216)은 제1 전극패턴(216a)과 제2 전극패턴(216b)을 포함할 수 있고, 각각은 제1 개구부(H1)와 제2 개구부(H2)에 의해 그 상측이 노출될 수 있다.
다음으로 도 4b와 같이, 제1 개구부(H1)와 제2 개구부(H2) 내에 본딩물질(220a)을 형성할 수 있다. 예를 들어, 상기 본딩물질(220a)은 도전성 페이스트일 수 있다. 실시예에서 도전성 페이스트로는 솔더 페이스트(solder paste) 또는 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다.
다음으로 도 4c 및 도 4d와 같이, 제1 발광소자(100A)를 전극패턴(216) 상에 실장한다. 이후 소정의 온도에서 리플로우 공정을 진행함으로써 전극패턴 상에 도전성 접착제(220)가 형성될 수 있다. 예를 들어, 제1 전극패턴(216a) 상에 제1 도전성 접착제(221)가 형성될 수 있고, 제2 전극패턴(216b) 상에 제2 도전성 접착제(222)가 형성될 수 있다.
실시예에 의하면 제1 리세스(R1)가 발광소자(100)의 외측에 배치됨에 따라, 발광소자(100)가 전극패턴(216) 상에 실장되는 경우, 상기 제1 리세스(R1)는 본딩물질(220a)의 트랩기능을 하여 본딩물질(220a)이 다른 발광소자로 번지는 현상을 방지할 수 있다.
또한 실시예에 의하면, 전극패턴(216)의 외측에 제1 리세스(R1)를 포함하여, 발광소자의 실장시 본딩물질(220a)이 발광소자(100)의 외부로 번짐에 따라 발광소자들 간의 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 발광소자의 본딩부(112)의 외측의 수지층(215) 상부에 제1 리세스(R1)를 포함하여, 발광소자의 실장시 본딩물질(220a)이 발광소자(100)의 외부로 번짐에 따라 발광소자들 간의 단락(short)이 발생할 수 있는 문제를 해결할 수 있는 기술적 효과가 있다.
또한 실시예에서 수지층(215)은 전극패턴(216) 사이에 제5 리세스(T)를 포함하여 발광소자의 실장시 페이스트가 발광소자 내부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다. 예를 들어, 실시예에서 수지층(215)은 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 제5 리세스(T)를 포함할 수 있고, 발광소자의 실장시 본딩물질(220a)이 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이로 번짐에 따라 발생하는 단락(short)을 효과적으로 방지할 수 있다.
<제2 실시예>
도 5a 내지 도 5d는 제2 실시예에 따른 발광소자 패키지(202)의 공정 예시도이다.
제2 실시예는 제1 실시예의 기술적 특징을 채용할 수 있으며, 이하 제2 실시예의 주된 특징을 중심으로 설명하기로 한다.
우선, 도 5a와 같이, 기판(212), 절연층(214), 수지층(215), 전극패턴(216)을 포함하는 회로기판(210)을 준비한다. 상기 회로기판(210)은 전극패턴(216)의 외측에 제1 리세스(R1)를 포함할 수 있다. 상기 전극패턴(216)은 제1 전극패턴(216a)과 제2 전극패턴(216b)을 포함할 수 있고, 각각은 제1 개구부(H1)와 제2 개구부(H2)에 의해 그 상측이 노출될 수 있다.
다음으로 도 5b와 같이, 제1 개구부(H1)와 제2 개구부(H2) 내에 본딩물질(220a)을 형성할 수 있다. 예를 들어, 상기 본딩물질(220a)은 도전성 페이스트일 수 있다. 실시예에서 도전성 페이스트로는 솔더 페이스트(solder paste) 또는 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다.
이때, 제2 실시예에서는 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사물질(230a)을 형성할 수 있다. 예를 들어, 상기 반사물질(230a)은 실리콘 또는 에폭시와 같인 수지 재질을 포함할 수 있으며, 내부에 금속 산화물이 첨가될 수 있다. 상기 금속 산화물은 몰딩 부재의 굴절률보다 높은 굴절률을 갖는 물질로서, 예컨대 TIO2, Al2O3, 또는 SiO2를 포함할 수 있다.
다음으로 도 5c 및 도 5d와 같이, 제1 발광소자(100A)를 전극패턴(216) 상에 실장하고 소정의 리플로우 공정을 진행하며, 이를 통해 제5 리세스(T)에는 반사층(230)이 형성될 수 있으며, 전극패턴(216) 상에 도전성 접착제(220)가 형성될 수 있다.
실시예에 의하면, 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사층(230)이 형성됨으로써 발광소자에서 발광된 빛이 반사되어 광도를 향상시킬 수 있다.
한편, 제2 실시예에서 제5 리세스(T)에 형성되는 반사물질(230a)은 본딩물질(220a)과 같은 물질로 형성됨으로써 공정 효율을 향상시킴과 아울러 광도 향상에 기여할 수 있다. 물론, 이때에는 제5 리세스(T)에 형성되는 반사물질(230a)의 양을 조절하여 제1 본딩부(112a)와 제2 본딩부(112b) 사이의 단락이 발생하지 않도록 한다.
또한 실시예에 의하면 제1 리세스(R1)가 발광소자(100)의 외측 또는 전극패턴(216)의 외측 또는 발광소자의 본딩부(112)의 외측에 배치됨에 따라, 발광소자(100)가 전극패턴(216) 상에 실장되는 경우, 상기 제1 리세스(R1)는 본딩물질(220a)의 트랩기능을 하여 본딩물질(220a)이 다른 발광소자로 번지는 현상을 방지하여 발광소자들 간의 단락(short)을 방지할 수 있는 기술적 효과가 있다.
또한 실시예에서 수지층(215)은 전극패턴(216) 사이에 제5 리세스(T)를 포함하여 발광소자의 실장시 본딩물질이 발광소자 내부로 번짐에 따라 발생하는 단락(short)을 매우 효과적으로 방지할 수 있다.
도 5e는 제2 실시예에 따른 발광소자 패키지의 다른 예시도(202B)이다.
도 5e에 도시된 발광소자 패키지(202B)는 전극패턴(216) 사이에 위치한 제5 리세스(T)에 접착층(232)을 형성하여 발광소자와 회로기판의 수지층(215) 간의 결합력을 향상시켜 발광소자 패키지의 신뢰성을 향상시킬 수 있다.
예를 들어, 상기 접착층(232)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다.
또한 상기 접착층(232)은 광반사 물질을 포함하여 광도 향상에 기여할 수 있는 복합적 효과가 있다. 예를 들어, 상기 접착층(232)는 TiO2, Silicone 등을 포함하는 물질로 구성될 수 있고, 상기 접착층(232)는 화이트 실리콘(white silicone)으로 구성될 수 있다.
<제3 실시예>
도 6a 내지 도 6c는 제3 실시예에 따른 발광소자 패키지(203)의 공정 예시도이다.
제3 실시예는 제1 실시예, 제2 실시예의 기술적 특징을 채용할 수 있으며, 이하 제3 실시예의 주된 특징을 중심으로 설명하기로 한다.
우선 도 6a를 참조하면, 실시예의 상기 수지층(215)은 제5 리세스(T)의 외측에 제2 리세스(R2)를 포함할 수 있다. 예를 들어, 상기 수지층(215)은 제5 리세스(T)와 전극패턴(216) 사이에 제2 리세스(R2)를 포함할 수 있다.
이후 도 6b 및 도 6c와 같이 제1 발광소자(100A)의 실장공정이 진행되면 제2 리세스(R2)에 본딩물질(220a)이 일부 트랩되어 발광소자 자체의 제1 본딩부(112a)와 제2 본딩부(112b) 간의 전기적 단락을 방지할 수 있는 기술적 효과가 있다.
<제4 실시예>
도 7a 내지 도 7c는 제4 실시예에 따른 발광소자 패키지(204)의 공정 예시도이다.
제4 실시예는 제1 실시예 내지 제3 실시예의 기술적 특징을 채용할 수 있으며, 이하 제4 실시예의 주된 특징을 중심으로 설명하기로 한다.
제4 실시예에서는 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사물질(230a)을 형성할 수 있다. 예를 들어, 상기 반사물질(230a)은 실리콘 또는 에폭시와 같인 수지 재질을 포함할 수 있으며, 내부에 금속 산화물이 첨가될 수 있다. 상기 금속 산화물은 몰딩 부재의 굴절률보다 높은 굴절률을 갖는 물질로서, 예컨대 TIO2, Al2O3, 또는 SiO2를 포함할 수 있다.
다음으로 도 7c와 같이, 제1 발광소자(100A)를 전극패턴(216) 상에 실장하고 소정의 리플로우 공정을 진행하며, 이를 통해 제5 리세스(T)에는 반사층(230)이 형성될 수 있으며, 전극패턴(216) 상에 도전성 접착제(220)가 형성될 수 있다.
실시예에 의하면, 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사층(230)이 형성됨으로써 발광소자에서 발광된 빛이 반사되어 광도를 향상시킬 수 있다.
한편, 제4 실시예에서 제5 리세스(T)에 형성되는 반사물질(230a)은 본딩물질(220a)과 같은 물질로 형성됨으로써 공정 효율을 향상시킴과 아울러 광도 향상에 기여할 수 있다. 물론, 이때에는 제5 리세스(T)에 형성되는 반사물질(230a)의 양을 조절하여 제1 본딩부(112a)와 제2 본딩부(112b) 사이의 단락이 발생하지 않도록 한다.
도 7d는 제4 실시예에 따른 발광소자 패키지의 다른 예시도(204B)이다.
도 7d에 도시된 발광소자 패키지(204B)는 전극패턴(216) 사이에 위치한 제5 리세스(T)에 접착층(232)을 형성하여 발광소자와 회로기판의 수지층(215) 간의 결합력을 향상시켜 발광소자 패키지의 신뢰성을 향상시킬 수 있다. 예를 들어, 상기 접착층(232)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다.
또한 상기 접착층(232)은 광반사 물질을 포함하여 광도 향상에 기여할 수 있는 복합적 효과가 있다. 예를 들어, 상기 접착층(232)는 TiO2, Silicone 등을 포함하는 물질로 구성될 수 있고, 상기 접착층(232)는 화이트 실리콘(white silicone)으로 구성될 수 있다.
<제5 실시예>
도 8a 내지 도 8c는 제5 실시예에 따른 발광소자 패키지(205)의 공정 예시도이다.
제5 실시예는 제1 실시예 내지 제4 실시예의 기술적 특징을 채용할 수 있으며, 이하 제5 실시예의 주된 특징을 중심으로 설명하기로 한다.
도 8a를 참조하면, 실시예에서 상기 수지층(215)은 상기 전극패턴(216)과 상기 제1 리세스(R1) 사이에 제1 연결 리세스(C1)를 포함할 수 있다.
다음으로 도 8b 및 도 8c와 같이 발광소자의 실장공정이 진행될 수 있다.
실시예에 의하면, 제1 연결 리세스(C1)는 상기 제1 개구부(H1), 제2 개구부(H2)와 상기 제1 리세스(R1)를 연결하는 통로 기능을 할 수 있고, 실장 공정에서 본딩물질(220a)이 이동할 수 있는 통로 기능을 하여, 본딩물질(220a)이 제1 리세스(R1)에 잘 트랩되도록 하여 발광소자 간의 단락을 매우 효과적으로 방지할 수 있다.
상기 제1 연결 리세스(C1)의 높이는 상기 제1 리세스(R1) 보다는 낮을 수 있으며, 상기 전극패턴(216)의 상측 보다는 높을 수 있다. 이를 통해, 전극패턴(216) 상에 충분히 본딩물질이 존재하고, 초과적이거나 잉여되는 본딩물질은 제1 연결 리세스(C1)를 통해 제1 리세스(R1)에 트랩됨으로써 발광소자 외측으로 본딩물질이 번점에 따른 발광소자 간의 단락을 방지할 수 있다.
<제6 실시예>
도 9a 내지 도 9c는 제6 실시예에 따른 발광소자 패키지(206)의 공정 예시도이다.
제6 실시예는 제1 실시예 내지 제5 실시예의 기술적 특징을 채용할 수 있으며, 이하 제6 실시예의 주된 특징을 중심으로 설명하기로 한다.
도 9b와 같이, 제6 실시예에서는 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사물질(230a)을 형성할 수 있다. 예를 들어, 상기 반사물질(230a)은 실리콘 또는 에폭시와 같인 수지 재질을 포함할 수 있으며, 내부에 금속 산화물이 첨가될 수 있다. 상기 금속 산화물은 몰딩 부재의 굴절률보다 높은 굴절률을 갖는 물질로서, 예컨대 TIO2, Al2O3, 또는 SiO2를 포함할 수 있다.
다음으로 도 9c와 같이, 제1 발광소자(100A)를 전극패턴(216) 상에 실장하고 소정의 리플로우 공정을 진행하며, 이를 통해 제5 리세스(T)에는 반사층(230)이 형성될 수 있으며, 전극패턴(216) 상에 도전성 접착제(220)가 형성될 수 있다.
실시예에 의하면, 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사층(230)이 형성됨으로써 발광소자에서 발광된 빛이 반사되어 광도를 향상시킬 수 있다.
한편, 제6 실시예에서 제5 리세스(T)에 형성되는 반사물질(230a)은 본딩물질(220a)과 같은 물질로 형성됨으로써 공정 효율을 향상시킴과 아울러 광도 향상에 기여할 수 있다. 물론, 이때에는 제5 리세스(T)에 형성되는 반사물질(230a)의 양을 조절하여 제1 본딩부(112a)와 제2 본딩부(112b) 사이의 단락이 발생하지 않도록 한다.
도 9d는 제6 실시예에 따른 발광소자 패키지의 다른 예시도(206B)이다.
도 9d에 도시된 발광소자 패키지(206B)는 전극패턴(216) 사이에 위치한 제5 리세스(T)에 접착층(232)을 형성하여 발광소자와 회로기판의 수지층(215) 간의 결합력을 향상시켜 발광소자 패키지의 신뢰성을 향상시킬 수 있다. 예를 들어, 상기 접착층(232)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다.
또한 상기 접착층(232)은 광반사 물질을 포함하여 광도 향상에 기여할 수 있는 복합적 효과가 있다. 예를 들어, 상기 접착층(232)는 TiO2, Silicone 등을 포함하는 물질로 구성될 수 있고, 상기 접착층(232)는 화이트 실리콘(white silicone)으로 구성될 수 있다.
<제7 실시예>
도 10a 내지 도 10c는 제7 실시예에 따른 발광소자 패키지(207)의 공정 예시도이다.
제7 실시예는 제1 실시예 내지 제6 실시예의 기술적 특징을 채용할 수 있으며, 이하 제7 실시예의 주된 특징을 중심으로 설명하기로 한다.
도 10a를 참조하면, 제7 실시예의 발광소자 패키지의 회로기판(210)에서의 수지층(215)은, 회로기판의 전극패턴(216) 외측에 제3 리세스(R3)를 포함할 수 있다.
상기 제3 리세스(R3)는 이후 실장되는 발광소자의 본딩부(112) 외측에 배치될 수 있다.
특히 상기 제3 리세스(R3)는 상기 수지층(215)의 상측으로 노출되지 않을 수 있다.
또한 상기 수지층(215)은, 상기 전극패턴(216)이 형성되는 개구부(H1,H2)와 상기 제3 리세스(R3)를 연결하는 제2 연결 리세스(C2)를 포함할 수 있다.
다음으로 도 10b와 도 10c와 같이, 발광소자의 실장공정이 진행된다.
이때 제7 실시예에 의하면, 실장공정시 여분의 본딩물질(220a)은 본딩부(112)나 전극패턴(216)의 외측에 배치된 제3 리세스(R3)에 트랩됨으로써 본딩물질의 추가적인 번짐 현상을 방지하여 발광소자 간의 단락을 효과적으로 방지할 수 있다.
특히 상기 제3 리세스(R3)는 상기 수지층(215)의 상측으로 노출되지 않도록 형성될 수 있다.
또한 상기 수지층(215)은 상기 전극패턴(216)과 상기 제3 리세스(R3) 사이에 제2 연결 리세스(C2)를 포함할 수 있다.
예를 들어, 상기 수지층(215)은, 상기 전극패턴(216)이 형성되는 개구부(H1,H2)와 상기 제3 리세스(R3)를 연결하는 제2 연결 리세스(C2)를 포함할 수 있다.
상기 제2 연결 리세스(C2)의 상측도 외부로 노출되지 않을 수 있다.
제7 실시예에 의하면, 실장공정시 여분의 본딩물질(220a)은 본딩부(112)나 전극패턴(216)의 외측에 배치된 제3 리세스(R3)에 제2 연결 리세스(C2)를 통해 이동되어 트랩됨으로써 본딩물질의 추가적인 번짐 현상을 방지하여 발광소자 간의 단락을 효과적으로 방지할 수 있다.
또한 제3 리세스(R3) 및/또는 제2 연결 리세스(C2)의 상측은 외부로 노출되지 않음으로써 이곳에 위치한 본딩물질(220a)은 외부에 노출되지 않음으로써 전기적 단락이 발생할 여지를 매우 효과적으로 방지할 수 있다.
<제8 실시예>
도 11a 내지 도 11c는 제8 실시예에 따른 발광소자 패키지(208)의 공정 예시도이다.
제8 실시예는 제1 실시예 내지 제7 실시예의 기술적 특징을 채용할 수 있으며, 이하 제8 실시예의 주된 특징을 중심으로 설명하기로 한다.
도 11b와 같이, 제8 실시예에서는 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사물질(230a)을 형성할 수 있다. 예를 들어, 상기 반사물질(230a)은 실리콘 또는 에폭시와 같인 수지 재질을 포함할 수 있으며, 내부에 금속 산화물이 첨가될 수 있다. 상기 금속 산화물은 몰딩 부재의 굴절률보다 높은 굴절률을 갖는 물질로서, 예컨대 TIO2, Al2O3, 또는 SiO2를 포함할 수 있다.
다음으로 도 11c와 같이, 제1 발광소자(100A)를 전극패턴(216) 상에 실장하고 소정의 리플로우 공정을 진행하며, 이를 통해 제5 리세스(T)에는 반사층(230)이 형성될 수 있으며, 전극패턴(216) 상에 도전성 접착제(220)가 형성될 수 있다.
실시예에 의하면, 제1 전극패턴(216a)과 제2 전극패턴(216b) 사이에 위치하는 제5 리세스(T)에 반사층(230)이 형성됨으로써 발광소자에서 발광된 빛이 반사되어 광도를 향상시킬 수 있다.
한편, 제8 실시예에서 제5 리세스(T)에 형성되는 반사물질(230a)은 본딩물질(220a)과 같은 물질로 형성됨으로써 공정 효율을 향상시킴과 아울러 광도 향상에 기여할 수 있다. 물론, 이때에는 제5 리세스(T)에 형성되는 반사물질(230a)의 양을 조절하여 제1 본딩부(112a)와 제2 본딩부(112b) 사이의 단락이 발생하지 않도록 한다.
도 11d는 제6 실시예에 따른 발광소자 패키지의 다른 예시도(208B)이다.
도 11d에 도시된 발광소자 패키지(208B)는 전극패턴(216) 사이에 위치한 제5 리세스(T)에 접착층(232)을 형성하여 발광소자와 회로기판의 수지층(215) 간의 결합력을 향상시켜 발광소자 패키지의 신뢰성을 향상시킬 수 있다. 예를 들어, 상기 접착층(232)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다.
또한 상기 접착층(232)은 광반사 물질을 포함하여 광도 향상에 기여할 수 있는 복합적 효과가 있다. 예를 들어, 상기 접착층(232)는 TiO2, Silicone 등을 포함하는 물질로 구성될 수 있고, 상기 접착층(232)는 화이트 실리콘(white silicone)으로 구성될 수 있다.
<발광소자 패키지에 적용된 플립칩 발광소자의 예>
그러면, 이하 실시예에 따른 발광소자 패키지에 적용된 플립칩 발광소자의 예를 설명하기로 한다.
먼저, 도 12a 및 도 12b을 참조하여 실시예에 따른 발광소자를 설명하기로 한다.
도 12a는 실시예에 따른 발광소자를 나타낸 평면도이고, 도 12b는 도 12a에 도시된 발광소자의 A-A 선에 따른 단면도이다.
한편, 이해를 돕기 위해, 도 12a를 도시함에 있어, 제1 본딩부(1171)와 제2 본딩부(1172) 아래에 배치되지만, 상기 제1 본딩부(1171)에 전기적으로 연결된 제1 서브전극(1141)과 상기 제2 본딩부(1172)에 전기적으로 연결된 제2 서브전극(1142)이 보일 수 있도록 도시되었다.
실시예에 따른 발광소자(1100)는 기판(1105) 위에 배치된 반도체 구조물(1110)을 포함할 수 있다.
상기 기판(1105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(1105)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 반도체 구조물(1110)은 제1 도전형 반도체층(1111), 활성층(1112), 제2 도전형 반도체층(1113)을 포함할 수 있다. 상기 활성층(1112)은 상기 제1 도전형 반도체층(1111)과 상기 제2 도전형 반도체층(1113) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(1111) 위에 상기 활성층(1112)이 배치되고, 상기 활성층(1112) 위에 상기 제2 도전형 반도체층(1113)이 배치될 수 있다.
실시예에 의하면, 상기 제1 도전형 반도체층(1111)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(1113)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시예에 의하면, 상기 제1 도전형 반도체층(1111)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(1113)이 n형 반도체층으로 제공될 수도 있다.
이하에서는 설명의 편의를 위해 상기 제1 도전형 반도체층(1111)이 n형 반도체층으로 제공되고 상기 제2 도전형 반도체층(1113)이 p형 반도체층으로 제공된 경우를 기준으로 설명하기로 한다.
실시예에 따른 발광소자(1100)는, 도 12b에 도시된 바와 같이, 오믹접촉층(1130)을 포함할 수 있다. 상기 오믹접촉층(1130)은 전류 확산을 향상시켜 광출력을 증가시킬 수 있다. 상기 오믹접촉층(1130)의 배치 위치 및 형상에 대해서는 실시예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
예로서, 상기 오믹접촉층(1130)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 오믹접촉층(1130)은 투광성의 물질을 포함할 수 있다.
상기 오믹접촉층(1130)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
실시예에 따른 발광소자(1100)는, 도 12a 및 도 12b에 도시된 바와 같이, 반사층(1160)을 포함할 수 있다. 상기 반사층(1160)은 제1 반사층(1161), 제2 반사층(1162), 제3 반사층(1163)을 포함할 수 있다. 상기 반사층(1160)은 상기 오믹접촉층(1130) 위에 배치될 수 있다.
상기 제2 반사층(1162)은 상기 오믹접촉층(1130)을 노출시키는 제1 개구부(h1)를 포함할 수 있다. 상기 제2 반사층(1162)은 상기 오믹접촉층(1130) 위에 배치된 복수의 제1 개구부(h1)를 포함할 수 있다.
상기 제1 반사층(1161)은 상기 제1 도전형 반도체층(1111)의 상부 면을 노출시키는 복수의 제2 개구부(h2)를 포함할 수 있다.
상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 상기 제2 반사층(1162) 사이에 배치될 수 있다. 예로서, 상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 연결될 수 있다. 또한, 상기 제3 반사층(1163)은 상기 제2 반사층(1162)과 연결될 수 있다. 상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에 물리적으로 직접 접촉되어 배치될 수 있다.
실시예에 따른 상기 반사층(1160)은 상기 오믹접촉층(1130)에 제공된 복수의 컨택홀을 통하여 상기 제2 도전형 반도체층(1113)에 접촉될 수 있다. 상기 반사층(1160)은 상기 오믹접촉층(1130)에 제공된 복수의 컨택홀을 통하여 상기 제2 도전형 반도체층(1113)의 상부 면에 물리적으로 접촉될 수 있다.
실시예에 따른 오믹접촉층(1130)의 형상 및 상기 반사층(1160)의 형상은 실시예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
상기 반사층(1160)은 절연성 반사층으로 제공될 수 있다. 예로서, 상기 반사층(1160)은 DBR(Distributed Bragg Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(1160)은 ODR(Omni Directional Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(1160)은 DBR층과 ODR층이 적층되어 제공될 수도 있다.
실시예에 따른 발광소자(1100)는, 도 12a 및 도 12b에 도시된 바와 같이, 제1 서브전극(1141)과 제2 서브전극(1142)을 포함할 수 있다.
상기 제1 서브전극(1141)은 상기 제2 개구부(h2) 내부에서 상기 제1 도전형 반도체층(1111)과 전기적으로 연결될 수 있다. 상기 제1 서브전극(1141)은 상기 제1 도전형 반도체층(1111) 위에 배치될 수 있다. 예로서, 실시예에 따른 발광소자(1100)에 의하면, 상기 제1 서브전극(1141)은 상기 제2 도전형 반도체층(1113), 상기 활성층(1112)을 관통하여 제1 도전형 반도체층(1111)의 일부 영역까지 배치되는 리세스 내에서 상기 제1 도전형 반도체층(1111)의 상면에 배치될 수 있다.
상기 제1 서브전극(1141)은 상기 제1 반사층(1161)에 제공된 제2 개구부(h2)를 통하여 상기 제1 도전형 반도체층(1111)의 상면에 전기적으로 연결될 수 있다. 상기 제2 개구부(h2)와 상기 리세스는 수직으로 중첩할 수 있고 예로서, 상기 제1 서브전극(1141)은, 도 12a 및 도 12b에 도시된 바와 같이, 복수의 리세스 영역에서 상기 제1 도전형 반도체층(1111)의 상면에 직접 접촉될 수 있다.
상기 제2 서브전극(1142)은 상기 제2 도전형 반도체층(1113)에 전기적으로 연결될 수 있다. 상기 제2 서브전극(1142)은 상기 제2 도전형 반도체층(1113) 위에 배치될 수 있다. 실시예에 의하면, 상기 제2 서브전극(1142)과 상기 제2 도전형 반도체층(1113) 사이에 상기 오믹접촉층(1130)이 배치될 수 있다.
상기 제2 서브전극(1142)은 상기 제2 반사층(1162)에 제공된 제1 개구부(h1)를 통하여 상기 제2 도전형 반도체층(1113)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 서브전극(1142)은, 도 12a 및 도 12b에 도시된 바와 같이, 복수의 P 영역에서 상기 오믹접촉층(1130)을 통하여 상기 제2 도전형 반도체층(1113)에 전기적으로 연결될 수 있다.
상기 제2 서브전극(1142)은, 도 12a 및 도 12b에 도시된 바와 같이, 복수의 P 영역에서 상기 제2 반사층(1162)에 제공된 복수의 제1 개구부(h1)를 통하여 상기 오믹접촉층(1130)의 상면에 직접 접촉될 수 있다.
실시예에 의하면, 도 12a 및 도 12b에 도시된 바와 같이, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 서로 극성을 가질 수 있고, 서로 이격되어 배치될 수 있다.
상기 제1 서브전극(1141)은 예로서 복수의 라인 형상으로 제공될 수 있다. 또한, 상기 제2 서브전극(1142)은 예로서 복수의 라인 형상으로 제공될 수 있다. 상기 제1 서브전극(1141)은 이웃된 복수의 제2 서브전극(1142) 사이에 배치될 수 있다. 상기 제2 서브전극(1142)은 이웃된 복수의 제1 서브전극(1141) 사이에 배치될 수 있다.
상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)이 서로 다른 극성으로 구성되는 경우, 서로 다른 개수의 전극으로 배치될 수 있다. 예를 들어 상기 제1 서브전극(1141)이 n 전극으로, 상기 제2 서브전극(1142)이 p 전극으로 구성되는 경우 상기 제1 서브전극(1141)보다 상기 제2 서브전극(1142)의 개수가 더 많을 수 있다. 상기 제2 도전형 반도체층(1113)과 상기 제1 도전형 반도체층(1111)의 전기 전도도 및/또는 저항이 서로 다른 경우, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)에 의해 상기 반도체 구조물(1110)로 주입되는 전자와 정공의 균형을 맞출 수 있고 따라서 상기 발광소자의 광학적 특성이 개선될 수 있다.
상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
실시예에 따른 발광소자(1100)는, 도 12a 및 도 12b에 도시된 바와 같이, 보호층(1150)을 포함할 수 있다.
상기 보호층(1150)은 상기 제2 서브전극(1142)을 노출시키는 복수의 제3 개구부(h3)를 포함할 수 있다. 상기 복수의 제3 개구부(h3)는 상기 제2 서브전극(1142)에 제공된 복수의 PB 영역에 대응되어 배치될 수 있다.
또한, 상기 보호층(1150)은 상기 제1 서브전극(1141)을 노출시키는 복수의 제4 개구부(h4)를 포함할 수 있다. 상기 복수의 제4 개구부(h4)는 상기 제1 서브전극(1141)에 제공된 복수의 NB 영역에 대응되어 배치될 수 있다.
상기 보호층(1150)은 상기 반사층(1160) 위에 배치될 수 있다. 상기 보호층(1150)은 상기 제1 반사층(1161), 상기 제2 반사층(1162), 상기 제3 반사층(1163) 위에 배치될 수 있다.
예로서, 상기 보호층(1150)은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층(1150)은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시예에 따른 발광소자(1100)는, 도 12a 및 도 12b에 도시된 바와 같이, 상기 보호층(1150) 위에 배치된 제1 본딩부(1171)와 제2 본딩부(1172)를 포함할 수 있다.
상기 제1 본딩부(1171)는 상기 제1 반사층(1161) 위에 배치될 수 있다. 또한, 상기 제2 본딩부(1172)는 상기 제2 반사층(1162) 위에 배치될 수 있다. 상기 제2 본딩부(1172)는 상기 제1 본딩부(1171)와 이격되어 배치될 수 있다.
상기 제1 본딩부(1171)는 복수의 NB 영역에서 상기 보호층(1150)에 제공된 복수의 상기 제4 개구부(h4)를 통하여 상기 제1 서브전극(1141)의 상부 면에 접촉될 수 있다. 상기 복수의 NB 영역은 상기 제2 개구부(h2)와 수직으로 어긋나도록 배치될 수 있다. 상기 복수의 NB 영역과 상기 제2 개구부(h2)가 서로 수직으로 어긋나는 경우, 상기 제1 본딩부(1171)로 주입되는 전류가 상기 제1 서브전극(1141)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 NB 영역에서 전류가 골고루 주입될 수 있다.
또한, 상기 제2 본딩부(1172)는 복수의 PB 영역에서 상기 보호층(1150)에 제공된 복수의 상기 제3 개구부(h3)를 통하여 상기 제2 서브전극(1142)의 상부 면에 접촉될 수 있다. 상기 복수의 PB 영역과 상기 복수의 제1 개구부(h1)가 수직으로 중첩되지 않도록 하는 경우 상기 제2 본딩부(1172)로 주입되는 전류가 상기 제2 서브전극(1142)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 PB 영역에서 전류가 골고루 주입될 수 있다.
이와 같이 실시예에 따른 발광소자(1100)에 의하면, 상기 제1 본딩부(1171)와 상기 제1 서브전극(1141)은 상기 복수의 제4 개구부(h4) 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩부(1172)와 상기 제2 서브전극(1142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
또한, 실시예에 따른 발광소자(1100)에 의하면, 도 8에 도시된 바와 같이, 상기 제1 반사층(1161)이 상기 제1 서브전극(1141) 아래에 배치되며, 상기 제2 반사층(1162)이 상기 제2 서브전극(1142) 아래에 배치된다. 이에 따라, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 상기 반도체 구조물(1110)의 활성층(1112)에서 발광되는 빛을 반사시켜 제1 서브전극(1141)과 제2 서브전극(1142)에서 광 흡수가 발생되는 것을 최소화하여 광도(Po)를 향상시킬 수 있다.
예를 들어, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 절연성 재료로 이루어지되, 상기 활성층(1112)에서 방출된 빛의 반사를 위하여 반사율이 높은 재료, 예를 들면 DBR 구조를 이룰 수 있다.
상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 굴절률이 다른 물질이 서로 반복하여 배치된 DBR 구조를 이룰 수 있다. 예를 들어, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 TiO2, SiO2, Ta2O5, HfO2 중 적어도 하나 이상을 포함하는 단층 또는 적층 구조로 배치될 수 있다.
또한, 다른 실시예에 의하면, 이에 한정하지 않고, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 상기 활성층(1112)에서 발광하는 빛의 파장에 따라 상기 활성층(1112)에서 발광하는 빛에 대한 반사도를 조절할 수 있도록 자유롭게 선택될 수 있다.
또한, 다른 실시예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 ODR층으로 제공될 수도 있다. 또 다른 실시예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 DBR층과 ODR층이 적층된 일종의 하이브리드(hybrid) 형태로 제공될 수도 있다.
실시예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 반도체 구조물(1110)에서 제공되는 빛은 상기 기판(1105)을 통하여 방출될 수 있다. 상기 반도체 구조물(1110)에서 방출되는 빛은 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에서 반사되어 상기 기판(1105) 방향으로 방출될 수 있다.
또한, 상기 반도체 구조물(1110)에서 방출되는 빛은 상기 반도체 구조물(1110)의 측면 방향으로도 방출될 수 있다. 또한, 상기 반도체 구조물(1110)에서 방출되는 빛은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면 중에서, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 제공되지 않은 영역을 통하여 외부로 방출될 수 있다.
구체적으로, 상기 반도체 구조물(1110)에서 방출되는 빛은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면 중에서, 상기 제1 반사층(1161), 상기 제2 반사층(1162), 상기 제3 반사층(1163)이 제공되지 않은 영역을 통하여 외부로 방출될 수 있다.
이에 따라, 실시예에 따른 발광소자(1100)는 상기 반도체 구조물(1110)을 둘러싼 6면 방향으로 빛을 방출할 수 있게 되며, 광도를 현저하게 향상시킬 수 있다.
한편, 실시예에 따른 발광소자에 의하면, 발광소자(1100)의 상부 방향에서 보았을 때, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 상기 발광소자(1100)의 상부 면 전체 면적의 60%에 비해 같거나 작게 제공될 수 있다.
예로서, 상기 발광소자(1100)의 상부 면 전체 면적은 상기 반도체 구조물(1110)의 제1 도전형 반도체층(1111)의 하부 면의 가로 길이 및 세로 길이에 의하여 정의되는 면적에 대응될 수 있다. 또한, 상기 발광소자(1100)의 상부 면 전체 면적은 상기 기판(1105)의 상부 면 또는 하부 면의 면적에 대응될 수 있다.
이와 같이, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 60%에 비해 같거나 작게 제공되도록 함으로써, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면으로 방출되는 빛의 양이 증가될 수 있게 된다. 이에 따라, 실시예에 의하면, 상기 발광소자(1100)의 6면 방향으로 방출되는 빛의 양이 많아지게 되므로 광 추출 효율이 향상되고 광도(Po)가 증가될 수 있게 된다.
또한, 상기 발광소자(1100)의 상부 방향에서 보았을 때, 상기 제1 본딩부(1171)의 면적과 상기 제2 본딩부(1172)의 면적의 합은 상기 발광소자(1100)의 전체 면적의 30%에 비해 같거나 크게 제공될 수 있다.
이와 같이, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30%에 비해 같거나 크게 제공되도록 함으로써, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)를 통하여 안정적인 실장이 수행될 수 있고, 상기 발광소자(1100)의 전기적인 특성을 확보할 수 있게 된다.
실시예에 따른 발광소자(1100)는, 광 추출 효율 및 본딩의 안정성 확보를 고려하여, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상이고 60% 이하로 선택될 수 있다.
즉, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상 내지 100% 이하인 경우, 상기 발광소자(1100)의 전기적 특성을 확보하고, 발광소자 패키지에 실장되는 본딩력을 확보하여 안정적인 실장이 수행될 수 있다.
또한, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 0% 초과 내지 60% 이하인 경우, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면으로 방출되는 광량이 증가하여 상기 발광소자(1100)의 광추출 효율이 향상되고, 광도(Po)가 증가될 수 있다.
실시예에서는 상기 발광소자(1100)의 전기적 특성과 발광소자 패키지에 실장되는 본딩력을 확보하고, 광도를 증가시키기 위해, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상 내지 60% 이하로 선택하였다.
또한, 실시예에 따른 발광소자(1100)에 의하면, 상기 제3 반사층(1163)이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이에 배치될 수 있다. 예로서, 상기 제3 반사층(1163)의 상기 발광소자(1100)의 장축 방향에 따른 길이(W5)는 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이의 간격에 대응되어 배치될 수 있다. 또한, 상기 제3 반사층(1163)의 면적은 예로서 상기 발광소자(1100)의 상부 면 전체의 10% 이상이고 25% 이하로 제공될 수 있다.
상기 제3 반사층(1163)의 면적이 상기 발광소자(1100)의 상부 면 전체의 10% 이상일 때, 상기 발광소자의 하부에 배치되는 패키지 몸체가 변색되거나 균열의 발생을 방지할 수 있고, 25% 이하일 경우 상기 발광소자의 6면으로 발광하도록 하는 광추출효율을 확보하기에 유리하다.
또한, 다른 실시예에서는 이에 한정하지 않고 상기 광추출효율을 더 크게 확보하기 위해 상기 제3 반사층(1163)의 면적을 상기 발광소자(1100)의 상부 면 전체의 0% 초과 내지 10% 미만으로 배치할 수 있고, 상기 패키지 몸체에 변색 또는 균열의 발생을 방지하기 위해 상기 제3 반사층(1163)의 면적을 상기 발광소자(1100)의 상부 면 전체의 25% 초과 내지 100% 미만으로 배치할 수 있다.
또한, 상기 발광소자(1100)의 장축 방향에 배치된 측면과 이웃하는 상기 제1 본딩부(1171) 또는 상기 제2 본딩부(1172) 사이에 제공된 제2 영역으로 상기 반도체 구조물(1110)에서 생성된 빛이 투과되어 방출될 수 있다.
또한, 상기 발광소자(1100)의 단축 방향에 배치된 측면과 이웃하는 상기 제1 본딩부(1171) 또는 상기 제2 본딩부(1172) 사이에 제공된 제3 영역으로 상기 발광구조물에서 생성된 빛이 투과되어 방출될 수 있다.
실시예에 의하면, 상기 제1 반사층(1161)의 크기는 상기 제1 본딩부(1171)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제1 반사층(1161)의 면적은 상기 제1 본딩부(1171)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제1 반사층(1161)의 한 변의 길이는 상기 제1 본딩부(1171)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
또한, 상기 제2 반사층(1162)의 크기는 상기 제2 본딩부(1172)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제2 반사층(1162)의 면적은 상기 제2 본딩부(1172)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제2 반사층(1162)의 한 변의 길이는 상기 제2 본딩부(1172)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
실시예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에 의하여, 상기 반도체 구조물(1110)로부터 방출되는 빛이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시예에 의하면, 상기 반도체 구조물(1110)에서 생성되어 방출되는 빛이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시예에 따른 발광소자(1100)에 의하면, 상기 제3 반사층(1163)이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이에 배치되므로, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이로 방출되는 빛의 양을 조절할 수 있게 된다.
앞에서 설명된 바와 같이, 실시예에 따른 발광소자(1100)는 예를 들어 플립칩 본딩 방식으로 실장되어 발광소자 패키지 형태로 제공될 수 있다. 이때, 발광소자(1100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 발광소자(1100)의 하부 영역에서, 상기 발광소자(1100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시예에 따른 발광소자(1100)에 의하면 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 영역 사이로 방출되는 빛의 양을 조절할 수 있으므로, 상기 발광소자(1100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
실시예에 의하면, 상기 제1 본딩부(1171), 상기 제2 본딩부(1172), 상기 제3 반사층(1163)이 배치된 상기 발광소자(1100)의 상부 면의 20% 이상 면적에서 상기 반도체 구조물(1110)에서 생성된 빛이 투과되어 방출될 수 있다.
이에 따라, 실시예에 의하면, 상기 발광소자(1100)의 6면 방향으로 방출되는 빛의 양이 많아지게 되므로 광 추출 효율이 향상되고 광도(Po)가 증가될 수 있게 된다. 또한, 상기 발광소자(1100)의 하부 면에 근접하게 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있게 된다.
또한, 실시예예 따른 발광소자(1100)에 의하면, 상기 오믹접촉층(1130)에 복수의 컨택홀(C1, C2, C3)이 제공될 수 있다. 상기 오믹접촉층(1130)에 제공된 복수의 컨택홀(C1, C2, C3)을 통하여 상기 제2 도전형 반도체층(1113)과 상기 반사층(1160)이 접착될 수 있다. 상기 반사층(1160)이 상기 제2 도전형 반도체층(1113)에 직접 접촉될 수 있게 됨으로써, 상기 반사층(1160)이 상기 오믹접촉층(1130)에 접촉되는 것에 비하여 접착력이 향상될 수 있게 된다.
상기 반사층(1160)이 상기 오믹접촉층(1130)에만 직접 접촉되는 경우, 상기 반사층(1160)과 상기 오믹접촉층(1130) 간의 결합력 또는 접착력이 약화될 수도 있다. 예를 들어, 절연층과 금속층이 결합되는 경우, 물질 상호 간의 결합력 또는 접착력이 약화될 수도 있다.
예로서, 상기 반사층(1160)과 상기 오믹접촉층(1130) 간의 결합력 또는 접착력이 약한 경우, 두 층 간에 박리가 발생될 수 있다. 이와 같이 상기 반사층(1160)과 상기 오믹접촉층(1130) 사이에 박리가 발생되면 발광소자(1100)의 특성이 열화될 수 있으며, 또한 발광소자(1100)의 신뢰성을 확보할 수 없게 된다.
그러나, 실시예에 의하면, 상기 반사층(1160)이 상기 제2 도전형 반도체층(1113)에 직접 접촉될 수 있으므로, 상기 반사층(1160), 상기 오믹접촉층(1130), 상기 제2 도전형 반도체층(1113) 간의 결합력 및 접착력이 안정적으로 제공될 수 있게 된다.
따라서, 실시예에 의하면, 상기 반사층(1160)과 상기 제2 도전형 반도체층(1113) 간의 결합력이 안정적으로 제공될 수 있으므로, 상기 반사층(1160)이 상기 오믹접촉층(1130)으로부터 박리되는 것을 방지할 수 있게 된다. 또한, 상기 반사층(1160)과 상기 제2 도전형 반도체층(1113) 간의 결합력이 안정적으로 제공될 수 있으므로 발광소자(1100)의 신뢰성을 향상시킬 수 있게 된다.
한편, 이상에서 설명된 바와 같이, 상기 오믹접촉층(1130)에 복수의 컨택홀(C1, C2, C3)이 제공될 수 있다. 상기 활성층(1112)으로부터 발광된 빛은 상기 오믹접촉층(1130)에 제공된 복수의 컨택홀(C1, C2, C3)을 통해 상기 반사층(1160)에 입사되어 반사될 수 있게 된다. 이에 따라, 상기 활성층(1112)에서 생성된 빛이 상기 오믹접촉층(1130)에 입사되어 손실되는 것을 감소시킬 수 있게 되며 광 추출 효율이 향상될 수 있게 된다. 이에 따라, 실시예에 따른 발광소자(1100)에 의하면 광도가 향상될 수 있게 된다.
다음으로, 첨부된 도면을 참조하여 실시예에 따른 발광소자 패키지에 적용된 플립칩 발광소자의 다른 예를 설명하기로 한다.
먼저, 도 13a 및 도 13b을 참조하여 실시예에 따른 발광소자를 설명하기로 한다. 도 13a는 실시예에 따른 발광소자 패키지에 적용된 발광소자의 전극 배치를 설명하는 평면도이고, 도 13b는 도 13a에 도시된 발광소자의 F-F 선에 따른 단면도이다.
한편, 이해를 돕기 위해, 도 13a를 도시함에 있어, 제1 전극(127)과 제2 전극(128)의 상대적인 배치 관계 만을 개념적으로 도시하였다. 상기 제1 전극(127)은 제1 본딩부(121)와 제1 가지전극(125)을 포함할 수 있다. 상기 제2 전극(128)은 제2 본딩부(122)와 제2 가지전극(126)을 포함할 수 있다.
도 13a의 플립칩 발광소자를 배치한 실시예와 다르게 상기 제1 발광소자(120A)의 제1 및 제2 본딩부(121,122)의 면적과 상기 제1 발광소자(120A)의 발광 구조물(123)의 면적의 비율이 상이할 수 있다. 실시예에 따른 발광소자는, 도 13a 및 도 13b에 도시된 바와 같이, 기판(124) 위에 배치된 발광 구조물(123)을 포함할 수 있다.
상기 기판(124)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(124)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 발광 구조물(123)은 제1 도전형 반도체층(123a), 활성층(123b), 제2 도전형 반도체층(123c)을 포함할 수 있다. 상기 활성층(123b)은 상기 제1 도전형 반도체층(123a)과 상기 제2 도전형 반도체층(123c) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(123a) 위에 상기 활성층(123b)이 배치되고, 상기 활성층(123b) 위에 상기 제2 도전형 반도체층(123c)이 배치될 수 있다.
실시예에 의하면, 상기 제1 도전형 반도체층(123a)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(123c)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시예에 의하면, 상기 제1 도전형 반도체층(123a)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(123c)이 n형 반도체층으로 제공될 수도 있다.
실시예에 따른 발광소자는, 도 13a 및 도 13b에 도시된 바와 같이, 제1 전극(127)과 제2 전극(128)을 포함할 수 있다.
상기 제1 전극(127)은 제1 본딩부(121)와 제1 가지전극(125)을 포함할 수 있다. 상기 제1 전극(127)은 상기 제2 도전형 반도체층(123c)에 전기적으로 연결될 수 있다. 상기 제1 가지전극(125)은 상기 제1 본딩부(121)로부터 분기되어 배치될 수 있다. 상기 제1 가지전극(125)은 상기 제1 본딩부(121)로부터 분기된 복수의 가지전극을 포함할 수 있다.
상기 제2 전극(128)은 제2 본딩부(122)와 제2 가지전극(126)을 포함할 수 있다. 상기 제2 전극(128)은 상기 제1 도전형 반도체층(123a)에 전기적으로 연결될 수 있다. 상기 제2 가지전극(126)은 상기 제2 본딩부(122)로부터 분기되어 배치될 수 있다. 상기 제2 가지전극(126)은 상기 제2 본딩부(122)로부터 분기된 복수의 가지전극을 포함할 수 있다.
상기 제1 가지전극(125)와 상기 제2 가지전극(126)은 핑거(finger) 형상으로 서로 엇갈리게 배치될 수 있다. 상기 제1 가지전극(125)과 상기 제2 가지전극(126)에 의하여 상기 제1 본딩부(121)와 상기 제2 본딩부(122)를 통하여 공급되는 전원이 상기 발광 구조물(123) 전체로 확산되어 제공될 수 있게 된다.
상기 제1 전극(127)과 상기 제2 전극(128)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(127)과 상기 제2 전극(128)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(127)과 상기 제2 전극(128)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
한편, 상기 발광 구조물(123)에 보호층이 더 제공될 수도 있다. 상기 보호층은 상기 발광 구조물(123)의 상면에 제공될 수 있다. 또한, 상기 보호층은 상기 발광 구조물(123)의 측면에 제공될 수도 있다. 상기 보호층은 상기 제1 본딩부(121)와 상기 제2 본딩부(122)가 노출되도록 제공될 수 있다. 또한, 상기 보호층은 상기 기판(124)의 둘레 및 하면에도 선택적으로 제공될 수 있다.
예로서, 상기 보호층은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시예에 따른 발광소자는, 상기 활성층(123b)에서 생성된 빛이 발광소자의 6면 방향으로 발광될 수 있다. 상기 활성층(123b)에서 생성된 빛이 발광소자의 상면, 하면, 4개의 측면을 통하여 6면 방향으로 방출될 수 있다.
상기 발광소자의 상면으로 방출되는 빛은, 앞서 설명된 제1, 제2 리세스(R1,R2) 영역으로 입사될 수 있다.
또한, 실시예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 제공될 수 있다. 실시예에 따른 발광소자 패키지에 의하면, 발광소자로부터 방출되는 발광 면적을 확보하여 광추출 효율을 높이기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 설정될 수 있다.
또한, 실시예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 제공될 수 있다. 실시예에 따른 발광소자 패키지에 의하면, 실장되는 발광소자에 안정적인 본딩력을 제공하기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 설정될 수 있다.
예로서, 상기 제1 본딩부(121)의 상기 발광소자의 장축 방향에 따른 폭은 수십 마이크로 미터로 제공될 수 있다. 상기 제1 본딩부(121)의 폭은 예로서 70 마이크로 미터 내지 90 마이크로 미터로 제공될 수 있다. 또한, 상기 제1 본딩부(121)의 면적은 수천 제곱 마이크로 미터로 제공될 수 있다.
또한, 상기 제2 본딩부(122)의 상기 발광소자의 장축 방향에 따른 폭은 수십 마이크로 미터로 제공될 수 있다. 상기 제2 본딩부(122)의 폭은 예로서 70 마이크로 미터 내지 90 마이크로 미터로 제공될 수 있다. 또한, 상기 제2 본딩부(122)의 면적은 수천 제곱 마이크로 미터로 제공될 수 있다.
이와 같이, 상기 제1 및 제2 본딩부(121, 122)의 면적이 작게 제공됨에 따라, 상기 제1 발광소자(120A)의 하면으로 투과되는 빛의 양이 증대될 수 있다. 또한, 상기 제1 발광소자(120A) 아래에는 반사특성이 좋은 상기 접착제(130)가 제공될 수 있다. 따라서, 상기 제1 발광소자(120A)의 하부 방향으로 방출된 빛은 상기 접착제(130)에서 반사되어 발광소자 패키지의 상부 방향으로 효과적으로 방출되고 광 추출 효율이 향상될 수 있게 된다.
한편, 이상에서 설명된 실시예에 따른 발광소자 패키지는 상기 제1 및 제2 본딩부(121, 122)가 상기 제1 및 제2 도전층(321, 322)과 직접 접촉되는 경우를 기반으로 설명되었다.
그러나, 실시예에 따른 발광소자 패키지의 또 다른 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)와 상기 제1 및 제2 도전층(321, 322) 사이에 별도의 도전성 구성요소가 더 배치될 수도 있다.
한편, 설명된 실시예에 따른 발광소자 패키지는 광원 장치에 적용될 수 있다.
또한, 광원 장치는 산업 분야에 따라 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다.
광원 장치의 예로, 표시 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 발광 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다. 또한, 표시 장치는 컬러 필터를 포함하지 않고, 적색(Red), 녹색(Gren), 청색(Blue) 광을 방출하는 발광 소자가 각각 배치되는 구조를 이룰 수도 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
광원 장치의 다른 예인 조명 장치는 커버, 광원 모듈, 방열체, 전원 제공부, 내부 케이스, 소켓을 포함할 수 있다. 또한, 실시예에 따른 광원 장치는 부재와 홀더 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈은 실시예에 따른 발광소자 패키지를 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
전극패턴(216), 수지층(215), 회로기판(210),
본딩부(112), 발광소자(100),
제1 리세스(R1), 제2 리세스(R2), 제3 리세스(R3), 제5 리세스(T)

Claims (12)

  1. 기판, 전극패턴 및 수지층을 포함하는 회로기판; 및
    상기 회로기판 상에 배치되는 복수의 발광소자;를 포함하고,
    상기 발광소자는 상기 전극패턴과 전기적으로 연결되는 복수의 본딩부를 포함하고,
    상기 전극패턴 및 상기 수지층은 상기 기판 상에 배치되고,
    상기 수지층의 일부는 상기 전극패턴의 상면에 배치되고,
    상기 수지층은 상기 복수의 본딩부 사이에 리세스를 포함하는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 리세스에 반사층을 더 포함하는 발광소자 패키지.
  3. 제2 항에 있어서,
    상기 리세스에 접착층을 더 포함하는 발광소자 패키지.
  4. 제1항에 있어서,
    상기 수지층은,
    상기 리세스와 상기 발광소자의 본딩부 사이에 제2 리세스를 포함하는 발광소자 패키지.
  5. 제1항에 있어서,
    상기 수지층은,
    상기 발광소자의 본딩부 외측에 제3 리세스를 포함하며,
    상기 제3 리세스는 상기 수지층의 상측으로 노출되지 않는 발광소자 패키지.
  6. 제5항에 있어서,
    상기 수지층은,
    상기 전극패턴이 형성되는 개구부와 상기 제3 리세스를 연결하는 제2 연결 리세스를 포함하는 발광소자 패키지.
  7. 전극패턴과 수지층을 포함하는 회로기판;
    본딩부를 포함하여 상기 전극패턴과 전기적으로 연결되며 상기 회로 기판의 수지층 상에 배치되는 발광소자;를 포함하고,
    상기 수지층은,
    상기 발광소자의 본딩부 외측에 제1 리세스를 포함하는 발광소자 패키지.
  8. 제7항에 있어서,
    상기 제1 리세스는,
    상기 전극패턴의 외측의 수지층 상부에 배치되는 발광소자 패키지.
  9. 제8 항에 있어서,
    상기 수지층은,
    상기 발광소자와 상하 간에 중첩되는 제5 리세스를 포함하는 발광소자 패키지.
  10. 제9항에 있어서,
    상기 제5 리세스는,
    상기 전극패턴 사이에 배치되는 발광소자 패키지.
  11. 제7항에 있어서,
    상기 수지층은,
    상기 전극패턴과 상기 제1 리세스 사이에 제1 연결 리세스를 포함하는 발광소자 패키지.
  12. 제1 항 내지 제11항 중 어느 하나의 발광소자 패키지를 포함하는 광원장치.
KR1020170116357A 2017-09-12 2017-09-12 발광소자 패키지 KR102432213B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170116357A KR102432213B1 (ko) 2017-09-12 2017-09-12 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170116357A KR102432213B1 (ko) 2017-09-12 2017-09-12 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20190029154A true KR20190029154A (ko) 2019-03-20
KR102432213B1 KR102432213B1 (ko) 2022-08-12

Family

ID=66036122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170116357A KR102432213B1 (ko) 2017-09-12 2017-09-12 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102432213B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070099793A (ko) * 2006-04-05 2007-10-10 삼성전자주식회사 발광소자용 서브마운트
KR20110039639A (ko) * 2009-10-12 2011-04-20 박명일 발광다이오드용 서브 마운트
JP2014036127A (ja) * 2012-08-09 2014-02-24 Nichia Chem Ind Ltd 発光装置
KR20140047123A (ko) * 2011-08-01 2014-04-21 가부시키가이샤 에스티이큐 반도체 장치 및 그 제조 방법
JP2015095588A (ja) * 2013-11-13 2015-05-18 シチズンホールディングス株式会社 Ｌｅｄパッケージ
KR20150138759A (ko) * 2014-06-02 2015-12-10 주식회사 루멘스 발광 소자 패키지 모듈, 백라이트 유닛, 조명 장치 및 발광 소자 패키지 모듈의 제조 방법
KR20170017150A (ko) * 2015-08-05 2017-02-15 엘지이노텍 주식회사 광원 모듈 및 이를 구비한 조명 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070099793A (ko) * 2006-04-05 2007-10-10 삼성전자주식회사 발광소자용 서브마운트
KR20110039639A (ko) * 2009-10-12 2011-04-20 박명일 발광다이오드용 서브 마운트
KR20140047123A (ko) * 2011-08-01 2014-04-21 가부시키가이샤 에스티이큐 반도체 장치 및 그 제조 방법
JP2014036127A (ja) * 2012-08-09 2014-02-24 Nichia Chem Ind Ltd 発光装置
JP2015095588A (ja) * 2013-11-13 2015-05-18 シチズンホールディングス株式会社 Ｌｅｄパッケージ
KR20150138759A (ko) * 2014-06-02 2015-12-10 주식회사 루멘스 발광 소자 패키지 모듈, 백라이트 유닛, 조명 장치 및 발광 소자 패키지 모듈의 제조 방법
KR20170017150A (ko) * 2015-08-05 2017-02-15 엘지이노텍 주식회사 광원 모듈 및 이를 구비한 조명 장치

Also Published As

Publication number Publication date
KR102432213B1 (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
KR20190031094A (ko) 발광소자 패키지 및 이를 포함하는 조명장치
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
EP3471156B1 (en) Light-emitting device package
KR20190083042A (ko) 발광소자 패키지
EP3483943B1 (en) Light emitting device package
KR102539278B1 (ko) 발광소자 패키지
KR102511966B1 (ko) 발광소자 패키지
KR102432213B1 (ko) 발광소자 패키지
KR20190065011A (ko) 발광소자 패키지
KR102610607B1 (ko) 발광소자 패키지
KR20190031105A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102542297B1 (ko) 발광소자 패키지
KR102271173B1 (ko) 반도체 소자
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102433841B1 (ko) 발광소자 패키지
KR20190025400A (ko) 발광소자 패키지 및 광원장치
KR20190087710A (ko) 발광소자 패키지
KR20190074133A (ko) 발광소자 패키지
KR20190078749A (ko) 발광소자 패키지
KR20190050546A (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR20190079076A (ko) 발광소자 패키지
KR20190021989A (ko) 발광소자 패키지
KR20190053523A (ko) 발광소자 패키지, 광원장치 및 발광소자 패키지 제조방법
KR20190014321A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant