KR20140047123A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20140047123A
KR20140047123A KR1020147003419A KR20147003419A KR20140047123A KR 20140047123 A KR20140047123 A KR 20140047123A KR 1020147003419 A KR1020147003419 A KR 1020147003419A KR 20147003419 A KR20147003419 A KR 20147003419A KR 20140047123 A KR20140047123 A KR 20140047123A
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
layer
white
semiconductor device
Prior art date
Application number
KR1020147003419A
Other languages
English (en)
Other versions
KR101900352B1 (ko
Inventor
마사미치 이시하라
겐슈 오야마
쇼지 무라카미
히토노부 오노사카
Original Assignee
가부시키가이샤 에스티이큐
가부시키가이샤 에스에스 테크노
시코쿠 케이소쿠 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에스티이큐, 가부시키가이샤 에스에스 테크노, 시코쿠 케이소쿠 코교 가부시키가이샤 filed Critical 가부시키가이샤 에스티이큐
Publication of KR20140047123A publication Critical patent/KR20140047123A/ko
Application granted granted Critical
Publication of KR101900352B1 publication Critical patent/KR101900352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 내열성, 방열성 및 내구성이 우수한 전기 절연층을 가지고, 또한 비용성 및 프로세스성이 우수한 프로세스로 제조되는 반도체 장치를 제공한다. 해결 수단; 반도체칩이 직접 또는 간접으로 장착되는 제1 기판과, 제1 기판의 표면에 형성된 반사재로서 기능하는 백색 절연층을 포함하는 반도체 장치로서, 반도체칩이 LED이며, 제1 기판은 적어도 표면이 금속이며, 제1 기판 표면에 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층과 금속층의 적층 구조를 형성하고, 바람직하게는, 상기 소성 후의 백색 절연층에 함유되는 SiO2 및 백색 무기 안료의 비율이, 80 중량% 이상인 반도체 장치.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND FABRICATION METHOD FOR SAME}
본 발명은, 반사재로서 기능하고, 내열성, 방열성 및 내구성(耐久性)이 우수한 백색 무기 절연층을 가지는 반도체 장치 및 그 제조 방법에 관한 것이며, 더욱 상세하게는, 예를 들면, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재(液材)를 금속면 상에 도포, 소성(燒成)하여 형성되는 백색 절연층을 가지는 LED 발광 장치 및 그 제조 방법에 관한 것이다.
LED(Light Emitting Diode: 발광 다이오드)는, 소비 전력이 낮고 이산화탄소 삭감, 고내구성(高耐久性)이라는 환경과 에너지 절약을 겸비한 소자로서 보급되고 있다. 이와 같은 LED 칩을 탑재한 패키지는, 배선 기판(모듈 기판) 상에 장착하여, 대형 디스플레이, 휴대 전화기나 디지털 비디오 카메라, PDA 등의 전자 기기(機器)의 백라이트, 도로 조명이나 일반 조명 등에 사용되고 있다. LED 소자의 발광 강도를 강하게 하면 발열량이 증대하고, 다른 쪽에서 LED 소자가 가열되면 발광 효율이 저하되므로, 효과적으로 방열할 수 있는 구조를 채용할 필요가 있다.
현행의 LED 발광 장치에서는, LED 패키지 기판으로서 세라믹 기판, 실리콘 기판 또는 금속 기판을 사용하고 있지만, 종래의 세라믹 기판 또는 실리콘 기판을 사용한 구성에는, 세라믹이나 실리콘의 열전도가 동(銅) 등의 금속보다 나쁘기 때문에 잘 방열할 수 없는 것, 고가인 것, 가공이 곤란한 것 등의 문제가 있다.
도 25는, 특허 문헌 1에 개시된 조명 도구를 나타낸 측면 단면도(斷面圖)이다. 도시한 메탈 코어 인쇄 회로 기판은, 메탈 코어와, 그 위에 절연층을 통하여, 동박(銅箔)을 회로 가공한 인쇄 회로에 의해 구성되어 있다. 절연층으로서는, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리에테르설폰 중 어느 하나로 이루어지는 100㎛ 정도의 두께의 내열성 열가소성 수지가 사용된다. 메탈 코어 인쇄 회로 기판의 오목부의 바닥면에 발광 다이오드를 탑재 고정하여 각각의 단자를 각각에 인쇄 회로에 접속하고, 오목부에는 투명 아크릴 수지를 충전하여 구성된다. 이와 같이, 절연층으로서 내열성 열가소성 수지를 사용하는 것은 알려져 있지만, 수지로 이루어지는 절연층에는, 방열성의 점에서 문제가 있다.
종래, 고반사율의 솔더 레지스트막을 형성할 수 있는 조성물로서, 유기 재료로 이루어지는 열경화성 수지에 무기 백색 안료를 첨가한 것이 제안되어 있다(예를 들면, 특허 문헌 2). 이 무기 백색 안료의 입자 직경은, 예를 들면, 0.3㎛ 이하이지만, 이와 같은 입자 직경의 안료를 함유하는 액재의 도포는, 잉크젯, 디스펜서 또는 스프레이 코터(spray coater)에서는 행할 수 없으므로, 스크린 인쇄에 의하지 않으면 안되었다. 또한, 유기 재료의 방열성은 일반적으로 0.3 w/m·k 정도이며, 무기 재료[예를 들면, 이산화 규소(SiO2)는 1.5 w/m·k 정도, 이산화 티탄은 8 w/m·k 정도, 산화 아연은 50 w/m·k 정도]와 비교하여, 방열성이 뒤떨어지고 있었다. 또한, 유기 재료로 이루어지는 절연층을 가지는 배선 기판은, 내열성의 문제, 자외선에 의한 열화나 장시간의 사용에 의한 열화(내구성)의 문제가 있다.
특허 문헌 3은, 기판 재질로서, 표면에 이산화 규소(SiO2)로 이루어지는 절연층을 접착재로 하여 박막형의 Cu 배선층을 일체로 가지는 Cu 기판을 사용한 LED 패키지를 개시한다. 도 24는, 특허 문헌 3에 개시된 LED 패키지를 나타내고, (A)는 패키지의 중앙부에서의 측면 단면도, (B)는 그 평면도이다. LED 칩을 탑재하는 Cu 기판은, LED 칩을 탑재하는 오목형의 오목부가 프레스 가공에 의해 성형된다. 그러나, SiO2는 단단하고 프레스 가공 시에 파단(破斷)되기 쉬우므로, 프레스 가공에는 적합하지 않은 문제가 있다. 또한, 광반사성으로 하기 위해, Cu 배선층의 표면에 Ag 도금을 행하고 있어, 고비용의 구성으로 되어 있다.
그런데, 최근, 협소 공간에 있어서도 실장(實裝)이 가능하도록, 봉입(封入)된 냉매의 기화 및 응축에 의해 발열체를 냉각시키는 히트 파이프가 제안되어 있다. 특허 문헌 4에서는, 기화된 냉매를 확산시키는 증기 확산로 및 응축된 냉매를 환류시키는 모세관 유로를 내부에 가지는 평판형의 본체부와, 본체부의 적어도 2개 소의 온도차를 측정하는 온도 측정부와, 온도차를 소정의 임계값과 비교하여 비교 결과를 출력하는 비교부와, 비교 결과에 기초하여 본체부의 동작 상태를 히트 파이프의 냉각 능력을 기준으로 하여 판정하고, 판정 결과를 출력하는 판정부를 구비하고, 증기 확산로가 기화된 냉매를 수평 방향으로 확산시키고, 모세관 유로가 응축된 냉매를 수직 또는 수직·수평 방향으로 환류시키는 히트 파이프가 제안되어 있다.
일본 공개특허 평11-68269호 공보 일본 공개특허 제2009-718호 공보 일본 공개특허 제2006-245032호 공보 일본 공개특허 제2009-257722호 공보
일반적으로 반도체칩용 절연 금속판은, 반도체칩의 하면에 위치하는 전기 절연층이 유기 재료를 주요한 성분으로 하고, 열전도성이 나쁘므로, 양호한 방열 특성을 얻을 수 없는 문제가 있다. 또한, 내열성, 방열성 또는 내구성의 점에서도 제약이 있으므로, 무기 재료로 전기 절연층을 구성하는 것도 본 발명이 해결해야 할 과제이다.
또한, 반도체칩이 LED인 반도체 장치(LED 발광 장치)에서의 반사재의 재료 비용(예를 들면, 반사재에 사용되는 은도금은 고비용)을 삭감하는 것도 본 발명이 해결해야 할 과제이다. 또한, 백색 수지에 의한 반사벽(도 1의 부호 "4" 참조)은, LED로부터의 광이나 발열에 의한 수지의 산화에 의해 변색이 쉽게 생기고, 반사율이 시간 경과에 따라 저하되는 문제가 있다. 고가의 재료를 사용하지 않고, 또한 내구성이 우수한 반사재를 구비하는 LED 발광 장치가 요구되고 있다.
또한, 제조 프로세스를 간이화함으로써, 비용를 삭감하는 것도 본 발명이 해결해야 할 과제이다.
이상의 문제점을 해결하기 위해, 본 발명은, 내열성, 방열성 및 내구성이 우수한 전기 절연층을 가지고, 또한 비용성 및 프로세스성이 우수한 프로세스로 제조되는 반도체 장치를 제공하는 것을 목적으로 한다.
종래, 백색 무기 안료는, 유기 재료에 배합된 액재로 사용되고 있었다. 이 종류의 액재는, 잉크젯법이나 디스펜서법으로는 도포할 수 없으므로, 오로지 스크린 인쇄에 의해 도포되고 있었다.
본 발명자는, 나노 입자화된 이산화 규소(SiO2)와 백색 무기 안료의 배합된 잉크를 사용함으로써, 백색 무기 절연 재료를 잉크젯법이나 디스펜서법 또는 스프레이 코팅법의 잉크로 할 수 있어, 임의의 패턴 형성이나 요철부(凹凸部)에 대한 도포를 행하는 것을 가능하게 하였다. 또한 나노 사이즈화된 것에 의해, 도포 대상의 기판, 예를 들면, 동판(銅板) 등의 미소한 요철(凹凸)에 대한 잉크의 주입이 가능해져, 밀착성이 대폭 향상되고, 백색 절연층과 금속층의 적층 구조를 형성하는 것이 가능하게 되었다.
즉, 본 발명은, 이하의 기술 수단에 의해 구성된다.
제1 발명은, 반도체칩이 직접 또는 간접으로 장착되는 제1 기판과, 제1 기판의 표면에 형성된 반사재로서 기능하는 백색 절연층을 구비하는 반도체 장치로서, 반도체칩이 LED 칩이며, 제1 기판은 적어도 표면이 금속이며, 제1 기판 표면에 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층과 금속층의 적층 구조를 형성한 것을 특징으로 하는 반도체 장치에 관한 것이다. 여기에서 말하는 제1 기판은, 반도체칩을 가지는 반도체 패키지가 장착되는 모듈 기판인 경우와, 반도체칩이 직접 장착되는 패키지 기판인 경우가 있다. 제1 기판은, 적어도 표면이 금속에 의해 구성되어 있으면 되므로, 예를 들면, 상면에 금속 박막층이 형성되어 있는 기판, 수냉 구조를 가지는 기판(특허 문헌 4 참조), 또는 수냉 구조를 가지는 방열 부재를 적층한 기판을 모듈 기판으로서 사용하는 경우도 포함된다. 또한, 제1 기판에는, 유기재 절연층의 상면에 배선층을 형성한 패키지 기판도 포함된다.
제2 발명은, 반도체칩이 직접 또는 간접으로 장착되는 제1 기판과, 제1 기판의 표면에 형성된 백색 절연층을 구비하는 반도체 장치로서, 제1 기판은 적어도 표면이 금속이며, 제1 기판 표면에 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층과 금속층의 적층 구조를 형성한 것을 특징으로 하는 반도체 장치에 관한 것이다.
제3 발명은, 제1 또는 제2의 발명에 있어서, 상기 소성 후의 백색 절연층에 함유되는 SiO2 및 백색 무기 안료의 비율이, 80 중량% 이상인 것을 특징으로 한다.
제4 발명은, 제3 발명에 있어서, 상기 소성 후의 백색 절연층에 함유되는 백색 무기 안료의 비율이 40 중량% 이상이며, SiO2의 비율이 25 중량% 이상인 것을 특징으로 한다. 그리고, 상기 백색 무기 안료가 평균 입자 직경 50㎚ 이하의 이산화 티탄으로서, 입자 직경이 25㎚ 이하의 이산화 티탄을 포함하는 것이 예시된다.
제5 발명은, 제1 내지 제4의 발명 중 어느 하나의 발명에 있어서, 상기 백색 무기 안료가, 표면이 투명 절연막으로 코팅된, 이산화 티탄 또는 산화 아연의 입자인 것을 특징으로 한다.
제6 발명은, 제1 내지 제5의 발명 중 어느 하나의 발명에 있어서, 상기 백색 절연층이 산화 아연을 백색 무기 안료로 하는 제1층과 이산화 티탄을 백색 무기 안료로 하는 제2층의 적층으로 이루어지고, 제1층을 구성하는 산화 아연 입자가 투명 절연막으로 코팅되어 있는 것을 특징으로 한다.
제7 발명은, 제1 내지 제6의 발명 중 어느 하나의 발명에 있어서, 상기 제1 기판이, 반도체칩을 가지는 반도체 패키지가 장착되는 모듈 기판이며, 상기 백색 절연층 상에, 반도체 패키지의 전극과 접속되는 배선의 패턴이 형성되어 있는 것을 특징으로 한다.
제8 발명은, 제1 내지 제6의 발명 중 어느 하나의 발명에 있어서, 상기 제1 기판이, 복수 개의 반도체칩이 장착되는 모듈 기판이며, 반도체칩의 전극과 접속되는 배선층이 상기 제1 기판 표면에 형성된 절연층 상에 형성되어 있는 것을 특징으로 한다.
제9 발명은, 제6 발명에 있어서, 상기 배선층의 아래에 위치하는 절연층이 유기 절연층인 것을 특징으로 한다.
제10 발명은, 제7 발명에 있어서, 상기 배선층의 표면 중 적어도 일부가 상기 백색 절연층에 의해 덮혀져 있는 것을 특징으로 한다.
제11 발명은, 제8 발명에 있어서, 상기 배선층의 아래에 위치하는 절연층이 백색 절연층인 것을 특징으로 한다.
제12 발명은, 제8 내지 제11의 발명 중 어느 하나의 발명에 있어서, 반도체칩이 배치되는 위치에, 금속면이 노출되는 탑재부가 형성되어 있는 것을 특징으로 한다.
제13 발명은, 제12 발명에 있어서, 상기 탑재부가, 볼록형 탑재부인 것을 특징으로 한다.
제14 발명은, 제8 내지 제13의 발명 중 어느 하나의 발명에 있어서, 상기 복수 개의 반도체칩이, 인접하는 반도체칩과 와이어 본딩 접속되는 것을 특징으로 한다.
제15 발명은, 제7 내지 제14의 발명 중 어느 하나의 발명에 있어서, 상기 제1 기판에, 무기 재료로 이루어지는 투명한 솔더 레지스트층이 형성되어 있는 것을 특징으로 한다.
제16 발명은, 제1 내지 제6의 발명 중 어느 하나의 발명에 있어서, 상기 제1 기판이, 1 또는 복수 개의 반도체칩이 배치되는 상기 백색 절연층이 형성된 오목부를 가지는 패키지 기판이며, 또한 제1 기판이 끼워장착되는 개구를 가지는 제2 기판을 구비하는 것을 특징으로 한다.
제17 발명은, 제16 발명에 있어서, 반도체칩의 전극과 접속되는 배선층이 상기 제1 기판의 베이스재 표면에 형성된 유기재 절연층 상에 형성되어 있고, 상기 배선층의 표면 중 적어도 일부가 상기 백색 절연층에 의해 덮혀져 있는 것을 특징으로 한다.
제18 발명은, 제16 또는 제17 발명에 있어서, 상기 제1 기판의 오목부의 반도체칩이 배치되는 위치에, 금속면이 노출되는 탑재부가 형성되어 있는 것을 특징으로 한다.
제19 발명은, 제16, 제17 또는 제18의 발명에 있어서, 상기 제1 및 제2 기판의 이면(裏面)과 맞닿는 방열판을 구비하는 것을 특징으로 한다.
제20 발명은, 제1 내지 제6의 발명 중 어느 하나의 발명에 있어서, 상기 제1 기판이, 1 또는 복수 개의 반도체칩이 배치되는 패키지 기판이며, 상기 패키지 기판이, 기판 절연층과 같은 층의 상층에 형성된 상측 배선층 및/또는 같은 층의 하층에 형성된 하측 배선층을 가지는 것을 특징으로 한다. 여기서는, 백색 절연층이 적층으로 되는 금속층은, 상측 배선층으로 된다. 백색 절연층은 투명 수지에 의해 밀봉되거나, 또는 형광체를 함유한 렌즈형 투명 수지 커버에 의해 덮힌다.
제21 발명은, 제20 발명에 있어서, 상기 기판 절연층이, 무기 재료로 이루어지는 고열전도 필러(filler)를 함침(含浸)시킨 유리 크로스 또는 유리 부직포에 의해 구성되는 것을 특징으로 한다.
제22 발명은, 제20 또는 제21의 발명에 있어서, 상기 기판 절연층 및 상기 상측 배선층의 측단면(側端面)이 면일치하며, 상기 하측 배선층의 측단면이 상기 기판 절연층의 측단면보다 내측에 위치하는 것을 특징으로 한다.
제23 발명은, 제20, 제21 또는 제22의 발명에 있어서, 상기 상측 배선층에는 제1 방향으로 연장되는 상측 분리부가 형성되고, 상기 하측 배선층에는 제1 방향과 상이한 제2 방향으로 연장되는 부분을 포함하는 하측 분리부가 형성되어 있는 것을 특징으로 한다.
제24 발명은, 제20 내지 제23의 발명 중 어느 하나의 발명에 있어서, 상기 상측 배선층과 상기 하측 배선층이 서멀 비어(thermal via)에 의해 연결되어 있는 것을 특징으로 한다.
제25 발명은, 제20 내지 제24의 발명 중 어느 하나의 발명에 있어서, 상기 상측 배선층 및 상기 하측 배선층의 표면에 금속 박막층이 행해져 있는 것을 특징으로 한다.
제26 발명은, 제1 내지 제25의 발명 중 어느 하나의 발명에 있어서, 상기 백색 절연층의 두께가, 10~150 ㎛인 것을 특징으로 한다.
제27 발명은, 제1 내지 제26의 발명 중 어느 하나의 발명에 있어서, 상기 배선이, 은 입자와 동 입자를 함유하는 잉크를 묘화 도포함으로써 형성되는 것을 특징으로 한다.
제28 발명은, LED 패키지가 장착되는 기판과, 상기 기판의 표면에 형성된 백색 절연층을 구비하는 반도체 장치의 제조 방법으로서, 상기 기판의 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하고, 도전성(導電性) 금속 잉크를 도포하고, 소성함으로써, 백색 절연층 상에 배선을 형성하고, 기판 상에 LED 칩을 장착하고, 백색 절연층 상에 형성된 배선에 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
제29 발명은, 제28 발명에 있어서, 상기 절연층 형성 단계의 전(前) 단계로서, 상기 기판의 표면에 볼록형 탑재부를 형성하는 탑재부 형성 단계를 포함하는 것을 특징으로 한다.
제30 발명은, LED 칩이 장착되는 기판과, 상기 기판의 표면에 형성된 백색 절연층을 구비하는 반도체 장치의 제조 방법으로서, 금속 플레이트의 벤딩 가공을 행함으로써, 1 또는 복수 개의 LED 칩이 배치되는 바닥부, 바닥부 끝의 양측으로부터 상승하는 벽부 및 벽부로부터 대략 수평 방향으로 연장되는 에지부를 형성하여 상기 기판을 구성하고, 상기 기판의 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하고, 도전성 금속 잉크를 도포하고, 소성함으로써, 백색 절연층 상에 배선을 형성하고, 상기 기판의 바닥부에 LED 칩을 고착시키고, 백색 절연층 상에 형성된 배선에 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
제31 발명은, LED 칩이 장착되는 기판과, 상기 기판의 표면에 형성된 백색 절연층을 구비하는 반도체 장치의 제조 방법으로서, 금속 플레이트의 표면에, 유기재 절연층의 하층과 배선층의 상층으로 이루어지는 적층 구조를 형성하는 동시에, 적어도 상기 배선층을 분리하는 분리부를 형성하고, 상기 금속 플레이트의 벤딩 가공을 행함으로써, 1 또는 복수 개의 LED 칩이 배치되는 바닥부, 바닥부 끝의 양측으로부터 상승하는 벽부 및 벽부로부터 대략 수평 방향으로 연장되는 에지부를 형성하여 상기 기판을 구성하고, LED 칩이 전기적으로 접속되는 부분을 제외한 상기 기판의 바닥부 및 벽부의 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하고, 상기 기판에 LED 칩을 고착시키고, 상기 배선층의 배선 부분에 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
제32 발명은, 제28 내지 제31의 발명에 있어서, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를, 잉크젯법, 디스펜서법, 스프레이 코팅법 또는 스크린 인쇄법에 의해 도포하는 것을 특징으로 한다.
제33 발명은, 1 또는 복수 개의 LED 칩 또는 복수의 LED 패키지가 장착되는 기판과, 상기 기판의 표면에 형성된 백색 절연층을 구비하는 반도체 장치의 제조 방법으로서, 상기 기판의 베이스재 표면에, 유기재 절연층을 통하여 금속층을 형성하고, 금속층을 에칭 가공함으로써 배선 패턴을 형성하고, 배선 패턴을 마스크로 하여 유기재 절연층을 에칭 가공하고, 상기 기판의 적어도 배선 패턴의 형성되어 있지 않은 부분을 포함하는 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하고, 상기 기판 상에 LED 칩 또는 LED 패키지를 장착하고, 배선 패턴에 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
제34 발명은, 1 또는 복수 개의 LED 칩 또는 LED 패키지가 장착되는 기판과, 상기 기판의 표면에 형성된 백색 절연층을 구비하는 반도체 장치의 제조 방법으로서, 멀티 피스(multi-piece) 기판을 구성하는 기판 절연층의 위쪽에 상측 배선층을 형성하는 동시에 아래쪽에 하측 배선층을 형성하고, 상측 배선층 및 하측 배선층에 배선 패턴을 형성하는 동시에 상측 배선층 및 하측 배선층을 연결하는 비어를 형성하고, 상측 배선층의 전기 접속부를 제외한 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하고, 상기 멀티 피스 기판 상에 다수개의 LED 칩을 장착하고, 각각을 전기 접속부에 전기적으로 접속하고, 상기 멀티 피스 기판을 수지로 일괄 봉지(封止)하고, 분할하여 개편화(個片化)하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
제35 발명은, 제34 발명에 있어서, 상기 수지의 경도가, 쇼어 D 경도 86 이상인 것을 특징으로 한다.
제36 발명은, 1 또는 복수 개의 반도체칩이 장착되는 기판을 구비하는 반도체 장치의 제조 방법으로서, 유리 크로스 또는 유리 부직포에 무기 재료로 이루어지는 고열전도 필러를 함침시켜 기판 절연층을 구성하고, 기판 절연층의 위쪽에 상측 배선층을 형성하는 동시에 아래쪽에 하측 배선층을 형성함으로써 기판을 구성하고, 상측 배선층 및 하측 배선층에 배선 패턴을 형성하는 동시에 상측 배선층 및 하측 배선층을 연결하는 비어를 형성하고, 기판 상에 반도체칩을 장착하고, 상측 배선층에 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
다른 관점에서의 본 발명은, 다음의 기술 수단에 의해 구성된다.
[1] LED 칩이 장착되는 패키지 기판과, 패키지 기판의 표면에 형성된 반사재로서 기능하는 금속 박막층을 구비하는 LED 발광 장치로서, 상기 패키지 기판이, 기판 절연층과 같은 층을 협지하는 상측 배선층 및 하측 배선층을 가지고, 상측 배선층에 제1 방향으로 연장되는 상측 분리부가 형성되고, 하측 배선층에 제1 방향과는 상이한 제2 방향으로 연장되는 부분을 포함하는 하측 분리부가 형성되어 있는 것을 특징으로 하는 LED 발광 장치.
[2] 상기 기판 절연층 및 상기 상측 배선층의 측단면이 면일치하며, 상기 하측 배선층의 측단면이 상기 기판 절연층의 측단면보다 내측에 위치하는 것을 특징으로 하는 [1]에 기재된 LED 발광 장치.
[3] 상기 상측 분리부와 상기 하측 분리부가 직교하는 것을 특징으로 하는 [1] 또는 [2]에 기재된 LED 발광 장치.
[4] 상기 상측 배선층이 무기재 코팅층으로 덮혀져 있는 것을 특징으로 하는 [1] 내지 [3] 중 어느 하나에 기재된 LED 발광 장치.
[5] 상기 무기재 코팅층이, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써 형성되는 것을 특징으로 하는 [4]에 기재된 LED 발광 장치.
본 발명에 의하면, 거의 모든 성분이 무기 재료로 이루어지는 층을 기판 상에 형성할 수 있으므로, 내열성, 방열성 및 내구성이 우수한 전기 절연층을 가지는 반도체 장치를 제공하는 것이 가능해진다.
또한, 전기 절연층이 반사재로서의 역할을 할 수 있으므로, 반도체칩이 LED의 경우라도 고가의 반사재를 사용하는 것이 불필요해지고, 또한 반사층을 형성하기 위한 별도의 프로세스가 불필요해진다.
또한, 기판 표면에 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하므로, 기판 상의 원하는 위치에 원하는 형상 및 두께의 백색 절연층을 구성할 수 있다.
도 1은 본 발명을 구체화하는 LED 조명 모듈의 제1 구성예를 나타낸 측면 단면도이다.
도 2는 본 발명을 구체화하는 LED 조명 모듈의 제2 구성예를 나타낸 측면 단면도이다.
도 3은 금형을 사용한 프레스 가공에 의해 형성한 LED 패키지 기판의 제조를 설명하는 도면이며, (a)는 가공되기 전의 금속 플레이트를 나타낸 측면 단면도, (b)는 오목부를 가지도록 소정 형상으로 벤딩 가공된 금속 플레이트를 나타낸 측면 단면도, (c)는 표면 상에 백색 절연층이 형성된 금속 플레이트를 나타낸 측면 단면도, (d)는 백색 절연층 상의 필요 위치에, 배선이 묘화 형성된 금속 플레이트를 나타낸 측면 단면도이다.
도 4는 본 발명을 구체화하는 LED 조명 모듈의 제2 구성예의 조립을 설명하는 도면이며, (a)는 LED 패키지 고착을 나타내는 측면 단면도, (b)는 전기 접속을 나타낸 측면도, (c)는 방열판 고착을 나타내는 측면 단면도이다.
도 5는 본 발명을 구체화하는 LED 조명 모듈의 제3 구성예의 조립을 설명하는 도면이다.
도 6은 본 발명을 구체화하는 LED 조명 모듈의 제4 구성예를 설명하는 측면 단면도이다.
도 7은 본 발명을 구체화하는 모듈 기판을 나타내고, (a)는 제2 구성예에서의 LED 패키지 탑재 전의 모듈 기판의 평면도, (b)는 제4 구성예에서의 LED 패키지 탑재 전의 모듈 기판의 평면도이다.
도 8은 본 발명을 구체화하는 LED 조명 모듈의 제5 구성예를 설명하는 도면이며, (a)는 LED 칩의 제1 실장 방법을 나타내는 측면 단면도, (b)는 LED 칩의 제2 실장 방법을 나타내는 측면 단면도, (c)는 LED 칩의 제3 실장 방법을 나타내는 측면 단면도이다.
도 9는 본 발명을 구체화하는 LED 조명 모듈의 제5 구성예에 사용하는 기판의 제조 단계를 설명하는 측면 단면도이다.
도 10은 본 발명을 구체화하는 LED 조명 모듈의 제6 구성예를 나타낸 측면 단면도이다.
도 11은 본 발명을 구체화하는 제7 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
도 12는 제7 구성예에 관한 LED 패키지의 다이싱(dicing) 방법을 설명하는 사시도이다.
도 13은 제7 구성예에 관한 LED 패키지에 탑재부를 형성한 변형예를 나타내고, (a)는 측면 단면도, (b)는 주요부 투과 사시도, (c)는 평면도이다.
도 14는 제7 구성예에 관한 LED 패키지를 플립 칩(flip chip) 실장한 변형예를 나타내고, (a)는 측면 단면도, (b)는 주요부 투과 사시도, (c)는 평면도이다.
도 15는 도 14의 LED 패키지에 있어서 형광체를 LED 칩 상면에 배치한 변형예를 나타내고, (a)는 측면 단면도, (b)는 주요부 투과 사시도, (c)는 평면도이다.
도 16은 LED 패키지의 제8 구성예를 나타내고, (a)는 측면 단면도, (b)는 주요부 투과 사시도, (c)는 평면도(은도금층은 도시하지 않음)이다.
도 17은 도 16의 LED 패키지에 있어서 분리부를 굴곡 형상으로 한 변형예이다.
도 18은 본 발명을 구체화하는 제9 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
도 19는 본 발명을 구체화하는 제10 구성예에 관한 파워 반도체 패키지를 나타낸 측면 단면도이다.
도 20은 본 발명을 구체화하는 제11 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
도 21은 본 발명을 구체화하는 제11 구성예에 관한 LED 패키지를 나타낸 상면도이다.
도 22는 본 발명을 구체화하는 제12 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
도 23은 본 발명을 구체화하는 제13 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
도 24는 특허 문헌 3에 개시된 LED 패키지를 나타내고, (A)는 패키지의 중앙부에서의 측면 단면도, (B)는 그 평면도이다.
도 25는 특허 문헌 1에 개시된 조명 도구를 나타낸 측면 단면도이다.
이하, 예시에 기초하여 본 발명을 설명한다. 도 1은, 본 발명을 구체화하는 LED 조명 모듈의 제1 구성예를 나타낸 측면 단면도이다. 도 1의 LED 조명 모듈(11)은, 공지의 LED 패키지(1)와, 배선(13) 및 백색 절연층(14)이 형성된 모듈 기판(12)을 주요한 구성 요소로 한다.
LED 패키지(1)는, 패키지 기판(2) 상에 LED 칩(3)이 고정 형성되어 전기적으로 접속된 후, 투명 수지(5)(예를 들면, 에폭시계나 실리콘계의 것)로 봉지함으로써 구성되어 있고, 패키지 기판(2)의 이면(裏面)에 형성된 전극이, 모듈 기판(12) 상에 형성된 배선(13)과 납땜 등으로 접속되어 실장된다. LED 칩(3)의 발광면은, 도면 중의 상면측을 향하고 있어, 패키지 기판(2)에 차단되는 일 없이 상면을 향해 발광한다.
그리고, 도 1에서는, 1개의 LED 패키지(1)에 1개의 LED 칩(3)을 배치하는 태양(態樣)을 도시하고 있지만, 1개의 LED 패키지(1)에 복수 개의 LED 칩(3)을 형성하는 것도 당연히 가능하다.
모듈 기판(12)은, 열전도성 및 전기 특성이 우수한 재료이며, 예를 들면, 동판 또는 알루미늄판에 의해 구성된다. 모듈 기판(12)은, 수냉 구조(예를 들면, 복수의 미소 개구를 가지는 동박판(銅薄板)을 적층하고, 상하를 동판으로 밀폐한 액실 내에서 모세관 현상에 의한 환류가 생기는 히트 파이프(특허 문헌 4 참조)를 가지는 것, 또는 수냉 구조를 가지는 방열 부재를 적층한 것에 의해 구성해도 된다.
모듈 기판(12)의 표면에는, 반사재로서의 역할도 하는 백색 절연층(14)이 형성되어 있다. 백색 절연층(14)은, 가시광의 파장역에서 평균 반사율이 70% 이상인 것이 바람직하고, 80% 이상인 것이 더욱 바람직하다. 백색 절연층(14)은, 백색 무기 분말(백색 무기 안료)과 이산화 규소(SiO2)를 주요한 성분으로 하고, 유기 인산을 포함하는 디에틸렌 글리콜 모노부틸 에테르의 용제로 이들을 혼합한 잉크(이하, 「백색 무기 잉크」라고 하는 경우가 있음)를 도포, 소성하여 형성된다. 여기서, 백색 무기 잉크의 도포는, 예를 들면, 잉크젯법, 디스펜서법, 스프레이 코팅법 또는 스크린 인쇄법에 의해 행해진다. 백색 절연층(14)의 두께는, 방열 특성의 관점에서는, 얇은 편이 바람직하지만, 내전압(耐電壓)과 인열(引裂) 강도의 관점에서는, 어느 정도의 두께가 요구된다. 백색 무기 분말과 이산화 규소의 배합 비율에도 의하지만, LED 탑재에 요구되는 절연막의 내전압은 일반적으로는 1.5~5 kV이며, 백색 무기 절연체는 1 KV/10㎛ 정도인 바, 15㎛ 이상의 두께로 하는 것이 바람직하다. 다른 한편, 백색 절연층(14)에 의해 방열 성능이 저하되는 것을 방지하기 위해서는, 백색 절연층(14)을 일정한 두께 이하로 하는 것이 바람직하다. 즉, 백색 절연층(14)의 두께는, 예를 들면 10~150 ㎛의 범위로 설정되고, 바람직하게는 15~100 ㎛, 더욱 바람직하게는 25~70 ㎛, 더욱 바람직하게는 30~60 ㎛, 또한 더욱 바람직하게는 40~60 ㎛, 가장 바람직하게는 40~50 ㎛의 범위로 설정한다.
백색 절연층(14) 상에는, 필요한 개소(箇所)에 배선(13)이 형성되어 있다. 배선(13)은, 금속층을 증착이나 스퍼터막 등으로 형성하고, 그 위에 레지스트를 도포하고, 패턴을 노광, 현상하여 다시 에칭을 행하고, 레지스트를 제거하여 형성할 수 있지만, 도전성 금속 잉크(예를 들면, 은 잉크나 은과 동을 혼합한 하이브리드 잉크)를 잉크젯법이나 디스펜서법 등으로 필요 개소에 묘화 도포한 후, 소성하여 금속화시킴으로써 형성하는 것이 바람직하다. 백색 절연층(14)의 표면이 발수성(撥水性)을 가지는 경우에는, 플라즈마 처리 등으로 발수성 잔사(殘渣)를 제거하고 표면 활성화를 행하는 동시에, 필요하면 소재 간의 밀착성을 향상시키는 프라이머(primer) 처리(예를 들면, 에폭시 프라이머)를 한 후, 접속 배선을 형성한다.
도전성 금속 잉크는, 기능성 재료로서 금속 나노 입자를 포함하는 것을 사용하는 것이 바람직하다. 예를 들면, 은(Ag)의 융점은 961.9 ℃이지만, 약 100㎚에서 융점이 떨어지기 시작해 10㎚ 이하의 크기에서는 융점은 200~250 ℃까지 떨어지는 것이 알려져 있다. 금속 나노 입자로 배선을 형성하면, 융점이 충분히 낮고, 유기막 또는 플라스틱 기판 등의 저온 소성이 요구되는 기재(機材)에도 적용이 가능하다.
이 금속 나노 입자로 배선을 행하는 경우에는 은과 동의 하이브리드 잉크를 사용하는 것이 바람직하다. 은 배선에 납땜 접합하면 은이 납땜에 확산되어(용융 납땜 중에 은이 확산되어) 은 배선이 단선되거나, 은 리치의 납땜으로 되어 접속 신뢰성에 문제가 있다. 그러므로, 은과 동의 하이브리드 잉크를 이용하면, 동 리치부와 납땜이 접합되어 계면 합금을 형성함으로써 납땜 중에의 은 확산을 억제할 수 있다.
모듈 기판(12) 상에는, 필요에 따라 투명한 무기 재료로 이루어지는 솔더 레지스트층(15)을 형성한다. 솔더 레지스트층(15)을 구성하는 투명막은, 예를 들면, 이산화 규소(SiO2)에 의해 구성할 수 있다. SiO2(평균 입자 직경이 50㎚ 이하)를 포함하는 콜로이드 용액[액상(液狀)의 코팅제] 또는 폴리실라잔을 포함하는 용액을 잉크젯법 또는 디스펜서법으로 필요 개소에 도포하고, 소성함으로써 형성한다.
본 발명의 백색 절연층의 주요한 특징은, 다음과 같다.
제1 특징은, 성막된 백색 절연층의 80 중량% 이상(바람직하게는 85 중량% 이상, 보다 바람직하게는 90 중량% 이상, 가장 바람직하게는 95 중량% 이상)이 무기 재료로 구성되어 있는 것이다. 예를 들면, 90 중량% 이상이 무기 재료로 구성되어 있는 잉크를 도포하고, 소성하면 유기 재료가 거의 존재하지 않는 절연층을 형성할 수 있다.
제2 특징은, 무기 재료를 구성하는 이산화 규소(SiO2)가, 나노 입자화되어 있는 것이다. 여기서, 무기 재료를 구성하는 백색 무기 분말의 입자 직경을 1㎛ 이하로 하는 것이 바람직하고, 더욱 바람직하게는, 무기 재료를 구성하는 백색 무기 분말도 나노 입자화한다. 적어도 SiO2를 나노 입자화함으로써, 지금까지 곤란했던 80 중량% 이상이 무기 재료로 구성되는 액재(백색 무기 잉크)를 도포하는 것이 가능해지고, 또한 광의 파장에 비해 입자 직경이 충분히 작으므로, 반사율도 향상된다. 여기서, 나노 입자란, 직경이 수㎚~수백㎚의 입자를 말한다. SiO2는, 평균 입자 직경은 50㎚ 이하의 것을 사용하는 것이 바람직하고, 이에 입자 직경이 20㎚ 이하의 것을 포함하고 있는 것이 더욱 바람직하고, 입자 직경이 10㎚ 이하의 것을 포함하고 있는 것이 더욱 바람직하다. 성막된 백색 절연층 중의 SiO2의 함유율은, 25 중량% 이상으로 하는 것이 바람직하고, 더욱 바람직하게는 30~40 중량%로 한다.
백색 무기 안료는, 예를 들면, 산화 티탄, 산화 아연, 알루미나 중 어느 하나, 또는 이들을 조합한 것이 사용된다. 성막된 백색 절연층 중의 백색 무기 안료의 함유율은, 요구되는 반사율 등에 의해 적절히 조정되지만, 바람직하게는 40~70 중량%, 더욱 바람직하게는, 50~65 중량%로 한다. 40 중량% 이상으로 함으로써 충분한 반사 효과가 얻어지고, 70 중량% 이하라면 균일한 막을 형성하기 위해 필요한 잉크의 유동성을 확보할 수 있기 때문이다.
백색 무기 분말은, 평균 입자 직경은 50㎚ 이하의 것을 사용하는 것이 바람직하고, 이에 입자 직경이 25㎚ 이하의 것을 포함하고 있는 것이 더욱 바람직하다. 이러한 나노 입자화된 백색 무기 분말은, 잉크젯법, 디스펜서법 또는 스프레이 코팅법에 의한 도포에 바람직하다.
입자 표면을 투명 절연막으로 코팅한 백색 무기 분말을 사용해도 된다. 투명 절연막으로서는, 알루미나 코팅 또는 CRT가 예시되지만, 열전도성의 관점에서는 알루미나 코팅을 사용하는 것이 바람직하다. 투명 절연막으로 코팅된 백색 무기 입자의 평균 입자 직경은, 예를 들면, 10㎚~5㎛(바람직하게는 1㎛ 이하)이며, 코팅막 두께는 10~50 ㎚이다. 투명 절연막으로 코팅함으로써, 산화 티탄이 가지는 촉매 효과에 의한 LED의 투명 수지의 열화 문제의 저감도 기대할 수 있다.
이 때, 백색 절연층의 방열 성능을 향상시키기 위해, 전술한 액재(백색 무기 잉크)에 무기 재료로 이루어지는 고열전도 필러[예를 들면, 탄화 규소(SiC)에 ㎚사이즈의 알루미나막을 코팅한 것]를 혼입시켜도 된다. 예를 들면, SiC의 열전도율은 160 w/m·k 정도이며, 이산화 티탄(TiO2)의 약 20배의 열전도율을 가진다. 고열전도 필러의 비율을 증가시킴에 따라 방열성은 향상되지만, 다른 쪽에서 반사율은 저하된다. 그러므로, 백색 무기 안료의 중량 100에 대하여 1~30, 바람직하게는 5~20, 더욱 바람직하게는 5~15의 비율로 혼입시킨다.
이와 같은 절연 재료로 이루어지는 백색 무기 잉크를 금속판 상에 도포하고, 예를 들면, 160~200 ℃로 가열함으로써, 용제 중에 분산된 나노 사이즈 절연 입자가 기재(基材) 표면의 요철을 모방하여 배열되는 동시에, 용제가 증발하여 치밀한 백색 절연층(막)이 형성된다. 즉, 나노 사이즈 세라믹스의 혼합 분말을 금속 표면에 직접 접촉시킨 채로 대기압 하에서 가열하고, 그 장소에서 소결(燒結)시켜, 나노 사이즈 효과에 의한 확산 상태를 이용하여 접합 계면에서 금속 표면 접합하고, 백색 절연층과 금속층의 적층 구조를 형성한다. 이와 같이, 본 발명에서는, 백색 절연층을 구성하는 절연 재료를 잉크화함으로써, 기판 상의 원하는 위치에 원하는 형상 및 두께의 백색 절연층을 구성하는 것을 가능하게 하고 있다. 본 발명에 의하면, 예를 들면, 기판 표면에 오목부를 형성한 후, LED 칩(3)의 탑재부를 제외한 기판 표면 부분에, 백색 절연층을 도포 형성하는 것도 가능하다.
본 발명의 LED 조명 모듈은, 백색 절연층(14)이 반사재로서 기능하므로, 고가의 반사재를 별도로 형성할 필요가 없어, 재료비를 대폭 감소시킬 수 있다. 또한, 반사재를 형성하는 단계를 생략할 수 있는 점에 있어서도 비용성이 우수한 프로세스를 가지는 것으로서 할 수 있다. 예를 들면, 패키지 단위에서는, 반사재에 은도금을 사용하는 경우와 비교하면 재료비를 2분의 1 정도 삭감할 수 있는 것으로 시산(試算)되어, 조명 모듈 단위에서는 더욱 큰 효과가 전망된다. 또한, 백색 무기재로 이루어지는 절연층은, 예를 들면, 유리 에폭시와 비교하여 1자리수 정도 열전도성이 뛰어나기 때문에 방열 성능은 높고, 동일한 구성의 PLCC(Plastic leaded chip carrier)와 비교하면 2~5 배의 방열 성능을 가지는 것으로 시산된다. 또한, 백색 절연층(14)에 의해 기판 상의 금속면을 덮는 것에 의해 황화 현상을 억제할 수 있다.
도 2는, 본 발명을 구체화하는 LED 조명 모듈의 제2 구성예를 나타낸 측면 단면도이다. 이 LED 조명 모듈(11)은, 복수의 LED 패키지(1)와, 모듈 기판(12)과, 방열판(29)을 주요한 구성 요소로 한다.
LED 패키지(1)는, 확경(擴徑)된 오목부(22)를 가지는 패키지 기판(2)의 표면에 백색 절연층(24)을 형성하고, 백색 절연층(24) 상에 배선(23)을 묘화 형성하고, 이 배선(23)과 LED 칩(3)을 와이어 본딩한 것을 수지 봉지하여 구성된다.
모듈 기판(12)은, 열전도성 및 전기 특성이 우수한 재료(예를 들면, 동판 또는 알루미늄판)에 의해 구성되며, 패키지 기판(2)이 끼워장착되는 개구(17)를 구비한다. 모듈 기판(12)의 표면에는 백색 절연층(14)이 형성되어 있고, 그 위에 배선(13)의 패턴이 형성되어 있다. 모듈 기판(12)에 대한 LED 패키지(1)의 장착은, 개구(17)에 끼워장착된 LED 패키지(1)의 측면과 모듈 기판(12)의 사이의 간극을 접착재(내열성 접착재)(18)로 메우고, 이 접착재(18) 상에서, 한 쌍의 접속 전극(모듈 기판에 접속하기 위한 외부 접속 전극)(26)을, 모듈 기판(12) 상면의 배선(13)에 납땜 등에 의해 접속함으로써 행한다. 모듈 기판(12)에 장착된 LED 패키지(1)[패키지 기판(2)]의 이면은, 방열판(29)의 상면에 접촉하도록 배치된다. 여기서, 패키지 기판(2)의 이면은, 각종 판재의 변형 등에 의해 방열판(29)과 이격되지 않도록, 고열전도성 접착재, 납땜 접속 등에 의해 방열판(29)에 고착되는 것이 바람직하다. 마찬가지로, 모듈 기판(12)의 이면도, 고열전도성 접착재, 납땜 접속 등에 의해 방열판(29)에 고착되는 것이 바람직하다. 방열판(29)은, 수냉 구조를 가지는 것(예를 들면, 특허 문헌 4에 기재된 것), 또는 수냉 구조를 가지는 방열 부재를 적층한 것에 의해 구성해도 된다. 또한, 방열판(29) 대신에, 모듈 기판(12) 자체를 방열체로서 이용하는 것도 가능하다. 모듈 기판(12)을 방열체로서 이용하는 경우, 모듈 기판(12)에 개구를 형성할 필요는 없고, 모듈 기판(12) 상면에 LED 패키지(1)가 장착된다(후술하는 도 6 참조).
도 3은, 패키지 기판(2)을 구성하는 금속 플레이트(21)의 벤딩 가공을 설명하는 도면이다. (a)는, 가공되기 전의 금속 플레이트(동이나 알루미늄과 같은 고열전도성의 판형 금속 부재)를 나타낸 측면도이다. 다음에 (b)에 나타낸 바와 같이, 금속 플레이트(21)는, LED 칩(3) 장착을 위한 오목부(22)를 가지도록 소정 형상으로 벤딩 가공된다. 즉, LED 칩(3)을 탑재하기 위한 오목부(22), 및 상단부를 외측 방향으로 절곡하여, 대략 수평 방향으로 연장되는 평평한 에지부(25)를 형성하도록, 금형을 사용한 프레스 가공에 의해 벤딩 가공을 행한다. 다음에 (c)에 나타낸 바와 같이, 소정 형상으로 벤딩 가공된 금속 플레이트(21)의 표면 상에, 백색 절연층(24)이 형성된다. 백색 절연층(24)은, 오목부(22) 및 에지부(25)를 포함하는 금속 플레이트(21)의 표면 전부에 형성된다. 여기서, 백색 절연층(24)은, 일정 이상의 비율의 SiO2를 함유함으로써 프레스 가공 시에 파단되기 쉬우므로, 프레스 가공 후에 형성할 필요가 있다. 프레스 가공 후는 요철 때문에 스크린 인쇄를 행할 수 없으므로, 잉크젯법, 디스펜서법 또는 스프레이 코팅법에 의해 백색 절연층(24)을 형성한다. 백색 무기 안료는, 평균 입자 직경 50㎚ 이하의 이산화 티탄을 사용하는 것이 바람직하고, 이에 입자 직경이 25㎚ 이하의 이산화 티탄을 포함하는 것이 더욱 바람직하다.
다음에 (d)에 나타낸 바와 같이, 백색 절연층(24) 상의 필요 위치에, 배선(23)을 묘화 형성한다. 배선(23)은, 도전성 금속 잉크를 잉크젯법이나 디스펜서법 등으로 묘화 도포한 후, 소성하여 금속화시킴으로써 형성한다. 에지부(25)에, 대향하는 한 쌍의 접속 전극(외부 접속 전극)(26)을 형성한다. 여기서, 에지부(25)의 단부(端部)에는, 납땜이 접속 전극(26)과 금속 플레이트(21)가 전기적으로 쇼트되는 것을 방지하기 위해, 백색 절연층(24)이 노출되는 배선 비형성부(27)를 형성한다. 배선(23)은, 한 쌍의 접속 전극(26)을 절연 분리하도록, 분리부(28)를 가지는 패턴으로 묘화 형성한다.
그리고, 바닥부 끝으로부터 좌우 전후의 벽부의 상승은, 임의의 형상 내지 각도로 할 수 있어, 접속 전극(26)이 평판형의 바닥부 보다 위쪽에 위치할 수 있도록, 예를 들면, 경사 위쪽으로 직선적으로, 또는 만곡시켜 상승시켜도 된다.
이와 같이 구성된 패키지 기판(2)의 오목부(22)에 LED 칩(3)을 장착하고, 다이 본딩(die bonding) 재를 사용하여 고착시킨다. 이어서, 좌우로 분할된 한 쌍의 접속 전극(26)과 연결되는 배선(23)의 각각과 LED 칩(3)과의 사이를 와이어 본딩 접속하고, 전기적으로 접속 배선한 후, 투명 수지(5)를 충전한다. 투명 수지(5)에는, 형광체를 혼합해도 된다. 일반적으로 백색 LED의 경우에는, 청색 발광 LED 칩을 사용하여 LED 칩 상에 황색의 형광체를 배치하고, 이 형광체가 청색을 받아 백색광을 내고 있다. 통상, 이 형광체는 투명 수지에 혼입되어 있는 경우가 많다. 수지 봉지는, 연결 상태의 패키지를 금형 내에 배치하여 행해진다. 또는 수지 봉지는 디스펜서나 스크린 인쇄로 행해도 된다. 봉지 수지의 높이는, 접속 전극(26)으로서 기능하는 벽부 최상면과 동 평면까지 주입한다. 이 후, 각각의 패키지에, 또는 복수 개 연결한 상태의 패키지에 개편화함으로써, LED 패키지(1)가 완성한다.
그리고, 도 3에서는 프라이머 처리를 실시하지 않는 수순을 설명하였으나, (c)의 단계 후, 프라이머 처리를 실시하고 나서 (d)의 단계를 행해도 된다. 또한, 배선(23) 및 백색 절연층(24)이 형성되지 않고, 금속 플레이트(21)가 노출되는 오목형의 탑재부(16) 또는 후술하는 볼록형 탑재부(47)를 형성하고, 탑재부(16) 또는 볼록형 탑재부(47)에 이면이 절연된 LED 칩(3)을 배치하고, 열전도성 접착재에 의해 고착하도록 해도 된다(후술하는 도 5 및 도 6 및 도 20 참조).
도 3의 변형예로서, 오목부(22)의 표면에 유기재 절연층의 하층과 배선층의 상층으로 이루어지는 적층 구조를 형성하는 동시에, 적어도 상기 배선층을 분리하는 분리부(28)를 형성하고, 반사면으로서 기여하는 바닥면(LED 칩을 전기적으로 접속하는 부분을 제외함) 및 경사면(벽부 표면)에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층(24)을 형성해도 된다. 유기재 절연층의 하층과 배선층의 상층으로 이루어지는 적층 구조는, 수지층(예를 들면, 폴리이미드막)과 금속박(예를 들면, 동박)으로 이루어지는 적층 부재를 접착제에 의해 고온 가압 압착(壓着)함으로써 실현해도 된다.
도 4는, 본 발명을 구체화하는 LED 조명 모듈의 제2 구성예의 조립을 설명하는 측면 단면도이다.
먼저, (a)에 나타낸 바와 같이, 모듈 기판(12)의 개구(17)에 LED 패키지(1)가 끼워져 장착된다. 에지부(25)의 이면과 모듈 기판(12)의 표면을 고열전도성 접착재 등에 의해 고착해도 된다. 이어서, (b)에 나타낸 바와 같이, LED 패키지(1)의 에지부(25)와 모듈 기판(12) 상의 배선(13)과의 사이를 절연 접착재(18)로 메우고, 이 절연 접착재(18) 상에 납땜 등에 의한 전기 접속부(19)를 형성하고, 한 쌍의 접속 전극(외부 접속 전극)(26)과 모듈 기판 상의 배선(13)을 전기적으로 접속한다. 마지막으로, (c)에 나타낸 바와 같이, 패키지 기판(2) 및 모듈 기판(12)의 이면과 방열판(29)의 표면을 맞닿게 하여 고정시킨다. 각각의 기판(2, 12)의 이면과 방열판(29)의 표면이 이격되면 방열 효과가 삭감되므로, 각각의 기판(2, 12)의 이면과 방열판(29)의 표면을, 고열전도성 접착재, 납땜 접속 등에 의해 고착하는 것이 바람직하다.
이상과 같이 구성되는 제2 구성예에 의하면, LED 칩(3)으로부터 발생한 열은, 패키지 기판(2) 및 모듈 기판(12)을 통하여 방열판(29)으로부터 방열되므로, LED 칩(3)의 발광 강도나 집적도의 제약을 해소하는 것이 가능해진다.
도 5는, 본 발명을 구체화하는 LED 조명 모듈의 제3 구성예를 나타낸 측면 단면도이다. 이 LED 조명 모듈(11)은, LED 패키지(1)와, 모듈 기판(12)과, 방열판(29)을 주요한 구성 요소로 한다.
패키지 기판(2)은, 열전도성 및 전기 특성이 우수한 재료(예를 들면, 동판 또는 알루미늄판)에 의해 구성되며, 백색 절연층(14)이 형성되어 있지 않은 오목형의 탑재부(16)가 형성되어 있다. 제3 구성예에서는, 이면이 절연된 LED 칩(3)이, 백색 절연층(14)이 형성되어 있지 않은 탑재부(16)에 형성되므로, LED 칩(3)의 이면으로부터의 방열성이 양호하다. 그리고, 탑재부(16) 대신에, 제10 구성예에서 후술하는 볼록형 탑재부(47)를 형성해도 된다.
또한 이 구성예에서는 모듈 기판(12)은, 임의의 배선 기판을 사용하는 것을 전제로 하고 있고, 예를 들면, 1층 유리 에폭시 기판에 의해 구성한다. 모듈 기판(12)은, 배선(13)과 패키지 기판(2)이 끼워장착되는 개구(17)를 구비한다. 모듈 기판(12)의 표면에, 반사재겸 솔더 레지스트층으로서의 백색 절연층(24)을 형성해도 된다. 모듈 기판(12)에 대한 LED 패키지(1)의 장착은, 개구(17)에 끼워장착된 LED 패키지(1)의 측면과 모듈 기판(12)의 사이의 간극을 접착재(내열성 접착재)(18)로 메우고, 이 접착재(18) 상에서, 한 쌍의 접속 전극(모듈 기판에 접속하기 위한 외부 접속 전극)(26)을, 모듈 기판(12) 상면의 배선(13)에 납땜 등에 의해 접속함으로써 행한다. 모듈 기판(12)에 장착된 LED 패키지(1)[패키지 기판(2)]의 이면은, 방열판(29)의 상면에, 고열전도성 접착재(20) 또는 납땜 접속에 의해 고착된다. 방열판(29)은, 수냉 구조를 가지는 기판(예를 들면, 특허 문헌 4에 기재된 것), 또는 수냉 구조를 가지는 방열 부재를 적층한 기판에 의해 구성해도 된다.
이상에 설시(說示)한 제3 구성예의 방열 구조는, LED 칩을 포함하는 발열량이 많은 반도체칩에 바람직하다. 예를 들면, LED 칩을 파워 반도체칩으로 바꾸어, 반도체 장치를 구성해도 된다.
도 6은, 본 발명을 구체화하는 LED 조명 모듈의 제4 구성예를 설명하는 측면 단면도이다. 이 LED 조명 모듈(11)은, 모듈 기판(12)의 상에, 상면에 전극을 가지는 복수의 LED 패키지(1)를 장착하여 구성된다.
LED 패키지(1)는, 패키지 기판(2) 상의 오목형의 탑재부(16)에 LED 칩(3)이 직접 배치되고, 열전도성 접착재(예를 들면, 질화 알루미늄 등의 세라믹이나 금속으로 이루어지는 열전도성 필러가 충전된 것)에 의해 고착된다. 패키지 기판(2)은, 탑재부(16)를 제외한 표면에 백색 절연층(24)이 형성되어 있고, 백색 절연층(24) 상에는 필요 개소에 배선(23)이 형성되어 있다. LED 패키지(1)는, LED 칩(3)과 배선(23)이 전기적으로 접속된 후, 투명 수지(5)로 봉지함으로써 구성된다. 투명 수지(5)에 의한 봉지는, LED 칩(3)과 그 근방의 배선(23) 및 백색 절연층(24)만을 덮도록 행해지고, 노출되는 LED 패키지 양단의 배선(23)이 접속 전극(26)을 구성한다. 패키지 기판(2)의 양 단부는, 패키지 기판 상의 접속 전극(26)과 모듈 기판 상의 배선(13)을 연결하도록 절연 접착재(18)에 의해 덮힌다. 이 절연 접착재(18) 상에, 패키지 기판 상의 접속 전극(26)과 모듈 기판 상의 배선(13)을 접속하는 전기 접속부(19)가 형성되어 있다. 전기 접속부(19)는, 도전성 금속 잉크(예를 들면, 은과 동을 혼합한 하이브리드 잉크)를 잉크젯법이나 디스펜서법 등으로 묘화 도포한 후, 소성하여 금속화시킴으로써 형성된다. 제4 예에서도 필요에 따라, 패키지 기판 상에 솔더 레지스트층(15)을 형성한다.
도 7의 (a)는 제2 구성예에서의 LED 패키지 탑재 전의 모듈 기판의 평면도, (b)는 제4 구성예에서의 LED 패키지 탑재 전의 모듈 기판의 평면도이다.
(a)의 모듈 기판(12)은, LED 패키지(1)를 끼워장착하기 위한 개구(17)가 복수 형성되어 있다. 이들 개구(17)는, 예를 들면, 펀칭 가공으로 형성된다. 배선(13)은, 개구(17)를 형성하기 전, 또는 개구(17)를 형성한 후에 묘화 도포 등에 의해 형성된다.
(b)의 모듈 기판(12)은, 상기 기판 상에 LED 패키지(1)가 직접 배치되므로, 개구(17)는 형성되어 있지 않다.
(a), (b)의 어느 모듈 기판(12)도, LED 패키지(1)가 장착된 후, LED 패키지(1)의 접속 전극(26)과 배선(13)을 전기적으로 접속 배선함으로써, LED 조명 모듈(11)이 제조된다.
도 8은, 본 발명을 구체화하는 LED 조명 모듈의 제5 구성예를 설명하는 측면 단면도이다.
(a)의 LED 조명 모듈(11)은, LED 칩(3)의 표면(하면)에 형성된 전극(예를 들면, 스터드 범프)이, 모듈 기판(12) 상에 형성된 배선(13)과 납땜 등으로 접속되어 페이스다운 실장된다. 이른바 플립 칩이다. 이 플립 칩 실장에서는 페이스다운이기 때문에, 칩 표면이 아래쪽으로 된다. 그리고, 플립 칩 실장에서는, 칩은 범프를 통하여 배선에 접속되므로, 기판 사이에 근소한 간극이 생기고, 이 간극을 메우는 수단으로서 수지 등을 언더필(underfill)하는 경우가 있지만, 본원에 있어서는 도시하지 않는다. 모듈 기판(12)의 베이스재는, 열전도성 및 전기 특성이 우수한 재료이며, 예를 들면, 동판 또는 알루미늄판에 의해 구성된다. 배선(13)은, 공지의 유기계의 재료(예를 들면, 폴리이미드)로 이루어지는 유기재 절연층(30) 상에 형성되어 있다. 모듈 기판(12)의 베이스재 표면의 배선(13) 및 유기재 절연층(30)이 형성되어 있지 않은 부분에는, 전술한 백색 절연층(14)이 도포에 의해 형성되어 있다. LED 칩(3)의 하면의 배선(13)에 접촉하고 있지 않은 부분은, 백색 절연층(14)에 접촉 또는 언더 필러를 통하여 맞닿아 있고, 백색 절연층(14)을 통하여 모듈 기판(12)으로부터 방열된다. 투명 수지(5)는, 분리 가능한 형틀 내, 또는 고정 형성한 에워싸 부재 내에 투명 수지를 충전하여 형성한다.
(b)의 LED 조명 모듈(11)은, LED 칩(3)의 하면에 형성된 돌기형 전극(범프)이, 모듈 기판(12) 상에 형성된 배선(13)과 전기 접속부(31)에 의해 접속되어 페이스다운(플립 칩) 실장된다. 모듈 기판(12) 및 배선(13)은, (a)와 같은 구성이다. (b)의 형태에서는, 백색 절연층(14)이 전기 접속부(31)의 개구를 제외하고, 모듈 기판(12)의 상면을 직접 또는 간접으로 전면적으로 덮도록 도포 형성되어 있다. 전기 접속부(31)의 개구의 크기는, 예를 들면, 50~500 ㎛ 각(角)으로 한다. (b)의 형태에서도, LED 칩(3)의 하면의 전기 접속부(31) 이외의 부분은, 백색 절연층(14)에 접촉 또는 언더 필러를 통하여 맞닿아 있다.
(c)의 LED 조명 모듈(11)은, LED 칩(3)이 배선(13)과 와이어 본딩 접속된다. 모듈 기판(12), 배선(13) 및 백색 절연층(14)은, (a)와 같은 구성이다. LED 칩(3)의 이면(하면)은, 모듈 기판(12)의 상면에 고열전도성 접착재 등에 의해 고정 형성된다.
도 9는, 본 발명을 구체화하는 LED 조명 모듈의 제5 구성예에 사용하는 기판의 제조 단계를 설명하는 측면 단면도이다.
먼저, 기판 상에, 유기재 절연층(예를 들면, 폴리이미드층)과 동박층(銅箔層)을 형성한다(STEP1). 예를 들면, 금속판 상에 열가소성 폴리이미드막과 동박을 적층하여, 고온 가압(예를 들면, 350℃에서 20분)하여 형성한다.
다음에 접착한 동박의 가공을 행하여, 패터닝 가공을 행한다(STEP2). 예를 들면, 이 가공을 위해, 포토리소그라피 기술을 이용한다. 동박 상에 레지스트를 도포하고, 패턴을 노광, 현상하고 또한 에칭을 행하여, 레지스트를 제거하여, 동박 제거부를 형성한다.
다음에, 동박을 마스크로 하여 유기재 절연층의 에칭을 행한다(STEP3). 폴리이미드 에칭용의 용액으로서는, 예를 들면, 아민계의 것이 바람직하게 사용된다.
마지막으로, 모듈 기판(12) 상의 동박 제거부를 메우도록, 백색 무기재를 도포한다(STEP4). 여기서, 백색 무기재의 도포는, 원하는 LED 모듈의 태양(도 8 참조)에 의해 상이한 것으로 된다. (a)는, 배선과 대략 동일면의 높이까지 백색 무기재를 도포하는 태양을 나타내고, (b)는, 전기 접속용의 개구를 들여다 보아, 배선에 일부 올라앉아 백색 무기재를 도포하는 태양을 나타낸다. (b)에서의 도포는, 먼저 스크린 인쇄를 들 수 있다. 이 이외 방법으로서는 배선도 포함하여 전체면 도포를 한 후, 레이저에 의해 개구를 형성하는 방법, 배선과 같은 높이까지 스크린 인쇄 또는 디스펜서에 의한 도포를 행한 후, 배선의 개구를 제외한 부분에 인쇄(스크린 인쇄 또는 플렉소 인쇄) 또는 디스펜서에 의한 2단 도포를 행하는 방법이 예시된다.
도 10은, 본 발명을 구체화하는 LED 조명 모듈의 제6 구성예를 나타낸 측면 단면도이다. 제6 구성예의 LED 조명 모듈(11)은, 백색 절연층이 부호 "14a"로 이루어지는 하층과, 부호 "14b"로 이루어지는 상층으로 구성되는 점에서, 제5 구성예(a)와 상위하다. 이하에서는, 제5 구성예(a)와의 일치점에 대한 설명은 생략하고, 상위점에 대하여만 설명한다. 그리고, 제6 구성예에 관한 백색 절연층(14a, 14b)을 제5 구성예(b), (c)에 적용할 수 있는 것은 물론이다.
백색 절연층(14a)은 백색 무기 안료에 산화 아연을 사용한 층이며, 백색 절연층(14b)은 백색 무기 안료에 이산화 티탄을 사용한 층이다. 백색 절연층의 하층(14a)을 구성하는 산화 아연 입자는, 투명 절연막(예를 들면, 알루미나막)으로 코팅되어 있고, 평균 입자 직경은 1㎛ 이하이다. 백색 절연층의 상층(14b)을 구성하는 이산화 티탄 입자는, 나노화된 입자, 또는 투명 절연막(예를 들면, 알루미나막)으로 코팅된 평균 입자 직경은 1㎛ 이하의 입자이다.
백색 절연층을 이와 같은 적층 구조로 한 이유는, 백색 무기 안료를 산화 아연으로 하는 층만으로는 반사율의 만족을 얻을 수 없는 장면이 상정(想定)되는 한편, 열전도적으로 우수한 산화 아연의 특성을 살리는 점에 있다. 즉, 산화 아연을 백색 무기 안료로서 사용한 절연층을 하층(14a)으로 하고, 반사율이 양호한 이산화 티탄을 백색 무기 안료로서 사용한 절연층을 상층(14b)으로 함으로써, 저열저항이며 반사율도 양호한 특성을 가지는 백색 절연층을 얻는 것을 가능하게 하였다. 이 때 산화 아연 입자는 투명 절연막 코팅이 불가결하지만, 이산화 티탄 입자는 투명 절연막 코팅을 형성해도 되고 형성하지 않아도 된다. 적층 구조에 사용하는 열전도가 우수한 백색 무기 재료로서는 산화 아연 입자 대신에 산화 마그네슘 또는 이산화 티탄보다 고열전도의 백색 무기 재료라도 된다.
그리고, 도 10에서는, 하층(14a)과 유기재 절연층(30)의 두께 및 상층(14b)과 배선(13)의 두께를 동일하게 묘사하고 있지만, 이에 한정되지 않고, 하층(14a)과 상층(14b)의 두께는, 열전도 성능, 반사 성능 및 절연 성능의 관점에서 적절히 결정된다.
도 11은, 본 발명을 구체화하는 제7 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
그런데, 도 1에 나타낸 구성의 LED 패키지(1)는, MAP(Mold Array Package) 공법이라는 복수의 LED 패키지를 일괄하여 봉지하는 생산 방식을 이용하여 제조 비용의 저감을 도모할 수 있다. 그러나, 이 LED 패키지(1)에 있어서는, 패키지 기판(2)이 분리부(28a, 28b)에 의해 분단되어 있으므로, 패키지 기판(2)이 탈락하기 쉽다는 문제가 있다.
최근, 전자 기기의 소형화·경량화의 요청으로부터, CSP(Chip Size Package)가 요구되고 있지만, 도 1에 나타낸 구성의 LED 패키지(1)에서는, 기계적 강도를 위해 패키지 기판의 면적을 일정 이상 확보할 필요가 있어, CSP를 실현하는 것이 어려웠다. 세라믹 기판을 사용한 경우, 강도의 점은 개선되지만, 저비용·고방열을 실현하는 것은 어렵다. 본 구성예에서는, MAP 공법으로 생산할 수 있어, 패키지 기판(2)의 면적을 일정 이하로 해도 탈락의 문제가 생기지 않는 구조를 가지는 표면 실장형(實裝型)의 LED 패키지(1)를 개시한다.
제7 구성예에 관한 LED 패키지(1)가 탑재되는 패키지 기판(2)은, 유기재 절연층(30)과 같은 층을 협지(sandwich)하여 형성된 배선층(32a, 32b)과, 배선층(32a, 32b)을 접속하는 비어(33)와, 절결부(切缺部)(34)를 가지고 있다.
유기재 절연층(30)은, 폴리이미드계 수지, 올레핀계 수지, 폴리에스테르계 수지, 및 이들 혼합물 또는 변성물로부터 선택되는 1종 이상의 수지를 사용할 수 있다. 유기재 절연층(30)의 두께는, 절연성과 열전도성의 조화로부터 결정되고, 예를 들면, 이들 수지를 사용한 경우, 10~60 ㎛, 바람직하게는 10~30 ㎛으로 한다.
그리고, 유기재 절연층(30)은, 제9 구성예에서 후술하는 기판 절연층(42)으로 치환해도 된다.
상기 폴리이미드계 수지로서는, 예를 들면, 이미드환구조를 가지는 폴리이미드, 폴리아미드이미드, 포리에스테르이미드 등을 들 수 있다.
상기 올레핀계 수지로서는, 예를 들면, 폴리에틸렌, 폴리프로필렌, 폴리 ISO 부틸렌, 폴리부타디엔, 폴리이소프렌, 시클로올레핀계 수지, 이들 수지의 공중합체 등을 들 수 있다.
상기 폴리에스테르계 수지로서는, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 액정 폴리에스테르 등을 들 수 있다.
내구성의 관점에서는, 내압성(耐壓性), 내열성 및 흡수성·흡습성(吸濕性)이 우수한 수지를 사용하는 것이 바람직하다. 올레핀계 수지나 폴리에스테르계 수지는, 폴리이미드계 수지와 비교하여 흡수성·흡습성이 우수하다.
배선층(32a, 32b)은 열전도성 및 전기 특성이 우수한 금속 재료(예를 들면, 동)에 의해 구성되며, 유기재 절연층(30)에 프리프레그(prepreg) 등의 접착재층(도시하지 않음)을 통하여 또는 접착층을 통하지 않고 적층된다. 접착재층에는 고열전도 필러를 혼입시켜도 된다. 배선층(32a)의 두께는, 예를 들면, 10~35 ㎛, 바람직하게는 10~20 ㎛으로 한다. 배선층(32b)의 두께는, 예를 들면, 25~50 ㎛, 바람직하게는 30~40 ㎛으로 한다.
배선층(32a, 32b)은, 반드시 유기재 절연층(30)의 전체면을 덮어 형성하지 않아도 되고, LED 칩(3)을 전기 접속하기 위해 필요한 영역(랜드 부분)에만 형성하도록 해도 된다. 배선층(32a, 32b)의 표면은, 금속 도금[금도금, 은도금, 로듐(rhodium) 또는 납땜 도금]을 행하는 것이 바람직하다. 기판 소성 시의 산화 방지와 본딩성을 확보하기 위해서이다.
상하의 배선층(32a, 32b)은, 비어(33)에 의해 전기적으로 접속되어 있다. 비어(33)는 단순한 도금 접속으로 되지만, 열을 전도하는 서멀 비어로서의 역할을 기대하는 경우에는, 내공(內孔)은 금속 재료(예를 들면, 동)로 메워도 된다. 방열의 관점에서는, LED 칩(3)의 바로 아래 또는 근방을 포함하도록 비어(33)를 형성하는 것이 바람직하다. 비어(33)는, LED 칩(3)보다 단면적이 작은 기둥형의 것을 LED 칩(3)의 바로 아래에 1 또는 복수 형성해도 되고, LED 칩(3)보다 단면적(斷面績)이 큰 기둥형의 것을 형성해도 된다.
절결부(34)는, 후술하는 절단용 날붙이에 의한 절단에 의해, 배선층(32a)과 배선층(32b)이 쇼트되는 것을 방지하기 위해 형성되어 있다.
배선층(32a)의 상면에는, 1 또는 복수 개의 LED 칩(3)을 전기 접속하기 위해 필요한 영역(랜드 부분)을 제외하고, 전술한 백색 절연층(14)이 도포 형성되어 있다. 분리부(28a)에도 백색 절연층(14)을 충전함으로써, 고반사율 및 내탈락 강도를 실현할 수 있다. 백색 절연층(14)의 두께는, 반사율, 가공성, 절연성 및 열전도성의 조화로부터 결정되고, 예를 들면, 30~60 ㎛, 바람직하게는 40~50 ㎛으로 한다. 반사율 95% 이상을 확보하는 관점에서는, 두께를 40㎛ 이상으로 하는 것이 바람직하다.
LED 칩(3)을 다이 본딩재에 의해 패키지 기판(2)의 상면에 고착시키고, 배선층(32a)과 와이어 본딩 접속한 후, 투명 수지(5)가 충전된다. 수지 봉지는 복수의 칩을 일괄 봉지한 후에 분할하는 일괄 봉지법(封止法)에 의해 행해진다. 다이싱을 행하기 위해서는, 봉지 수지(5)의 쇼어 D 경도가 80 이상인 것이 필요하며, 쇼어 D 경도 86 이상인 것이 더욱 바람직하다. 실험의 결과, 쇼어 D 경도 81에서는 양호한 정밀도로 다이싱을 행할 수 없었지만, 쇼어 D 경도 87, 88에서는 양호한 결과가 얻어졌다.
본 구성예에 관한 LED 패키지(1)의 제조 단계의 일례를 이하에 설명한다.
(1) 유기재 절연층(30)의 상면 및 하면에, 동박으로 이루어지는 배선층(32a, 32b)을 형성하여 이루어지는 적층체를 제작한다. 배선층(32a, 32b)을 적층하는 방법에 특별히 제한은 없고, 압연(壓延)에 의한 적층, 도금, 증착 등의 방법을 이용할 수 있고, 또한 수지가 부착된 금속박으로 이루어지는 적층막을 사용하는 것도 가능하다.
(2) 제작한 적층체에 드릴 등의 기구(器具)에 의해 비어(33)를 형성한다. 이어서, 도금이나 도전성 페이스트의 스크린 인쇄 등의 방법으로 비어(33)를 방열성이 양호한 도전성 재료(예를 들면, 납땜, 동, 은 등)로 메운다.
(3) 배선층(32a, 32b) 상에 레지스트를 도포하고, 패턴을 노광, 현상하고 또한 에칭을 행하고, 레지스트를 제거하여, 배선층(32a, 32b)을 완성시킨다. 그리고, (2)와 (3)의 순번은 반대로 해도 되고, 표리(表裏)의 패턴과 일체로 비어를 도금 해도 된다.
(4) 칩과 배선을 접속하는 영역의 전기 접속(와이본드 또는 플립 칩)을 용이하게 하기 위한 표면 처리를 행한다. 예를 들면, 표면 처리로서 부분 은도금이나 은 페이스트의 도포·소성, 또는 은 잉크 도포·소성을 예로 들 수 있다. 이 단계는 (8)의 후에 행해도 된다.
(5) 배선층(32a) 상에, 백색 무기 잉크를 스크린 인쇄 등에 의해 도포하여, 백색 절연층(14)을 형성한다.
(6) 지금까지의 단계에서 얻어진 멀티 피스 기판을 저온 단시간(예를 들면, 40℃×10분)에서 소성한다. 이상의 단계는, 후프 라인에서 행할 수 있다.
(7) 멀티 피스 기판을 절단용 날붙이에 의해 절단하고, 복수 개의 패키지 기판(2)의 집합체인 프레임 기판을 얻는다.
(8) 프레임 기판을 고온 장시간(예를 들면, 200℃×60분)으로 소성한다. 여기까지의 단계에 의해 칩 탑재 전의 프레임 기판이 완성된다. 이 때 바람직하게는 기판 접속을 위한 전극으로 되는 하면 동박이 산화되는 것을 방지하기 위해, 환원 분위기(예를 들면, 질소와 수소 4% 이하)에서 소성을 행하면 된다. 이미 금속 도금으로 전극 패턴이 덮혀져 있는 경우에는 이 이상은 없다.
(9) 프레임 기판에 LED 칩(3)을 탑재하고, 와이어 본딩(또는 플립 칩)에 의해 전기 접속을 행한다.
(10) 프레임 기판에 대하여, 트랜스퍼 몰딩법 등에 의해 일괄 수지 봉지를 행한다.
(11) 프레임 기판을 분할선(35)을 따라 절단용 날붙이에 의해 분할(다이싱)함으로써, LED 패키지(1)를 얻는다. 도 12에 다이싱 방법과 개편화된 LED 패키지(1)의 이미지 도면을 나타낸다.
도 13은, 오목형의 탑재부(16)에 이면이 절연된 LED 칩(3)을 배치하고, 열전도성 접착재에 의해 고착하도록 한 변형예이다. 탑재부(16) 및 랜드(36)는, 백색 절연층(24)이 형성되지 않고, 배선층(32a)이 노출되어 있다.
도 14는, LED 칩(3)이 플립 칩 실장되는 변형예이다. 이 예에서는, LED 칩(3)이 배선층(32a)의 백색 절연층 비형성 부분에 전기 접속부(31)에서 접속되어 플립 칩 실장된다.
도 15는, LED 칩(3) 상에 형광체를 배치한 변형예이다. 이 예에서는 LED 칩 상에 형광체(38)가 배치되어 있다. 투명 수지(5)는, 형광체를 혼입하지 않는 경우와 형광체를 혼입하는 경우가 있다. 후자의 경우, LED 칩(3) 상의 형광체(38)의 색(예를 들면, 황색)과 투명 수지(5)에 혼입되는 형광체를 상이한 색(예를 들면, 청색)으로 함으로써, 색의 결합에 따라 원하는 색(예를 들면, 백색)을 얻을 수 있다.
도 16은, LED 패키지의 제8 구성예를 나타내고, (a)는 측면 단면도, (b)는 주요부 투과 사시도, (c)는 평면도(은도금층은 도시하지 않음)이다.
본 구성예에 관한 LED 패키지(1)는, 패키지 기판(2)이 유기재 절연층(30)과, 같은 층을 협지하여 형성된 배선층(32a, 32b)과, 배선층(32a, 32b)을 접속하는 비어(33)와, 절결부(34)를 가지고 있는 점에서 제7 구성예와 같다. 그러나, 본 구성예에 관한 LED 패키지(1)는, 배선층(32a)의 상면에 은도금층(금속 박막층)(37)이 형성되어 있는 점에서 제7 구성예와 상위하다.
LED 칩(3)을 전기 접속하기 위해 필요한 영역(랜드 부분) 이외의 은도금층(37)의 표면에는, 필요에 따라 전술한 투명한 무기 재료로 이루어지는 솔더 레지스트층(15)을 형성해도 된다.
또한, 은도금층(37) 대신에 백색 절연층(14)을 배선층(32a)의 상면에 형성하도록 해도 된다.
제8 구성예에서는, 위쪽의 배선층(32a)에 제1 방향으로 연장되는 분리부(28a)가 형성되고, 아래쪽의 배선층(32b)에 제1 방향과는 상이한 제2 방향으로 연장되는 분리부(28b)가 형성되어 있다. 이것은, 제1 방향과 제2 방향을 상이한 방향으로 하는 것은, 기판의 강성(剛性)이나 평탄성을 확보하는 동시에 방열에 유효한 면적을 증가시키기 위해서이다. 제1 방향과 제2 방향은, 도 16에 나타낸 바와 같이 90°가 아니어도 된다. 또한, 분리부(28a) 및/또는 분리부(28b)는, 직선 형상일 필요는 없고, 도 17에 나타낸 바와 같이 굴곡 형상(L자 형상)이라서도 된다. 이 경우, 분리부(28a) 및/또는 분리부(28b)의 일부(전체 길이의 절반 미만)가 제1 방향과 같은 방향으로 연장되어도 된다.
배선층(32a)은, 방열성을 높이기 위해 가능한 한 대면적을 확보하는 것[예를 들면, 유기재 절연층(30)의 8~9 할 이상이 배선층(32a)에 의해 덮히도록 하는 것]이 바람직하고, 특히 LED 칩(3)이 탑재되는 측의 영역의 면적은 가능한 한 크게 한다. 또한, 배선층(32a)에 전도된 열을 배선층(32b)에 전달하는 서멀 비어를 일정한 단면적 이상 형성하는 것이 바람직하다. 특히 LED 칩(3)이 탑재되는 측의 배선층(32a)의 영역(부호 "321")은, 분리부(28a)에 의해 LED 칩(3)과 구획되는 측의 배선층(32a)의 영역(부호 "322")과 비교하여, 서멀 비어의 총 단면적이 커지도록 하는 것이 바람직하다.
비어(33) 내공(內孔)은 금속 재료(예를 들면, 동)로 메워져 있다. 방열의 관점에서, LED 칩(3)의 바로 아래 또는 근방을 포함하도록 비어(33)를 형성하는 것이 바람직하다. 비어(33)는, 단면적이 작은 기둥형의 것을 다수 형성해도 되고, 단면적의 큰 기둥형의 것을 소수 형성해도 된다.
도 18은, 제9 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
본 구성예의 LED 패키지(1)는, 형광체를 함유한 렌즈형의 수지 커버(39)를 구비하는 점에 특징이 있다.
강성 확보를 위해, 수지 커버(39)의 단부 개구 면적은 가능한 한 패키지 사이즈에 가깝게 하는 것이 바람직하다. 수지 커버(39) 내의 공간에는 불활성 가스(예를 들면, 질소, 아르곤 등)를 봉입해도 된다.
배선층(32a)의 상면에는, LED 칩(3)을 전기 접속하기 위해 필요한 영역(랜드 부분)을 제외하고, 전술한 백색 절연층(14)이 도포 형성되어 있다. 백색 절연층(14) 대신에 전술한 투명한 무기 재료로 이루어지는 솔더 레지스트층(15)을 형성해도 된다.
본 구성예의 LED 패키지(1)에 의하면, 형광체를 LED 칩(3)으로부터 이격시킴으로써 발열의 영향을 피할 수 있고, 또한 형광체의 사용량을 감소시킬 수 있다.
도 19는, 제10 구성예에 관한 파워 반도체 패키지를 나타낸 측면 단면도이다.
파워 반도체 소자는, 다른 반도체 소자와 비교하여 발열량이 많기 때문에, 금속판 등으로 이루어지는 방열 부재에 의해 효율적으로 열을 방산하는 것이 필요하다.
제10 구성예에 관한 파워 반도체 패키지(41)가 탑재되는 패키지 기판(40)은, 기판 절연층(42)과, 같은 층을 협지하여 형성된 배선층(32a, 32b)과, 배선층(32a, 32b)을 접속하는 비어(33)와, 절결부(34)를 가지고 있다.
기판 절연층(42)은, 유리 크로스 또는 유리 부직포에 무기 재료로 이루어지는 열전도재로서 기능하는 액체 재료를 함침시켜 구성된다. 이 액체 재료로서는, 예를 들면, 전술한 백색 무기 잉크를 사용할 수 있고, 첨가하는 백색 무기 안료로서는, 예를 들면, 이산화 티탄(TiO2), 산화 마그네슘(MgO)을 들 수 있다(열전도성의 관점에서는, MgO를 사용하는 것이 바람직하다). 또는 무기 재료로 이루어지는 고열전도 필러[예를 들면, 탄화 규소(SiC)에㎚사이즈의 알루미나막을 코팅한 것, SiO2 입자]를 첨가함으로써 열전도성을 높여도 된다.
기판 절연층(42)의 두께는, 절연성과 열전도성의 조화로부터 결정되고, 예를 들면, 12~30 ㎛으로 한다. 유리 크로스 또는 유리 부직포는, 저유전 특성을 가지는 프린트 배선 기판용의 것을 사용하는 것이 바람직하다.
배선층(32a, 32b)은, 제7 구성예와 같고, 열전도성 및 전기 특성이 우수한 금속 재료(예를 들면, 동)에 의해 구성되며, 기판 절연층(42)에 프리프레그 등의 접착재층(도시하지 않음)을 통하여 또는 접착층을 통하지 않고 적층된다. 배선층(32a)의 두께는, 예를 들면, 30~100 ㎛으로 한다. 배선층(32b)의 두께는, 예를 들면, 50~300 ㎛으로 한다.
상하의 배선층(32a, 32b)은, 비어(33)에 의해 전기적으로 접속되어 있다. 비어(33)는 열을 전도하는 서멀 비어로서의 역할을 하기 위해, 내공은 금속 재료(예를 들면, 동)로 메워져 있다. 배선층(32a, 32b) 및 비어(33)는, 동 페이스트 등의 금속 페이스트 재료를 인쇄(스크린 인쇄 또는 플렉소 인쇄) 또는 디스펜서에 의해 도포하고, 소성함으로써 형성된다. 비어(33)는, 예를 들면, 한쪽의 배선층을 형성한 후, 드릴로 개구되고, 다른 한쪽의 배선층의 형성 시에 동시에 개구부도 메워 배선층과 동시에 소성함으로써 형성할 수 있다.
배선층(32a)의 상면에는, 1 또는 복수 개의 파워 반도체칩(43)을 전기 접속하기 위해 필요한 영역(랜드 부분)을 제외하고, 전술한 무기 절연층(44)이 도포 형성되어 있다. 무기 절연층(44)은, 백색 무기 잉크, SiO2(평균 입자 직경이 50㎚ 이하)를 포함하는 콜로이드 용액(액상의 코팅제) 또는 폴리실라잔을 포함하는 용액을, 인쇄(스크린 인쇄 또는 플렉소 인쇄), 잉크젯법 또는 디스펜서법으로 필요 개소에 도포하고, 소성함으로써 형성한다.
그리고, 무기 절연층(44)은, 탑재하는 반도체칩이 파워 반도체의 경우 또한 내전압성(耐電壓性)이 불필요한 경우에는 없어도 된다.
파워 반도체칩(43)을 다이 본딩재에 의해 패키지 기판(40)의 상면에 고착시키고, 배선층(32a)과 와이어 본딩 접속한 후, 봉지 수지(45)가 충전된다. 패키지 기판(40)의 상면에, 배선층(32a)이 노출되는 탑재부 또는 후술하는 볼록형 탑재부(47)를 형성하고, 탑재부에 파워 반도체칩(43)을 탑재해도 된다. 그리고, 파워 반도체칩(43)은, LED 등의 다른 반도체칩으로 바꾸어 형성해도 된다. LED의 경우, 무기 절연층(44)의 두께는, 반사율, 가공성, 절연성 및 열전도성의 조화로부터 결정되고, 예를 들면, 30~60 ㎛으로 한다.
본 구성예의 파워 반도체 패키지(41)에 의하면, 재료의 모두가 무기재로 이루어지는 반도체 기판을 제공하는 것이 가능해진다. 또한, 배선층이나 무기 절연층의 형성을 인쇄 등에 의해 행할 수 있으므로, 저비용이다.
도 20은, 제11 구성예에 관한 LED 패키지를 나타낸 측면 단면도이며, 도 21은, 제11 구성예에 관한 LED 패키지를 나타낸 상면도이다.
이 LED 패키지(1)는, 복수 개의 LED 칩(3)이 탑재되는 점에서 제5 구성예와 유사하지만, 패키지 기판(2)의 상면에 형성된 볼록형 탑재부(47)를 구비하는 점에서 주로 상위하다.
패키지 기판(2)의 베이스재는, 열전도성 및 전기 특성이 우수한 재료이며, 예를 들면, 동판 또는 알루미늄판에 의해 구성된다. 패키지 기판(2) 상의 LED 칩(3)이 탑재되는 장소에는, 볼록형 탑재부(47)가 형성되어 있다. 볼록형 탑재부(47)는, 열전도성이 우수한 부재에 의해 구성되며, 예를 들면, 동 페이스트, 은 페이스트, 납땜 페이스트 등의 금속 페이스트 재료를 도포, 소성함으로써 형성된다. 또는 금속 기판을 에칭에 의해 볼록형 탑재부를 형성해도 된다. 그리고, 동판 적층으로 히트 파이프를 형성하는 구조를 기판으로 하는 경우에는, 그 최상면의 동판에만 볼록형 탑재부를 형성한 후 적층하면 된다. 볼록형 탑재부(47)의 상면은, LED 칩(3)의 이면과의 접착성을 고려하여 평면으로 한다.
패키지 기판(2)의 볼록형 탑재부(47)의 주변 영역[(반사 영역(49)]에는, 백색 절연층(14)이 볼록형 탑재부(47)와 대략 동일 높이, 또는 볼록형 탑재부보다 조금 낮아지도록 형성되어 있고, 반사 영역(49)은 실질적으로 평면으로 되어 있다. 백색 절연층(14)은, 반사 영역(49)과 그 외부 영역에서 두께를 바꾸어도 되고, 예를 들면, 반사 영역(49) 내와 비교하여 외부 영역을 두껍게 함으로써 내전압성을 높여도 된다.
반사 영역(49)은, 적어도 표면에 광반사성이 부여된 댐 부재(48)에 의해 에워싸여 있고, 댐 부재(48)의 내측에는 투명 수지(5)가 충전된다. 댐 부재(48)는, 제조 시에 있어서 봉지 수지의 유동을 방지하는 것이며, 수지나 금속 재료 등으로 구성한다. 그리고, 본 구성예에서는 댐 부재(48)는 고정 형성되어 있지만, 이와는 상이하게, 댐 부재(48)를 분리 가능하게 형성해도 된다. 그리고, 투명 수지(5)에는 형광체를 혼합해도 된다.
LED 칩(3)은, 반사 영역(49) 내에서 n행×m열(예를 들면, 5행×5열)로 배치되고, 이른바 COB(Chip On Board) 실장된다. 각 LED 칩(3)은, 배선(13) 또는 인접하는 LED 칩(3)과 금의 세선(細線) 등에 의해 와이어 본딩 접속된다. LED 칩(3)의 이면(하면)은, 볼록형 탑재부(47)에 고열전도성 접착재 등에 의해 고정 형성된다.
본 구성예의 LED 패키지(1)에 의하면, LED 칩(3)으로부터의 열을 볼록형 탑재부(47)를 통하여 패키지 기판(2)에 효율적으로 방열 가능하므로, 방열성이 우수한 LED 패키지를 제공하는 것이 가능해진다.
도 22는, 제12 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
이 LED 패키지(1)는, 복수 개의 LED 칩(3)이 COB 실장되는 점은 제11 구성예와 같지만, 패키지 기판(2)의 상면에 형성된 금속 박막층(50)을 구비하는 점에서 상위하다.
본 구성예에서는, 패키지 기판(2) 상면에, 은, 크롬, 니켈, 알루미늄 등으로 이루어지는 금속 박막층(50)이 도금이나 증착 가공, 도장 가공에 의해 형성되어 있다. 금속 박막층(50)만큼, 백색 절연층(14)의 두께를 얇게 하여 방열 효과를 높일 수 있다.
볼록형 탑재부(47)는, 제11 구성예와 같고, 예를 들면, 동 페이스트, 은 페이스트, 납땜 페이스트 등의 금속 페이스트 재료를 도포, 소성함으로써 형성된다.
본 구성예에 관한 LED 패키지(1)의 제조 단계의 일례를 이하에 설명한다.
(1) 기판 상에, 도금이나 증착 가공, 도장 가공에 의해 금속 박막층(50)을 형성한다.
(2) 금속 박막층(50) 상에, 금속 페이스트 재료를 잉크젯법이나 디스펜서법 등으로 필요 개소에 묘화 도포한 후, 소성하여 금속화시킴으로써 볼록형 탑재부(47)를 형성한다.
(3) 기판 상의 볼록형 탑재부(47)를 제외한 개소에, 백색 무기 잉크를 인쇄(스크린 인쇄 또는 플렉소 인쇄), 잉크젯법 또는 디스펜서법에 의해 도포하고, 예를 들면, 200℃×60분에서 소성하여 복수 개의 패키지 기판(2)의 집합체인 프레임 기판을 얻는다.
(4) 동박 에칭 또는 스크린 인쇄 등에 의해 배선(13)을 형성한다.
(5) 프레임 기판에 LED 칩(3)을 탑재하고, 와이어 본딩에 의해 전기 접속을 행한다.
(6) 프레임 기판에 대하여 수지 봉지를 행하고, 절단용 날붙이에 의해 개편화함으로써, LED 패키지(1)를 얻는다.
본 구성예의 LED 패키지(1)에 의하면, 백색 절연층(14)의 두께를 얇게 하면, 또한 LED 칩(3)으로부터의 열을 볼록형 탑재부(47)로부터 패키지 기판(2)에 효율적으로 방열 가능하므로, 방열성이 우수한 LED 패키지를 제공하는 것이 가능해진다. 또한, 백색 절연층(14)의 두께를 얇게 할 수 있으므로, 백색 무기 잉크의 도포 방법의 다양화나 제조 단계의 효율화를 실현하는 것도 가능하다.
도 23은, 제13 구성예에 관한 LED 패키지를 나타낸 측면 단면도이다.
이 LED 패키지(1)는, 패키지 기판(2)의 상면에 형성된 볼록형 탑재부(47)를 가지지 않고, 대신에 탑재부(16)가 형성되어 있는 점에서 제12 구성예와 상위하다.
본 구성예는, 패키지 기판(2) 상면에, 은, 크롬, 니켈, 알루미늄 등으로 이루어지는 금속 박막층(50)을 도금이나 증착 가공, 도장 가공에 의해 형성하고, 이어서, 금속 박막층(50)이 노출되는 오목형의 탑재부(16)를 형성함으로써, 반사 효과와 방열 효과를 실현하고 있다.
본 구성예에 따르면, 탑재부(16)의 면적이 LED 칩(3)의 바닥면적보다 다소 큰 경우라도, 노출되는 금속 박막층(50)의 반사 효과를 얻을 수 있다.
이상, 본 개시에 의해 몇가지 실시형태를 단지 예시로서 상세하게 설명하였으나, 본 발명의 신규한 교시 및 유리한 효과로부터 실질적으로 일탈하지 않고, 그 실시형태에는 많은 변형예가 가능하다.
1 LED 패키지
2 패키지 기판
3 LED 칩
4 백색 수지
5 투명 수지
11 LED 조명 모듈(LED 모듈)
12 모듈 기판(배선 기판)
13 배선
14 백색 절연층
15 솔더 레지스트층
16 탑재부
17 개구
18 절연 접착재
19 전기 접속부
20 고열전도성 접착재
21 금속 플레이트
22 오목부
23 배선
24 백색 절연층
25 에지부
26 접속 전극
27 배선 비형성부
28 분리부
29 방열판
30 유기재 절연층
31 전기 접속부
32 배선층
33 비어
34 절결부
35 분할선
36 랜드
37 은도금층
38 형광체
39 수지 커버
40 패키지 기판
41 파워 반도체 패키지
42 기판 절연층
43 파워 반도체칩
44 무기 절연층
45 봉지 수지
46 모듈 기판
47 볼록형 탑재부
48 댐 부재
49 반사 영역
50 금속 박막층

Claims (36)

  1. 반도체칩이 직접 또는 간접으로 장착되는 제1 기판;
    상기 제1 기판의 표면에 형성된 반사재로서 기능하는 백색 절연층;
    을 포함하는 반도체 장치로서,
    상기 반도체칩이 LED 칩이며,
    상기 제1 기판은 적어도 표면이 금속이며, 상기 제1 기판 표면에 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재(液材)를 도포하고, 소성(燒成)함으로써, 상기 백색 절연층과 금속층의 적층 구조를 형성한,
    반도체 장치.
  2. 반도체칩이 직접 또는 간접으로 장착되는 제1 기판;
    상기 제1 기판의 표면에 형성된 백색 절연층;
    을 포함하는 반도체 장치로서,
    상기 제1 기판은 적어도 표면이 금속이며, 상기 제1 기판 표면에 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 상기 백색 절연층과 금속층의 적층 구조를 형성한,
    반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    소성 후의 상기 백색 절연층에 함유되는 SiO2 및 상기 백색 무기 안료의 비율이, 80 중량% 이상인, 반도체 장치.
  4. 제3항에 있어서,
    소성 후의 상기 백색 절연층에 함유되는 상기 백색 무기 안료의 비율이 40 중량% 이상이며, SiO2의 비율이 25 중량% 이상인, 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 백색 무기 안료가, 표면이 투명 절연막으로 코팅된, 이산화 티탄 또는 산화 아연의 입자인, 반도체 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 백색 절연층이 산화 아연을 백색 무기 안료로 하는 제1층과 이산화 티탄을 백색 무기 안료로 하는 제2층의 적층으로 이루어지고, 상기 제1층을 구성하는 산화 아연 입자가 투명 절연막으로 코팅되어 있는, 반도체 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 기판이, 반도체칩을 가지는 반도체 패키지가 장착되는 모듈 기판이며, 상기 백색 절연층 상에, 상기 반도체 패키지의 전극과 접속되는 배선의 패턴이 형성되어 있는, 반도체 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 기판이, 복수 개의 상기 반도체칩이 장착되는 모듈 기판이며, 상기 반도체칩의 전극과 접속되는 배선층이 상기 제1 기판 표면에 형성된 절연층 상에 형성되어 있는, 반도체 장치.
  9. 제8항에 있어서,
    상기 배선층의 아래에 위치하는 절연층이 유기 절연층인, 반도체 장치.
  10. 제9항에 있어서,
    상기 배선층의 표면 중 적어도 일부가 상기 백색 절연층에 의해 덮혀져 있는, 반도체 장치.
  11. 제8항에 있어서,
    상기 배선층의 아래에 위치하는 절연층이 백색 절연층인, 반도체 장치.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 반도체칩이 배치되는 위치에, 금속면이 노출되는 탑재부가 형성되어 있는, 반도체 장치.
  13. 제12항에 있어서,
    상기 탑재부가 볼록형 탑재부인, 반도체 장치.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서,
    상기 복수 개의 반도체칩이, 인접하는 반도체칩과 와이어 본딩 접속되는, 반도체 장치.
  15. 제7항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 기판에, 무기 재료로 이루어지는 투명한 솔더 레지스트층이 형성되어 있는, 반도체 장치.
  16. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 기판이, 1 또는 복수 개의 반도체칩이 배치되는 상기 백색 절연층이 형성된 오목부를 가지는 패키지 기판이며, 또한 상기 제1 기판이 끼워장착되는 개구를 가지는 제2 기판을 구비하는, 반도체 장치.
  17. 제16항에 있어서,
    상기 반도체칩의 전극과 접속되는 배선층이 상기 제1 기판의 베이스재 표면에 형성된 유기재 절연층 상에 형성되어 있고, 상기 배선층의 표면 중 적어도 일부가 상기 백색 절연층에 의해 덮혀져 있는, 반도체 장치.
  18. 제16항 또는 제17항에 있어서,
    상기 제1 기판의 오목부의 반도체칩이 배치되는 위치에, 금속면이 노출되는 탑재부가 형성되어 있는, 반도체 장치.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 제1 기판 및 상기 제2 기판의 이면(裏面)에 맞닿는 방열판을 구비하는, 반도체 장치.
  20. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 기판이, 1 또는 복수 개의 반도체칩이 배치되는 패키지 기판이며, 상기 패키지 기판이, 기판 절연층과 같은 층의 상층에 형성된 상측 배선층 및/또는 같은 층의 하층에 형성된 하측 배선층을 가지는, 반도체 장치.
  21. 제20항에 있어서,
    상기 기판 절연층이, 무기 재료로 이루어지는 고열전도 필러(filler)를 함침(含浸)시킨 유리 크로스 또는 유리 부직포에 의해 구성되는, 반도체 장치.
  22. 제20항 또는 제21항에 있어서,
    상기 기판 절연층 및 상기 상측 배선층의 측단면(側端面)이 면일치하며, 상기 하측 배선층의 측단면이 상기 기판 절연층의 측단면보다 내측에 위치하는, 반도체 장치.
  23. 제20항 내지 제22항 중 어느 한 항에 있어서,
    상기 상측 배선층에는 제1 방향으로 연장되는 상측 분리부가 형성되고, 상기 하측 배선층에는 제1 방향과 상이한 제2 방향으로 연장되는 부분을 포함하는 하측 분리부가 형성되어 있는, 반도체 장치.
  24. 제20항 내지 제23항 중 어느 한 항에 있어서,
    상기 상측 배선층과 상기 하측 배선층이 서멀 비어(thermal via)에 의해 연결되어 있는, 반도체 장치.
  25. 제20항 내지 제24항 중 어느 한 항에 있어서,
    상기 상측 배선층 및 상기 하측 배선층의 표면에 금속 박막층이 형성되어 있는, 반도체 장치.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서,
    상기 백색 절연층의 두께가, 10㎛~150㎛인, 반도체 장치.
  27. 제1항 내지 제26항 중 어느 한 항에 있어서,
    상기 배선이, 은 입자와 동(銅) 입자를 함유하는 잉크를 묘화 도포함으로써 형성되는, 반도체 장치.
  28. LED 패키지가 장착되는 기판; 및
    상기 기판의 표면에 형성된 백색 절연층;
    을 포함하는 반도체 장치의 제조 방법으로서,
    상기 기판의 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 상기 백색 절연층을 형성하는 절연층 형성 단계;
    도전성(導電性) 금속 잉크를 도포하고, 소성함으로써, 상기 백색 절연층 상에 배선을 형성하는 배선 형성 단계; 및
    상기 기판 상에 LED 칩을 장착하고, 상기 백색 절연층 상에 형성된 배선에 전기적으로 접속하는 칩 장착 단계;
    를 포함하는 반도체 장치의 제조 방법.
  29. 제28항에 있어서,
    상기 절연층 형성 단계의 전(前) 단계로서, 상기 기판의 표면에 볼록형 탑재부를 형성하는 탑재부 형성 단계를 포함하는, 반도체 장치의 제조 방법.
  30. LED 칩이 장착되는 기판; 및
    상기 기판의 표면에 형성된 백색 절연층;
    을 포함하는 반도체 장치의 제조 방법으로서,
    금속 플레이트의 벤딩 가공을 행함으로써, 1 또는 복수 개의 LED 칩이 배치되는 바닥부, 상기 바닥부 끝의 양측으로부터 상승하는 벽부 및 상기 벽부로부터 대략 수평 방향으로 연장되는 에지부를 형성하여 상기 기판을 구성하는 단계;
    상기 기판의 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 상기 백색 절연층을 형성하고, 도전성 금속 잉크를 도포하고, 소성함으로써, 상기 백색 절연층 상에 배선을 형성하는 단계; 및
    상기 기판의 바닥부에 LED 칩을 고착시키고, 상기 백색 절연층 상에 형성된 배선에 전기적으로 접속하는 단계;
    를 포함하는 반도체 장치의 제조 방법.
  31. LED 칩이 장착되는 기판; 및
    상기 기판의 표면에 형성된 백색 절연층;
    을 포함하는 반도체 장치의 제조 방법으로서,
    금속 플레이트의 표면에, 유기재 절연층의 하층과 배선층의 상층으로 이루어지는 적층 구조를 형성하는 동시에, 적어도 상기 배선층을 분리하는 분리부를 형성하는 단계;
    상기 금속 플레이트의 벤딩 가공을 행함으로써, 1 또는 복수 개의 LED 칩이 배치되는 바닥부, 상기 바닥부 끝의 양측으로부터 상승하는 벽부 및 상기 벽부로부터 대략 수평 방향으로 연장되는 에지부를 형성하여 상기 기판을 구성하는 단계;
    상기 LED 칩이 전기적으로 접속되는 부분을 제외한 상기 기판의 바닥부 및 벽부의 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하는 단계; 및
    상기 기판에 LED 칩을 고착시키고, 상기 배선층의 배선 부분에 전기적으로 접속하는 단계;
    를 포함하는 반도체 장치의 제조 방법.
  32. 제28항 내지 제31항 중 어느 한 항에 있어서,
    상기 나노 입자화된 SiO2 및 상기 백색 무기 안료를 포함하는 액재를, 잉크젯법, 디스펜서법, 스프레이 코팅법 또는 스크린 인쇄법에 의해 도포하는, 반도체 장치의 제조 방법.
  33. 1 또는 복수 개의 LED 칩 또는 LED 패키지가 장착되는 기판; 및
    상기 기판의 표면에 형성된 백색 절연층;
    을 포함하는 반도체 장치의 제조 방법으로서,
    상기 기판의 베이스재 표면에, 유기재 절연층을 통하여 금속층을 형성하고, 상기 금속층을 에칭 가공함으로써 배선 패턴을 형성하고, 상기 배선 패턴을 마스크로 하여 유기재 절연층을 에칭 가공하는 단계;
    상기 기판의 적어도 배선 패턴의 형성되어 있지 않은 부분을 포함하는 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하는 단계; 및
    상기 기판 상에 LED 칩 또는 LED 패키지를 장착하고, 상기 배선 패턴에 전기적으로 접속하는 단계;
    를 포함하는 반도체 장치의 제조 방법.
  34. 1 또는 복수 개의 LED 칩 또는 LED 패키지가 장착되는 기판; 및
    상기 기판의 표면에 형성된 백색 절연층;
    을 포함하는 반도체 장치의 제조 방법으로서,
    멀티 피스(multi-piece) 기판을 구성하는 기판 절연층의 위쪽에 상측 배선층을 형성하는 동시에 아래쪽에 하측 배선층을 형성하는 단계;
    상기 상측 배선층 및 상기 하측 배선층에 배선 패턴을 형성하는 동시에 상기 상측 배선층 및 상기 하측 배선층을 연결하는 비어를 형성하는 단계;
    상기 상측 배선층의 전기 접속부를 제외한 표면에, 나노 입자화된 SiO2 및 백색 무기 안료를 포함하는 액재를 도포하고, 소성함으로써, 백색 절연층을 형성하하는 단계;
    상기 멀티 피스 기판 상에 다수개의 LED 칩을 장착하고, 각각을 전기 접속부에 전기적으로 접속하는 단계; 및
    상기 멀티 피스 기판을 수지로 일괄 봉지(封止)하고, 분할하여 개편화(個片化)하는 단계;
    를 포함하는 반도체 장치의 제조 방법.
  35. 제34항에 있어서,
    상기 수지의 경도가, 쇼어 D 경도 86 이상인, 반도체 장치의 제조 방법.
  36. 1 또는 복수 개의 반도체칩이 장착되는 기판을 포함하는 반도체 장치의 제조 방법으로서,
    유리 크로스 또는 유리 부직포에 무기 재료로 이루어지는 고열전도 필러를 함침시켜 기판 절연층을 구성하는 단계;
    상기 기판 절연층의 위쪽에 상측 배선층을 형성하는 동시에 아래쪽에 하측 배선층을 형성함으로써 기판을 구성하는 단계;
    상기 상측 배선층 및 상기 하측 배선층에 배선 패턴을 형성하는 동시에 상기 상측 배선층 및 상기 하측 배선층을 연결하는 비어를 형성하하는 단계; 및
    상기 기판 상에 반도체칩을 장착하고, 상기 상측 배선층에 전기적으로 접속하는 단계;
    를 포함하는 반도체 장치의 제조 방법.
KR1020147003419A 2011-08-01 2012-07-31 반도체 장치 및 그 제조 방법 KR101900352B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2011-168734 2011-08-01
JP2011168734 2011-08-01
JP2011245821 2011-11-09
JPJP-P-2011-245821 2011-11-09
JP2012129643 2012-06-07
JPJP-P-2012-129643 2012-06-07
PCT/JP2012/069390 WO2013018783A1 (ja) 2011-08-01 2012-07-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140047123A true KR20140047123A (ko) 2014-04-21
KR101900352B1 KR101900352B1 (ko) 2018-09-19

Family

ID=47629304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147003419A KR101900352B1 (ko) 2011-08-01 2012-07-31 반도체 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US9812621B2 (ko)
EP (1) EP2741341B1 (ko)
JP (2) JP5456209B2 (ko)
KR (1) KR101900352B1 (ko)
CN (1) CN103828076B (ko)
TW (1) TWI570971B (ko)
WO (1) WO2013018783A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524049B1 (ko) * 2014-09-05 2015-05-29 주식회사 루멘스 백 플레이트형 모듈 장치와, 백라이트 유닛 및 이의 제조 방법
KR20190029154A (ko) * 2017-09-12 2019-03-20 엘지이노텍 주식회사 발광소자 패키지 및 광원장치
KR20200006843A (ko) * 2018-07-11 2020-01-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2023008726A1 (ko) * 2021-07-30 2023-02-02 엘지전자 주식회사 발광 소자 패키지의 제조 방법, 디스플레이 장치 및 디스플레이 장치의 제조 방법

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792390B2 (ja) * 2012-07-30 2015-10-14 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US10308856B1 (en) 2013-03-15 2019-06-04 The Research Foundation For The State University Of New York Pastes for thermal, electrical and mechanical bonding
CN104078556B (zh) * 2013-03-28 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
JP6062801B2 (ja) * 2013-05-28 2017-01-18 京セラ株式会社 発光素子用基板および発光装置
KR20140143701A (ko) * 2013-06-07 2014-12-17 서울반도체 주식회사 발광 디바이스 및 이의 제조방법
CN110335932A (zh) * 2013-07-01 2019-10-15 晶元光电股份有限公司 发光二极管组件及制作方法
KR102131853B1 (ko) * 2013-10-10 2020-07-08 엘지디스플레이 주식회사 발광다이오드 어레이
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
WO2015093170A1 (ja) * 2013-12-18 2015-06-25 シャープ株式会社 発光装置用基板、発光装置、及び、発光装置用基板の製造方法
CN105830241B (zh) * 2013-12-27 2019-10-18 夏普株式会社 发光装置用基板、发光装置及发光装置用基板的制造方法
CN105874619B (zh) * 2014-01-10 2019-08-20 夏普株式会社 发光装置用基板、发光装置及发光装置用基板的制造方法
KR101443870B1 (ko) * 2014-03-05 2014-09-23 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
US10663142B2 (en) * 2014-03-31 2020-05-26 Bridgelux Inc. Light-emitting device with reflective ceramic substrate
WO2015151686A1 (ja) 2014-04-04 2015-10-08 シャープ株式会社 発光装置用基板、及び、発光装置
CN106233478A (zh) * 2014-04-23 2016-12-14 夏普株式会社 发光装置用基板、发光装置及发光装置用基板的制造方法
JP6309335B2 (ja) * 2014-04-25 2018-04-11 四国計測工業株式会社 配線基板および半導体装置
EP3158583B1 (en) * 2014-06-18 2022-01-26 X Display Company Technology Limited Micro assembled led displays
DE102014110473A1 (de) * 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement
JP6387787B2 (ja) 2014-10-24 2018-09-12 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
US20170317250A1 (en) * 2014-10-28 2017-11-02 Sharp Kabushiki Kaisha Substrate, light-emitting device, and illuminating apparatus
TW201616699A (zh) * 2014-10-30 2016-05-01 新世紀光電股份有限公司 驅動覆晶發光晶片之電路板及包含其之發光模組
TWI575785B (zh) 2014-10-30 2017-03-21 新世紀光電股份有限公司 發光裝置
JP2016086940A (ja) * 2014-10-31 2016-05-23 日立工機株式会社 電動集じん機
KR101668353B1 (ko) * 2014-11-03 2016-10-21 (주)포인트엔지니어링 칩 기판 및 칩 패키지 모듈
JP6735072B2 (ja) * 2014-11-21 2020-08-05 株式会社Ｓｔｅｑ Ｌｅｄ光源装置およびプロジェクター
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
TWI559581B (zh) * 2014-12-11 2016-11-21 綠點高新科技股份有限公司 發光單元、其製造方法及發光裝置
KR102212340B1 (ko) * 2015-01-02 2021-02-05 (주)포인트엔지니어링 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판
JP6473361B2 (ja) * 2015-03-25 2019-02-20 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP6630053B2 (ja) 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
JP6168096B2 (ja) 2015-04-28 2017-07-26 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
EP3355369B1 (en) * 2015-10-29 2019-10-02 Kyocera Corporation Light emitting element-mounting substrate and light emitting apparatus
JP2017126714A (ja) * 2016-01-15 2017-07-20 東芝ライテック株式会社 発光装置
JP6817599B2 (ja) * 2016-03-10 2021-01-20 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
ITUA20164136A1 (it) * 2016-05-18 2016-08-18 Claudio Sensidoni Procedimento industriale per il collaggio cob led
WO2017209149A1 (ja) * 2016-05-31 2017-12-07 シチズン電子株式会社 発光装置
US20200313049A1 (en) * 2016-06-21 2020-10-01 Soraa, Inc. Light emitting diode package
US9924592B2 (en) * 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system
JP2018056397A (ja) 2016-09-29 2018-04-05 日亜化学工業株式会社 メタルベース基板の製造方法、半導体装置の製造方法、メタルベース基板、及び、半導体装置
KR20180065162A (ko) * 2016-12-07 2018-06-18 서울바이오시스 주식회사 디스플레이 장치 및 그의 전극 연결 방법
US10120111B2 (en) * 2016-12-14 2018-11-06 Google Llc Thin ceramic imaging screen for camera systems
JP6857496B2 (ja) 2016-12-26 2021-04-14 日亜化学工業株式会社 発光装置
JP6724775B2 (ja) * 2016-12-28 2020-07-15 凸版印刷株式会社 配線基板の個片化方法及びパッケージ用基板
EP3588551B1 (en) * 2017-02-23 2022-02-09 Kyocera Corporation Wiring substrate, electronic device package, and electronic device
US10700252B2 (en) 2017-04-18 2020-06-30 Bridgelux Chongqing Co., Ltd. System and method of manufacture for LED packages
CN108807352B (zh) * 2017-05-03 2020-07-14 申广 一种新型led灯丝制作方法
EP3422826A1 (en) * 2017-06-26 2019-01-02 Koninklijke Philips N.V. An apparatus and a method of manufacturing an apparatus
JP6829665B2 (ja) * 2017-07-10 2021-02-10 新光電気工業株式会社 リードフレーム、半導体装置、及びリードフレームの製造方法
JP7064127B2 (ja) 2017-09-29 2022-05-10 日亜化学工業株式会社 発光装置およびその製造方法
DE102018204552A1 (de) * 2018-03-26 2019-09-26 Schweizer Electronic Ag Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
CN110611020A (zh) * 2018-06-15 2019-12-24 中华映管股份有限公司 发光元件
CN111352516B (zh) * 2018-12-24 2022-08-19 江西卓讯微电子有限公司 触摸屏及电子设备
WO2020234074A1 (en) * 2019-05-23 2020-11-26 Signify Holding B.V. Stable pcb for solid state light source application
TWI744893B (zh) * 2019-05-24 2021-11-01 啟耀光電股份有限公司 電子裝置及其製造方法
CN210381444U (zh) * 2019-06-05 2020-04-21 众普森科技（株洲）有限公司 Pcb板及电器设备
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung
CN112736071A (zh) * 2019-10-29 2021-04-30 深圳第三代半导体研究院 一种高功率芯片嵌入式封装散热结构及其制备方法
JP7117684B2 (ja) * 2020-01-31 2022-08-15 日亜化学工業株式会社 面状光源の製造方法
WO2022092454A1 (ko) * 2020-10-27 2022-05-05 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
CN116325196A (zh) 2020-10-27 2023-06-23 三星电子株式会社 显示装置及其光源设备
TWI748736B (zh) * 2020-11-06 2021-12-01 友達光電股份有限公司 發光裝置及其製作方法
CN112382206B (zh) * 2020-11-13 2022-07-12 Tcl华星光电技术有限公司 背板及led面板
US20230418107A1 (en) * 2020-11-27 2023-12-28 Lg Electronics Inc. Display device
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
TWI820389B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 發光元件封裝體、顯示裝置及製造顯示裝置的方法
TWI820627B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 顯示裝置及其製造方法
CN113130466A (zh) * 2021-03-26 2021-07-16 杭州美卡乐光电有限公司 Led显示模组及其制作方法
CN113690228B (zh) * 2021-08-05 2023-06-23 福建天电光电有限公司 集成式led发光器件及其制备方法
TWI806218B (zh) * 2021-11-03 2023-06-21 群光電子股份有限公司 電子裝置及其電路板模組

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3245329B2 (ja) * 1995-06-19 2002-01-15 京セラ株式会社 半導体素子収納用パッケージ
JPH1168269A (ja) * 1997-08-12 1999-03-09 Mitsubishi Plastics Ind Ltd 窪み付きメタルコア印刷回路基板及びこれを用いた照明具
JP4255367B2 (ja) * 2003-12-04 2009-04-15 デンカＡｇｓｐ株式会社 発光素子搭載用基板及びその製造方法
US7368408B2 (en) * 2004-03-01 2008-05-06 Murata Manufacturing Co., Ltd. Glass-ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component
JP2006245032A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
GB2430547A (en) * 2005-09-20 2007-03-28 Seiko Epson Corp A method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
JP4049186B2 (ja) * 2006-01-26 2008-02-20 ソニー株式会社 光源装置
JP4753904B2 (ja) * 2007-03-15 2011-08-24 シャープ株式会社 発光装置
CN101690423B (zh) * 2007-05-18 2011-10-05 电气化学工业株式会社 金属基底电路板
JP2009004718A (ja) * 2007-05-18 2009-01-08 Denki Kagaku Kogyo Kk 金属ベース回路基板
TW200923006A (en) 2007-07-11 2009-06-01 Nissan Chemical Ind Ltd Liquid epoxy resin forming formulation containing inorganic particles
JP2009043914A (ja) * 2007-08-08 2009-02-26 Ishida Yukio 配線板の製造法および配線板
EP2217668A4 (en) * 2007-11-08 2011-06-01 Camtek Ltd COLORED INK AND METHOD FOR OBTAINING THE SAME
CN102318450B (zh) 2008-02-05 2016-10-19 普林斯顿大学理事会 印刷电子设备
JP5160945B2 (ja) 2008-04-21 2013-03-13 日本モレックス株式会社 ヒートパイプおよび電子機器
JP2009289810A (ja) * 2008-05-27 2009-12-10 Toshiba Lighting & Technology Corp 照明装置
KR101293649B1 (ko) * 2009-03-31 2013-08-13 도시바 라이텍쿠 가부시키가이샤 발광장치 및 조명장치
JP5330889B2 (ja) * 2009-04-14 2013-10-30 電気化学工業株式会社 照明用ｌｅｄモジュール
JP2011009298A (ja) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd 発光ダイオード光源装置
US9048404B2 (en) * 2009-07-06 2015-06-02 Zhuo Sun Thin flat solid state light source module
CN102471144B (zh) * 2009-08-17 2014-11-05 日本板硝子株式会社 具备光催化剂膜的玻璃制品
JP2011054902A (ja) * 2009-09-04 2011-03-17 Shin-Etsu Chemical Co Ltd 光半導体ケース形成用白色熱硬化性シリコーン樹脂組成物及び光半導体ケース
KR101720822B1 (ko) * 2009-12-22 2017-03-28 미쓰비시 가가꾸 가부시키가이샤 반도체 발광 장치용 수지 성형체용 재료
JP5846408B2 (ja) * 2010-05-26 2016-01-20 東芝ライテック株式会社 発光装置および照明装置
JP2012064928A (ja) * 2010-08-18 2012-03-29 Mitsubishi Chemicals Corp 半導体発光装置用樹脂成形体用材料及び樹脂成形体
JP4904604B1 (ja) * 2011-02-17 2012-03-28 国立大学法人九州工業大学 Ｌｅｄモジュール装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524049B1 (ko) * 2014-09-05 2015-05-29 주식회사 루멘스 백 플레이트형 모듈 장치와, 백라이트 유닛 및 이의 제조 방법
KR20190029154A (ko) * 2017-09-12 2019-03-20 엘지이노텍 주식회사 발광소자 패키지 및 광원장치
KR20200006843A (ko) * 2018-07-11 2020-01-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2023008726A1 (ko) * 2021-07-30 2023-02-02 엘지전자 주식회사 발광 소자 패키지의 제조 방법, 디스플레이 장치 및 디스플레이 장치의 제조 방법

Also Published As

Publication number Publication date
TWI570971B (zh) 2017-02-11
CN103828076B (zh) 2017-07-07
EP2741341B1 (en) 2022-11-23
WO2013018783A1 (ja) 2013-02-07
US20140327024A1 (en) 2014-11-06
CN103828076A (zh) 2014-05-28
KR101900352B1 (ko) 2018-09-19
JP5456209B2 (ja) 2014-03-26
US9812621B2 (en) 2017-11-07
EP2741341A4 (en) 2015-03-11
JP6049644B2 (ja) 2016-12-21
JP2014060462A (ja) 2014-04-03
JPWO2013018783A1 (ja) 2015-03-05
TW201322510A (zh) 2013-06-01
EP2741341A1 (en) 2014-06-11

Similar Documents

Publication Publication Date Title
KR20140047123A (ko) 반도체 장치 및 그 제조 방법
KR102098831B1 (ko) Led 조명 모듈 및 led 조명 장치
US9337405B2 (en) Light emitting device and method for manufacturing the same
US8080436B2 (en) Light emitting device and method of manufacturing the light emitting device
US9076714B2 (en) Substrate for mounting light-emitting element and light-emitting device
CN104716247A (zh) 发光装置
US10069056B2 (en) Light emitting device
US9553245B2 (en) Light emitting device
KR20150046235A (ko) 전기 소자 어셈블리
CN103579129B (zh) 半导体元件安装构件以及半导体装置
JP2011176060A (ja) 発光装置
US20220209079A1 (en) Light-emitting module and method of manufacturing light-emitting module
JP6128267B2 (ja) 半導体素子実装部材及び半導体装置
JP2011035187A (ja) 発光装置及びその製造方法
JP6269356B2 (ja) 発光装置
JP7185157B2 (ja) 発光モジュール及び発光モジュールの製造方法
US20230108281A1 (en) Light-emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant