DE102014110473A1 - Träger für ein elektrisches Bauelement - Google Patents

Träger für ein elektrisches Bauelement Download PDF

Info

Publication number
DE102014110473A1
DE102014110473A1 DE102014110473.0A DE102014110473A DE102014110473A1 DE 102014110473 A1 DE102014110473 A1 DE 102014110473A1 DE 102014110473 A DE102014110473 A DE 102014110473A DE 102014110473 A1 DE102014110473 A1 DE 102014110473A1
Authority
DE
Germany
Prior art keywords
solder
contact surface
area
stop structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014110473.0A
Other languages
English (en)
Inventor
Stefan Brandl
Tilman Eckert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102014110473.0A priority Critical patent/DE102014110473A1/de
Priority to PCT/EP2015/066715 priority patent/WO2016012479A1/de
Priority to JP2017501252A priority patent/JP6490788B2/ja
Priority to US15/327,297 priority patent/US10008440B2/en
Priority to DE112015003405.6T priority patent/DE112015003405B4/de
Publication of DE102014110473A1 publication Critical patent/DE102014110473A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft einen Träger für ein elektrisches Bauelement, insbesondere für einen Halbleiterlaser, mit einem Substrat mit einer Oberfläche, wobei auf der Oberfläche des Substrates eine elektrisch leitende Kontaktfläche angeordnet ist, wobei auf der Kontaktfläche ein Lotpad angeordnet ist, wobei seitlich neben dem Lotpad eine Lotstoppstruktur vorgesehen ist, wobei die Lotstoppstruktur ausgebildet ist, um eine Benetzung mit flüssigem Lot im Vergleich zur Kontaktfläche zu erschweren, wobei die Lotstoppstruktur die Kontaktfläche in einen ersten Flächenbereich mit Lotpad und in einen zweiten Flächenbereich unterteilt, wobei der erste und der zweite Flächenbereich miteinander verbunden sind.

Description

  • Die Erfindung betrifft einen Träger für ein elektrisches Bauelement gemäß Patentanspruch 1 und ein Verfahren zur Herstellung eines Trägers gemäß Patentanspruch 9.
  • Träger für elektrische Bauelemente, insbesondere für Halbleiterlaser sind beispielsweise aus US 76 55 957 B2 bekannt. Ein Träger kann eine oder mehrere Kontaktflächen aufweisen, über die ein elektrisches Bauelement mit dem Träger elektrisch und mechanisch verbunden ist.
  • Die Aufgabe der Erfindung besteht darin, einen Träger und ein Verfahren zur Herstellung eines Trägers bereitzustellen, wobei der Träger eine verbesserte Lotverbindung zwischen dem Bauelement und der Kontaktfläche des Trägers ermöglicht.
  • Die Aufgabe der Erfindung wird durch den Träger gemäß Patentanspruch 1 und durch das Verfahren gemäß Patentanspruch 9 gelöst. Ein Vorteil des beschriebenen Trägers besteht darin, dass eine definierte Lotverbindung zwischen dem Bauelement und dem Träger ermöglicht wird. Dies wird dadurch erreicht, dass die Kontaktfläche mithilfe einer Lotstoppstruktur in einen ersten und einen zweiten Flächenbereich unterteilt wird.
  • Der erste Flächenbereich weist das Lotpad auf. Mithilfe der Lotstoppstruktur wird ein Fließen des flüssigen Lotes auf die Lotstoppstruktur behindert bzw. vermieden. Dadurch wird eine definierte Lotschicht zwischen dem Träger und dem Bauelement ausgebildet. Auf diese Weise kann Lotmaterial eingespart werden. Zudem kann mithilfe der Lotstoppstruktur das Lotmaterial im Wesentlichen auf den ersten Flächenbereich begrenzt werden. Damit wird ein Verfließen des Lotmaterials in nicht vorteilhafte Bereiche der Kontaktfläche erschwert. Zudem kann eine bessere Verteilung von Lot erreicht werden.
  • In einer Ausführungsform wird die Lotstoppstruktur in Form einer Schicht auf die Kontaktfläche aufgebracht. Dadurch kann die Kontaktfläche mithilfe eines einfachen Prozesses in einer einfachen Geometrie ausgebildet werden. Die Lotstoppstruktur selbst wird mithilfe eines weiteren Prozesses in Form einer eigenen Schicht aufgebracht. Damit kann das Material für die Lotstoppstruktur in weiten Bereichen frei gewählt werden.
  • In einer weiteren Ausführungsform wird die Lötstoppstruktur durch einen unbedeckten Teil der Oberfläche des Substrates gebildet. Diese Ausbildungsform bietet den Vorteil, dass kein weiterer Prozess zum Abscheiden der Lotstoppstruktur erforderlich ist, sondern die üblichen Prozesse zur Ausbildung der Kontaktfläche verwendet werden können, wobei die Kontaktfläche in der gewünschten Geometrie unter Freilassen einer Lotstoppstruktur hergestellt wird.
  • In einer Ausführungsform wird die Lotstoppstruktur durch eine Siliziumschicht oder eine Siliziumnitridschicht oder eine Siliziumoxidschicht ausgebildet. Diese Materialien können falls erforderlich einfach und kostengünstig abgeschieden werden bzw. die Oberfläche des Substrates kann mit diesen Materialien versehen sein. Dadurch wird ein einfacher und kostengünstiger Träger bereitgestellt.
  • In einer weiteren Ausführungsform sind der erste und der zweite Flächenbereich über einen Verbindungsbereich miteinander verbunden. Dadurch wird eine elektrische und mechanische Verbindung zwischen den Flächenbereichen ausgebildet. Der Verbindungsbereich kann zur Aufnahme von überflüssigem Lotmaterial des Lotpads vorgesehen sein.
  • In einer Ausführungsform ist die Lotstoppstruktur parallel zu einer Seitenfläche des Bauelements angeordnet. Damit kann sichergestellt werden, dass Lotmaterial beim Aufschmelzen nicht seitlich über den Flächenbereich des Bauelements hinausfließt. Somit wird der zweite Flächenbereich frei von Lotmaterial gehalten und kann für andere elektrische Kontakte bzw. Verbindungen freigehalten werden.
  • In einer weiteren Ausführungsform ist der Verbindungsbereich bei einem montierten Bauelement an einer Seitenfläche des Bauelements zugeordnet, wobei Lotmaterial in den Verbindungsbereich beim Lotvorgang fließt. Auf diese Weise kann mithilfe einer optischen Überprüfung, beispielsweise mithilfe einer Kamera, der Lotprozess überprüft werden. Zudem wird aufgrund der Lotstoppstruktur verhindert, dass zu viel Lotmaterial vom ersten Flächenbereich in den zweiten Flächenbereich fließt. Trotzdem ist aber eine optische Überprüfung der Lotverbindung möglich.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei
  • 1 eine schematische Draufsicht auf einen Träger,
  • 2 einen Querschnitt durch den Träger der 1,
  • 3 einen Querschnitt durch eine weitere Ausführungsform eines Trägers,
  • 4 eine weitere Ausführungsform eines Trägers,
  • 5 eine weitere Ausführungsform eines Trägers, und
  • 6 einen Träger mit einem elektrischen Bauelement darstellt.
  • 1 zeigt in einer schematischen Draufsicht einen Träger mit einem Substrat 1, wobei auf dem Substrat 1 eine Kontaktfläche 2 aufgebracht ist. Die Kontaktfläche 2 besteht aus einem elektrisch leitenden Material, beispielsweise einem Metall. Auf der Kontaktfläche 2 ist ein Lotpad 3 angeordnet. Das Lotpad 3 besteht aus einem festen Lotmaterial, das beispielsweise auf die Kontaktfläche 2 aufgedruckt wurde. Zudem ist eine Lotstoppstruktur 4 vorgesehen, die die Kontaktfläche 2 in einen ersten Flächenbereich 5 und einen zweiten Flächenbereich 6 unterteilt. Der erste und der zweite Flächenbereich 5, 6 sind über einen Verbindungsbereich 7 miteinander verbunden. In der dargestellten Ausführungsform erstreckt sich die Lotstoppstruktur 4 nicht bis über die gesamte Länge der Kontaktfläche 2. Somit verbleibt ein freier Verbindungsbereich 7, über den der erste und der zweite Flächenbereich 5, 6 miteinander verbunden sind.
  • 2 zeigt einen Querschnitt A-A durch den Träger der 1. Dabei ist zu erkennen, dass in diesem Ausführungsbeispiel die Lotstoppstruktur 4 durch eine Oberfläche 8 des Substrates 1 gebildet wird. Die Oberfläche 8 kann beispielsweise Silizium, Siliziumnitrid und/oder Siliziumoxid aufweisen. Zudem kann die Oberfläche 8 auch andere Materialien aufweisen, deren Eigenschaft darin besteht, dass geschmolzenes Lot das Material kaum oder nicht benetzt. Bei dieser Ausführungsform wurde beim Abscheiden der metallischen Kontaktfläche 2 die Kontaktfläche 2 in der Weise strukturiert z.B. mit Fotolithografie, Metallbedampfung, Lift-off usw., dass ein Streifen der Oberfläche 8 in Form der Lotstoppstruktur 4 nicht mit der Kontaktfläche 2 bedeckt wurde. Somit wird bei dieser Ausführungsform kein zusätzlicher Prozess eingeführt. Die erforderlichen Strukturen werden im Maskendesign in einer Maske festgelegt. Die Oberfläche 8 kann beispielsweise durch das Material des Substrates, das z.B. aus Silizium besteht, dargestellt werden. Zudem kann das Substrat 1 mit einer separaten Oberflächenschicht versehen werden, die die gewünschten Nichtbenetzungseigenschaften durch flüssiges Lotmaterial aufweist. Dazu können wiederum Siliziumnitrid, Siliziumoxid oder Silizium verwendet werden.
  • 3 zeigt eine weitere Ausführungsform, bei der die Lotstoppstruktur 4 in Form einer separaten Schicht 9 ausgebildet ist. Die Schicht 9 ist auf die Kontaktfläche 2 aufgebracht. Die Schicht 9 kann aus jedem Material bestehen, das durch flüssiges Lot schwer oder nicht benetzbar ist.
  • Beispielsweise kann die Schicht 9 aus Silizium, Siliziumnitrid oder Siliziumoxid bestehen.
  • 4 zeigt eine weitere Ausführungsform eines Trägers, bei dem die Lotstoppstruktur 4 aus zwei Abschnitten besteht, die quer über die Kontaktfläche 2 geführt sind. Die zwei Abschnitte 4 sind in einer Achse angeordnet und in einem festgelegten Abstand 10 voneinander beabstandet.
  • 5 zeigt in einer schematischen Darstellung eine Draufsicht auf eine weitere Ausführungsform eines Trägers, bei der die Lotstoppstruktur 4 in Form von drei Abschnitten ausgebildet ist, wobei jeweils zwei Abschnitte einen festgelegten Abstand 10 aufweisen. Die Lotstoppstrukturen 4 der 4 und 5 können abhängig von dem gewählten Ausführungsbeispiel gemäß der Ausführungsform der 2 in Form der Oberfläche 8 des Substrates 1 oder in Form einer separaten Schicht 9 gemäß 3 ausgebildet sein.
  • 6 zeigt in einer schematischen Draufsicht einen Träger, auf dem ein elektrisches Bauelement 11, beispielsweise ein Halbleiterlaser oder ein Leistungshalbleiter, über ein nicht sichtbares aufgeschmolzenes Lotpad mit einer Kontaktfläche 2 des Substrates 1 elektrisch und mechanisch verbunden ist. Aufgrund der Lotstoppstruktur 4 wird ein seitliches Abfließen des Lotmaterials in den zweiten Flächenbereich 6 vermieden. Nur in dem Verbindungsbereich 7 ist ein seitliches Abfließen von Lotmaterial 12 gegeben. In dem dargestellten Ausführungsbeispiel ist die Lotstoppstruktur 4 entlang einer Seitenfläche 13 des Bauelementes 11 ausgerichtet. Das seitlich über das Bauelement 11 herausragende Lotmaterial 12 kann verwendet werden, um mithilfe einer optischen Überprüfung den Lotvorgang zu kontrollieren. Ist beispielsweise kein Lotmaterial ausgetreten, so deutet dies darauf hin, dass das Lotpad nicht verflüssigt wurde und keine ausreichende Lotverbindung zwischen der Kontaktfläche 2 und dem Bauelement 11 gegeben ist.
  • Abhängig von der gewählten Ausführungsform kann die Lotstoppstruktur 4 auch entlang der gesamten Seitenlänge des Bauelementes 11 ausgeführt sein. Dies bietet den Vorteil, dass kein Lotmaterial seitlich von dem ersten Flächenbereich 5 in den zweiten Flächenbereich 6 fließt. Jedoch hat diese Ausführungsform den Nachteil, dass eine optische Überprüfung des Lotvorganges nicht möglich ist.
  • Abhängig von der gewählten Ausführungsform können weitere elektrische Schaltungen 14 in das Substrat 1 integriert sein. Die weiteren elektrischen Schaltungen 14 können beispielsweise zur Ansteuerung des Bauelementes 11 vorgesehen sein. Ein Bauelement 11 kann entsprechend auch auf den Ausführungsformen der 2 bis 5 montiert sein.
  • Der beschriebene Träger ermöglicht eine verbesserte Selbstjustage zwischen dem Bauelement 11 und dem Substrat 1. Aufgrund der Lotstoppstruktur 4 kann das Lotmaterial nicht so stark verfließen, sodass auch das Bauelement 11 seine Position nur in geringem Maße verändern kann. Zudem wird mithilfe des beschriebenen Trägers eine kontrollierte Lotverteilung unter dem Bauelement erreicht. Damit wird eine reproduzierbare thermische Anbindung zwischen dem Bauelement 11 und dem Substrat 1 bzw. der Kontaktfläche 2 ermöglicht. Dadurch werden positive Effekte für die Lebensdauer erreicht.
  • Weiterhin wird der weitere Flächenbereich 6, der z. B. für eine weiterführende Kontaktierung mittels Drahtbonden verwendet wird, von Lotmaterial freigehalten. Damit ist das Prozessfenster für die Weiterverarbeitung vergrößert. Zudem ist das Bauelement 11 durch die Lotstoppstruktur 4 für kritische Folgeprozesse geschützt. Durch den neu vorgeschlagenen Träger kann eine Reduzierung der Lotpaddicke und damit eine Einsparung von Lotmaterial erreicht werden. Lotmaterial kann bis zu 70% aus Gold bestehen und damit relativ teuer sein. Weiterhin wird mithilfe des neuen Trägers ein geringerer Aufwand für die Optimierung der Lotpadform und der Lotpaddicke ermöglicht. Weithin werden mithilfe des neuen Trägers geringere Prozessschwankungen und ein geringerer Aufwand für eine Optimierung des Lötprozesses erreicht.
  • Die Lotstoppstruktur 4 und das Lotpad 3 können auf einer Oberseite und/oder auf einer Unterseite eines Trägers angeordnet sein.
  • Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    Kontaktfläche
    3
    Lotpad
    4
    Lotstoppstruktur
    5
    erster Flächenbereich
    6
    zweiter Flächenbereich
    7
    Verbindungsbereich
    8
    Oberfläche
    9
    Schicht
    10
    Abstand
    11
    Bauelement
    12
    Lotmaterial
    13
    Seitenfläche
    14
    elektrische Schaltung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7655957 B2 [0002]

Claims (10)

  1. Träger für ein elektrisches Bauelement, insbesondere für einen Halbleiterlaser, mit einem Substrat (1) mit einer Oberfläche (8), wobei auf der Oberfläche (8) des Substrates (1) eine elektrisch leitende Kontaktfläche (2) angeordnet ist, wobei auf der Kontaktfläche (2) ein Lotpad (3) angeordnet ist, wobei seitlich neben dem Lotpad (3) eine Lotstoppstruktur (4) vorgesehen ist, wobei die Lotstoppstruktur (4) ausgebildet ist, um eine Benetzung mit flüssigem Lot im Vergleich zur Kontaktfläche (2) zu erschweren, wobei die Lotstoppstruktur (4) die Kontaktfläche (2) in einen ersten Flächenbereich (5) mit dem Lotpad (3) und in einen zweiten Flächenbereich (6) unterteilt, wobei der erste und der zweite Flächenbereich (5, 6) miteinander verbunden sind.
  2. Träger nach Anspruch 1, wobei die Lotstoppstruktur (4) wenigstens eine Schicht (9) aufweist, die auf der Kontaktfläche angeordnet ist.
  3. Träger nach Anspruch 1, wobei die Lötstoppstruktur (4) durch einen von der Kontaktfläche (1) unbedeckten Teil der Oberfläche (8) des Substrates (1) gebildet ist, und wobei die Flächenbereiche (5, 6) über einen Verbindungsbereich (7) miteinander verbunden und insbesondere einteilig ausgebildet sind.
  4. Träger nach Anspruch 2 oder 3, wobei die Lotstoppstruktur (4) Silizium oder Siliziumnitrid oder Siliziumoxid aufweist.
  5. Träger nach einem der vorhergehenden Ansprüche, wobei auf dem ersten Flächenbereich (5) das elektrische Bauelement (11) angeordnet ist, wobei das elektrische Bauelement (11) über das Lotpad (3) mit der Kontaktfläche mechanisch verbunden ist, wobei die Lotstoppstruktur (4) entlang einer Seitenfläche (13) des Bauelements (11) ausgerichtet ist.
  6. Träger nach Anspruch 3 und 5, wobei der Verbindungsbereich (7) an der Seitenfläche (13) des Bauelements (11) angeordnet ist, wobei auf dem Verbindungsbereich (7) und auf dem ersten Flächenbereich (5) Lotmaterial (12) angeordnet ist, und wobei angrenzend an den Verbindungsbereich (7) auf einem Teilbereich des zweiten Flächenbereiches (6) Lotmaterial angeordnet ist.
  7. Träger nach einem der Ansprüche 5 oder 6, wobei das Bauelement (11) als Halbleiterlaser oder als Leistungshalbleiter ausgebildet ist.
  8. Verfahren zum Herstellen eines Träger für ein elektrisches Bauelement, insbesondere für einen Halbleiterlaser, wobei auf einer Oberfläche eines Substrates eine elektrisch leitende Kontaktfläche hergestellt wird, wobei auf der Kontaktfläche ein Lotpad aufgebracht wird, wobei seitlich neben dem Lotpad eine Lotstoppstruktur ausgebildet, wobei die Lotstoppstruktur ausgebildet ist, um eine Benetzung mit flüssigem Lot im Vergleich zur Kontaktfläche zu erschweren, wobei die Lotstoppstruktur in der Weise ausgebildet wird, dass die Lotstoppstruktur die Kontaktfläche in einen ersten Flächenbereich mit Lotpad und in einen zweiten Flächenbereich unterteilt, wobei der erste und der zweite Flächenbereich miteinander verbunden sind.
  9. Verfahren nach Anspruch 8, wobei die Lotstoppstruktur in Form einer Schicht auf die Kontaktfläche aufgebracht wird.
  10. Verfahren nach Anspruch 8, wobei die Kontaktfläche in der Weise auf das Substrat aufgebracht wird, dass die Lötstoppstruktur durch einen von der Kontaktfläche unbedeckten Teil der Oberfläche des Substrates gebildet wird.
DE102014110473.0A 2014-07-24 2014-07-24 Träger für ein elektrisches Bauelement Withdrawn DE102014110473A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102014110473.0A DE102014110473A1 (de) 2014-07-24 2014-07-24 Träger für ein elektrisches Bauelement
PCT/EP2015/066715 WO2016012479A1 (de) 2014-07-24 2015-07-22 Träger für ein elektrisches bauelement
JP2017501252A JP6490788B2 (ja) 2014-07-24 2015-07-22 キャリアおよびキャリアを製造する方法
US15/327,297 US10008440B2 (en) 2014-07-24 2015-07-22 Carrier for an electrical component
DE112015003405.6T DE112015003405B4 (de) 2014-07-24 2015-07-22 Träger für ein elektrisches Bauelement und Verfahren zur Herstellung eines Trägers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014110473.0A DE102014110473A1 (de) 2014-07-24 2014-07-24 Träger für ein elektrisches Bauelement

Publications (1)

Publication Number Publication Date
DE102014110473A1 true DE102014110473A1 (de) 2016-01-28

Family

ID=53718011

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014110473.0A Withdrawn DE102014110473A1 (de) 2014-07-24 2014-07-24 Träger für ein elektrisches Bauelement
DE112015003405.6T Active DE112015003405B4 (de) 2014-07-24 2015-07-22 Träger für ein elektrisches Bauelement und Verfahren zur Herstellung eines Trägers

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112015003405.6T Active DE112015003405B4 (de) 2014-07-24 2015-07-22 Träger für ein elektrisches Bauelement und Verfahren zur Herstellung eines Trägers

Country Status (4)

Country Link
US (1) US10008440B2 (de)
JP (1) JP6490788B2 (de)
DE (2) DE102014110473A1 (de)
WO (1) WO2016012479A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69937180T2 (de) * 1998-10-23 2009-07-09 Rohm Co. Ltd., Kyoto Lichtemittierende Halbleitervorrichtung in Chipbauweise
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
DE102012109161A1 (de) * 2012-09-27 2014-05-28 Osram Opto Semiconductors Gmbh Organisches, optoelektronisches Bauelement, Verfahren zum Herstellen eines organischen, optoelektronischen Bauelementes und Verfahren zum stoffschlüssigen, elektrischen Kontaktieren

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
JPS5459080A (en) * 1977-10-19 1979-05-12 Nec Corp Semiconductor device
US4835345A (en) * 1987-09-18 1989-05-30 Compaq Computer Corporation Printed wiring board having robber pads for excess solder
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판
JP2000286289A (ja) 1999-03-31 2000-10-13 Fujitsu Ten Ltd 金属貼付基板および半導体装置
US6362435B1 (en) 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
KR101065076B1 (ko) 2005-05-07 2011-09-15 삼성전자주식회사 발광소자 패키지용 서브마운트
JP4306772B2 (ja) 2006-10-05 2009-08-05 日亜化学工業株式会社 発光装置
EP2302676A1 (de) 2009-09-29 2011-03-30 ABB Technology AG Hochleistungshalbleiterbauelement
WO2012073572A1 (ja) 2010-12-03 2012-06-07 富士電機株式会社 半導体装置、および、半導体装置の製造方法
EP2741341B1 (de) * 2011-08-01 2022-11-23 Shikoku Instrumentation Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
CN103137825B (zh) 2011-11-30 2016-06-01 光宝电子(广州)有限公司 发光二极管基板结构、发光二极管单元及其光源模块
JP5942074B2 (ja) 2012-06-29 2016-06-29 京セラ株式会社 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69937180T2 (de) * 1998-10-23 2009-07-09 Rohm Co. Ltd., Kyoto Lichtemittierende Halbleitervorrichtung in Chipbauweise
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
DE102012109161A1 (de) * 2012-09-27 2014-05-28 Osram Opto Semiconductors Gmbh Organisches, optoelektronisches Bauelement, Verfahren zum Herstellen eines organischen, optoelektronischen Bauelementes und Verfahren zum stoffschlüssigen, elektrischen Kontaktieren

Also Published As

Publication number Publication date
WO2016012479A1 (de) 2016-01-28
DE112015003405A5 (de) 2017-04-20
JP6490788B2 (ja) 2019-03-27
US20170179016A1 (en) 2017-06-22
JP2017522731A (ja) 2017-08-10
US10008440B2 (en) 2018-06-26
DE112015003405B4 (de) 2024-03-28

Similar Documents

Publication Publication Date Title
DE112018002439B4 (de) Abdeckung für ein optoelektronisches Bauelement und optoelektronisches Bauteil
DE102014213083A1 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
DE112015006047T5 (de) Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
DE102016125781A1 (de) Elektrisches Anschlusselement
DE102004025610A1 (de) Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
DE102014110473A1 (de) Träger für ein elektrisches Bauelement
DE102005012496B3 (de) Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren
DE112018007782T5 (de) Halbleitervorrichtung
DE102014217271A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
WO2004068573A1 (de) Verfahren zur vertikalen montage von halbleiterbauelementen
DE112010002623B4 (de) Verfahren zum Bereitstellen eines elektrischen Anschlusses an Graphen
DE102018221485A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10014308B4 (de) Vorrichtung zum gleichzeitigen Herstellen von mindestens vier Bondverbindungen und Verfahren dazu
DE102012203844A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005013500A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102012219286B4 (de) Anzeigevorrichtung für ein elektrisches Gerät, insbesondere für ein Fahrzeug
DE102019218444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102019108977B4 (de) Verfahren zur Verbindung zweier leistungselektronischer Verbindungspartner
DE102015221979A1 (de) Kontaktieranordnung für ein Leiterplattensubstrat und Verfahren zum Kontaktieren eines Leiterplattensubstrats
DE102005019574A1 (de) Kontaktierungsanordnung für ein Halbleiterbauelement
WO2022243298A1 (de) Optoelektronische baugruppe und verfahren zur herstellung
DE102016201608A1 (de) Halbleitervorrichtung und Halbleitermodul

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority