DE102012203844A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102012203844A1
DE102012203844A1 DE102012203844A DE102012203844A DE102012203844A1 DE 102012203844 A1 DE102012203844 A1 DE 102012203844A1 DE 102012203844 A DE102012203844 A DE 102012203844A DE 102012203844 A DE102012203844 A DE 102012203844A DE 102012203844 A1 DE102012203844 A1 DE 102012203844A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
gate electrode
electrode
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012203844A
Other languages
English (en)
Other versions
DE102012203844B4 (de
Inventor
Yoshitaka Kamo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012203844A1 publication Critical patent/DE102012203844A1/de
Application granted granted Critical
Publication of DE102012203844B4 publication Critical patent/DE102012203844B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung enthält das Bilden einer Sourceelektrode (2) und einer Drainelektrode (3) auf der Vorderfläche eines Halbleitersubstrats (1), das für sichtbares Licht transparent ist, das Bilden einer vorderseitigen Gateelektrode (4) zwischen der Sourceelektrode und der Drainelektrode auf der Vorderfläche des Halbleitersubstrats, das Bilden einer Ausrichtmarke (5) auf einem Bereich der Vorderfläche des Halbleitersubstrats, der ein anderer ist als der Bereich zwischen der Sourceelektrode und der Drainelektrode, das Ausrichten des Halbleitersubstrats auf der Grundlage der Ausrichtmarke, die durch das Halbleitersubstrat hindurch sichtbar ist, und das Bilden einer rückseitigen Gateelektrode (6) auf der Rückfläche des Halbleitersubstrats an einer Stelle, die der vorderseitigen Gateelektrode gegenüberliegt.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer rückseitigen Gateelektrode an der Stelle, die der vorderseitigen Gateelektrode auf der Rückfläche des Substrats gegenüber liegt.
  • Ein Transistor mit einer Mehrzahl von Gateelektroden zwischen einer Sourceelektrode und einer Drainelektrode zum Verbessern der Eigenschaften im ausgeschalteten Zustand wurde beispielsweise in JP 2007-73815 A vorgeschlagen. Zur Erhöhung der Ausbeute ist es erforderlich, sicherzustellen, dass der Abstand zwischen den Gateelektroden mindestens ein bestimmter Abstand ist. Da der Abstand zwischen der Sourceelektrode und der Drainelektrode größer ist, ist der Widerstand im eingeschalteten Zustand erhöht, es tritt eine Spannungsabsenkung auf, Ausgangsleistung geht verloren und die Eigenschaften des Elements im eingeschalteten Zustand sind verschlechtert. Somit standen die Eigenschaften im eingeschalteten Zustand und die Eigenschaften im ausgeschalteten Zustand in einer Abwägungsbeziehung zueinander.
  • Andererseits wurde ein Transistor mit einer rückseitigen Gateelektrode an der Stelle, die der vorderseitigen Gateelektrode auf der Rückfläche des Substrats gegenüberliegt, beispielsweise in JP 09-82940 A vorgeschlagen. Dadurch kann die EIN/AUS-Steuerung des Stroms sowohl von der Vorderseite als auch von der Rückseite aus durchgeführt werden, und die Eigenschaften im ausgeschalteten Zustand sind verbessert. Da der Abstand zwischen der Sourceelektrode und der Drainelektrode nicht vergrößert ist, kann auch eine Verschlechterung der Eigenschaften im eingeschalteten Zustand verhindert werden.
  • Im Allgemeinen wird, wenn die Muster an der Vorderseite und der Rückseite ausgerichtet werden, ein zweiseitiger Ausrichter zum gleichzeitigen Beobachten der Vorderseite und der Rückseite eines Substrats unter Verwendung eines Mikroskops verwendet. Da jedoch die Ausrichtgenauigkeit des zweiseitigen Ausrichters mehrere Mikrometer bis mehrere 10 Mikrometer beträgt, kann der zweiseitige Ausrichter nicht auf die Herstellung von Transistoren angewendet werden, die eine Ausrichtung im Untermikrometermaßstab oder kleiner erfordert.
  • In JP 09-82940 A wird beim Bilden der rückseitigen Gateelektrode der Resist, der auf der Rückfläche aufgebracht ist, von der Vorderseite aus unter Verwendung der vorderseitigen Gateelektrode als Maske belichtet. Wenn die vorderseitige Gateelektrode eine T-Form aufweist, wird daher die Gatelänge der rückseitigen Gateelektrode größer als die Gatelänge der vorderseitigen Gateelektrode. Da Licht für die Belichtung übertragen wird, ist außerdem die Kanaldicke begrenzt. Da bei derzeitigen Halbleitervorrichtungen Schutzschichten oder plattierte Verdrahtungen auf der vorderseitigen Gateelektrode gebildet sind, ist weiterhin die Belichtung von der Vorderfläche aus schwierig.
  • Angesichts der oben beschriebenen Probleme besteht die Aufgabe der vorliegenden Erfindung darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, das es ermöglicht, leicht eine Halbleitervorrichtung mit guten Eigenschaften im eingeschalteten Zustand und guten Eigenschaften im ausgeschalteten Zustand herzustellen, ohne die Entwurfsfreiheit zu behindern.
  • Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung enthält das Bilden einer Sourceelektrode und einer Drainelektrode auf der Vorderfläche eines Halbleitersubstrats, das für sichtbares Licht transparent ist, das Bilden einer vorderseitigen Gateelektrode zwischen der Sourceelektrode und der Drainelektrode auf der Vorderfläche des Halbleitersubstrats, das Bilden einer Ausrichtmarke auf einem Bereich der Vorderfläche des Halbleitersubstrats, der ein anderer ist als der Bereich zwischen der Sourceelektrode und der Drainelektrode, das Ausrichten des Halbleitersubstrats auf der Grundlage der Ausrichtmarke, die durch das Halbleitersubstrat hindurch sichtbar ist, und das Bilden einer rückseitigen Gateelektrode auf der Rückfläche des Halbleitersubstrats an einer Stelle, die der vorderseitigen Gateelektrode gegenüberliegt.
  • Das Verfahren macht es möglich, leicht eine Halbleitervorrichtung herzustellen, die gute Eigenschaften im eingeschalteten Zustand und gute Eigenschaften im ausgeschalteten Zustand aufweist, ohne die Entwurfsfreiheit zu behindern.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 ist eine Schnittansicht entlang einer Linie I-II in 1.
  • 3 bis 10 sind Schnittansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigen.
  • 11 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 12 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 13 und 14 sind Schnittansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigen.
  • Mit Bezug auf die Figuren wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. Dieselben Komponenten werden mit denselben Bezugszeichen bezeichnet, und ihre Beschreibung wird nicht wiederholt.
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 2 ist eine Schnittansicht entlang einer Linie I-II in 1. Das Halbleitersubstrat 1 ist für sichtbares Licht transparent, und es ist aus einem Halbleiter mit großem Bandabstand wie z. B. SiC und GaN gebildet.
  • Eine Sourceelektrode 2 und eine Drainelektrode 3 sind auf der Vorderfläche des Halbleitersubstrats 1 gebildet, und die vorderseitige Gateelektrode 4 ist dazwischen gebildet. Eine Ausrichtmarke 5 ist auf einem Bereich der Vorderfläche des Halbleitersubstrats 1 gebildet, der ein anderer ist als der Bereich zwischen der Sourceelektrode 2 und der Drainelektrode 3. Eine rückseitige Gateelektrode 6 ist auf der Rückfläche des Halbleitersubstrats 1 gegenüber der vorderseitigen Gateelektrode 4 gebildet. Die rückseitige Gateelektrode 6 ist in einer Vertiefung 7 angeordnet, die in der Rückfläche des Halbleitersubstrats 1 gebildet ist.
  • Die Sourceelektrode 2 und die Drainelektrode 3 sind beispielsweise aus Au gebildet. Die vorderseitige Gateelektrode 4, die Ausrichtmarke 5 und die rückseitige Gateelektrode 6 sind beispielsweise aus Pt/Au gebildet. Die vorderseitige Gateelektrode 4 und die rückseitige Gateelektrode 6 sind gegenseitig über eine Schottky-Verbindung mit der Vorderfläche und der Rückfläche des Halbleitersubstrats 1 verbunden. Durch Zuführen einer Gatespannung zu der vorderseitigen Gateelektrode 4 und der rückseitigen Gateelektrode 6 wird das Ein- und Ausschalten des Stroms, der zwischen der Sourceelektrode 2 und der Drainelektrode 3 fließt, gesteuert.
  • Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. 3 bis 10 sind Schnittansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigen.
  • Zuerst wird wie in 3 gezeigt ein Fotoresist 8 auf die Vorderfläche des Halbleitersubstrats 1 aufgebracht. Durch Belichten und Entwickeln werden auf dem Fotoresist die Muster für die Sourceelektrode 2 und die Drainelektrode 3 gebildet.
  • Als nächstes werden wie in 4 gezeigt die Sourceelektrode 2 und die Drainelektrode 3 auf der Vorderfläche des Halbleitersubstrats 1 durch Dampfabscheidungs-Lift-Off gebildet. Anschließend wird der Fotoresist 8 entfernt.
  • Als nächstes wird wie in 5 gezeigt ein Fotoresist 9 auf die Vorderfläche des Halbleitersubstrats aufgebracht. Durch Belichten und Entwicklen werden die Muster für die vorderseitige Gateelektrode 4 und die Ausrichtmarke 5 auf dem Fotoresist 9 gebildet.
  • Als nächstes werden wie in 6 gezeigt die vorderseitige Gateelektrode 4 und die Ausrichtmarke 5 gleichzeitig auf der Vorderfläche des Halbleitersubstrats 1 durch Dampfabscheidungs-Lift-Off gebildet. Dabei wird die vorderseitige Gateelektrode 4 zwischen der Sourceelektrode 2 und der Drainelektrode 3 gebildet, und die Ausrichtmarke 5 wird in einem Bereich gebildet, der ein anderer ist als der Bereich zwischen der Sourceelektrode 2 und der Drainelektrode 3. Anschließend wird der Fotoresist 9 entfernt.
  • Als nächstes wird wie in 7 gezeigt ein Fotoresist 10 zum Schutz auf die Vorderfläche des Halbleitersubstrats 1 aufgebracht. Dann wird das Halbleitersubstrat 1 wie in 8 gezeigt auf einem Haltesubstrat 11 wie z. B. einem Glassubstrat so angebracht, dass die Rückfläche des Halbleitersubstrats 1 nach oben zeigt.
  • Als nächstes wird das Halbleitersubstrat 1 basierend auf der Ausrichtmarke 5, die durch das Halbleitersubstrat 1 hindurch gesehen werden kann, mit einem normalen Stepper (reduced projection type exposure apparatus) ausgerichtet. Ein Fotoresist 12 wird auf die Rückfläche des Halbleitersubstrats 1 aufgebracht. Durch Belichten und Entwickeln wird das Muster für die rückseitige Gateelektrode 6 auf dem Fotoresist 12 gebildet. Unter Verwendung dieses Musters wird die Vertiefung auf der Rückfläche des Halbleitersubstrats 1 gebildet.
  • Als nächstes wird wie in 10 gezeigt, die rückseitige Gateelektrode 6 durch Dampfabscheidungs-Lift-Off auf der Rückfläche des Halbleitersubstrats 1 an der Stelle gebildet, die der vorderseitigen Gateelektrode 4 gegenüberliegt. Anschließend wird der Fotoresist 12 entfernt. Die Halbleitervorrichtung wird von dem Haltesubstrat 11 abgeschält, und der Fotoresist 10 wird entfernt. Durch die oben beschriebenen Prozesse wird die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform hergestellt.
  • Im Folgenden wird die Wirkung der vorliegenden Ausführungsform beschrieben. Da die rückseitige Gateelektrode 6 an der Rückfläche des Halbleitersubstrats 1 an der Stelle gebildet wird, die der vorderseitigen Gateelektrode 4 gegenüber liegt, kann die EIN/AUS-Steuerung der Ströme sowohl von der Vorderseite als auch von der Rückseite aus durchgeführt werden, und die Eigenschaften im ausgeschalteten Zustand sind verbessert.
  • Da die Ausrichtmarke 5 in einem Bereich gebildet ist, der ein anderer ist als der Bereich zwischen der Sourceelektrode 2 und der Drainelektrode 3, wird der Abstand zwischen der Sourceelektrode 2 und der Drainelektrode 3 nicht erhöht. Daher kann eine Verschlechterung der Eigenschaften im eingeschalteten Zustand verhindert werden.
  • Da das Ausrichten auf der Grundlage der Ausrichtmarke 5 durchgeführt wird, die durch das Halbleitersubstrat 1 hindurch gesehen werden kann, kann die rückseitige Gateelektrode 6 präzise mit der vorderseitigen Gateelektrode 4 ausgerichtet werden.
  • Während herkömmlicherweise der Resist, der auf die Rückfläche aufgebracht ist, von der Vorderfläche aus belichtet wird, ist es in der vorliegenden Ausführungsform nur erforderlich, dass die Ausrichtmarke 5 durch das Halbleitersubstrat 1 hindurch gesehen werden kann. Daher ist die Begrenzung der Kanaldicke verglichen mit herkömmlichen Verfahren geringer.
  • Da in der vorliegenden Ausführungsform die Belichtung beim Bilden der rückseitigen Gateelektrode 6 von der Rückfläche aus durchgeführt wird, ist die Herstellung einfacher als herkömmliche Verfahren, bei denen die Belichtung durch die Vorderfläche hindurch durchgeführt wird.
  • Daher kann mit dem Verfahren zur Halbleitervorrichtungsherstellung gemäß der vorliegenden Ausführungsform die Halbleitervorrichtung, die gute Eigenschaften im eingeschalteten Zustand und gute Eigenschaften im ausgeschalteten Zustand aufweist, leicht hergestellt werden, ohne dass die Entwurfsfreiheit behindert wird.
  • Da die vorderseitige Gateelektrode 4 und die Ausrichtmarke 5 gleichzeitig gebildet werden, ist kein zusätzlicher Herstellungsprozess zum Bilden der Ausrichtmarke 5 erforderlich.
  • 11 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. In der vorliegenden Ausführungsform ist die vorderseitige Gateelektrode T-förmig. Die Gatelänge der vorderseitigen Gateelektrode 4 ist identisch zu der Gatelänge der rückseitigen Gateelektrode 6. Andere Komponenten und Herstellungsverfahren sind identisch mit denen der ersten Ausführungsform.
  • Wenn die vorderseitige Gateelektrode 4 T-förmig ist, wird bei herkömmlichen Verfahren, bei denen der auf der Rückseite aufgebrachte Resist unter Verwendung der vorderseitigen Gateelektrode 4 als Maske von der Vorderseite aus belichtet wird, die Gatelänge der rückseitigen Gateelektrode 6 größer als die Gatelänge der vorderseitigen Gateelektrode 4. Da bei der vorliegenden Ausführungsform hingegen die Belichtung beim Bilden der rückseitigen Gateelektrode 6 über die Rückfläche durchgeführt wird, kann die Gatelänge der vorderseitigen Gateelektrode 4 identisch zu der Gatelänge der rückseitigen Gateelektrode 6 sein.
  • 12 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. In der vorliegenden Ausführungsform ist ein Isolator 13 in die Vertiefung 7 gefüllt, um die rückseitige Gateelektrode 6 mit dem Isolator 13 zu bedecken. Der Isolator 13 ist beispielsweise aus SiN gebildet. Anschließend wird auf der Rückfläche des Halbleitersubstrats 1 ein Metall 14 zum Chipbonden, das elektrisch mit der Sourceelektrode 2 verbunden ist, gebildet. Andere Komponenten und Herstellungsverfahren sind identisch zu denen der ersten Ausführungsform. Durch dieses Bedecken der rückseitigen Gateelektrode 6 mit dem Isolator 13 kann ein Kurzschluss zwischen der rückseitigen Gateelektrode 6 und der Sourceelektrode 2 verhindert werden.
  • 13 und 14 sind Schnittansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigen. Zunächst werden wie in 13 gezeigt Lothöcker 15 auf der Sourceelektrode 2 und der Drainelektrode 3 gebildet. Dann wird wie in 14 gezeigt die Vorderfläche des Halbleitersubstrats 1 zu der Leiterplatte 16 hin gerichtet, und die Sourceelektrode 2 und die Drainelektrode 3 werden über die Lothöcker 15 mit Elektroden 17 der Leiterplatte 16 verbunden. Anders ausgedrückt ist die Halbleitervorrichtung kopfüber auf der Leiterplatte 16 angebracht. Dadurch kann der physikalische Durchbruch der rückseitigen Gateelektrode 6 auf der Rückfläche des Halbleitersubstrats 1 durch Kontakt mit der Leiterplatte 16 verhindert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-73815 A [0002]
    • JP 09-82940 A [0003, 0005]

Claims (5)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: Bilden einer Sourceelektrode (2) und einer Drainelektrode (3) auf der Vorderfläche eines Halbleitersubstrats (1), das für sichtbares Licht transparent ist, Bilden einer vorderseitigen Gateelektrode (4) zwischen der Sourceelektrode und der Drainelektrode auf der Vorderfläche des Halbleitersubstrats, Bilden einer Ausrichtmarke (5) auf einem Bereich der Vorderfläche des Halbleitersubstrats, der ein anderer ist als der Bereich zwischen der Sourceelektrode und der Drainelektrode, Ausrichten des Halbleitersubstrats auf der Grundlage der Ausrichtmarke, die durch das Halbleitersubstrat hindurch sichtbar ist, und Bilden einer rückseitigen Gateelektrode (6) auf der Rückfläche des Halbleitersubstrats an einer Stelle, die der vorderseitigen Gateelektrode gegenüberliegt.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1, bei dem die vorderseitige Gateelektrode (4) und die Ausrichtmarke (5) gleichzeitig gebildet werden.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 oder 2, bei dem die vorderseitige Gateelektrode (4) T-förmig ist und eine Gatelänge der vorderseitigen Gateelektrode identisch zu einer Gatelänge der rückseitigen Gateelektrode (6) ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, weiter enthaltend: Bilden einer Vertiefung (7) an der Rückfläche des Halbleitersubstrats (1), Bilden der rückseitigen Gateelektrode (6) in der Vertiefung, Einfüllen eines Isolators (13) in die Vertiefung zum Bedecken der rückseitigen Gateelektrode mit dem Isolator, und Bilden eines Metalls (14) zum Chipbonden, das elektrisch mit der Sourceelektrode (2) verbunden ist, auf der Rückfläche des Halbleitersubstrats nach dem Einfüllen des Isolators.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, weiter enthaltend: Bilden von Lothöckern (15) auf der Sourceelektrode (2) und der Drainelektrode (3), Ausrichten der Vorderfläche des Halbleitersubstrats (1) zu einer Leiterplatte (16) hin und Verbinden der Sourceelektrode und der Drainelektrode über die Lothöcker mit Elektroden (17) auf der Leiterplatte.
DE102012203844.2A 2011-06-13 2012-03-12 Verfahren zum Herstellen einer Halbleitervorrichtung Expired - Fee Related DE102012203844B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011131206A JP2013004572A (ja) 2011-06-13 2011-06-13 半導体装置の製造方法
JP2011-131206 2011-06-13

Publications (2)

Publication Number Publication Date
DE102012203844A1 true DE102012203844A1 (de) 2012-12-13
DE102012203844B4 DE102012203844B4 (de) 2017-06-22

Family

ID=47220702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012203844.2A Expired - Fee Related DE102012203844B4 (de) 2011-06-13 2012-03-12 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US8778748B2 (de)
JP (1) JP2013004572A (de)
CN (1) CN102832132B (de)
DE (1) DE102012203844B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653516B2 (en) * 2014-12-30 2017-05-16 Win Semiconductors Corp. Acoustic wave device structure, integrated structure of power amplifier and acoustic wave device, and fabrication methods thereof
WO2023228267A1 (ja) * 2022-05-24 2023-11-30 日本電信電話株式会社 電界効果トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982940A (ja) 1995-09-14 1997-03-28 Hitachi Ltd 半導体装置およびその製造方法
JP2007073815A (ja) 2005-09-08 2007-03-22 Toshiba Corp 半導体装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154035A (ja) * 1984-12-26 1986-07-12 Nec Ic Microcomput Syst Ltd 半導体集積回路装置の製造方法
JPH05175247A (ja) * 1991-12-26 1993-07-13 Nikko Kyodo Co Ltd 半導体装置の製造方法
JP2948018B2 (ja) * 1992-03-17 1999-09-13 三菱電機株式会社 半導体装置およびその製造方法
JP2886408B2 (ja) * 1993-02-25 1999-04-26 シャープ株式会社 両面パターン形成方法
JPH07335893A (ja) * 1994-06-09 1995-12-22 Toshiba Corp 半導体装置
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
JPH09116036A (ja) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd 不揮発性メモリセルトランジスタ
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
KR100228385B1 (ko) * 1996-12-21 1999-11-01 정선종 반도체 소자의 게이트 전극 제조 방법
JPH11214407A (ja) * 1998-01-29 1999-08-06 Mitsubishi Electric Corp ゲート電極の形成方法
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
DE10250832B4 (de) * 2002-10-31 2010-02-11 Infineon Technologies Ag MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
JP2004343018A (ja) * 2003-03-20 2004-12-02 Fujitsu Ltd 半導体装置及びその製造方法
US6864156B1 (en) * 2003-04-04 2005-03-08 Xilinx, Inc. Semiconductor wafer with well contacts on back side
US20060035159A1 (en) * 2004-08-10 2006-02-16 Asml Netherlands B.V. Method of providing alignment marks, method of aligning a substrate, device manufacturing method, computer program, and device
JP2006093684A (ja) 2004-08-27 2006-04-06 Toshiba Corp 半導体装置及びそれを用いた光半導体リレー装置
US20060081936A1 (en) * 2004-09-28 2006-04-20 Jae-Joon Kim Semiconductor device for low power operation
KR100606290B1 (ko) * 2004-12-02 2006-07-31 한국전자통신연구원 전계효과 트랜지스터의 제조방법
KR100660893B1 (ko) * 2005-11-22 2006-12-26 삼성전자주식회사 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법
US7450296B2 (en) * 2006-01-30 2008-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for patterning alignment marks on a transparent substrate
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
TW200741044A (en) * 2006-03-16 2007-11-01 Toyoda Gosei Kk Semiconductor substrate, electronic device, optical device, and production methods therefor
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
KR100770012B1 (ko) * 2006-11-29 2007-10-25 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
US20080166837A1 (en) * 2007-01-10 2008-07-10 Tao Feng Power MOSFET wafer level chip-scale package
JP5298470B2 (ja) 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2009081177A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP5433175B2 (ja) * 2008-07-02 2014-03-05 シャープ株式会社 半導体装置
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US9112009B2 (en) * 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
US8304271B2 (en) * 2009-05-20 2012-11-06 Jenn Hwa Huang Integrated circuit having a bulk acoustic wave device and a transistor
US8697473B2 (en) * 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers
US8487371B2 (en) * 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8779539B2 (en) * 2011-09-21 2014-07-15 United Microelectronics Corporation Image sensor and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982940A (ja) 1995-09-14 1997-03-28 Hitachi Ltd 半導体装置およびその製造方法
JP2007073815A (ja) 2005-09-08 2007-03-22 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
DE102012203844B4 (de) 2017-06-22
US20120315708A1 (en) 2012-12-13
CN102832132B (zh) 2015-06-10
CN102832132A (zh) 2012-12-19
US8778748B2 (en) 2014-07-15
JP2013004572A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102018122734A1 (de) Organisches lichtemittierendes anzeigepanel, verfahren zur herstellung organischen lichtemittierenden anzeigepanels und organische lichtemittierende anzeigevorrichtung
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE2933694C2 (de) Integrierter Schaltkreis
DE102009022096A1 (de) Chip-Widerstand und Verfahren zur Herstellung desselben
DE102011003843A1 (de) SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE112015002024B4 (de) Halbleitervorrichtung
DE102011112046A1 (de) Verfahren zur Herstellung einer leitfähigen Elektrodenstruktur und Verfahren zur Herstellung einer Solarzelle durch ein derartiges Verfahren, und eine gemäß dem Verfahren hergestellte Solarzelle
DE102006001665A1 (de) Halbleiterschaltung und Verfahren zu deren Herstellung
DE112009001168T5 (de) Verfahren zur Herstellung eines Dünnfilmsolarbatteriemoduls sowie Dünnfilmsolarbatteriemodul
DE102014113519A1 (de) Elektronisches Bauteil, Anordnung und Verfahren
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102012111520A1 (de) Chipgehäuse und Verfahren zum Bilden eines Chipgehäuses
DE102012203844B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018215689A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE102010042383A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015114579B4 (de) Halbleiterchip
DE102010026996A1 (de) Halbleitervorrichtung
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung
DE102012113217A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112010003053T5 (de) Verfahren zumn Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102007006157A1 (de) Varistor und Leuchtvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021338000

Ipc: H01L0023544000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021338000

Ipc: H01L0023544000

Effective date: 20130710

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee