JPH0982940A

JPH0982940A - 半導体装置およびその製造方法

Info

Publication number: JPH0982940A
Application number: JP7236580A
Authority: JP
Inventors: Junji Shigeta; 淳二重田; Masaru Miyazaki; 勝宮崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-09-14
Filing date: 1995-09-14
Publication date: 1997-03-28

Abstract

(57)【要約】【目的】半導体基板の表面側および裏面側電極の位置が
互いに対応し、すぐれた特性を有し、所要面積の小さい
半導体装置およびその製造方法を提供する。【構成】半導体基板の表面側に電極など各種パターンを
形成した後、上記半導体基板の厚さを薄くし、上記半導
体基板の裏面上に形成されたホトレジスト膜に、上記表
面側からの透過光を照射して、上記各種パターンを裏面
側に転写し、表面側の上記各種パターッと位置整合され
たパターンを裏面側に形成する。【効果】チャネル層の表面と裏面に、位置整合された電
極を有する電界効果トランジスタやヘテロバイポーラト
ランジスタを形成することができ、極めて優れた特性が
得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、詳しくは、高周波信号を扱うのに好適な
構造を有する半導体装置、およびこのような半導体装置
を高い精度で容易に形成できる半導体装置の製造方法に
関する。

【０００２】

【従来の技術】周知のように、通常の電界効果トランジ
スタは、一般に、半導体基板の表面上に、ソース電極、
ドレイン電極およびゲート電極が、それぞれ配置され
る。このような電界効果トランジスタの特性を向上させ
るために、半導体膜の表面にソース、ドレイン電極を形
成した後、上記半導体膜を支持基板から剥離し、チャネ
ル層の裏面上にゲート電極等を形成する方法が知られて
いる。この方法は、半導体装置の寄生容量を低減するこ
とができる、およびトランジスタから基板への漏洩電流
を低減できるなどの特長を有しており、電界効果トラン
ジスタの高性能化に有用である。さらに、電界効果トラ
ンジスタの表面上のみではなく、露出されたデバイス裏
面にもゲート電極を形成すれば一層の高性能化が実現で
きることが、例えばエレクトロニクス・レターズ(Elect
ronics Letters)１５巻２０号６２７頁から６２８頁
（１９７９年）に示されている。

【０００３】

【発明が解決しようとする課題】上記従来の技術におい
て、高い性能を得るためには、電界効果トランジスタの
表面上に形成されたゲート電極と裏面上に形成されたゲ
ート電極とは、相対する位置に正確に配置されることが
望ましい。しかし、上記従来技術では、裏面側のゲート
電極の形成位置を、ホトマスクアライナによって定めて
いたため、マスク合わせの誤差によって形成位置が変動
するのは避けられない。そのため、裏面側のゲート電極
の位置を、表面側のゲート電極の位置と整合させて、両
者を一致させることは困難であり、本来の性能を引き出
すことができなかった。

【０００４】本発明の目的は、従来の半導体装置の有す
る上記問題を解決し、増幅率の指標であるｇｍが大きい
構造を有する半導体装置およびこのような半導体装置を
容易に、かつ高い精度で形成できる半導体装置の製造方
法を提供することである。

【０００５】本発明の他の目的は、互いに対応する位置
に正確に配置された表面電極と裏面電極を具備した半導
体装置、およびこのような半導体装置を容易に、かつ高
い精度で形成できる半導体装置の製造方法を提供するこ
とである。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体の裏面上にホトレジスト膜を形成
し、このホトレジスト膜に、半導体の表面側より光ある
いはＸ線を照射して感光させることにより、表面側の電
極パターンを、上記裏面上に形成されたホトレジスト膜
に転写し、表面電極と位置整合された裏面電極を形成す
るものである。

【０００７】

【作用】半導体装置を透明板あるいはメッシュ状板に接
着し、この半導体装置の裏側から、研磨など適当な薄化
手段を用いて、チャネル層の裏面が露出する程度まで薄
くする。このように薄くされれた半導体装置は、ホトレ
ジスト膜を感光させるのに十分な光或いはＸ線を透過で
きるので、半導体装置の表面側から光やX線を照射すれ
ば、半導体装置の表面側に形成された電極等の不透明な
パターンを、半導体の裏面上に形成されたホトレジスト
膜に転写できる。また、目的とする電極パターン以外の
不要なパターンを消去するには、高精度の位置合わせは
不要なので、通常のマスクアライナを用いて消去すれば
よい。

【０００８】本発明によれば、表面側に形成された電極
の像がそのまま裏面側に転写されるので、表面側の電極
と裏面側の電極が完全に対向し、両電極の形状や大きさ
が異なったり、位置がずれてしまうなど、従来の半導体
装置では避けられなかった問題が生ずる恐れはなく、従
来は実現困難であった半導体装置が製造できる。

【０００９】

【実施例】以下実施例を用いて本発明を詳細に説明す
る。〈実施例１〉図１〜図５は、本発明の第１の実施例を示
す工程を示す工程図である。まず、電界効果トランジス
タの形成に必要な結晶構造をもつウェハーをＧａＡｓ基
板上に分子線エピタキシー法（以下ＭＢＥ法と略す）で
形成した。すなわち、図１（ａ）に示したように、Ｇａ
Ａｓ基板１上に、バッファ層１’、エッチングストッパ
ーとしてのＡｌＧａＡｓ層２および導電性のＧａＡｓか
らなるチャネル層３を形成し、さらに、ゲート電極４、
ソース電極５、ドレイン電極６、表面配線７、保護膜８
などを形成して、図１（ａ）に示した構造の電界効果ト
ランジスタを形成した。

【００１０】次に、図１（ｂ）に示したように、接着材
９を上記電界効果トランジスタの表面上に塗布した後、
さらにガラスなどの透明補強板１０を接着した。

【００１１】上記ＧａＡｓ基板１を裏面側から研磨およ
びエッチングし、図２（ａ）に示したように、ＧａＡｓ
基板１およびバッフア層１’を除去した。このときＧａ
Ａｓ基板１の大部分を研磨によって除去した後、ＧａＡ
ｓとＡｌＧａＡｓに対するエッチングレートが大きく異
なる選択エッチング法、例えばＳｉＣｌ₂とＳＦ₆の混合
ガスを用いたドライエッチング法によって、残ったＧａ
Ａｓを除去し、エッチングストッパー層２の表面が露出
した段階でエッチングが停止するようにした。

【００１２】図２（ｂ）に示したように、上記ＡｌＧａ
Ａｓ層２の裏面上にネガ型ホトレジスト膜１１を周知の
塗布法によって形成しった後、上記透明補強板１０の側
から光３７を入射した。ゲート電極４、ソース電極５、
ドレイン電極６および表面配線７などは光を通さないた
め、光照射の後に上記ホトレジスト膜１１を現像する
と、図３（ａ）に示したように、ホトレジスト膜１１に
は、上記ゲート電極４、ソース電極５、ドレイン電極６
および表面配線７などに対応した形状を有する開口部１
２、１２’が形成された。

【００１３】これら開口部のうち、ゲート電極４に対応
する開口部１２以外の開口部は不要なので、図３（ｂ）
に示したように、上記ネガ型ホトレジスト膜１１の上に
ポジ型ホトレジスト膜１３を塗布法によって形成し、上
記ゲート電極４に対応する開口部１２の部分を遮光する
フォトマスク１４を通して、光３９を裏面側から入射さ
せた。このときに用いたマスク１４は、ゲート電極４に
対応する開口部１２の部分を遮光し、他の開口部１２’
には光を入射させればよいので、マスク１４とウェハー
の合わせ精度を高くする必要はなく、通常の程度（±
０．５〜±１μｍ程度）で充分である。このようにし
て、ゲート電極４に対応する開口部１２のみを残し、他
の開口部はレジストで覆われた裏面をもった、図４
（ａ）に示す構造が形成された。

【００１４】次に、ストッパー層２を貫通しチャネル層
３に達する開口部を周知のホトエッチングによって形成
した後、アルミニウム膜を全面に形成して上記開口部を
充填し、さらに、周知のリフトオフ法を用いて所定の形
状に加工して裏面ゲート電極１５を形成した。次に裏面
保護膜１６、裏面ゲート電極１５を表面の電極と接続す
るための裏面配線材１７（接続部は図示されていない）
などを周知の方法によって形成して、図５に示す構造の
半導体装置を形成した。

【００１５】本実施例においては、チャネル層３の表面
および裏面に、それぞれ高精度に位置整合されたゲート
電極をもつ電界効果トランジスタを歩留まり良く作成す
ることができ、集積回路の形成も可能である。さらに本
実施例によれば図４（ｂ）に示したように、Ｔ型の断面
形状をもった裏面電極１５を容易に形成できる。これは
ゲート長の小さいゲート電極が用いられる、高周波用電
界効果トランジスタにおいて、ゲート電極の抵抗を低減
するのに有効である。図４（ｂ）においては、表面側の
ゲート電極４の断面形状はＴ字型ではないが、ゲート抵
抗が大きくても支障はない制御用電極として適当であ
る。

【００１６】表面側のゲート電極４も断面形状がＴ型で
ある場合は、図６に示したように、裏面側のゲート電極
１５の太きさ（ゲート長）が表面側のゲート電極４より
太きい電界効果トランジスタが実現できる。この場合、
断面形状が逆Ｔ型である裏面側のゲート電極１５によっ
て、表面側のゲート電極４の両脇の寄生抵抗部分１８の
特性を制御することができる。

【００１７】図５に示したのような、チャネル層チャネ
ル層３の表裏両面にそれぞれゲート電極４、１５が形成
された電界効果トランジスタを作成する場合、従来の両
面ホトマスクアライナを用いる方法では、両ゲート電極
４、１５の位置の合わせ精度は、±０．５μｍ程度であ
った。しかし、本実施例では、自己整合で位置合わせが
行なわれるため、両ゲート電極４、１５の位置合わせ精
度は±０．２μｍ以下であり、上記従来の値よりはるか
に小さかった。また、本実施例で形成されたトランジス
タの増幅率の指標である相互コンダクタンスは、８００
ｍＳ／ｍｍであり、従来の値５００ｍＳ／ｍｍよりはる
かに大きかった。

【００１８】〈実施例２〉本発明の第２の例を、図７〜
１０を用いて説明する。上記実施例１と同様の方法を用
い、図７（ａ）に示したように、チャネル層３の表面上
にゲート電極４、ソース電極５およびドレイン電極６な
どを形成した後、接着材層９を全面に形成し、さらに、
ガラスなどの透明補強板１０を接着して、基板の裏面を
研磨およびエッチングして除去して、エッチングストッ
パー層２を露出させた。

【００１９】次に、図７（ｂ）に示したように、ポジ型
レジスト膜１３を周知の塗布法によって形成した後、透
明補強板１０の側から光３７を入射した。このとき、ゲ
ート電極４、ソース電極５、ドレイン電極６および表面
配線７などは光を通さないため、現像後には、図８
（ａ）に示したように、これらの形状に対応したパター
ンを有するホトレジスト膜１３が残り、開口部１２、１
２’が形成された。

【００２０】これらの開口部１２、１２’のうち、ゲー
ト／ドレイン電極間に対応した、裏面ゲート電極が形成
される部分の開口部１２以外は不要なので、ポジ型ホト
レジスト膜１３を硬化処理した後、図８（ｂ）に示した
ように、ポジ型ホトレジスト膜１３’をその上に形成
し、裏面ゲート電極を形成するための開口部１２と、パ
ッドなどゲートパターンの形成に必要な部分を透光する
ホトマスク１４を通して、光を入射した。その結果、図
９（ａ）に示したように、裏面側のゲート開口部１２は
露出され、他の部分はホトレジスト膜１３、１３’によ
って覆われた裏面が形成された。

【００２１】ストッパー層２を貫通してチャネル層３に
達する開口部をエッチングによって形成した後、周知の
導電性膜の形成と、リフトオフによる不要部分の除去に
よって、図９（ｂ）に示したように、裏面ゲート電極１
５を形成した。

【００２２】ついで、図１０に示したように、裏面保護
膜１６および上記裏面ゲート電極１５と表面の電極を接
続するための配線材１７（接続部は図示されていない）
などを形成した。

【００２３】本実施例で形成された一対のゲート電極
４、１５は、ゲート長が互いに異なっており、チャネル
層３までの距離も異なるので、チャネル層電流を遮断す
るの必要なゲート電圧（しきい電圧）も異なっている。
すなわち、図８（ｂ）は図１１に示した回路図のよう
に、２種の電界効果トランジスタ（ＦＥＴ１およびＦＥ
Ｔ２）が直列に接続されているのと同様の働きを示し、
その占有面積は２個のトランジスタを接続した場合より
小さかった。しかも、本実施例によれば、２種のゲート
電極４、１５は表面ゲート電極４のゲート長だけ位置が
ずれているが、一方のエッジがほぼ等しい位置にあるた
め、２種の電界効果トランジスタの接続寄生抵抗が小さ
いという特長がある。

【００２４】〈実施例３〉本発明をヘテロバイポーラト
ランジスタ（以下ＨＢＴと略す）に適用した第３の実施
例を、図１２〜図１６を用いて説明する。まずＨＢＴを
形成するために必要な積層構造をもつウェハーを、Ｇａ
Ａｓ基板上に、周知のＭＢＥ法を用いて形成した。すな
わち、図１２（ａ）に示したように、ＧａＡｓ基板１上
に、エッチングストッパー層としてＡｌＧａＡｓ層２、
コレクタ層になるｎ+−ＧａＡｓ層１８、ｎ−ＧａＡｓ
層１９、ベース層になるｐ−ＧａＡｓ層２０、エミッタ
層になるｎ−ＡｌＧａＡｓ層２１、ｎ+−ＧａＡｓ層２
２およびＩｎＧａＡｓ層２３を順次積層してウェハーを
形成して。

【００２５】次に、図１２（ｂ）に示したように、所定
の形状を有するＷＳｉからなるエミッタ電極２４を形成
周知の方法を用いてした後、これをマスクに上記エミッ
タ層になるｎ−ＡｌＧａＡｓ層２１、ｎ+−ＧａＡｓ層
２２およびＩｎＧａＡｓ層２３の露出されたをエッチン
グして、ベース層２０表面を実質的に露出させた。この
際、ｎ−ＡｌＧａＡｓ層２１が少量残っていても支障は
ない。半導体層は表面空乏層の影響のため、ある程度以
下の厚さになれば導電性を失うからである。

【００２６】図１３（ａ）に示したように、ＳｉＯ₂か
らなる保護膜８で表面を覆った後、接着剤層９を用いて
メッシュ状の補強板２５を接着した。この際、上記補強
板２５のメッシュの開口部内に、ＨＢＴが形成される部
分すなわちＷＳｉエミッタ電極２４が入るように位置合
わせを行なって接着した。

【００２７】次に、メッシュ状の補強板２５を保持し
て、上記図１３（ｂ）に示したように、実施例１と同じ
方法によってＧａＡｓ基板１を除去し、エッチングスト
ッパー層２の裏面を露出させた。

【００２８】図１４（ａ）に示したように、エッチング
ストッパー層２を除去した後、コレクタ層になるｎ+−
ＧａＡｓ層１８の裏面上に、コレクタ電極２６およびポ
ジ型Ｘ線レジスト膜２７を積層して形成し、表面側（メ
ッシュ状補強板２５側）からＸ線３８を照射した。この
際、ＷＳｉからなるエミッタ電極２４およびメッシュ状
補強板２５はＸ線を透過しないため、レジスト膜２７の
うち、これらの形状に対応した部分にはＸ線が照射され
ず、上記エミッタ電極２４およびメッシュ状補強板２５
以外の部分に対応した領域のみがＸ線に照射される。

【００２９】次に、Ｘ線マスク２８とアライナを用い、
図１４（ｂ）に示したように、メッシュ状補強板２５の
パターン部分に裏面側からＸ線３８を照射して、現像を
行なった。その結果、図１５（ａ）に示したように、Ｘ
線レジスト膜２７のうち、ＷＳｉエミッタ電極２４に対
応した部分のみは、Ｘ線３８が照射されないため、除去
されずに残り、レジストパターン２７が形成された。

【００３０】図１５（ｂ）に示したように、上記レジス
トパターン２７をマスクとして、上記コレクタ電極２
６、ｎ+−ＧａＡｓ層１８およびｎ−ＧａＡｓ層１９の
露出された部分を順次エッチングして除去し、ベース層
２０の裏面を実質的に露出させた。

【００３１】図１６（ａ）に示したように、ＳｉＯ₂か
らなる裏面保護膜２９、ベース電極３０および裏面配線
層３１を周知の方法を用いて順次形成した。

【００３２】図１６（ｂ）に示したように、放熱性のす
ぐれた金属からなる裏面補強板３２を、接着剤層９’を
用いて接着した後、上記メッシュ状補強板２５および接
着剤層９を剥離して除去し、さらに表面配線層３３形成
および裏面配線との接続等を行なって、エミッタ電極２
４とコレクタ電極２６が位置整合されたＨＢＴを形成し
た。

【００３３】図１７は従来のＨＢＴの断面構造の１例を
示す。図１７において、符号３４はコレクタ層、３５は
ベース層、３６はエミッタ層をそれぞれ示す。図１６
（ｂ）に示した本実施例のＨＢＴは、図１７に示した従
来のＨＢＴにくらべて、素子面積が小さいため高密度に
集積化することができる、電流通路でない部分のエミッ
タ層およびコレクタ層の半導体が実質的に除去されてい
るため、ベースとエミッタ間、ベースとコレクタ間の寄
生容量が小さく、高周波特性にすぐれている、および金
属の裏面補強板３２を用いることによって優れた放熱特
性が得られるなど、多くの特長を有している。

【００３４】

【発明の効果】上記説明から明らかなように、本発明に
よれば、半導体基板の表面側および裏面側に、高い精度
で位置合わせされた電極をそれぞれ形成できる。そのた
め、特性の優れた電界効果トランジスタやバイポーラト
ランジスなどの半導体装置を歩留まり良く製造すること
ができ、さらに、従来は実現が困難であった構造の半導
体装置を実現することが可能になり、極めて有用であ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す工程図、

【図２】本発明の第１の実施例を示す工程図、

【図３】本発明の第１の実施例を示す工程図、

【図４】本発明の第１の実施例を示す工程図、

【図５】本発明の第１の実施例を示す工程図、

【図６】表面ゲート電極をＴ型とした本発明の電界効果
トランジスタの断面図、

【図７】本発明の第２の実施例を示す工程図、

【図８】本発明の第２の実施例を示す工程図、

【図９】本発明の第２の実施例を示す工程図、

【図１０】本発明の第２の実施例を示す工程図、

【図１１】第２の実施例において作成されたトランジス
タの等価回路を示す図、

【図１２】本発明の第３の実施例を示す工程図、

【図１３】本発明の第３の実施例を示す工程図、

【図１４】本発明の第３の実施例を示す工程図、

【図１５】本発明の第３の実施例を示す工程図、

【図１６】本発明の第３の実施例を示す工程図、

【図１７】従来のＨＢＴの断面構造を示す図。

【符号の説明】１……ＧａＡｓ基板、１’……バッファ層、２０、……
ベース層、２……エッチングストッパー層、３……チャ
ネル層、２４……エミッタ電極、４……表面ゲート電
極、５……ソース電極、６……ドレイン電極、７……表
面配線、８……表面保護膜、９、９’……接着剤層、１
０……透明補強板、１１……ネガ型ホトレジスト膜、１
２、１２’……開口部、１３、１３’……ポジ型ホトレ
ジスト膜、１４……ホトマスク、１５……裏面ゲート電
極、１６……裏面保護膜、１７、……裏面配線、１８、
１９……コレクタ層、２１、２２、２３……エミッタ
層、２５……メッシュ状補強板、２６……コレクタ電
極、２７……Ｘ線レジスト膜、２８……Ｘ線マスク、２
９……裏面保護膜、３０……ベース電極、３１……裏面
配線、３２……裏面補強板、３３……表面配線、３４…
…コレクタ層、３５……ベース層、３６……エミッタ
層、３７……光、３８……Ｘ線。

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/338 29/812

Claims

【特許請求の範囲】

【請求項１】単結晶半導体膜の表面上の所定の位置に形
成された表面電極と、上記半導体膜の裏面上に形成され
た裏面電極を具備し、当該裏面電極の断面形状は逆Ｔ字
型であることを特徴とする半導体装置。
【請求項２】上記裏面電極は、上記裏面上の、上記表面
電極の位置に対応した位置に形成されていることを特徴
とする請求項１に記載の半導体装置。
【請求項３】上記裏面電極および上記裏面電極はそれぞ
れ電界効果トランジスタのゲート電極であり、上記裏面
電極は、上記裏面上の、上記表面電極に対応した位置か
らほぼ上記表面電極のゲート長だけずれた位置に形成さ
れていることを特徴とする請求項１に記載の半導体装
置。
【請求項４】上記表面電極および上記裏面電極はそれぞ
れ電界効果トランジスタのゲート電極であり、上記単結
晶半導体膜の表面領域に形成されたチャネル層の表面お
よび裏面に、それぞれ接していることを特徴とする請求
項１から３のいずれか一に記載の半導体装置。
【請求項５】上記表面電極および上記裏面電極は、それ
ぞれ電界効果トランジスタのゲート電極であり、上記表
面ゲート電極のゲート長は上記裏面ゲート電極のゲート
長に等しいことを特徴とする請求項１から５のいずれか
一に記載の半導体装置。
【請求項６】上記表面電極および上記裏面電極は、それ
ぞれ電界効果トランジスタのゲート電極であり、上記表
面ゲート電極のゲート長とは上記裏面ゲート電極のゲー
ト長は、互いに異なることを特徴とする請求項１から４
のいずれか一に記載の半導体装置。
【請求項７】単結晶半導体膜の表面および裏面上に、互
いに対向してそれぞれ形成されたエミッタ電極およびコ
レクタ電極を具備し、エミッタ層およびコレクタ層のう
ち、電流通路以外の部分が実質的に除去されていること
を特徴とするヘテロバイポーラトランジスタ型半導体装
置。
【請求項８】上記表面電極は、光若しくはＸ線の透過を
阻止できる材料からなることを特徴とする請求項１から
７のいずれか一に記載の半導体装置。
【請求項９】半導体基板の表面上に、非透光性材料から
なる第１のパターンを形成する工程と、上記半導体基板
の厚さを小さくする工程と、上記半導体基板の裏面上に
ポジ型ホトレジスト膜を形成する工程と、上記半導体基
板の表面の側から光を照射して上記ホトレジスト膜の被
照射部分の溶解度を変化させる工程と、上記ホトレジス
ト膜を現像して上記第１のパターンと位置整合されたホ
トレジストパターンを形成する工程を含むことを特徴と
する半導体装置の製造方法。
【請求項１０】上記裏面側に第２のポジ型ホトレジスト
膜を全面に形成する工程の後に、上記第２のポジ型ホト
レジスト膜の有する開口部の所望部分およびその近傍を
遮光して上記裏面側から光を照射した後、上記第２のポ
ジ型たホトレジスト膜を現像して、上記裏面が露出され
た第２の開口部を形成する工程と、導電体膜によって上
記第２の開口部を充填した後、上記導電体膜の不要部分
を除去して、断面形状が逆Ｔ字型の裏面電極を、上記裏
面上の上記表面電極の位置に対応した位置より、上記表
面電極のゲート長だけずれた位置に形成する工程が付加
されることを特徴とする請求項９に記載の半導体装置の
製造方法。
【請求項１１】半導体基板の表面上に、非透光性材料か
らなる第１のパターンを形成する工程と、上記半導体基
板の厚さを小さくする工程と、上記半導体基板の裏面上
にネガ型ホトレジスト膜を形成する工程と、上記半導体
基板の表面の側から光を照射して上記ネガ型ホトレジス
ト膜の被照射部分の溶解度を変化させる工程と、上記ネ
ガ型ホトレジスト膜を現像して、上記第１のパターンと
位置整合された開口部を有するホトレジストパターンを
形成する工程を含むことを特徴とする半導体装置の製造
方法。
【請求項１２】上記裏面側の全面にポジ型ホトレジスト
膜を形成する工程と、上記開口部およびその近傍を遮光
して上記裏面側から光を照射した後、上記ポジ型ホトレ
ジスト膜を現像し、上記開口部を解して上記裏面が露出
される第２の開口部を形成する工程と、導電体膜によっ
て上記開口部および第２の開口部を充填した後、上記導
電体膜の不要部分を除去して、断面形状が逆Ｔ字型の裏
面電極を形成する工程が付加されることを特徴とする請
求項１１に記載の半導体装置の製造方法。
【請求項１３】上記半導体基板の表面に所定のパターン
を形成する工程と上記半導体基板の厚さを小さくする工
程の間に、上記半導体基板の表面上に透明若しくはメッ
シュ状補強板を形成する工程が介在することを特徴とす
る請求項１０から１２のいずれか一に記載の半導体装置
の製造方法。