KR960013633B1 - 반도체 집적회로의 쉴딩 방법 - Google Patents

반도체 집적회로의 쉴딩 방법 Download PDF

Info

Publication number
KR960013633B1
KR960013633B1 KR1019880012413A KR880012413A KR960013633B1 KR 960013633 B1 KR960013633 B1 KR 960013633B1 KR 1019880012413 A KR1019880012413 A KR 1019880012413A KR 880012413 A KR880012413 A KR 880012413A KR 960013633 B1 KR960013633 B1 KR 960013633B1
Authority
KR
South Korea
Prior art keywords
layer
metal pattern
pattern layer
oxide film
shielding
Prior art date
Application number
KR1019880012413A
Other languages
English (en)
Other versions
KR900005579A (ko
Inventor
류시봉
Original Assignee
엘지반도체 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지반도체 주식회사, 문정환 filed Critical 엘지반도체 주식회사
Priority to KR1019880012413A priority Critical patent/KR960013633B1/ko
Publication of KR900005579A publication Critical patent/KR900005579A/ko
Application granted granted Critical
Publication of KR960013633B1 publication Critical patent/KR960013633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 집적회로의 쉴딩 방법
제1도(a)(b)(c)는 종래 기술에 따른 집적회로의 공정 단면도.
제2도(a) 내지 (f)는 본 발명에 때른 집적회로의 공종 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 산화막
22 : 금속 패턴층 22′: 패드 금속 패턴층
23 : 제1패시베이션층 24 : 쉴딩 금속층
25 : 제2패시베이션층 26 : 본딩 패드
본 발명은 반도체 집적회로에 관한 것으로, 특히 외부 잡음을 효과적으로 차단하여 집적회로에 미치는 영향을 최소화한 반도체 집적회로의 쉴딩 방법에 관한 것이다.
이하, 첨부된 도면을 종래 기술의 반도체 집적회로의 쉴딩 방법에 관하여 설명하면 다음과 같다.
제1도(a)(b)(c)는 종래 기술에 따른 집적회로의 공정 단면도이다.
종래 기술의 반도체 집적회로의 쉴 방법은 개별소자의 개념에서 쉴딩을 하는 것이 아니고 집적회로나 개별소자 수개로 구성된 모듈(module)을 외각에서 전도성 샤시로 밀봉하여 외부 잡음 등의 영향을 방지하도록 구성하였다.
먼저,제1도(a)에서와 같이, 반도체 기판(11)에 이온 주입 및 확산 공정으로 불순물 확산 영역(도면에 도시되지 않음)을 형성하고, 그 불순불 확산 영역이 형성된 반도체 기판(11)의 표면에 산화막(12)을 형성한다.
이어, 제1도(b)에서와 같이, 상기 산화막(12)을 선택적으로 식각하고, 상기 산화막(12)이 식각된 반도체 기판(11)과 산화막(12)의 일부상에 금속 패턴층(13) 및 패드 금속 패턴층(13')을 형성한다.
이때, 금속 패턴층(13)은 반도체 기판(11)의 불순물 확산 영역에 콘택되어 하층 배선 또는 전극으로 사용되는 것이다. 그리고 상기 금속 패턴층(13), 패드 금속 패텅층(13')을 포함하는 산화막(12)상에 패시베이션층(14)을 형성한다.
이어, 제1도(c)에소와 같이, 상기 패드 금속 패턴층(13')상의 패시베이션층(14)을 선택적으로 식각하여 패드 금속 패턴층(13')을 노출시킨다.
상기와 같은 패드 금속 패턴층은 노출시켜 쉴딩 공정을 하게 되는데, 상기와 같은 종래 기술의 쉴딩 공정에 있어서는 수개의 개별소자의 패다가 오픈된 모듈 상태에서 쉴딩 공정을 하여 소자의 부피가 커지고, 불필요한 부분까지 쉴딩해야 하는 문제점이 있었다.
본 발명은 상기와 같은 종래 기술의 쉴딩 공정의 문제점을 해결하기 위하여 안출한 것으로, 오부 잡음을 효과적으로 차단하여 집적회로에 미치는 영향을 최소화한 반도체 집적회로의 쉴딩 방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 집적회로의 쉴딩 방법에 관하여 상세히 설명하면 다음과 같다.
제2도(a) 내지 (f)는 본 발명에 따른 집적회로의 공정 단면도이다.
본 발명의 쉴딩 공정은 집적회로를 제조할 때 근본적으로 칩(Chip)레벨에서 외부의 잡음 침투를 막는 전도성 물질(알루미늄 또는 실리콘)을 스퍼터링 또는 이베퍼레이션(Evaporation) 등의 방법으로 얇은 박막을 일부상에 금속 패턴층 및 금속 패턴층을 형성한다.
먼저, 제2도(a)에서와 같이, 반도체 기관(20)상에 산화막(21)을 형성하고, 제2도(b)에서와 같이, 상기 산화막(21)을 선택적으로 식각하고, 상기 산화막(21)이 식각된 반도체 기관(20)과 남아있는 산화막(21)의 일부상에 금속 패턴층(22) 및 패드 금속 패턴층(22)을 형성한다.
이어, 상기 금속 패턴층(22) 및 패드 금속 패턴층(22)을 포함하는 산화막(21)상에 제1패시베이션층(23)을 형성한다. 그리고 제2도(c)에서와 같이, 상기 제1패시베이션층(23)상에 쉴딩 금속층(24)을 형성한다. 이어 상기 쉴딩 금속층(24)상에 제2패시베니션층(25)을 형성한다. 그리고 제2도(d)에서와 같이, 상기 패드 금속 패턴층(22)의 상측에 제2패시베이션(25) 및 쉴딩 금속층(24)을 선택적으로 식각하여 그 패드 금속 패턴층(22)에 대응되는 영역의 제1패시베이션(23)을 노출시킨다.
이어, 제2도(e)에서와 같이, 상기 패드 금속 패턴층(22)에 대응하는 영역의 제1패시베이션층(23)을 식각하여 패드 금속 패턴층(22)을 노출시킨다.
그리고 제2도(f)에서와 같이, 상기 노출된 패드 금속 패턴층(22)에 본딩 패드(26)를 형성한다.
상기와 같은 본 발명의 쉴딩 방법에 있어서는 본딩 패드이외의 모든 칩 에이어를 쉴딩 금속층이 커버하고 있어 외부로부터의 모든 영향을 차단하여 내부의 집적회로가 정상적으로 동작할 수 있게 된다.
또한 실제 칩크기와 같은 너비에서 쉴딩 금속층을 형성하므로 공정이 효율적으로 이루어지는 효과가 있다.

Claims (1)

  1. 기판상에 산화막을 형성하고, 상기 산화막을 선택적으로 식각하느 공정과, 상기 산화막이 식각된 기판과 산화막의 일부상에 금속 패턴층과 패드 금속 패턴층을 형성하는 공정과, 상기 산화막, 상기 금속 패턴층과 상기 패드 금속 패턴층상에 제1패시베이션층과, 상기 제1패시베이션층상에 쉴딩 금속층과, 상기 제1패시베이션층상에 쉴딩 금속층과, 쉴딩 금속층 및 제2패시베이션층을 선택적으로 식각하여 상기 패드 금속 패턴층을 노출시키는 공정과, 상기 패드 금속 패턴층상에 본딩 패드를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 집적회로의 쉴딩 방법.
KR1019880012413A 1988-09-24 1988-09-24 반도체 집적회로의 쉴딩 방법 KR960013633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880012413A KR960013633B1 (ko) 1988-09-24 1988-09-24 반도체 집적회로의 쉴딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880012413A KR960013633B1 (ko) 1988-09-24 1988-09-24 반도체 집적회로의 쉴딩 방법

Publications (2)

Publication Number Publication Date
KR900005579A KR900005579A (ko) 1990-04-14
KR960013633B1 true KR960013633B1 (ko) 1996-10-10

Family

ID=19278007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012413A KR960013633B1 (ko) 1988-09-24 1988-09-24 반도체 집적회로의 쉴딩 방법

Country Status (1)

Country Link
KR (1) KR960013633B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324602B1 (ko) * 1998-06-27 2002-04-17 박종섭 일괄패키지공정이가능한반도체장치의제조방법

Also Published As

Publication number Publication date
KR900005579A (ko) 1990-04-14

Similar Documents

Publication Publication Date Title
US4926243A (en) High voltage MOS field effect semiconductor device
US4086642A (en) Protective circuit and device for metal-oxide-semiconductor field effect transistor and method for fabricating the device
US4232439A (en) Masking technique usable in manufacturing semiconductor devices
US4478679A (en) Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
GB2083283A (en) Resin molded type semiconductor device
KR840005933A (ko) 전계효과 트랜지스터의 제조방법
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
US4265685A (en) Utilizing simultaneous masking and diffusion of peripheral substrate areas
US3891190A (en) Integrated circuit structure and method for making integrated circuit structure
US3710204A (en) A semiconductor device having a screen electrode of intrinsic semiconductor material
US3438121A (en) Method of making a phosphorous-protected semiconductor device
KR960013633B1 (ko) 반도체 집적회로의 쉴딩 방법
US4923825A (en) Method of treating a semiconductor body
GB1207370A (en) Improvements in or relating to semiconductor device and method of making same
US4060827A (en) Semiconductor device and a method of making the same
US4672415A (en) Power thyristor on a substrate
US3874915A (en) Silicon nitride on silicon oxide coatings for semiconductor devices
JP3311759B2 (ja) スクリーン構造を有する集積回路およびその製造方法
US3922704A (en) Metal oxide semiconductor integrated circuit of reduced size and a method for manufacturing same
US3874937A (en) Method for manufacturing metal oxide semiconductor integrated circuit of reduced size
JP2598446B2 (ja) Ｍｉｓ−ｆｅｔ
JPS56125875A (en) Semiconductor integrated circuit device
KR940009351B1 (ko) 반도체 칩의 에지 시일 및 그 제조방법
JPS56165338A (en) Semiconductor device and manufacture thereof
JPS56158482A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee