JPH05502760A - 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体デバイスのメサ構造体 に電気的接触片を製造するため の処理方法 ［関連出願コ 本出願は、燐化インジウム／燐化砒化インジウムガ１ノウム埋込みへテロ構造半 導体レーザの新規な半胃造およびその製造方法と題する本願と同時出頷のＰＣＴ 　／［１Ｓ９１１０６６０９に関連する。

［技術分野］ 本発明は、メサ構造を含む半導体デノ＼イスを製造する方法に関し、特定すると 、新規なホトリトク゛ラフイを使用してこの主のメサ構造体上に電気的接触片を 汗ニ成するための方法に関する。

半導電性材料で製造されるレーザや光増幅器や光検出器のようなオプトエレクト ロニクス部品の良否Ｉｉ、半導体層上に低抵抗オーミック接触が信頼性をもって 形成されるか否かに依存する。この種のデノ＜イスを製造するため、メサおよび 隆起のような非ブレーナ構造体力５、種々の組成の逐次の層中を腐食することに より製造されることが多い。レーザの場合のように、１〜５ミクロン幅しかなく サンプルないしウェハの全長を走る（最大数センチ）メサ上に狭いストライブ状 の接触片を整夕１］させることは、マスク上に現場で整列させることでさえ難し し＞イ士事である。ホトレジストの非平坦性ｉよ、整夕１の困難寸生を増大させ る。したがって、プロセスは本質的に低収率であり、信頼性が乏しい。加えて、 デバイスの性能向上の目的のため、寄生抵抗を最小化することが特に重要である 。シリコンＶＬＳＩ技術において使用される自己整列式オーム接触プロセスは、 本発明において開示される局部的フラッド露光法と結果において非常に類似して いるが、現時点では、レーザダイオードのよつなオプトエレクトロニクス部品の 製造には向いていない。

砒化ガリウムＭＥＳＦＥＴ技術において通常使用される金属化リフトオフ法は、 自己整列式プロセスの一変形であるが、本発明のプロセスのオーミック金属付着 段階に使用できよう、ブレーナ化プロセスは非常に類似しているが、このプロセ スは、局部的フラッド露光を使用せず、本発明の方法の突出した特徴である裸の 側壁を生じさせることもしない。

［発明の開示］ 本発明の一側面においては、半導体メサ構造体は、メサの頂部と、側壁の再上部 とにおいて、メサの基部および介在するチャンネルにおけるよりもホトレジスト 材料が薄くなるように、ホトレジスト材料で被覆される。ホトレジストは、現像 されるとき、メサ頂部および側壁の最上部からホトレジストが除去され得るよう に、マスクを介して露光される。ホトレジストが化学放射線に露光される場合、 もしもマスクが化学放射線がメサの底部近傍のより厚いホトレジスト部分に達す るのを十分に遮蔽しないとき、より薄いホトレジスト部分がこのより厚い部分よ りもより迅速に十分に露光される。かくして、整列の許容誤差は、ホトレジスト が均一な厚さより成る場合よりも大である。

本発明の第２の側面においては、ホトレジストの適用前に、下層の絶縁体材料が メサに適用される。化学放射線に露光後、露出された絶縁体部分が異方性プラズ マエツチングにより除去される。

［図面の簡単な説明］ 第１ａ図、第１ｂ図および第１Ｃ図ならびに第２ａ図、第２ｂ図および第３Ｃ図 は半導体デバイスの断面図で、それぞれ単一チャンネルメサおよび二重チャンネ ルメサに関して本発明の実施例を処理する際におけるユニの段階を例示するもの である。

第３ａ図、第３ｂ図および第３Ｃ図は、本発明に従い、メサ構造体上に電気的接 触片を提供するための段階を示す断面図である。

［実施例の説明］ 次に、半導体レーザのメサ構造体に電気的接触片を提供するための手段を参照し て、本発明の詳細な説明する０本明細書に提示されるプロセスは、この種の非ブ レーナ構造体に大型の接触片開口を容易かつ再現可能に提供する新規な技術、す なわち局部的フラッド露光、および露光された領域へのドーパントの最適拡散お よび／または該領域上におけるエピタキシャル成長、続いての大型の電気的接触 片を形成するための露光領域上への金属付着を合体するものある。

図面を参照して説明すると、半導体ウェハ１０．２０および３０は、高さ１ミク ロンより大の垂直またはほぼ垂直の側壁を有するメサ１１．２１および３１が形 成されるように従来の手段により処理される。第１ａ図および第１ｂ図は、それ ぞれ単一または二重チャンネル形式のメサを示している。レーザ半導体デバイス の場合、隆起は、好ましくは幅１〜５ｍミクロン、高さ１〜４ミクロン、そして 長さ数百ミクロンがよい。さらに、構造体は、普通異なる組成の数層より成り、 ３Ｎないし７Ｎまたはそれ以上を数える。

レーザを生成するためのメサ半導体構造体を作るための方法は、本願と同日出願 の上記特許出願に記載されている。

選択されたホトレジストは、ネガティブまたはポジティブホトレジストのいずれ でもよい。ネガティブレジスタは、マスクの不透明領域により露光から保護され なかった領域において残存し、保護された領域において現像剤により除去される ものである。ネガティブレジストは、主として、適正な光エネルギへの露光に際 して重合されるポリイソプレン重合体を基材とする。他方ポジティブレジストは 、主としてフェノール−ホルムアルデヒドノボラックを基材とする。この重合体 は比較的不溶性である。適正な光への露光後、レジストは可溶性状態に変わる。

これは先回溶化と呼ばれる反応である。いずれの形式のホトレジストでも使用で きるが、ポジティブレジストが好ましい、これは、この種のレジストはアスペク ト比がより高く、そしてこれは所与の像寸法開口に対してレジストがより厚くな り得ることを意味するからである。特性、特質、用途、そして適用および現像の 方法は、Ｖａｎ　Ｚａｎｔ著’Ｍｉｃｒｏｃｈｉｐ　ＦａｂｒｉｃａｔｉｏｎＪ 、Ｍｃにｒａｗ−）ｔｉｌｌ　Ｐｕｂｌｉｓｈｉｎｇ　Ｃｏ、　（１９９０）に 明示されるように技術的に周知である。

５ｈｉｐｌｅｙ　Ｃｏｍｐａｒ＋ｙ　Ｉｎｃ、、マサチェーセツツ州所在、によ り製造されるＭｉｃｒｏｐｏｓｉｔ　１４０Ｑ　５ｅｒｉｅｓのような標準的ポ ジティブホトレジストを使用すると、粘度は、レジスト１２．２２．３２が付着 される際、第１ｂ図および第２ｂ図に示されるように、メサの底部の回りにおい て、頂部上で得られるよりも相当厚い厚さで充填されるように選択され得る。半 導体レーザ設計においては、メサのアスペクト比、すなわち高さ対幅の比は通常 固定されている。しかし、本プロセスは、レジスト粘度が選択される限りにおい である範囲内でアスペクト比を変えるのに使用できるから、上述のレジスト厚さ の変動がすべてのアスベスト比に対して達成できる。本発明のプロセスには広い 範囲のアスベスト比が順応し得るが、本プロセスはアスベスト比の高いものにず っと有用であり、いずれにしても、最小１ミクロンの隆起またはメサ高さを必要 とする。

接触片開口を形成するのに使用されるマスクパターン１３．２３は、第１Ｃ図お よび第２ｃ図に示されるように側壁の再上部に溜まるレジストにより許容される 大きさだけ隆起幅よりも広幅に選ばれる。整列の許容誤差および解像度は、選ば れたマスク幅と、メサ頂部およびレジスト堆積領域の幅により決定される。第２ ａ図、第２ｂ図、第２ｃ図におけるような二重チャンネル設計を使用するとき、 整列の許容誤差および解像度は数ミクロンであり、したがって、グローバルな整 列マークを有する簡単な光学的リトグラフィが使用できる。か（して、標準的な 商業的整列装置の通常の光学的整列および解像度の許容誤差で十分にして余りあ る。隆起の頂部上のホトレジストの厚さを十分に露光する露光時間の間、側壁を 下るより厚いレジストは露光不足である。ホトレジストが現像されるとき、メサ 頂部と側壁の再上部の相当の部分が露出される。すなわち、第１ｃ図および第２ ｃ図に示されるようにホトレジストにより保護されないで残さこの時点で、この 独特な構造体を使用して、種々のプロセスを遂行できる。狭いメサに対して低抵 抗の電気的接触片を設ける目的で、第３ａ図に示されるように、メサに上述のホ トレジストストを適用する前に、下層の絶縁体３４がメサに適用されよう。本発 明のプロセスにより露出される絶縁体は、次いで従来の異方性プラズマエツチン グ技術により除去されるが、メサ側壁に沿う絶縁体のエツチングの程度は、エツ チング中起こるレジストの腐食により課される限界においてドライエツチング時 間にのみ依存する。アクセプタまたはドナードーパントの拡散が、頂部メサ層の 全露出表面および相当量の内部が電気的に改質されて、低抵抗率接触片したがっ て低直列抵抗を生ずるように遂行され得る。接触抵抗および内部抵抗は、このプ ロセスの結果として相当に低減され、そして可能な最低の直列抵抗がこのプロセ スの結果達成されるものと、思われる。

局部的フラッド露光プロセスの独特の結果として、オーム接触金属は、付着され るとき、この構造体において可能な最大の接触領域を得ることができ、かくして 、低接触抵抗および低直列抵抗がともに得られる。加えて、低い直列および接触 抵抗は、メサの回つの接触片金属被服と相俟って、デバイスの熱的特性に関して 従来技術に比して相当の利点をもたらす、何故ならば、発生される抵抗熱は低く 、デバイスから熱を除去するための熱伝達路が、この構造のために最大化される からである。

〔発明の効果］ 要約すると、本発明の方法の利点は、下記のごとくである。

ｌ）オーム接触のための整列手続きが＝異的でなく、収率を高め、再現性がより 大とする。

２）メサの金属化接触片による被覆、したがって電気的接触片の領域が他の技術 より相当に太き（、したがってまた、接触抵抗がかなワ小さく、接触金属中の熱 逃がし効果が相当に大きい。

３）メサへのドーパントの拡散や露出領域上におけるエピタキシャル成長は、電 気的特性を変更し、デバイスの性能を向上し得るものであるが、このプロセスを 、メサのより大きな部分上に、そしてもっとも意味のあることにはメサの露出側 壁部分上に容易に遂行できる。

以上、本発明を好ましい実施例について説明したが、本発明はここに開示される ものに限定されるものでなく、当業者であれば本願発明の技術思想の範囲内にお いてこれを種々変更、変形し得ることを理解されたい。

、　′ ２Ｉ ＦＩＧ、３ａ ＦＩＧ、３ｂ 要約書 ホトレジスト２２材料が、メサ２１の頂部および側壁の最上部において、メサの 基部および介在するチャンネルにおけるよりも薄くなるように、半導体メサ構造 体２ｏが局部的フラッド態様でホトレジスト材料２２で被覆され、ホトレジスト ２２は、ついで、現像されるときにメサ頂部および側壁の最上部からのホトレジ スト２２が除去され得るように、マスク２３を介して露光される。ホトレジスト ２２が化学放射線に露出されるとき、もしもマスク２３がメサ２１の底部近傍の 厚いホトレジスト部分に化学放射線が達するのを適切に遮蔽しなかった場合、薄 いホトレジスト２２がこの部分よりもより迅速に十分に露光される。かくして、 整列許容誤差は、ホトレジスト２２が均一な厚さからなる場合よりも大きい。

国際調査報告

Claims (7)

【特許請求の範囲】
1. （１）半導体デバイスの、活性領域を画定し側壁を有するメサ構造体上に露出接 触片開口を形成する方法において、 非均一な厚さ寸法を有し、前記メサおよび隣接する側部領域を被覆するホトレジ ストを形成するため、前記デバイス上にホトレジスト材料を付着し、該ホトレジ スト層の所望の領域を十分に露光現像して、メサの頂部および側壁領域の一部か らホトレジスト材料を完全に除去し、前記の露出された接触片開口を形成する 諸段階を含むことを特徴とする露出接触片開口形成方法。
2. （２）前記露光段階が、前記メサ構造体上に、該メサの幅より幅広の開口を有す るマスクパターンで前記ホトレジスト層を被覆することと、前記マスクパターン をエネルギビームに露光することを含む請求の範囲第１項記載の接触片開口形成 方法。
3. （３）半導体デバイスの、活性領域を画定しかつ側壁を有するメサ構造体を処理 する方法において、非均一な厚さ寸法を有し、前記メサおよび隣接する側部領域 を被覆するホトレジストを形成するため、前記デバイス上にホトレジスト材料を 付着し、該ホトレジストの所望の領域を十分に露光現像して、メサの頂部および 側壁領域の一部からホトレジスト材料を完全に除去し、前記の露出された接触片 開口を形成する 諸段階を含むことを特徴とするメサ構造体処理方法。
4. （４）前記の露出された側壁領域中にドーパントを拡散することを含む請求の範 囲第３項記載のメサ構造体処理方法。
5. （５）前記露出されたメサ頂部および露出されたメサ側壁上に半導電性材料をエ ピタキシャル成長させることを含む請求の範囲第３項記載のメサ構造体処理方法 。
6. （６）前記露出されたメサ頂部および露出されたメサ側壁上に金属を付着して、 オーム接触を形成することを含む請求の範囲第３項記載メサ構造体処理方法。
7. （７）半導体デバイスの、活性領域を画定しかつ側壁を有するメサ構造体を処理 する方法において、前記デバイスに下層絶縁体層を適用し、非均一な厚さ寸法を 有し、前記メサおよび隣接する側部領域を被覆するホトレジストを形成するため 、前記絶縁体層上にホトレジスト材料を付着し、前記ホトレジスト層の所望の領 域を十分に露光現像して、メサの頂部および側壁領域の一部を被覆する絶縁体層 領域を露出させ、 該絶縁体層の露出部分を除去して、前記メサの前記側壁の一部および頂部を露出 する接触片開口を形成する諸段階を含むことを特徴とするメサ構造体処理方法。