JPS61154035A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS61154035A JPS61154035A JP59280095A JP28009584A JPS61154035A JP S61154035 A JPS61154035 A JP S61154035A JP 59280095 A JP59280095 A JP 59280095A JP 28009584 A JP28009584 A JP 28009584A JP S61154035 A JPS61154035 A JP S61154035A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sides
- patterns
- circuit
- infrared light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積１ｇ１ｋ１６装置の製造方法に関
するものである。
するものである。
従来、半導体集瑣回路は半導体基板の表面−のみに形成
していた。そのため、一枚の半導体基板（以下、ウェハ
ーという）から得られる良品のダイ個数は、限界があり
収量金玉げるためＫは半導体基板の直径を大きくするな
どの対策金行なっている。
していた。そのため、一枚の半導体基板（以下、ウェハ
ーという）から得られる良品のダイ個数は、限界があり
収量金玉げるためＫは半導体基板の直径を大きくするな
どの対策金行なっている。
単純にウェハ一枚数を増やせば生産量は増加する悼に考
えられるかもしれないが、−工場のウェハー処理枚数は
、生産ツインのエツチング装置や膜成長装置やイオン注
入装置などの工程能力に依存するため、簡単にウェハ一
枚数を増やすことが出来ない。
えられるかもしれないが、−工場のウェハー処理枚数は
、生産ツインのエツチング装置や膜成長装置やイオン注
入装置などの工程能力に依存するため、簡単にウェハ一
枚数を増やすことが出来ない。
本発明は従来側われていなかったウェハーの裏面にも回
路素子ｔ−購成するもので６９、裏面回路形成のために
表面に設けた位置合せパターンを用いて表層の回路パタ
ーン位置合せを何なう。
路素子ｔ−購成するもので６９、裏面回路形成のために
表面に設けた位置合せパターンを用いて表層の回路パタ
ーン位置合せを何なう。
久に本発明の実施ｆｌＪを示す。
−Ｓ的なフォトレジスト及びマスクパターンによるパタ
ーン焼き付け、すなわち、ＰＲ工程は、■フォトレジス
ト値布、■Ｆｉｔ］楯き、■蕗元、■現樅、および■焼
きしめの工程でなり、従来はＰＲ工程■〜■ｔクエハー
表１ｉｉＫついてｉｔ！？Ｊ７’Ｐけ行なミス工程に進
んでいたのく対し、本発明では、このＰＲ工程■〜■を
クエハー表１と裏面にりいて行ない、次工程に進む。以
後、ＰＲ工程を繰シ返えすことによりウェハーの表１と
裏面に同一のパターンが形成される。但し、この時間赳
となるのは、貴重と裏面との回路パターンの位置合せで
ある。当然、表−と−１に面の回路パターンがずれては
意味がないので第１回目のＰＲのときには、衆と表の絶
対位置合せが心情となる。第２回目ＰＲ以後は従来通シ
、旗＠ａＳ立に第１回目の回路パターンに対して１位置
合せを行なう。以下にその絶対位置合せの方法について
述べる。
ーン焼き付け、すなわち、ＰＲ工程は、■フォトレジス
ト値布、■Ｆｉｔ］楯き、■蕗元、■現樅、および■焼
きしめの工程でなり、従来はＰＲ工程■〜■ｔクエハー
表１ｉｉＫついてｉｔ！？Ｊ７’Ｐけ行なミス工程に進
んでいたのく対し、本発明では、このＰＲ工程■〜■を
クエハー表１と裏面にりいて行ない、次工程に進む。以
後、ＰＲ工程を繰シ返えすことによりウェハーの表１と
裏面に同一のパターンが形成される。但し、この時間赳
となるのは、貴重と裏面との回路パターンの位置合せで
ある。当然、表−と−１に面の回路パターンがずれては
意味がないので第１回目のＰＲのときには、衆と表の絶
対位置合せが心情となる。第２回目ＰＲ以後は従来通シ
、旗＠ａＳ立に第１回目の回路パターンに対して１位置
合せを行なう。以下にその絶対位置合せの方法について
述べる。
位置合せの方法としては、第１図に示すように、マスク
パターンｌの過歯な２ケ所に位置合せ用のターゲットパ
ターン６ｔ−入れておく。そして、通常の方法で表面の
Ｐルエ楊を行なった後、−面のＰＲ工程に入る力Ｃ１そ
の時表面と裏面の絶対位置合せを行なう。そのやり方と
しては、第２図に示すように、ウェハー８の表面よプ亦
外縁等のシリコンクエバーに対して透過性の良いＭＷを
用いてマスクとの絶対位置合せを行なう。当然、ターゲ
ットの部分に７オトレジスト９が残っておシ、亦外巌等
の吸収軍の違いからパターンが検出器１１で判別出来、
マスフッ０位置合せが行なえる。またフォトレジスト自
体は、ラング１２からのめる特定の波長の紫外線に対し
て感元作用金もっているのでそれ以外の波長の、１源な
らば問題ない。涛に、この絶対位置合せの精度も、叔ミ
クロ／程度ならば十分許容出来る。そｎはスフ２イグ領
域は数十ミクロンあるためである。この絶対位置合せの
後は通常のＰＲ工橿を行なえば良い。
パターンｌの過歯な２ケ所に位置合せ用のターゲットパ
ターン６ｔ−入れておく。そして、通常の方法で表面の
Ｐルエ楊を行なった後、−面のＰＲ工程に入る力Ｃ１そ
の時表面と裏面の絶対位置合せを行なう。そのやり方と
しては、第２図に示すように、ウェハー８の表面よプ亦
外縁等のシリコンクエバーに対して透過性の良いＭＷを
用いてマスクとの絶対位置合せを行なう。当然、ターゲ
ットの部分に７オトレジスト９が残っておシ、亦外巌等
の吸収軍の違いからパターンが検出器１１で判別出来、
マスフッ０位置合せが行なえる。またフォトレジスト自
体は、ラング１２からのめる特定の波長の紫外線に対し
て感元作用金もっているのでそれ以外の波長の、１源な
らば問題ない。涛に、この絶対位置合せの精度も、叔ミ
クロ／程度ならば十分許容出来る。そｎはスフ２イグ領
域は数十ミクロンあるためである。この絶対位置合せの
後は通常のＰＲ工橿を行なえば良い。
以上でウェハー上には滅−と属面に、同一の回路パター
ンが出来たがこの後、ダイの選別上行なう。まず表面の
ダイについてテストして良品となった一所を試験機に配
憶させておき、裏面をテストするときは表面で不良とな
った相対的な一所のみをテストして、表面で不良となっ
た一所の裏面は不良の目印のためマーカーを打つように
する。
ンが出来たがこの後、ダイの選別上行なう。まず表面の
ダイについてテストして良品となった一所を試験機に配
憶させておき、裏面をテストするときは表面で不良とな
った相対的な一所のみをテストして、表面で不良となっ
た一所の裏面は不良の目印のためマーカーを打つように
する。
不良が一枚のウェハーに対し均一に分布するならば、こ
のようにすることによシ同じ一枚のウェハーからはげ２
倍の良品が得られることになシ、生成量を上げることが
出来る。
のようにすることによシ同じ一枚のウェハーからはげ２
倍の良品が得られることになシ、生成量を上げることが
出来る。
以上のとおシ、本発明によれば一枚のウエノ１−から良
品として得られる半導体素子が倍増する。
品として得られる半導体素子が倍増する。
第１図は本発明の一実施例で用いたフォトマスクの平面
図、第２図は本発明の一実施例を示す位置合せ模式図で
ある。 １・・・・・・フォトマスク、６・・・・・・絶対位置
合せ用ターゲット、７・・・・・・フォトマスク、８・
・・・・・ウェハー、９・・・・・・フォトレジスト、
１０・・・−・・赤外−ランプ、１１・・・・・・赤外
憑検出器、１２−・・・・・紫外−ランプ。
図、第２図は本発明の一実施例を示す位置合せ模式図で
ある。 １・・・・・・フォトマスク、６・・・・・・絶対位置
合せ用ターゲット、７・・・・・・フォトマスク、８・
・・・・・ウェハー、９・・・・・・フォトレジスト、
１０・・・−・・赤外−ランプ、１１・・・・・・赤外
憑検出器、１２−・・・・・紫外−ランプ。
Claims (1)
- 半導体基板の表面に回路素子形成のためのレジストパタ
ーンを形成し、このレジストパターンの一部を用い、前
記半導体基板の裏面に表面の回路素子形成パターンに対
して位置合せがなされた回路素子形成用レジストパター
ンを形成し、前記半導体基板の両面に回路素子を形成す
ることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280095A JPS61154035A (ja) | 1984-12-26 | 1984-12-26 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280095A JPS61154035A (ja) | 1984-12-26 | 1984-12-26 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61154035A true JPS61154035A (ja) | 1986-07-12 |
Family
ID=17620247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59280095A Pending JPS61154035A (ja) | 1984-12-26 | 1984-12-26 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154035A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165554A (ja) * | 2004-12-01 | 2006-06-22 | Asml Holding Nv | システムおよび方法 |
| JP2013004572A (ja) * | 2011-06-13 | 2013-01-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1984
- 1984-12-26 JP JP59280095A patent/JPS61154035A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165554A (ja) * | 2004-12-01 | 2006-06-22 | Asml Holding Nv | システムおよび方法 |
| JP4495074B2 (ja) * | 2004-12-01 | 2010-06-30 | エーエスエムエル ホールディング エヌ．ブイ． | システムおよび方法 |
| JP2013004572A (ja) * | 2011-06-13 | 2013-01-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| KR900700924A (ko) | 레티클 마스크 제조 방법 | |
| EP0126621A2 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| KR970023935A (ko) | 반도체 소자의 공정결합 검사방법 | |
| KR970018320A (ko) | 반도체 소자의 제조방법 | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JPS61154035A (ja) | 半導体集積回路装置の製造方法 | |
| US5578401A (en) | Photomask for the measurement of resolution of exposure equipment | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| US5516605A (en) | Photo mask provided with development rate measuring pattern and method for measuring development rate uniformity | |
| KR970018319A (ko) | 반도체소자의 공정 결함 검사방법 | |
| KR100261164B1 (ko) | 오버레이 측정 타겟 및 이의 제조방법 | |
| JPS594019A (ja) | パタ−ン比較検査方法 | |
| KR100356757B1 (ko) | 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법 | |
| KR100244453B1 (ko) | 반도체 웨이퍼의 포커스 패턴 형성구조 | |
| KR100594199B1 (ko) | 노광 장치의 그리드 보정 방법 | |
| KR100262667B1 (ko) | 반도체장치제조방법 | |
| JPH02125256A (ja) | フォトマスク | |
| KR0119920B1 (ko) | 노광기 해상도 측정용 포토마스크 | |
| KR950004486A (ko) | 웨이퍼의 필드 영역 분할 방법 | |
| KR960014964B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0214749B2 (ja) | ||
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| KR20030000840A (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| JPH0283545A (ja) | 波長選択型フォトマスク |