KR970018320A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR970018320A
KR970018320A KR1019950033160A KR19950033160A KR970018320A KR 970018320 A KR970018320 A KR 970018320A KR 1019950033160 A KR1019950033160 A KR 1019950033160A KR 19950033160 A KR19950033160 A KR 19950033160A KR 970018320 A KR970018320 A KR 970018320A
Authority
KR
South Korea
Prior art keywords
mark
misalignment
overlay measurement
forming
pattern
Prior art date
Application number
KR1019950033160A
Other languages
English (en)
Other versions
KR100257167B1 (ko
Inventor
배상만
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950033160A priority Critical patent/KR100257167B1/ko
Priority to TW085111723A priority patent/TW322630B/zh
Priority to US08/722,877 priority patent/US5668042A/en
Priority to JP8255082A priority patent/JP2859855B2/ja
Priority to GB9620220A priority patent/GB2305736B/en
Publication of KR970018320A publication Critical patent/KR970018320A/ko
Application granted granted Critical
Publication of KR100257167B1 publication Critical patent/KR100257167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 박막 형성이나 식각 공정시의 오류로 인하여 정렬마크가 손상된 반도체웨이퍼에서도 오버레이 측정마크의 외측 마크가 관측 가능하다는 점을 이용하여 노광마스크와 반도체 웨이퍼가 오정렬된 상태에서 몇 개의 샘플링된 다이에 노광을 실시하여 패턴을 형성하고, 이때 오버레이 측정마크의 내측 마크와 정렬마크를 함께 형성한 후, 상기 오버레이 측정마크를 이용하여 오정렬도 X-Y값과 회전각 Θ 값을 구하며, 축소노광장치에 새로 형성된된 정렬마크와 상기 오정렬도를 보상하여 후속 공정을 진행하여 실험 다이를 제외한 나머지 자이들을 정상적으로 완성하였으므로, 불량 처리되는 다이수가 감소되어 공정수율을 향상시킬 수 있다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 개략도.
제4도는 제3도의 반도체소자에 형성된 측정들의 확대 평면도.

Claims (8)

  1. 다수개의 다이들이 배치되어 있으며, 오버레이 측정마크의 어느 한 측정마크가 형성되어 있는 소정 구조의 반도체 웨이퍼상에 패턴을 형성하고자 하는 제1피식각층을 형성하는 공정과, 상기 제1피식각층상에 형성하고자 하는 패턴의 식각마스크가 되는 감광막패턴을 형성하되, 어느 정도 노광마스크와 반도체 웨이퍼가 오정렬된 상태에서 노광하여 감광막패턴을 형성하는 공정과, 상기의 감광막패턴을 식각마스크로하여 상기 제1피각식층을 제거하여 제1피식각층 패턴을 형성하되, 상기 기형성된 마크와 대응되는 오버레이 측정마크를 형성하도록 하고 그 일측에는 정렬마크가 형성되도록 하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 내측 및 외측 측정 마크로 구성되는 오버레이 측정마크를 이용하여 오정렬도를 측정하는 공정과, 상기 구조의 전표면에 피식각층을 형성하는 공정과, 상기 실험다이를 제외한 정상 다이의 피식각층 상에 감광막패턴을 형성하되, 상기 정렬마크의 위치가 작업파일에 입력된 축소노광장치를 이용하여 상기 정렬마크를 인식하여 동일한 노광마스크와 반도체 웨이퍼를 정렬시키되, 반도체 웨이퍼와의 정렬에 상기 오정렬도값에 따라 위치를 보정하여 정렬시킨 축소노광장치를 사용하여 형성하는 공정과, 상기 감광막패턴을 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 공정을 구비하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 정렬마크와 오버레이 측정마크가 스크라이브 라인상에 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 정렬마크가 4∼5×4∼5㎛2크기로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 오버레이 측정마크의 외측마크가 20×20㎛2, 내측 마크가 20×20㎛2크기로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 오정렬된 정도가 오정렬 허용오차 보다 2∼20배 크게 오정렬되어 있는 다이를 10개 이내로 선택하여 1차 오정렬도를 측정하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제1항에 있어서, 상기 정렬마크가 오버레이 측정마크가 100㎛이상의 거리에 위치하도록 형성하는 것을 특징으로 하는 반도체소자의 제조방법 정렬마크.
  7. 제1항에 있어서, 상기 오정렬의 최대치를 X-Y축 방향으로 ±5㎛이하인 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제1항에 있어서, 상기 X-Y축의 오정렬도는 오버레이 측정마크의 내측 마크와 와측마크간의 거리에서 gX=X2-X1, gY=Y2-Y1로 계산하여 얻고, 오회전도 Θ는 다이의 네 모서리 부분에 형성되는 오버레이 측정마크들의 측정값으로부터 얻어지는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019950033160A 1995-09-29 1995-09-29 반도체 소자의 제조방법 KR100257167B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950033160A KR100257167B1 (ko) 1995-09-29 1995-09-29 반도체 소자의 제조방법
TW085111723A TW322630B (ko) 1995-09-29 1996-09-25
US08/722,877 US5668042A (en) 1995-09-29 1996-09-26 Method for aligning micro patterns of a semiconductor device
JP8255082A JP2859855B2 (ja) 1995-09-29 1996-09-26 半導体素子の微細パターンアライメント方法
GB9620220A GB2305736B (en) 1995-09-29 1996-09-27 Method for aligning micro patterns of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033160A KR100257167B1 (ko) 1995-09-29 1995-09-29 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970018320A true KR970018320A (ko) 1997-04-30
KR100257167B1 KR100257167B1 (ko) 2000-05-15

Family

ID=19428706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033160A KR100257167B1 (ko) 1995-09-29 1995-09-29 반도체 소자의 제조방법

Country Status (5)

Country Link
US (1) US5668042A (ko)
JP (1) JP2859855B2 (ko)
KR (1) KR100257167B1 (ko)
GB (1) GB2305736B (ko)
TW (1) TW322630B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310540B1 (ko) * 1998-10-13 2001-11-15 박종섭 반도체 소자의 셀 프로젝션 마스크 제조방법
KR100532361B1 (ko) * 1998-08-17 2006-02-01 삼성전자주식회사 정렬키가 구비된 반도체소자

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923996A (en) * 1997-06-02 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd Method to protect alignment mark in CMP process
US6327513B1 (en) * 1998-04-16 2001-12-04 Vlsi Technology, Inc. Methods and apparatus for calculating alignment of layers during semiconductor processing
US6330355B1 (en) 1999-04-01 2001-12-11 Taiwan Semiconductor Manufacturing Company Frame layout to monitor overlay performance of chip composed of multi-exposure images
US7057299B2 (en) * 2000-02-03 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment mark configuration
US6309944B1 (en) * 2000-05-26 2001-10-30 Taiwan Semiconductor Manufacturing Company Overlay matching method which eliminates alignment induced errors and optimizes lens matching
US6613589B2 (en) * 2001-04-06 2003-09-02 Koninklijke Philips Electronics N.V. Method for improving substrate alignment
US7433509B1 (en) * 2001-10-09 2008-10-07 Nanometrics Incorporated Method for automatic de-skewing of multiple layer wafer for improved pattern recognition
KR100418511B1 (ko) * 2002-03-09 2004-02-14 삼성테크윈 주식회사 반도체 장치의 기판소재 노광방법 및 그 장치
EP2245367A4 (en) * 2008-01-15 2015-08-12 Philip Premysler OMNIDIRECTIONAL LED BULB
US9097412B1 (en) 2012-11-21 2015-08-04 Robert M. Pinato LED lightbulb having a heat sink with a plurality of thermal mounts each having two LED element to emit an even light distribution
JP6360287B2 (ja) 2013-08-13 2018-07-18 キヤノン株式会社 リソグラフィ装置、位置合わせ方法、および物品の製造方法
JP6316036B2 (ja) * 2014-03-14 2018-04-25 東芝メモリ株式会社 フォトマスクの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174717A (ja) * 1985-01-30 1986-08-06 Canon Inc 位置合わせ装置
JPS61222128A (ja) * 1985-03-27 1986-10-02 Fujitsu Ltd 投影露光方法
FR2667440A1 (fr) * 1990-09-28 1992-04-03 Philips Nv Procede pour realiser des motifs d'alignement de masques.
US5545593A (en) * 1993-09-30 1996-08-13 Texas Instruments Incorporated Method of aligning layers in an integrated circuit device
US5545570A (en) * 1995-09-29 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of inspecting first layer overlay shift in global alignment process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532361B1 (ko) * 1998-08-17 2006-02-01 삼성전자주식회사 정렬키가 구비된 반도체소자
KR100310540B1 (ko) * 1998-10-13 2001-11-15 박종섭 반도체 소자의 셀 프로젝션 마스크 제조방법

Also Published As

Publication number Publication date
US5668042A (en) 1997-09-16
KR100257167B1 (ko) 2000-05-15
GB2305736B (en) 1999-06-23
JPH09129551A (ja) 1997-05-16
GB2305736A (en) 1997-04-16
JP2859855B2 (ja) 1999-02-24
TW322630B (ko) 1997-12-11
GB9620220D0 (en) 1996-11-13

Similar Documents

Publication Publication Date Title
US6218200B1 (en) Multi-layer registration control for photolithography processes
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
WO1998049538A1 (en) Monitoring of minimum features on a substrate
KR970018320A (ko) 반도체 소자의 제조방법
KR960014963B1 (ko) 반도체 장치의 제조 방법
US6420077B1 (en) Contact hole model-based optical proximity correction method
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
KR100215897B1 (ko) 정렬도 측정용 오버레이 패턴 형성방법
KR970010569B1 (ko) 반도체 장치의 제조 방법
US6838217B1 (en) Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition
JPH0795543B2 (ja) エツチング方法
CN111948919A (zh) 光刻标记、对准标记及对准方法
KR960014961B1 (ko) 반도체 장치의 제조 방법
US20240297124A1 (en) Flexible design and placement of alignment marks
KR100262667B1 (ko) 반도체장치제조방법
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
US6403978B1 (en) Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices
KR960014964B1 (ko) 반도체 장치의 제조 방법
JPS588132B2 (ja) 集積回路製造方法
KR100278919B1 (ko) 반도체 장치 및 그 제조방법
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
KR0144083B1 (ko) 노광기 해상도 측정용 포토마스크
KR100618689B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR20000003610A (ko) 반도체소자의 정렬마크 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee