DE2044494B2 - Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik - Google Patents

Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik

Info

Publication number
DE2044494B2
DE2044494B2 DE19702044494 DE2044494A DE2044494B2 DE 2044494 B2 DE2044494 B2 DE 2044494B2 DE 19702044494 DE19702044494 DE 19702044494 DE 2044494 A DE2044494 A DE 2044494A DE 2044494 B2 DE2044494 B2 DE 2044494B2
Authority
DE
Germany
Prior art keywords
chip technology
flip chip
soldering
flip
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19702044494
Other languages
English (en)
Other versions
DE2044494A1 (de
Inventor
Friedrich Dipl Ing 8031 Gilchmg Wirbser Oscar Pfeiffer Albert 8000 München Krieger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702044494 priority Critical patent/DE2044494B2/de
Priority to BE771548A priority patent/BE771548A/xx
Priority to GB3981071A priority patent/GB1324733A/en
Priority to FR7131856A priority patent/FR2107213A5/fr
Priority to NL7112323A priority patent/NL7112323A/xx
Priority to LU63868D priority patent/LU63868A1/xx
Priority to US00178168A priority patent/US3770874A/en
Priority to JP6961771A priority patent/JPS5517488B1/ja
Publication of DE2044494B2 publication Critical patent/DE2044494B2/de
Publication of DE2044494A1 publication Critical patent/DE2044494A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/042—Remote solder depot on the PCB, the solder flowing to the connections from this depot
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

Die Erfindung betrifft Anschlußflächen in HybridschalUingen und/oder Verdrahtungsplatten zum Anlöten von Halbleiterbausteinen in Flip-Chip-Technik, insbesondere nach dem Reflow-Solder- Verfahren.
Sollen Flip-Chip-Bausteine nach dem Reflow-Solder-Verfahren auf Substrate aufgelötet werden, so muß im Anschlußbereich eine gleichmäßig geformte Lotkuppe vorhanden ein. Die bisher verwendeten Anschlußflächen besitzen Rechteckform. Beim Verzinnen im Schwall- oderTauchoad ergibt sich durch die Oberflächenspannung des ilii.isigc-· Lotes am Leiterbahrt'anfang eine gekrümmte Oberfläche, wodurch die Lotschicht im Anschlußbereich unterschiedlich dick ist. Dadurch kann es passieren, daß an einzelnen Stellen entweder keine Verbindung zustande kommt oder das überschüssige Lot zu Kurzschlüssen führt.
Müssen einzelne Halbleiterbausteinc im Falle einer Reparatur ausgelötet werden, so wird jedesmal Lot mit abgetragen. Die Lotmcrjge im Anschlußbereich wird dadurch geringer und fehlt beim Wiederaufbringcn von neuen Bausteinen. Ein definiertes nachträgliches Zuführen von Weichlot ist infolge der Kleinheit und der großen Zahl der ncbencinandcrliegenden Anschlußflächcn schwierig und nur unter großem Aufwand möglich.
Als Material für die Anschlußflächcn wird im allgemeinen Gold verwendet, da dieses Metall eine gute Lcitfähigkciffür elektrischen Strom, eine große Beständigkeit gegen chemische Angriffe und eine leichte Bcnetzhai keil durch Lntnialerial hesitzi. Andererseits weist Gold jedoch l\c\i Nachteil auf. sich in zinnhaltigem Lolmateriül relativ stark zu lösen, wodurch eine Aufsprödiing des Lotes und eine ;i Erhöhung seiner Schmcl/.punkttemperaliir hcrvoigerufen wird.
Aufgabe der Erfindung ist es, Anschlußflächen für Halbleiterbausteinc in Flip-Chip-Technik anzugeben, die unter Vermeidung der obengenannten Nat'iteile
ίο eine einwandfreie Verbindung ermöglichen.
Diese Aufgabe wird dadurch gelöst, daß die Anschlußl'lächen in zwei etwa quadratische Teilflächen aufgeteilt sind, die über einen schmalen Steg miteinander verbunden sind.
Du.nit ergeben sich die Vorteile, daß sich auf den quadratischen Teilflächen zwei gleichmäßig geformte Lotkuppen bilden, wobei die innenliegende Kuppe als Anschlußfläche und die äußere als Lotieserve und zugleich als Meßpunkt dient.
Eine weitere bevorzugte Lösung der erfindungsgemäßen Aufgabe ist dadurch gekennzeichnet, daß die Anschlußflächen aus Gold bestehen und mit einer Nickeloberfläche versehen sind.
Diese dünne Nickelschicht bringt den Vorteil, als Diffusionssperre zu wirken, so daß die Entstehung von Gold-Zinn-Verbindungen verhindert wird und die Schmclzpunkttemperatur des Lotes an der Verbindungsstelle erhalten bleibt, auch bei mehrfachem Erhitzen des Lotmaterials, z. B. bei Reparaturarbeiten.
An Hand der Zeichnungen soll die Erfindung näher erläutert werden.
, ,Fig. 1 zeigt eine Draufsicht auf eine erfindungsgemäße Anschlußfläche. Man erkennt auf einem
iiiciitleitenden Substrat 1 zwei quadratische Teilflächen 2, 4, die über einen schmalen Steg 3 miteinander verbunden sind.
Fig. 2 zeigt eine Seitenansicht der gleichen Verbindungsstelle und Anschlußfläche mit einem aufgc- setzten Flip-Chip-Bausfein, jedoch vor dem Erhitzen auf Löttemperatur. Man erkennt auf dem nicht-
^ leitenden Substrat 1 die beiden durch den schmalen Steg 3 verbundenen Teilflächen 2, 4, auf denen sich zwei gleichmäßig geformte Lotkuppen 5 gebildet haben. Ober der inneren TcilänsVhlußfläche 4 wurde eine Anschlußflächc 7 des Halblcitcrbauelemcntes 6 positioniert. Die Anschlußfläche auf dem Substrat I ist aus zwei Schichten aufgebaut, einer Goldschicht 8 und einer als Diffusionssperrc wirkenden Nickelschicht 9. Selbstverständlich kann unter der Goldschicht 8 bei Bedarf eine an sich bekannte Haftschicht vorgesehen werden.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. AnselmißHächen in I lyhridschallungcn und' dlLt VltlIiahtiingsplaltcn zum Aiilötcp. von I IaIbleilerbaustcinen in Flip-Chip-Technik, insbesondere nach ilcm Reflow-Solder-Verfahren, d a durch g c k e η η / υ i c h η e t, daß sic in zwei ciwa quadratische Teilflächcii (2,4) aufgeteilt siml, ilie über einen schmalen Steg (3J miteinander verbunden sind.
2. Anschlußflächen in Hybridschaliunucn und' oder Verdrahtungsplatten zum Anlöten vun Flip-Chip-Bausteinen nach dem Reflow-Solder-Verfahren, insbesondere nach Anspruch 1, dall u i" c h g e k e η η ζ e i c h net, daß sie aus Gold (H) bestehen und mit einer Nickeloberfläche (1J) versehen sind.
DE19702044494 1970-09-08 1970-09-08 Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik Withdrawn DE2044494B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19702044494 DE2044494B2 (de) 1970-09-08 1970-09-08 Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
BE771548A BE771548A (fr) 1970-09-08 1971-08-19 Surfaces de connexion pour la soudure de composants a semi-conducteurs
GB3981071A GB1324733A (en) 1970-09-08 1971-08-25 Substrates
FR7131856A FR2107213A5 (de) 1970-09-08 1971-09-03
NL7112323A NL7112323A (de) 1970-09-08 1971-09-07
LU63868D LU63868A1 (de) 1970-09-08 1971-09-07
US00178168A US3770874A (en) 1970-09-08 1971-09-07 Contact members for soldering electrical components
JP6961771A JPS5517488B1 (de) 1970-09-08 1971-09-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702044494 DE2044494B2 (de) 1970-09-08 1970-09-08 Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik

Publications (2)

Publication Number Publication Date
DE2044494B2 true DE2044494B2 (de) 1972-01-13
DE2044494A1 DE2044494A1 (de) 1972-01-13

Family

ID=5781911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702044494 Withdrawn DE2044494B2 (de) 1970-09-08 1970-09-08 Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik

Country Status (8)

Country Link
US (1) US3770874A (de)
JP (1) JPS5517488B1 (de)
BE (1) BE771548A (de)
DE (1) DE2044494B2 (de)
FR (1) FR2107213A5 (de)
GB (1) GB1324733A (de)
LU (1) LU63868A1 (de)
NL (1) NL7112323A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2732529A1 (de) * 1976-07-20 1978-01-26 Matsushita Electric Ind Co Ltd Schaltungsplatine, insbesondere traeger fuer ein elektrisches bauteil

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110838A (en) * 1976-07-30 1978-08-29 Texas Instruments Incorporated Magnetic bubble memory package
US4132341A (en) * 1977-01-31 1979-01-02 Zenith Radio Corporation Hybrid circuit connector assembly
JPS54121970A (en) * 1978-03-14 1979-09-21 Citizen Watch Co Ltd Package construction of semiiconductor device
US4466184A (en) * 1981-04-21 1984-08-21 General Dynamics, Pomona Division Method of making pressure point contact system
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
EP0110382A3 (de) * 1982-12-01 1987-01-07 Asahi Glass Company Ltd. Anzeigevorrichtung und Verfahren zu deren Herstellung und Abziehbild zur Herstellung eines Anzeigepaneelendstücks
GB2137807B (en) * 1983-04-05 1987-08-12 Plessey Co Plc A semiconductor component and method of manufacture
US4926548A (en) * 1984-10-17 1990-05-22 Amp Incorporated Select solder slot termination method
WO1987000686A1 (en) * 1985-07-16 1987-01-29 Nippon Telegraph And Telephone Corporation Connection terminals between substrates and method of producing the same
US4645285A (en) * 1985-08-26 1987-02-24 Amp Incorporated Sealed insulation displacement connector
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US4837928A (en) * 1986-10-17 1989-06-13 Cominco Ltd. Method of producing a jumper chip for semiconductor devices
US4851966A (en) * 1986-11-10 1989-07-25 Motorola, Inc. Method and apparatus of printed circuit board assembly with optimal placement of components
US5015206A (en) * 1990-04-05 1991-05-14 Die Tech, Inc. Solder terminal
US5425647A (en) * 1992-04-29 1995-06-20 Alliedsignal Inc. Split conductive pad for mounting components to a circuit board
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판
US5613181A (en) * 1994-12-21 1997-03-18 International Business Machines Corporation Co-sintered surface metallization for pin-join, wire-bond and chip attach
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
WO1996031905A1 (en) * 1995-04-05 1996-10-10 Mcnc A solder bump structure for a microelectronic substrate
WO1997019491A1 (en) * 1995-11-20 1997-05-29 Philips Electronics N.V. An electrically conductive wire
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
EP0899787A3 (de) * 1997-07-25 2001-05-16 Mcnc Knotrolliert geformte Lötreservoirszur Volumenerhöhung von Löthöckern und damit hergestellten Strukturen
US5990472A (en) * 1997-09-29 1999-11-23 Mcnc Microelectronic radiation detectors for detecting and emitting radiation signals
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6259608B1 (en) * 1999-04-05 2001-07-10 Delphi Technologies, Inc. Conductor pattern for surface mount devices and method therefor
JP3759344B2 (ja) * 1999-08-02 2006-03-22 アルプス電気株式会社 磁気ヘッド及び磁気ヘッドの製造方法
KR20010017187A (ko) * 1999-08-09 2001-03-05 윤종용 인쇄 회로 기판 및 이 인쇄 회로 기판의 스크린 프린팅을 위한마스크
DE60108413T2 (de) 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
DE10111389A1 (de) * 2001-03-09 2002-09-12 Heidenhain Gmbh Dr Johannes Verbund aus flächigen Leiterelementen
JP2002290021A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 回路基板、回路基板モジュール、及び電子機器
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
WO2004038798A2 (en) 2002-10-22 2004-05-06 Unitive International Limited Stacked electronic structures including offset substrates
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US7358174B2 (en) 2004-04-13 2008-04-15 Amkor Technology, Inc. Methods of forming solder bumps on exposed metal pads
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
CN101296559A (zh) * 2007-04-29 2008-10-29 佛山普立华科技有限公司 焊盘、具有该焊盘的电路板及电子装置
FR2924302B1 (fr) * 2007-11-23 2010-10-22 St Microelectronics Grenoble Procede de fabrication de plots de connexion electrique d'une plaque
JP5307471B2 (ja) * 2008-08-11 2013-10-02 ルネサスエレクトロニクス株式会社 基板の製造方法、基板、基板を備えた装置、判別方法、半導体装置の製造方法
CN102142411B (zh) 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
KR101185859B1 (ko) * 2010-10-19 2012-09-25 에스케이하이닉스 주식회사 반도체 패키지용 범프, 상기 범프를 갖는 반도체 패키지 및 적층 반도체 패키지
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
US8952529B2 (en) * 2011-11-22 2015-02-10 Stats Chippac, Ltd. Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids
US9466925B2 (en) 2013-01-18 2016-10-11 Molex, Llc Paddle card assembly for high speed applications
US9049787B2 (en) 2013-01-18 2015-06-02 Molex Incorporated Paddle card with improved performance
DE102014110473A1 (de) * 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement
US9373915B1 (en) 2015-03-04 2016-06-21 Molex, Llc Ground shield for circuit board terminations
US9466590B1 (en) * 2015-11-13 2016-10-11 International Business Machines Corporation Optimized solder pads for microelectronic components
US9543736B1 (en) * 2015-11-20 2017-01-10 International Business Machines Corporation Optimized solder pads for solder induced alignment of opto-electronic chips
KR102315634B1 (ko) * 2016-01-13 2021-10-22 삼원액트 주식회사 회로 기판
US10756037B2 (en) * 2018-05-15 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabricating method thereof
JP2021190193A (ja) * 2020-05-26 2021-12-13 富士通株式会社 バスバーの接続構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3059152A (en) * 1959-02-05 1962-10-16 Globe Union Inc Plug-in electronic circuit units and mounting panels
DE1185662B (de) * 1961-12-01 1965-01-21 Siemens Ag Loetoesenleiste
NL303035A (de) * 1963-02-06 1900-01-01
US3303393A (en) * 1963-12-27 1967-02-07 Ibm Terminals for microminiaturized devices and methods of connecting same to circuit panels
DE1627762B2 (de) * 1966-09-17 1972-11-23 Nippon Electric Co. Ltd., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2732529A1 (de) * 1976-07-20 1978-01-26 Matsushita Electric Ind Co Ltd Schaltungsplatine, insbesondere traeger fuer ein elektrisches bauteil

Also Published As

Publication number Publication date
US3770874A (en) 1973-11-06
LU63868A1 (de) 1972-01-13
GB1324733A (en) 1973-07-25
NL7112323A (de) 1972-03-10
JPS5517488B1 (de) 1980-05-12
DE2044494A1 (de) 1972-01-13
BE771548A (fr) 1971-12-31
FR2107213A5 (de) 1972-05-05

Similar Documents

Publication Publication Date Title
DE2044494B2 (de) Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
DE2424857C2 (de) Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69837224T2 (de) Mit bleifreiem Lötmittel verbundene elektronische Vorrichtung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE4131413A1 (de) Bondierungsverfahren fuer halbleiterchips
DE2644283C3 (de) Verfahren zum Herstellen eines thermoelektrischen Bausteins
DE3201802A1 (de) Bondverfahren fuer elektronische bauelemente
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE1943519A1 (de) Halbleiterbauelement
DE19606074A1 (de) Verfahren zum Bilden einer Goldplattierungselektrode, ein Substrat auf Basis des Elektrodenbildungsverfahrens und ein Drahtverbindungsverfahren, das dieses Elektrodenbildungsverfahren anwendet
DE2724641C2 (de) Verfahren zum Aufbringen von Lötungen auf Goldschichten
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2839110C2 (de) Verfahren zum Anbringen von schmelzbaren Lötkugeln auf der Oberfläche eines isolierenden Substrats
DE2658302A1 (de) Verfahren zum bonden von integrierten schaltungen
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE2650348A1 (de) Elektrische schaltungsanordnung
CH652737A5 (de) Metallische, silberhaltige paste mit glas und ihre verwendung zum befestigen elektronischer bauteile.
DE2415120A1 (de) Verfahren zur herstellung von halbleiterchips tragenden chiptraegern
WO1996030939A1 (de) Verfahren zur flächenkontaktierung elektronischer bauelemente
DE1953678A1 (de) Schaltungstraeger fuer elektrische Schaltungselemente und -bestandteile,sowie Verfahren zu dessen Herstellung
DE2313327A1 (de) Verfahren zum befestigen einer mit leiterspuren versehenen isolierenden folie an stromleitern auf einem substrat

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee