DE1591186B1 - Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen - Google Patents

Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen

Info

Publication number
DE1591186B1
DE1591186B1 DE19671591186 DE1591186A DE1591186B1 DE 1591186 B1 DE1591186 B1 DE 1591186B1 DE 19671591186 DE19671591186 DE 19671591186 DE 1591186 A DE1591186 A DE 1591186A DE 1591186 B1 DE1591186 B1 DE 1591186B1
Authority
DE
Germany
Prior art keywords
conductor strips
contacts
contact bridges
substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671591186
Other languages
English (en)
Inventor
Perri John Anthony
Chance Dudley Augustus
Jacob Riseman
Im Samuel Sung-Soon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1591186B1 publication Critical patent/DE1591186B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B23K1/0056—Soldering by means of radiant energy soldering by means of beams, e.g. lasers, E.B.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/38—Conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum simultanen Herstellen von Zuführungsverbindungen mittels Kontaktbrücken auf Festkörperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen.
Das Verfahren ist besonders geeignet zur Herstellung von elektrischen Verbindungen zu monolithischen oder integrierten Halbleiterbauelementen, die zur Erstellung von komplexen Festkörpervorrichtungen untereinander mit Leitungsverbindungen zu verknüpfen sind.
In neuerer Zeit ist in der Halbleitertechnik die Tendenz zu beobachten, eine hohe Packungsdichte zu erreichen, wobei möglichst viele aktive und/oder passive Bauelemente in einem möglichst kleinen Volumen unterzubringen sind. Hierdurch werden einmal wegen der gedrängten Bauweise die elektrischen Verbindungen kürzer, wodurch insgesamt eine höhere Arbeitsgeschwindigkeit erreicht wird. Außerdem ergeben sich bei dem genannten Vorgehen geringere Herstellungskosten und größere Zuverlässigkeit der Gesamtanordnung. Einige dieser miniaturisierten Halbleitervorrichtungen bestehen aus einer Anzahl von Dioden, Transistoren usw., welche alle innerhalb eines einzigen Substrates aus dem gleichen Halbleitergrundmaterial hergestellt sind. Andere Fabrikationsverfahren bringen die individuellen Halbleitervorrichtungen in oder auf einer tragenden Unterlage an, die aus irgendeinem gewünschten isolierenden Material bestehen kann. Diese Herstellungsverfahren wurden intensiv entwickelt, um die Benutzung der hergestellten Halbleiterbauelemente in großen, komplexen elektronischen Apparaturen zu ermöglichen, beispielsweise in Datenverarbeitungsmaschinen mit hohen Arbeitsgeschwindigkeiten. Gleichgültig jedoch, in welcher Weise die miniaturisierten Halbleitervorrichtungen selbst hergestellt wurden, stets sind mechanische und elektrische Verbindungen erforderlich zwischen jedem einzelnen Halbleiterbauelement und dem dieses tragenden Substrat. Monolithische oder integrierte Schaltungen haben den Vorzug der Preiswürdigkeit und skid äußerst zuverlässig, jedoch treten bei diesen technische Probleme auf, welche wesentlich im Zusammenhang stehen mit den erforderlichen elekirischen Verbindungen der Teilschaltungen der Gesamtschaltung mit der restlichen Schaltung bzw. mit dem tragenden Substrat. Infolgedessen ist eine Herstellung von elektrischen Systemen, beispielsweise von Datenverarbeitungsmaschinen, unmöglich, sofern es nicht gelingt, das genannte Problem der zuverlässigen elektrischen Verbindung zwischen Halbleitervorrichtung und tragendem Substrat zu lösen. Bei der Herstellung derartiger Zwischenverbindungen ist es wichtig, eine genügende elektrische Leitfähigkeit sowie eine gute mechanische Haftung zu erreichen. Fernerhin müssen diese Verbindungen in der Lage sein, den auf sie bei Temperaturdifferenzen wegen der verschiedenen Ausdehnungskoeffizienten der einzelnen verbundenen Teile einwirkenden Kräfte zu widerstehen. Fernerhin muß die Verbindung die in den Halbleitervorrichtungen erzeugte Wärme mit einem genügend hohen Wirkungsgrad abführen können, sie muß eine ausgezeichnete metallurgische Kompatibilität sowie hohe Korrosionsbeständigkeit aufweisen. Ferner muß im Hinblick auf die außerordentlich kleinen Abmessungen der zu handhabenden Festkörperelemente der Verfahren besonders auf die Massenproduktion der Mikrominiaturisierung abgestimmt sein.
Bei den bisher bekanntgewordenen Verfahren zur Herstellung derartiger Verbindungen, die sich im wesentlichen an sich bekannter Aufdampfverfahren bedienten, war es schwierig, Kurzschlüsse zwischen den Kanten der Halbleiterchips und den aufgedampften, die Verbindung bewirkenden metallischen Bereichen zu vermeiden. Außerdem waren gewisse Abschattungseffekte, die bei derartigen Aufdampfverfahren bekanntlich auftreten, ein Grund für die untere Grenze der Abmessung zwischen zwei benachbarten Zuführungen, um nur einige bisher vorhandene Nachteile zu nennen.
In der Halbleitertechnik ist weiterhin eine große Zahl von Verfahren zum Herstellen von Zuführungsverbindungen bei Festkörpern und/oder Hybridbauelementen bekannt, die sich durchweg von der Aufdampftechnik abweichender Methoden bedienen. Diese Verfahren erstrecken sich ebenfalls fast ausschließlich auf Anordnungen, bei denen die Kontaktierungsbereiche sowohl elektrisch leitende als auch mechanisch tragende Verbindungen darstellen.
So behandelt z. B. die deutsche Patentschrift 1156 457 eine über vertikale Zwischenstifte vorgenommene kontaktierende Befestigung von kleineren Bauelementen auf Substrate. Ähnliche Maßnahmen liegen der französischen Patentschrift 1353 689 zugrunde, welche eine Anordnung betrifft, bei der kleinere, als Modul bezeichnete Bauelemente durch Kontaktieren in eine größere Baueinheit einbezogen werden.
Weitere ähnliche Kontaktierungsverfahren, bei denen ebenfalls im Gegensatz zur vorliegenden Erfindung fest an dem Modul angebrachte Kontakte mit den Endpunkten bestimmter Leitungsführungen auf einem Substrat direkt galvanisch und mechanisch befestigt werden, sind offenbar dem Prinzip nach bereits vor der Einführung der Mikrominiaturisierung in Verbindung mit verhältnismäßig großen Schaltungsstrukturen benutzt worden, wie z. B. aus dem deutschen Gebrauchsmuster 1892 316 ersichtlich ist.
Der vorliegenden Erfindung liegt die Aufgabe zugründe, ein Verfahren zur simultanen Aufbringung von als Kontaktbrücken ausgebildeten Zwischenverbindungen zur Herstellung von komplexen Festkörpervorrichtungen anzugeben, die eine gute elektrische Leitfähigkeit, eine gute mechanische Haftung, ausgezeichnete metallurgische Kompatibilität sowie hohe Korrosionsfestigkeit und vor allem eine hohe mechanische Flexibilität aufweisen und daher die Nachteile bisher bekannter Verfahren weitgehend vermeiden.
Das die genannten Aufgaben lösende Verfahren benutzt eine Vielzahl von als Kontaktbrücken dienenden Leiterstreifenstücke und ist dadurch gekennzeichnet, daß ein Substrat aus isolierendem Material und mit einem auf der Oberfläche aufgebrachten, der Schaltung der gesamten Festkörpervorrichtung entsprechenden Leitungsmuster mit Vertiefungen versehen wird, daß eine entsprechende Anzahl von aktive Verstärkerelemente enthaltenden Festkörperbauelementen oder Chips mit einer Vielzahl von den Elektroden dieser aktiven Elemente führenden Kontakten so in diese Vertiefungen eingepaßt und an deren Boden befestigt werden, daß die Kontakte mit den diesen zugeordneten Leiterstreifen des Leitungsmusters fluchten und die oberen Kanten aller Kontakte und diejenigen der zugeordneten Leiterstreifen
möglichst in einer gemeinsamen Ebene liegen, daß _ eine abziehbildartige Vorrichtung mit einer nach der Verbindungsherstellung leicht zu entfernenden tragenden Rückschicht, einer Zwischenschicht sowie mit einem auf dieser angebrachten Muster von als Kontaktbrücken dienenden Leiterstreifen aus elektrisch gut leitendem Material zur Überbrückung der Abstände zwischen den Kontakten des Leitungsmusters auf dem Substrat unter Einjustierung der Leiterstreifen bezüglich der zu überbrückenden Leiterlücken mit der tragenden Rückschicht von der Oberfläche des Substrates abgewandt auf dieses aufgelegt wird und daß nach Herstellung einer möglichst guten Kontaktierung zwischen den überbrückenden Leiterstreifen und den Kontakten bzw. den Endbereichen der Leiterstreifen die tragende Rückschicht der abziehbildartigen Vorrichtung entfernt wird.
Als zweckmäßige Weiterbildung des Erfindungsgedankens lassen sich spezielle Schaltungen in der Weise erstellen, daß die erforderlichen Leitungsführungen mindestens teilweise innerhalb einer sand-
• wichartigen Struktur aus einer Vielzahl von isolierenden Schichten eingebettet verlaufen, wobei die Kontaktbrücken auf der Unterseite der untersten Schicht vorgesehen sind.
Die Aufbringung der Kontaktbrücken auf die zu verbindenden Kontakte erfolgt in gleicher Weise wie beim Vorliegen nur einer einzigen Schaltungsebene auf der Oberseite des Substrates. Eine Ablösung der Trägerschicht von den mit den Kontakten verlöteten Kontaktbrücken kann natürlich nur im zuletzt genannten Fall erfolgen, da bei der sandwichartigen Schaltungsanordnung diese Schicht gleichzeitig Teile der Leitungsführungen aufnimmt.
Auch elektrische Querverbindungen zwischen verschiedenen Schaltungsebenen der sandwichartigen Schaltungsanordnung lassen sich verhältnismäßig einfach realisieren, indem senkrecht zum Schichtverlauf durch die zu verbindenden Leiterstreifen Löcher gebohrt und diese mit elektrisch leitendem Material ausgefüllt werden.
In der Technik der gedruckten Schaltungen wurde
»bereits Gebrauch von abziehbildartigen Vorrichtungen gemacht. So ist bereits bekannt, ein Schaltbild zu drucken, indem man sich eines Blattes Papier als Grundlage bedient, auf das die zu erstellenden leitenden Verbindungswege mittels Dextrin aufgeklebt sind. Da dieser Klebstoff wasserlöslich ist, kann nach Aufbringung der leitenden Verbindungswege das Leitungsmuster tragende Papier leicht abgelöst werden. Über dem Leitungsmuster auf dem tragenden Papier ist eine dünne Lackschicht angebracht, die dazu dient, das Leitungsmuster während des Übertragungsvorganges von dem tragenden Papier auf das Substrat in der erforderlichen Justierung festzuhalten. Das Abziehbild wird dann in Wasser aufgeweicht, bis das Leitungsmuster, welches nunmehr von der Lackschicht in der erforderlichen Konfiguration zusammengehalten wird, sich ablöst. Danach wird das Leitungsmuster auf das Sustrat übertragen und mit diesem abgebunden, während es auf der Lackschicht schwimmt. Die vorliegende Erfindung unterscheidet sich von dem genannten Verfahren unter anderem darin, daß die die Zwischenverbindungen herstellenden leitenden streifenförmigen Verbindungen selbsttragend sind, d. h., diese besitzen eine ausreichende mechanische Festigkeit, den innerhalb der erstellten Leiterbrücken auftretenden mechanischen Kräften zu widerstehen. Weiterhin erfolgt die eigentliche, die Kontaktierung sicherstellende metallurgische Verbindung der überbrückenden mit den untereinander zu verbindenden Leiterteilen, während die tragende Rückschicht noch in Verbindung mit dem die Verbindung bewirkenden Leitungsmuster steht, wodurch eine leichtere Handhabung beim Ubertragungsvorgang selbst ermöglicht wird.
Einzelheiten der vorliegenden Erfindung gehen aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels sowie aus den Figuren hervor. In diesen bedeuten
Fig. 1 eine vergrößerte, teilweise perspektivisch dargestellte Ansicht eines Halbleiterchips, das in eine Vertiefung eines tragenden Substrates eingepaßt ist mit Kontakten auf der Oberfläche, die mit zugeordneten Leitern des auf der Oberfläche des Substrates befindlichen Leitungsmusters zu verbinden sind,
Fig. 2 Draufsicht auf eine abziehbildartige Vorrichtung mit einer ablösbaren Trägerschicht, auf der eine Zwischenschicht und auf dieser ein Muster aus leitenden Streifen aufgebracht sind,
F i g. 3 eine Schnittdarstellung einer unter Einhaltung von Justierungsvorschriften auf die Oberfläche von Fig. 1 aufgebrachten abziehbildartigen Vorrichtung,
Fig.4 eine Darstellung der Verbindungen nach ihrer Fertigstellung,
Fig. 5, 6 und 7 Teildarstellungen in Schnittdarstellung zur Erläuterung des metallurgischen Verbindungsvorganges durch Thermokompression, durch Benutzung von Ultraschall oder Laserstrahlen,
Fig. 8 eine teilweise perspektivische in auseinandergezogener Darstellung gezeichnete Ansicht einer Variante der vorliegenden Erfindung,
F i g. 9 eine teilweise Schnittdarstellung, welche die Fig. 8 nach Zusammenfügung der abziehbildartigen Vorrichtung des zu kontaktierenden Substrates darstellt.
Das in F i g. 1 als Träger für die Gesamtvorrichtung dienende Substrat 11 besteht aus irgendeinem geeigneten elektrisch isolierenden Material, beispielsweise aus Glas, vorzugsweise aus einem keramischen Material mit etwa 96% Gehalt an Aluminiumoxyd. Das Substrat 11 ist mit einer größeren Anzahl von Vertiefungen 12 versehen, von denen nur eine in der Zeichnung gezeigt ist. Die Vertiefungen 12 werden durch Einpressen dieser Konfiguration hergestellt, während die Keramikplatte sich noch im ungebrannten Zustand befindet. Eine andere Möglichkeit besteht auch darin, daß die Vertiefung 12 durch das Zusammenfügen einer vorgebohrten Aluminiumoxydplatte mit einer weiteren unbearbeiteten Platte aus Aluminiumoxyd hergestellt wird. In einem Ausführungsbeispiel betrugen die Abmessungen der Vertiefung 0,15-0,15 mm bei einer Tiefe von 0,25 mm. Die Abmessungen dieser Vertiefungen sind jedoch nicht kritisch.
Eine Reihe von streifenförmigen leitenden Gebilden oder sogenannten »Lands« 13 werden auf die Oberfläche 14 des Substrates 11 aufgebracht, wobei diese bis dicht an die Kante der Vertiefung herangeführt werden. In den weiter von der Vertiefung entfernten Gebieten des Substrates befinden sich klemmenartige Gebilde, welche in das Substrat eingelassen, aber in der Zeichnung nicht gezeigt sind. Das Leitungsmuster 13 wird durch wohlbekannte Verfahren, beispielsweise durch Auf dampf ung unter Be-
sein, so daß gewisse Höhenunterschiede zwischen den Leitungsführungen 13 und den Kontakten 17 ausgeglichen werden können. Außerdem sollte diese Schicht höhere Temperaturen vertragen, so daß keine 5 Beeinträchtigung während der für die Verbindungsherstellung erforderliche Aufheizung zu befürchten ist. Das Material für die Rückschicht kann entweder elektrisch leitend oder auch elektrisch isolierend sein, obwohl im allgemeinen elektrisch isolierende
leiterchip 15 der monolithischen bzw. integrierten Bauweise aus Silizium, Germanium od. dgl. eingepaßt, der eine Vielzahl von aktiven Halbleiterbauelementen umfaßt.
In einem typischen Ausführungsbeispiel sind die Abmessungen des Halbleiterchips 1,4 -1,4 mm, bei einer Tiefe von 2-10""2mm. Der Chip 15 ist innerhalb der Vertiefung mit einer Bindeschicht 16 auf
nutzung von Masken, durch Siebdruckverfahren oder
durch andere Druckverfahren nach einer geeigneten
Vorbereitung der Oberfläche des Substrates hergestellt. Die leitenden Gebilde dieses Leitungsmusters
13 sind aus elektrisch gut leitenden Materialien, z. B.
aus Aluminium, Kupfer oder aus einem oder
mehreren Edelmetallen od. dgl. hergestellt. In einem
Ausführungsbeispiel sind diese leitenden Streifen
durch Aufdampfen durch eine Maske hergestellt und
bestehen aus Chrom, Kupfer und geringen Spuren io Materialien vorzuziehen sind, da in diesem Falle die Gold. Die an der Oberfläche des Substrates befind- hergestellten Verbindungen noch vor Durchführung liehen Leitungsmuster besitzen eine Dicke von etwa der metallurgischen Verbindung elektrisch auf 2,5-10-2mm, eine Breite von etwa 10-10~2mm, Durchgang geprüft werden können. Das Material und die Mittellinien einander benachbarter Streifen sollte außerdem transparent sein, wodurch die auf der Leitungsführung besitzen einen Abstand von 15 der Rückschicht aufgebrachten Kontaktbrücken opetwa 10 · 10~2 mm. In die Vertiefung 12 ist ein Halb- tisch bezüglich des Leitungsmusters auf dem Substrat justiert werden können. Beispiele für gut brauchbare Materialien sind Aluminium, Kupfer, Papier oder andere dünnschichtige Materialien, wel-20 ehe zur Verstärkung mit Kunstharzen wie Tetrafluoräthylen, Fluorkarbonharzen, Polyäthylen, Terephtylenharzen, Polyimiden oder ähnlichen Substanzen imprägniert sind. In einem Ausführungsbeispiel wird eine etwa 2,5 · 10~2 mm starke tragende
deren Boden befestigt. Diese bindende Schicht 16 25 Rückschicht aus Kaptonpolyimid benutzt, wird durch Aufdampfen eingebracht und besteht aus Die tragende Rückschicht 19 ist mit einer adhä-
metallischen Schichten aus Chrom und Gold auf siven Rückschicht 20, z. B. aus Methacylat oder dem Boden der Vertiefung mit einer Dicke von Polyacylat enthaltenden Lösungsmitteln bedeckt, 1 bis 5 μ. Bei der Einbringung wird das Substrat 11 welche sehr leicht in Aceton löslich sind und die auf eine erhöhte Temperatur, typischerweise auf 30 ihrerseits eine Trennschicht bilden, die es erlaubt, 3500C, erhitzt. Die Goldmetallisierung dient zur Er- in leichter Weise die aufzubringenden Kontaktzeugung emesGold-Sihzium-Eutektikums zum Zwecke brücken 21 von der tragenden Schicht 19 abzulösen, der Verbindung des Chips 15 mit dem Substrat 11. Es ist klar, daß derartige adhäsive Schichten nicht Zusätzlich wird eine Metallschicht aus 2,5 μ Gold auf unbedingt erforderlich sind. Es ist lediglich wichtig, derjenigen Oberfläche des Chips 15 aufgedampft, 35 daß eine Trennung der Kontaktbrücken 21 von der welche mit dem Substrat 11 zu verbinden ist, wo- tragenden Rückschicht 19 leicht vorgenommen werdurch die Bildung eines Gold-Silizium-Eutektikums den kann, ohne daß die Streifen 21 selbst beschädigt zur Abbindung sichergestellt wird. Bei dem eigent- werden.
liehen Verbindungsvorgang wird ein Druck von Die Kontaktbrücken 21 auf der adhäsiven Schicht
300 g auf die obere Fläche des Chips 15 ausgeübt, 40 20 sind durch Aufbringen einer zusammenhängenden während dieser mit dem Substrat auf eine Tempe- metallischen Schicht und anschließendes Ätzen ratur oberhalb von 370° C für eine Zeitdauer aufge- durch Aufdampfungsverfahren unter Benutzung von heizt wird, die zur Bildung einer sicheren Verbindung Masken oder durch andere wohlbekannte Verfahren ausreicht. Die Verbindung hat gute Korrosionsbe- aufzubringen, wobei für die metallische Schicht Maständigkeit und eine hohe thermische Leitfähigkeit. 45 terialien hohen elektrischen Leitvermögens, wie AIu-Der Chip 15 besitzt auf seiner Oberfläche eine minium, Kupfer oder eines oder mehrere Edelme-Vielzahl von metallischen Kontakten 17, welche inner- talle usw. in Frage kommen, halb geeigneter Durchbrüche in einer Glasschutzschicht Die Kontaktbrücken 21 sollten eine solche Stärke
des Chips 15 eingepaßt sind bzw, durch diese hindurch- besitzen, daß sie mechanisch stabil genug sind, um führen. Jeder Kontakt 17 befindet sich in Fluchtung 50 sich selbst zu tragen, wenn erst einmal die zu bemit einem zugeordneten Leiterstreifen des auf der werkstelligende Verbindung durchgeführt ist und die Oberfläche des Substrates 11 befindlichen Leitungs- tragende Rückschicht 19 entfernt wurde. In einem musters. Die oberen Kanten der einzelnen Kontakte Ausführungsbeispiel bestanden die Kontaktbrücken 17 sollten so gut wie möglich in einer gemeinsamen 21 aus sukzessiven Lagen aus Kufer, Zinn, Blei und Ebene liegen, der nach Möglichkeit auch die oberen 55 Gold, die mittels Aufdampfverfahren unter BeKanten aller Leiterstreifen angehören sollten. Die nutzung von Masken auf die adhäsive Schicht aufKontakte 17 sind in der gleichen Weise hergestellt,
wie dies für die Leiterstreifen 17 der Fall ist, und bestehen auch aus ähnlichen Materialien.
F i g. 2 zeigt eine abziehbildartige Vorrichtung 18, 60 mit einer entfernbaren tragenden Rückschicht 19 und einer auf dieser haftenden Schicht 20 sowie mit einer Mehrzahl von Kontaktbrücken 21, welche in einem der zu bewerkstelligenden elektrischen Verbindungen
entsprechenden Muster auf dieser zweiten Schicht 65 13 sowie den metallischen Kontakten 17 verlaufen, angebracht ist. Eine Vielzahl von Materialien kann Lediglich ein geringer Druck ist erforderlich, um für die Rückschicht 19 des Abziehbildes benutzt einen Kontakt zwischen den eben erwähnten leitenwerden. Im allgemeinen sollte das Material flexibel den Organen herzustellen, der durch die Klammern
gebracht wurden. Die Kontaktbrücken 21 besaßen eine Breite von 3,75 · 10~2 mm, eine Dicke von l,2-10-2mm sowie eine Länge von 0,5 mm.
Fig. 3 zeigt die abziehbildartige Vorrichtung 18, die zur Herstellung der gewünschten Verbindung in die richtige Lage oberhalb des Substrates 11 gebracht ist, wobei die Kontaktbrücken in Fluchtung mit den auf dem Substrat angebrachten Leitungsführungen
22 unter Erwärmung der Gesamtanordnung realisiert werden kann. Sofern gewünscht, kann während dieses Verfahrensschrittes eine auch die Klammern tragende Halterung 23 dienen, die für Justierzwecke mit Stiften versehen ist, die durch entsprechende Bohrungen innerhalb der tragenden Rückschicht 19 der abziehbildartigen Vorrichtung hindurchgeführt werden, wodurch eine richtige Orientierung der Kontaktbrücken 21 bezüglich der mit diesen zu verbindenden Leitungsmuster sichergestellt werden kann.
Nach diesen Vorbereitungen werden die Kontaktbrücken 21 mit den Lands 13 sowie mit den Kontakten 17 verbunden. Hierzu stehen zahlreiche Verfahren zur Verfügung. Bei der sogenannten Lötverbindungsmethode nach F i g. 3 werden die Endbereiche des Leitungsmusters auf dem Substrat und die Kontakte 17 mit Lötzinn vorverzinnt, welches aus 90% Blei und 10% Zinn besteht. Das Substrat 11 wird dann z. B. in der Halterung 23 erhitzt, bis das Substrat die Temperatur erreicht, bei welcher das Lötzinn hinreichend erweicht und die Streifen 21 mit den äußeren Enden der Lands 13 sowie mit den Kontakten 17 abbinden. Das Substrat wird dann gekühlt, wonach die Kontaktbrücken 21 in fester Verbindung mit den Endbereichen der Lands 13 und den Kontakten 17 stehen. Dieses Verfahren besitzt den Vorteil, daß alle Kontakte 17 des Chips gleichzeitig mit den Endbereichen der zugeordneten Lands 13 in einem Arbeitsgang verbunden werden können.
Nunmehr wird die tragende Rückschicht der abziehbildartigen Vorrichtung von den Kontaktbrücken 21 getrennt. Die Klammern 22 werden entfernt, und das Substrat wird in ein Lösungsmittel, beispielsweise in Aceton eingebracht, welches die adhäsive Schicht 20 auflöst, wodurch die tragende Rückschicht 19 von selber herabfällt oder zumindest mit Leichtigkeit abgestreift werden kann, wobei die Kontaktbrücken 21 zwischen den Lands 13 und den Kontakten 17 (Fig. 4) verbleiben. Das Lösungsmittel hat keine wesentliche Wirkung auf die leitenden Materialien, auf die Chips und auf das Substrat. Anschließend wird das Substrat 11 getrocknet. Bei der Verbindungstechnik, die sich der Thermokompression bedient und welche in F i g. 5 dargestellt ist, wird zunächst die gesamte Anordnung auf eine erhöhte Temperatur, typischerweise auf 32O0C gebracht, wobei der zackenförmige Ansatz eines Thermoverbindungswerkzeuges die tragende Rückschicht der Abziehbildvorrichtung 19 sowie die adhäsive Schicht 20 durchdringt und die Enden der Kontaktbrücken 21 auf die Kontakte 17 bzw. auf die Enden der einzelnen Lands 13 des Leitungsmusters auf dem Substrat preßt. Es ist klar, daß ein Werkzeug zur gleichzeitigen Thermoverbindungsherstellung mit einer Vielzahl von auf die zu verbindenden Stellen aufzusetzenden Zacken benutzt werden kann. Der eigentliche Bindungsvorgang kann weiterhin auch durch ein Ultraschallverfahren, wie es in der F i g. 6 angedeutet ist, durchgeführt werden. Hierbei wird das den Ultraschall applizierende Werkzeug in ähnlicher Weise wie bei der Thermokompressionsverbindung durch die Schichten der abziehbildartigen Vorrichtung hindurchgeführt und die eigentliche Bindung selbst durch Ultraschallenergie bewerkstelligt. Man kann weiterhin auch einen Laser oder einen Elektronenstrahl dazu benutzen, um die zur Verbindung benötigte Energie zu applizieren, wie dies in F i g. 7 dargestellt ist. Hier wird der Energiestrahl durch fokussierende Mittel, beispielsweise durch ein Linsensystem 27 auf die zu verbindende Stelle gerichtet, wobei die Zeitdauer so gewählt wird, daß die für die Verbindung erforderliche Energie absorbiert werden kann. Es sei angemerkt, daß bei den letzten drei Beispielen die für die Verbindung erforderliche Wärme durch die abziehbildartige Vorrichtung hindurch zugeführt wird.
Messungen der hergestellten Verbindungen ergaben, daß der Widerstand einschließlich der beiden Verbindungspunkte und der Kontaktbrücke etwa 0,3 Ω pro Brücke bei Benutzung des Lötverfahrens und 0,2 Ω pro Brücke bei Benutzung des Thermokompressionsverfahrens betrug. Die Verbindungen waren haltbar bei Beschleunigungen bis zu einer Größe von 80 000 g bei mit Zentrifugen über eine Zeitdauer von drei Minuten durchgeführten Versuchen. Gleichfalls wurde Widerstandsfähigkeit der Verbindungen gegenüber Schüttelbeanspruchungen von 10 000 g festgestellt. Mikroschnitte der hergestellten Verbindungen zeigten eine ausgezeichnete metallurgische Beschaffenheit.
Die F i g. 8 und 9 zeigen weitere Ausführungsbeispiele entsprechend dem Erfmdungsgedanken der vorliegenden Erfindung, in denen eine spezielle Schaltung bezüglich der in dieser erforderlichen Verbindungen mit Hilfe von abziehbildartigen Vorrichtungen hergestellt werden, wobei die Trägerschicht der aufgebrachten Metallstreifen nicht entfernt wird. Ein die Gesamtanordnung tragendes Substrat 51 ist mit einer Vielzahl von Vertiefungen 52 versehen. Eine Reihe von Leiterstreifen oder Lands befinden sich auf der Oberfläche 54 des Substrates 11, die alle in die unmittelbare Nähe der Kanten der eingebrachten Vertiefungen führen. Chips 55 sind innerhalb der Vertiefungen angebracht, wobei eine verbindende Schicht 56 sich zwischen Substrat und zu befestigenden Chips am Boden der einzelnen Vertiefungen befindet. Jedes Chip ist mit einer Vielzahl von metallischen Kontakten 57 versehen, welche so angeordnet sind, daß sie mit den Lands fluchten und so nahe als möglich an diese heranführen. Auch hier sollten nach Möglichkeit alle Kontakte innerhalb der gleichen Fläche etwas oberhalb der Oberfläche des Substrates liegen. Eine abziehbildartige Vorrichtung 38 umfaßt eine Vielzahl von isolierenden Schichten 59, beispielsweise aus Kaptonpolyimid oder ähnlichen Substanzen. Eine Vielzahl von Kontaktbrücken 60 sind mittels irgendwelcher Maskierungsverfahren auf der Trägerschicht angebracht, wobei dies durch elektrochemische Niederschlagsverfahren oder auch durch andere Verfahren geschehen kann. Nach dieser Metallisierung werden die verschiedenen Schichten zusammengefügt, so daß sich die in der Abbildung gezeigte sandwichartige Struktur ergibt. An vorher bestimmten Stellen werden Löcher in den verschiedenen Schichten und in den auf oder zwischen diesen befindlichen Leiterstreifen angebracht, so daß durch in diese einzubringende galvanische Niederschläge elektrische Querverbindungen 62 zwischen in verschiedenen Ebenen liegenden Leiterstreifen hergestellt werden können. Die abziehbildartige Vorrichtung 38 wird auf das Substrat 51 unter Einhaltung der erforderlichen Justierung aufgebracht, wobei die Kontaktbrücken 60 auf der untersten Schicht so einjustiert werden müssen, daß sie mit den auf dem Substrat befindlichen Lands 53 und den Kontakten 57
009583/317
fluchten. Die Kontaktbrücken 60 werden dann mit den Leitern 53 bzw. den Kontakten 57 in einer der bereits oben geschilderten Weise verbunden. Dieses Ausführungsbeispiel besitzt den Vorteil, daß die Verbindungen in einem einzigen Verfahrensschritt durchgeführt werden können. Gleichzeitig können verschiedene nicht identische Schaltungen innerhalb der abziehbildartigen Vorrichtung 58 realisiert werden, derart, daß eine Anordnung von Chips 55 zwar mit ähnlichen, aber nicht identischen Verbindungen bestückt wird, so daß äußerlich völlig gleich aussehende, die gleiche Zahl von Chips aufweisende Vorrichtungen doch verschiedene Schaltungsfunktionen erfüllen.

Claims (10)

Patentansprüche:
1. Verfahren zum simultanen Herstellen einer Vielzahl von Zuführungsverbindungen mittels Kontaktbrücken auf Festkörperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen, dadurch gekennzeichnet, daß ein Substrat (11) aus isolierendem Material und mit einem auf der Oberfläche aufgebrachten, der Schaltung der gesamten Festkörpervorrichtung entsprechenden Leitungsmuster (13) mit Vertiefungen (12) versehen wird, daß eine entsprechende Anzahl von aktive Verstärkerelemente enthaltenden Festkörperbauelementen oder Chips (15) mit einer Vielzahl von zu den Elektroden dieser aktiven Elemente führenden Kontakten (17) so in diese Vertiefungen eingepaßt und an deren Boden befestigt werden, daß die Kontakte (17) mit den diesen zugeordneten Leiterstreifen des Leitungsmusters (13) fluchten und die oberen Kanten aller Kontakte und diejenigen der zugeordneten Leiterstreifen möglichst in einer gemeinsamen Ebene liegen, daß eine abziehbildartige Vorrichtung (18) mit einer nach der Verbindungsherstellung leicht zu entfernenden tragenden Rückschicht (19), einer Zwischenschicht (20) sowie mit einem auf dieser angebrachten Muster von als Kontaktbrücken dienenden Leiterstreifen (21) aus elektrisch gut leitendem Material zur Überbrückung der Abstände zwischen den Kontakten (17) des Leitungsmusters auf dem Substrat unter Einjustierung der Leiterstreifen (21) bezüglich der zu überbrückenden Leiterlücken mit der tragenden Rückschicht von der Oberfläche des Sub-. strates abgewandt auf dieses aufgelegt wird und daß nach Herstellung einer möglichst guten Kontaktierung zwischen den überbrückenden Leiterstreifen (21) und den Kontakten (17) bzw. den Endbereichen der Leiterstreifen (13) die tragende
Rückschicht (19) der abziehbildartigen Vorrichtung (18) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Chips mittels einer dünnen Schicht eines Ge-Au-Eutektikums in den Vertiefungen des Substrates befestigt werden.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die als Kontaktbrücken dienenden Leiterstreifen (21) mittels eines Lotes aus 90% Pb und 10°/aSn mit den Kontakten (17) bzw. den äußeren Enden der Leiterstreifen des Leitungsmusters (13) verbunden werden.
4. Verfahren nach den Ansprüchen 1, 2 und 3, dadurch gekennzeichnet, daß die als Kontaktbrücken dienenden Leiterstreifen (21) vorverzinnt werden.
5. Verfahren nach den Ansprüchen 1, 2 und 3, dadurch gekennzeichnet, daß die Kontakte der Chips sowie die zu kontaktierenden Endbereiche der Leiterstreifen des Leitungsmusters (13) auf dem Substrat vorverzinnt werden.
6. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die als Kontaktbrücken dienenden Leiterstreifen (21) durch Thermokompression mit den Kontakten des Chips sowie mit den äußeren Bereichen der Leiterstreifen des Musters (13) verbunden werden.
7. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die als Kontaktbrücken dienenden Leiterstreifen (21) durch Zuführung von Ultraschallenergie an die zu kontaktierenden Stellen mit den Kontakten der Chips sowie den äußeren Bereichen der Leiterstreifen des Musters (13) verbunden werden.
8. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die als Kontaktbrücken dienenden Leiterstreifen (21) durch Zuführung von Energie mittels eines Laserstrahls an die zu kontaktierenden Stellen mit den Kontakten der Chips sowie den äußeren Bereichen der Leiterstreifen des Musters (13) verbunden werden.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die abziehbildartige Vorrichtung eine sandwichartige Struktur besitzt, innerhalb der die als Kontaktbrücken dienenden Leiterstreifen (60) auf mehrere Ebenen verteilt sind, daß elektrisch leitende Querverbindungen zwisehen Leiterstreifen verschiedener Ebenen vorgesehen sind und daß die verschiedenen, die den herzustellenden Verbindungen entsprechenden Leitungsmuster tragenden Schichten der abziehbildartigen Vorrichtungen nach Fertigstellung der Verbindungen an ihrem Ort verbleiben.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die elektrischen Querverbindungen zwischen in verschiedenen Ebenen angeordneten, als Kontaktbrücken dienenden Leiterstreifen (60) durch Herstellen von Bohrungen (62) durch die sandwichartige Struktur hindurch und durch Einbringen von galvanisch leitendem Material (61) an diesen Bohrungen hergestellt werden.
Hierzu 1 Blatt Zeichnungen
DE19671591186 1966-03-09 1967-03-03 Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen Withdrawn DE1591186B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53307366A 1966-03-09 1966-03-09

Publications (1)

Publication Number Publication Date
DE1591186B1 true DE1591186B1 (de) 1971-01-14

Family

ID=24124356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671591186 Withdrawn DE1591186B1 (de) 1966-03-09 1967-03-03 Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen

Country Status (7)

Country Link
US (1) US3614832A (de)
CH (1) CH448198A (de)
DE (1) DE1591186B1 (de)
FR (1) FR1521440A (de)
GB (1) GB1162184A (de)
NL (1) NL149674B (de)
SE (1) SE345343B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3701343A1 (de) * 1986-01-22 1987-07-23 Sharp Kk Verfahren zur montage eines lsi- bzw. ic-bausteins auf einer verdrahtungsunterlage
DE3641353A1 (de) * 1986-12-03 1988-06-09 Schoeller & Co Elektrotech Einrichtung zur kontaktierung von anschluessen

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2057126C3 (de) * 1970-05-14 1975-11-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung und Verfahren zur Kontaktierung von Halbleiterbauelementen
DE2151765C2 (de) * 1970-11-05 1983-06-16 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen
FR2150214A1 (de) * 1971-08-20 1973-04-06 Thomson Csf
NL159818B (nl) * 1972-04-06 1979-03-15 Philips Nv Halfgeleiderinrichting, bevattende een flexibele isolerende folie, die aan een zijde is voorzien van metalen geleider- sporen.
JPS49131863U (de) * 1973-03-10 1974-11-13
JPS5429239B2 (de) * 1974-12-04 1979-09-21
US4062107A (en) * 1976-07-14 1977-12-13 U.S. Philips Corporation Method of manufacturing infra-red detector
CH645208A5 (de) * 1978-10-31 1984-09-14 Bbc Brown Boveri & Cie Verfahren zur herstellung von elektrischen kontakten an halbleiterbauelementen.
DE3064555D1 (en) * 1979-02-26 1983-09-22 Nat Res Dev Method of incorporating a distributed microwave circuit element in a microwave integrated circuit
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
DE3005662C2 (de) * 1980-02-15 1983-10-27 G. Rau GmbH & Co, 7530 Pforzheim Verfahren zur Herstellung eines Kontaktelementes
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US4508402A (en) * 1981-02-27 1985-04-02 Sharp Kabushiki Kaisha Integrated circuit package and display panel
US4404453A (en) * 1981-09-10 1983-09-13 Asta, Ltd. Laser bonding of microelectronic circuits
US4635354A (en) * 1982-07-22 1987-01-13 Texas Instruments Incorporated Low cost electronic apparatus construction method
EP0117348B1 (de) * 1982-12-06 1987-03-11 The Welding Institute Verfahren zum Anschweissen von Drähten an Halbleiterbauelemente
DE3247338A1 (de) * 1982-12-21 1984-06-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum laserloeten von flexiblen verdrahtungen
US4531044A (en) * 1983-01-24 1985-07-23 Ford Motor Company Method of laser soldering
GB2143759B (en) * 1983-01-24 1986-12-10 Ford Motor Co Method of laser soldering
US4527330A (en) * 1983-08-08 1985-07-09 Motorola, Inc. Method for coupling an electronic device into an electrical circuit
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US5049434A (en) * 1984-04-30 1991-09-17 National Starch And Chemical Investment Holding Corporation Pre-patterned device substrate device-attach adhesive transfer system
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
US4645114A (en) * 1985-06-17 1987-02-24 Northern Telecom Limited Shaped solder pad for surface mounting electronic devices and a surface mounting position incorporating such shaped pads
DE3534502A1 (de) * 1985-09-27 1987-04-09 Licentia Gmbh Verfahren zum herstellen einer klebekontaktierung
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4780795A (en) * 1986-04-28 1988-10-25 Burr-Brown Corporation Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
GB8620057D0 (en) * 1986-08-18 1986-10-01 Philips Nv Cathode ray tube display device
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US4704304A (en) * 1986-10-27 1987-11-03 International Business Machines Corporation Method for repair of opens in thin film lines on a substrate
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4755866A (en) * 1987-02-27 1988-07-05 United Technologies Corporation Electronic circuit module
FR2625067A1 (fr) * 1987-12-22 1989-06-23 Sgs Thomson Microelectronics Procede pour fixer sur un support un composant electronique et ses contacts
US4892245A (en) * 1988-11-21 1990-01-09 Honeywell Inc. Controlled compression furnace bonding
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
USRE35385E (en) * 1988-12-12 1996-12-03 Sgs-Thomson Microelectronics, Sa. Method for fixing an electronic component and its contacts to a support
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5170029A (en) * 1990-04-19 1992-12-08 Matsushita Electric Works, Ltd. Energy-beam welding method
GB2244374B (en) * 1990-05-22 1994-10-05 Stc Plc Improvements in hybrid circuits
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
IT1242420B (it) * 1990-09-03 1994-03-04 Ri Co Srl Metodo di montaggio per l'applicazione di componenti elettronici su circuiti stampati flessibili.
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5227604A (en) * 1991-06-28 1993-07-13 Digital Equipment Corporation Atmospheric pressure gaseous-flux-assisted laser reflow soldering
JP2839795B2 (ja) * 1991-08-09 1998-12-16 シャープ株式会社 半導体装置
JP2702839B2 (ja) * 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5240166A (en) * 1992-05-15 1993-08-31 International Business Machines Corporation Device for thermally enhanced ultrasonic bonding with localized heat pulses
US5604831A (en) * 1992-11-16 1997-02-18 International Business Machines Corporation Optical module with fluxless laser reflow soldered joints
US5289632A (en) * 1992-11-25 1994-03-01 International Business Machines Corporation Applying conductive lines to integrated circuits
US5444600A (en) * 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
US5457878A (en) * 1993-10-12 1995-10-17 Lsi Logic Corporation Method for mounting integrated circuit chips on a mini-board
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5904868A (en) * 1994-06-16 1999-05-18 International Business Machines Corporation Mounting and/or removing of components using optical fiber tools
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6030856A (en) 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
KR0185570B1 (ko) * 1996-07-15 1999-03-20 김광호 칩 스케일 패키지의 제조 방법
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US5877555A (en) * 1996-12-20 1999-03-02 Ericsson, Inc. Direct contact die attach
US6294407B1 (en) 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6510606B2 (en) 1998-06-15 2003-01-28 Lockheed Martin Corporation Multichip module
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
SE517944C2 (sv) * 2000-04-06 2002-08-06 Ericsson Telefon Ab L M Förfarande och styrelement för fastsättning av ett mönsterkort på ett element
SE518778C2 (sv) * 2000-04-19 2002-11-19 Ericsson Telefon Ab L M Förfarande och anordning för montering av en elektronisk eller mekanisk komponent på ett mönsterkort samt ett styrelement anordnat att ytmonteras på ett mönsterkort
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US20040152242A1 (en) * 2003-01-30 2004-08-05 Wong Chun Kit Device package utilizing interconnect strips to make connections between package and die
US7288472B2 (en) * 2004-12-21 2007-10-30 Intel Corporation Method and system for performing die attach using a flame
KR100651563B1 (ko) * 2005-07-07 2006-11-29 삼성전기주식회사 전자부품이 내장된 배선기판의 제조방법
WO2011129130A1 (ja) * 2010-04-15 2011-10-20 古河電気工業株式会社 基板および基板の製造方法
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
US9296056B2 (en) * 2014-07-08 2016-03-29 International Business Machines Corporation Device for thermal management of surface mount devices during reflow soldering
US10507541B2 (en) * 2017-02-14 2019-12-17 John Nelson Soldering jig assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1892316U (de) * 1962-09-21 1964-05-06 Int Standard Electric Corp Anordnung zur kontaktierung und umhuellung von halbleitervorrichtungen.
DE1931563U (de) * 1965-10-29 1966-01-27 Bbc Brown Boveri & Cie Modulleiste fuer ein aufbausystem fuer integrierte schaltungen.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1892316U (de) * 1962-09-21 1964-05-06 Int Standard Electric Corp Anordnung zur kontaktierung und umhuellung von halbleitervorrichtungen.
DE1931563U (de) * 1965-10-29 1966-01-27 Bbc Brown Boveri & Cie Modulleiste fuer ein aufbausystem fuer integrierte schaltungen.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3701343A1 (de) * 1986-01-22 1987-07-23 Sharp Kk Verfahren zur montage eines lsi- bzw. ic-bausteins auf einer verdrahtungsunterlage
DE3641353A1 (de) * 1986-12-03 1988-06-09 Schoeller & Co Elektrotech Einrichtung zur kontaktierung von anschluessen

Also Published As

Publication number Publication date
NL149674B (nl) 1976-05-17
FR1521440A (fr) 1968-04-19
CH448198A (de) 1967-12-15
SE345343B (de) 1972-05-23
GB1162184A (en) 1969-08-20
NL6703605A (de) 1967-09-11
US3614832A (en) 1971-10-26

Similar Documents

Publication Publication Date Title
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE69309197T3 (de) Methode und Apparat zur Montage von Multichip-Modulen
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
EP0283590A2 (de) Elektrische Bauelemente
DE3201802A1 (de) Bondverfahren fuer elektronische bauelemente
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69518120T2 (de) Verfahren zur Verbindung einer elektronischen Anordnung, wobei ein absetzbarer Lötträger benutzt wird
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE4446509A1 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
DE69127316T2 (de) Verfahren zum Zusammenbau eines Leiterrahmens
DE3689149T2 (de) Integrierte schaltungspackungen für oberflächenmontierung mit löttragenden leitern.
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
EP0769214B1 (de) Verfahren zur herstellung einer elektrisch leitenden verbindung
DE3784987T2 (de) Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.
DE1943933A1 (de) Gedruckte Schaltung
DE69803664T2 (de) Verfahren zur herstellung von gedruckten leiterplatten und so hergestellte gedruckte leiterplatten
DE2330161A1 (de) Verbesserte schaltkreise und verfahren zu deren herstellung
DE3614087A1 (de) Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee